JP5775281B2

JP5775281B2 - Ｍｅｍｓセンサおよびその製造方法

Info

Publication number: JP5775281B2
Application number: JP2010228574A
Authority: JP
Inventors: 正広櫻木
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2010-10-08
Filing date: 2010-10-08
Publication date: 2015-09-09
Anticipated expiration: 2030-10-08
Also published as: JP2012083164A

Description

本発明は、ＭＥＭＳセンサおよびその製造方法に関する。

近年、ＭＥＭＳ（Micro Electro Mechanical Systems）センサが注目されている。ＭＥＭＳセンサの代表的なものとして、たとえば、加速度センサ、圧力センサ、ジャイロセンサなどが知られている。
たとえば、特許文献１には、カバーガラスと、このカバーガラスの一方面に形成されたシリコン層およびピエゾ抵抗素子と、カバーガラスの他方面に形成された電極パッドとを備える加速度センサが提案されている。

シリコン層は、カバーガラスの中央部に設けられた錘部と、カバーガラスの両端部の支持部と、錘部と支持部との間に設けられ、ピエゾ抵抗素子が形成された可撓部とを備え、これらが一体的に形成された構造を有している。そして、接着剤（接着層）を用いて支持部がシリコン基板に接着されることにより、加速度センサは、シリコン基板によって支持されている。支持された状態においてシリコン層の中央部には、支持部、可撓部、接着層およびシリコン基板により囲まれて密閉された空隙が形成されている。

特開２００７−１７１９９号公報

上記特許文献１の加速度センサは、加速度センサに加わった外力により錘部が揺れて可撓部が変形し、その変形に伴うピエゾ抵抗素子の抵抗値変化を検出することによって加速度を検出する。
しかしながら、シリコン層の支持部が接着剤によりシリコン基板に完全に密着していて、錘部および可撓部直下の空隙が密閉されている。そのため、錘部および可撓部が揺れたときに空隙が圧縮されても、空隙内の空気に逃げ場がなく、錘部および可撓部がエアダンピング効果の影響を受けやすい。その結果、加速度センサに外力が加わっても、錘および可動部が外力に見合う量の変化をせず、センサの感度が低下するおそれがある。

一方、錘部の高さを維持したまま支持部の高さを高くし、錘部および可撓部とシリコン基板との間の距離を大きくすれば、可撓部や錘部が揺れたときの空隙の圧縮率が小さくなり、それにより可撓部や錘が空隙から受ける圧力を小さくできるので、エアダンピング効果の影響を小さくできるかもしれない。しかし、支持部の高さを大きくするには、シリコン基板を深くエッチングする必要がある。そのため、エッチング時間が余計にかかり、また、エッチングマスクとして利用されるレジストを厚くする必要が生じる。

本発明の目的は、エアダンピング効果の影響を低減でき、さらに効率よく製造することができるＭＥＭＳセンサおよびその製造方法を提供することである。

上記目的を達成するための本発明のＭＥＭＳセンサは、表面および裏面を有し、前記表面側に形成された振動膜と、当該振動膜を支持し、当該振動膜の直下に、前記表面側が当該振動膜により密閉され前記裏面側が開放された空間を区画するフレーム部とを有する半導体基板を含み、前記フレーム部は、前記半導体基板の前記裏面を形成して支持基板に接合される底壁と、前記空間内に臨む内側面と、前記空間外に臨む外側面とを有しており、前記フレーム部の前記底壁には、前記フレーム部の前記内側面から前記外側面に至る溝が形成されている。

この構成によれば、フレーム部の底壁に溝が形成されている。そのため、フレーム部の底面を支持基板に接合することによりＭＥＭＳセンサを支持基板上に搭載したときに、振動膜直下の空間とフレーム部の外側の空間との間を、溝および支持基板により区画される通路により連通させることができる。これにより、振動膜が振動してＭＥＭＳセンサが動作するときに、空間内の空気をセンサ外に逃がすことができ、振動膜が空間から受ける圧力を小さくすることができる。その結果、振動膜に対するエアダンピング効果の影響を抑制することができる。よって、センサの感度低下を抑制することができる。

このような作用効果は、フレーム部に溝が形成されていれば、空間の体積が小さく、振動膜が振動したときの空間の圧縮率が大きくなりやすい条件下でも、十分発揮することができる。したがって、このＭＥＭＳセンサの製造に際して、半導体基板を深くまでエッチングしなくてもよいので、製造効率の低下を抑制することもできる。
なお、「空間の圧縮率」とは、（振動膜の振動により圧縮されたときの空間の体積Ｖ１）／（振動膜が振動する前の空間の体積Ｖ２）×１００（％）のことをいう。

また、本発明のＭＥＭＳセンサは、前記空間内において前記振動膜に保持され、前記空間の開放面に臨む底面を有する錘をさらに含んでいてもよい。その場合、前記フレーム部の底面と前記錘の前記底面との間には、前記フレームの前記底壁が支持基板に接合されたときに、前記錘を当該支持基板に対して浮いた状態にするための段差が設けられており、当該段差が前記溝の深さと等しくてもよい。

フレーム部の底面と錘の底面との間の段差を、フレーム部の溝の深さと等しくするには、たとえば、本発明の製造方法によりＭＥＭＳセンサを製造すればよい。
すなわち、本発明のＭＥＭＳセンサの製造方法は、表面および裏面を有する半導体基板を、前記裏面側から選択的にエッチングすることにより、前記表面側が密閉され前記裏面側が開放された空間を形成し、同時に、当該空間に対して内側に前記裏面を形成する底壁を有する錘と、当該空間に対して外側に前記裏面を形成する底壁および前記空間内に臨む内側面を有するフレーム部とを形成する工程と、前記フレーム部の前記底壁および前記錘の前記底壁を選択的にエッチングすることにより、前記フレーム部の前記底壁に前記内側面から外側へ向かって延びる溝を形成し、同時に、前記錘の底面と前記フレーム部の底面との間に前記溝の深さと等しい段差を形成する工程とを含む。

この製造方法によれば、フレーム部の底面と錘の底面との段差、およびフレーム部の溝が同一工程で同時に形成されるので、工程数を減らすことができ、製造効率を向上させることができる。
また、本発明のＭＥＭＳセンサでは、互いに同一形状の複数の前記溝が、前記空間を取り囲む周方向に沿って等しい間隔を空けて形成されていることが好ましい。

この構成では、フレーム部が支持基板に接合された状態において、振動膜が当該支持基板に近づく方向に振動して空間を圧縮したときに、空間内の空気を、等間隔に形成された複数の溝を介して同じ量ずつ逃がすことができる。これにより、振動膜に対して加わる圧力の偏りを低減することができるので、より精密な検出を行うことができる。

本発明の一実施形態に係る加速度センサの模式的な平面図である。図１に示す加速度センサの模式的な底面図である。図１に示す加速度センサの模式的な断面図であって、切断面Ａ−Ａにおける断面を示す。図１に示す加速度センサの製造工程の一部を示す図である。図４Ａの次の工程を示す図である。図４Ｂの次の工程を示す図である。図４Ｃの次の工程を示す図である。図１に示す溝の第１変形例を示す図である。図１に示す溝の第２変形例を示す図である。図１に示す溝の第３変形例を示す図である。図１に示す溝の第４変形例を示す図である。本発明の他の実施形態に係る加速度センサの模式的な断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る加速度センサの模式的な平面図である。図２は、図１に示す加速度センサの模式的な底面図である。図３は、図１に示す加速度センサの模式的な断面図であって、切断面Ａ−Ａにおける断面を示す。
加速度センサ１は、たとえば、三次元空間において直交する３つの軸（Ｘ軸、Ｙ軸およびＺ軸）に作用する加速度を検出するセンサであって、表面２１および裏面２２を有する半導体基板としての平面視矩形状のＳＯＩ（Silicon On Insulator)基板を備えている。ＳＯＩ基板２の表面２１は、たとえば、検出素子や検出回路などが形成される素子形成面であり、裏面２２は、たとえば、支持基板２５（たとえば、ガラス基板などの封止基板）が接合される実装面である。

以下では、便宜的に、ＳＯＩ基板２の１対の対向辺に平行な方向をＸ軸方向とし、ＳＯＩ基板２の他対の対向辺に平行な方向をＹ軸方向とし、ＳＯＩ基板２の厚さ方向に平行な方向をＺ軸方向として本実施形態を説明する。また、Ｚ軸方向については、ＳＯＩ基板２の裏面２２が下側に配置される加速度センサ１の基本姿勢を基準として、上下方向ということがある。

ＳＯＩ基板２は、その裏面２２側から表面２１側へ向かって順に、シリコン基板３と、酸化シリコンからなる絶縁層４と、シリコンからなる活性層５とが積層された構造を有している。ＳＯＩ基板２の総厚さは、たとえば、５５７．５μｍ程度であり、各層の厚さは、たとえば、シリコン基板３が５５０μｍ程度、絶縁層４が１．５μｍ程度、活性層５が６μｍ程度である。

ＳＯＩ基板２には、その裏面２２から活性層５に至るまで、シリコン基板３および絶縁層４がＺ軸方向に沿って選択的に除去されることにより、底面視円環状の空間６が形成されている。この空間６は、ＳＯＩ基板２の表面２１側が活性層５により密閉され、ＳＯＩ基板２の裏面２２側が開放されている。
活性層５は、空間６に臨む円形の部分が振動膜７として形成されている。この振動膜７は、その全周が、シリコン基板３、絶縁層４および活性層５の積層構造からなるＳＯＩ基板２の外枠（フレーム部８）の活性層５により一体的に支持されている。また、当該空間６に配置されたシリコン基板３および絶縁層４の積層構造からなる円柱状の部分は、振動膜７にぶら下がった錘９として活性層５に保持されている。

フレーム部８は、ＳＯＩ基板２の側面を形成する外側面８１、空間６を外側から画成する内側面８２およびＳＯＩ基板２の裏面２２を形成する底面８３（底壁）を有している。フレーム部８の底壁には、その内側面８２から外側面８１に至る溝１０が形成されている。溝１０は、空間６の外周方向に沿って等しい間隔（たとえば、１／４Ｌ間隔ずつ（Ｌ：空間６の外周長））を空けて複数（この実施形態では、４つ）設けられている。より具体的には、４つの溝１０は、底面視において、フレーム部８の４つの外側面８１それぞれの中央位置から１本ずつ、円環状空間６の中心Ｏへ向かって（Ｘ軸方向もしくはＹ軸方向に沿う方向）底面視十字状に設けられている。また、複数の溝１０は、互いに同じ深さＤを有しており、その深さＤは、たとえば、２０μｍ〜１００μｍである。また、この実施形態では、複数の溝１０は、同じ長さおよび幅で形成されている。

錘９は、当該空間６の開放面６１に望む底面９１を有しており、この底面９１とフレーム部８の底面８３との間には、段差Ｓが設けられている。この段差Ｓは、加速度センサ１を支持基板２５（後述）に搭載ときに、支持基板２５と錘９との間に錘９の振動を可能とするためのギャップを確保する。また、段差Ｓは、この実施形態では、フレーム部８の溝１０の深さＤと等しい（たとえば、２０μｍ〜１００μｍ）。また、錘９の底面９１の半径ｒは、たとえば、底面視における空間６の半径Ｒに対して４０〜６０％程度である。

また、フレーム部８の内側面８２は、錘９の側面（周面）に対向する基準面８２１と、その底面８３から溝１０の深さＤの位置まで至り、当該基準面８２１よりも外側にオフセットされたオフセット面８２２とを有する段差面となっている。つまり、フレーム部８の溝１０は、当該オフセット面８２２から外側面８１に至るように形成されている。
ＳＯＩ基板２の表面２１（素子形成面）には、ＮＳＧ（Nondoped Silicate Glass）膜１１（厚さ２５００Å程度）が形成されている。

このＮＳＧ膜１１上には、圧電体１３（たとえば、ＰＺＴ（チタン酸ジルコン酸鉛））を１組の上部電極１４（たとえば、Ｐｔ／Ｔｉ）および下部電極１５（たとえば、Ｉｒ／ＩｒＯ_２）で挟み込んでなる圧電素子１２が複数設けられている。
複数の圧電素子１２は、錘９の周縁に沿って互いに間隔を空けて設けられたＺ軸検出素子１２Ｚ、このＺ軸検出素子１２Ｚを取り囲むＸ軸検出素子１２ＸおよびＹ軸検出素子１２Ｙを含んでいる。Ｘ軸検出素子１２Ｘは、Ｘ軸方向において錘９を挟んで一方側および他方側にそれぞれ１つずつ設けられている。また、Ｙ軸検出素子１２Ｙは、Ｙ軸方向において錘９を挟んで一方側および他方側にそれぞれ１つずつ設けられている。

圧電素子１２上には、ＳｉＯ_２からなる層間絶縁膜１６（厚さ５０００Å程度）が積層されている。この層間絶縁膜１６上には、各圧電素子１２に電気的に接続される複数の配線１７（たとえば、ＡＬ配線）が形成されている。配線１７は、層間絶縁膜１６に形成されたコンタクトホール１８を介して圧電素子１２の上部電極１４もしくは下部電極１５に電気的に接続されている。また、配線１７は、層間絶縁膜１６上においてＸ軸検出素子１２ＸおよびＹ軸検出素子１２Ｙの周辺部にまで引き回されている。なお、図１は、便宜上、複数の配線１７の接続形態の一部を省略して表しており、配線１７の接続形態は、加速度センサ１の使用状況に合わせて適宜設計することができる。また、配線１７は、メタル配線のみで構成されていてもよいし、活性層５に不純物を注入して作製されるピエゾ配線のみで構成されていてもよいし、メタル配線およびピエゾ配線を組み合わせて構成されていてもよい。

層間絶縁膜１６上には、ＰＳＧ（Phosphorus Silicate Glass）膜１９（厚さ７５０Å程度）およびＳｉＮ膜２０（厚さ７０００Å程度）が順に積層されている。これらＰＳＧ膜１９およびＳｉＮ膜２０には、圧電素子１２の周辺部に引き回された配線１７の一部をパッド２３として露出させるパッド開口２４が形成されている。
この加速度センサ１は、フレーム部８の底面８３に、たとえば、支持基板２５（セラミック基板、シリコン基板３、ガラス基板などが接合されることにより、空間６が封止される（図３参照）。

加速度センサ１１に加速度が作用し、錘９が振れると、振動膜７に歪み（捩れおよび／または撓み）が生じる。この振動膜７の歪みにより、振動膜７上の圧電体１３に伸び縮みが生じ、圧電体１３の抵抗値が変化する。パッド２３（配線１７）を介して、その抵抗値の変化を信号として取り出すことにより、この信号に基づいて、錘９（加速度センサ１）に作用した加速度の方向（３軸方向）および大きさを検出することができる。このとき、フレーム部８に溝１０が形成されていることにより、振動膜７直下の空間６とフレーム部８の外側の空間６との間を、溝１０および支持基板２５により区画される通路により連通させることができる。これにより、錘９の振動時に空間６内の空気をセンサ外に逃がすことができ、錘９および振動膜７が空間６から受ける圧力を小さくすることができる。その結果、錘９および振動膜７に対するエアダンピング効果の影響を抑制することができる。よって、センサの感度低下を抑制することができる。

さらに、溝１０が底面視十字状に設けられているため、錘９が支持基板２５に近づく方向に振動して空間６を圧縮したときに、空間６内の空気を、十字状に形成された複数の溝１０を介して同じ量ずつ逃がすことができる。これにより、錘９および振動膜７に対して加わる圧力の偏りを低減することができるので、より精密な検出を行うことができる。
図４Ａ〜図４Ｄは、図１に示す加速度センサの製造工程を工程順に示す図である。

加速度センサ１を製造するには、まず、図４Ａに示すように、シリコン基板３、絶縁層４および活性層５を含むＳＯＩ基板２の表面２１に、たとえば、ＣＶＤ（Chemical Vapor Deposition）法によりＮＳＧ膜１１が形成される。次いで、公知のスパッタ技術および公知のパターニング技術により、ＮＳＧ膜１１上に、Ｉｒ／ＩｒＯ_２からなる下部電極１５、ＰＺＴからなる圧電体１３、およびＰｔ／Ｔｉからなる上部電極１４が形成される。これにより、各軸（Ｘ軸、Ｙ軸およびＺ軸）を検出する圧電素子１２が形成される。次いで、ＮＳＧ膜１１上に、圧電素子１２を覆うように層間絶縁膜１６が積層される。次いで、層間絶縁膜１６が選択的にエッチングされることにより、圧電素子１２の上部電極１４および下部電極１５に対してコンタクトをとるためのコンタクトホール１８が形成される。次いで、配線１７用のメタルがスパッタされ、このメタルがパターニングされることにより、配線１７が形成される。続いて、層間絶縁膜１６上に、ＰＳＧ膜１９およびＳｉＮ膜２０が順に積層される。そして、公知のエッチング技術により、これらＰＳＧ膜１９およびＳｉＮ膜２０を貫通するように、パッド開口２４が形成される。

次いで、図４Ｂに示すように、ＳｉＮ膜２０上に、たとえば、ＣＶＤ法によりＮＳＧ膜２６（厚さ７５０Å程度）が形成される。このＮＳＧ膜２６は、後の工程でＳＯＩ基板２の裏面２２側を加工する際に素子形成面を保護するためのものである。続いて、シリコン基板３が５５０μｍ程度の厚さになるまで裏面２２から研削される。つまり、７２５μｍ程度の厚さのシリコン基板３が１７５μｍ程度研削される。研削後、ＳＯＩ基板２の裏面２２に、たとえば、ＣＶＤ法により、ＮＳＧからなる第１マスク２７（厚さ５０００Å程度）が形成される。次いで、公知のパターニング技術により、第１マスク２７における、溝１０、錘９および空間６を形成すべき領域を覆う部分が除去される。

次いで、図４Ｃに示すように、この第１マスク２７上に、空間６を形成すべき領域以外の領域（つまり、錘９およびフレーム部８を形成すべき領域）上に、フォトレジストからなる第２マスク２８（厚さ１０００００Å程度）が形成される。この第２マスク２８は、第１マスク２７における内周側端部を覆うように（オーバーラップするように）形成される。続いて、この第２マスク２８を介して、ＳＯＩ基板２が裏面２２側からシリコン基板３の途中まで（５００μｍ程度）ドライエッチングされる。ドライエッチングには、たとえば、ＳＦ_６ガスが用いられる。これにより、錘９とフレーム部８の形状が成形され、同時に、錘９とフレーム部８とを隔て、基準面８２１を有する円環状の溝２９が形成される。次いで、たとえば、アッシング処理により、第２マスク２８が除去されることにより、第１マスク２７が露出する。

次いで、図４Ｄに示すように、露出した第１マスク２７を介して、錘９の底面９１全域がドライエッチングされるとともに、フレーム部８が選択的にドライエッチングされる。このドライエッチングは、たとえば、シリコン基板３が５０μｍ程度除去されるまで続けられる。これにより、フレーム部８の底壁に溝１０が形成され、同時に、錘９の底面９１とフレーム部８の底面８３との段差Ｓが形成される。また、エッチングガスは、溝２９上方に残存するシリコン基板３にも供給され、これにより、溝２９上方のシリコン基板３が完全に除去されて空間６が形成される。

この後、空間６内にエッチング液が供給されることにより、空間６内の絶縁層４がウェットエッチングにより除去され、同時に活性層５からなる振動膜７が形成される。次いで、ＳｉＮ膜２０上のＮＳＧ膜２６が除去される。以上の工程を経て、図１〜図３に示す加速度センサ１が得られる。
以上の製造方法によれば、フレーム部８の底面８３と錘９の底面９１との段差Ｓ、およびフレーム部８の溝１０が同一工程で同時に形成されるので（図４Ｄの工程）、これらを別々の工程で形成する場合に比べて工程数を減らすことができる。その結果、効率よく加速度センサ１を製造することができる。

また、上記したエアダンピング抑制効果は、フレーム部８に溝１０が形成されていれば、シリコン基板３が薄くて空間６の体積が小さく、錘９が振動したときの空間６の圧縮率が大きくなりやすい条件下でも、十分発揮することができる。したがって、空間６の深さを深くすることにより、空間６の体積を大きくしなくてもよい。つまり、この加速度センサ１の製造に際しては、シリコン基板３を深くまでエッチングしなくてもよい。よって、シリコン基板３の厚さの大小に関わらず、ある程度の厚さまでシリコン基板３を裏面２２から研削し（図４Ｂの工程）、その後、必要な量だけエッチングすればよい。その結果、エッチング時間を短くできるので、製造効率の低下を抑制することもできる。

なお、「空間６の圧縮率」とは、（錘９の振動により圧縮されたときの空間６の体積Ｖ１）／（錘９が振動する前の空間６の体積Ｖ２）×１００（％）のことをいう。
以上、本発明の一実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、フレーム部８の溝１０は、図５に示すように、底面視においてＳＯＩ基板２の対角線に沿うような十字状に形成されていてもよい。また、図６に示すように、錘９の半径方向に沿う（図６では、Ｘ軸方向に沿う）直線状に形成されていてもよい。また、図７に示すように、錘９の半径方向に沿うように（図７では、Ｙ軸方向に沿うように）、１本のみ形成されていてもよい。また、複数の溝１０の幅は、全てが同じである必要はなく、たとえば、図８に示すように、十字状をなす溝１０の一方向に沿う直線部（図８では、Ｙ軸方向に沿う溝１０Ｙ）の幅が、他方向に沿う直線部（図８では、Ｘ軸方向に沿う溝１０Ｘ）の幅に比べて広くてもよい。

また、錘９の形状は、円柱状である必要はなく、たとえば、多角柱状（たとえば、直方体状）などであってもよい。
また、加速度センサは、図９の加速度センサ３１のように、振動膜７に歪みを発生させるための錘９を有していなくてもよい。
また、前述の実施形態では、ＭＥＭＳセンサの一例として、加速度センサを取り上げたが、本発明は、加速度センサに限らず、圧力センサ、ジャイロセンサなど、ＭＥＭＳ技術により作製される各種デバイスに適用することができる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１加速度センサ
２ＳＯＩ基板
６空間
７振動膜
８フレーム部
９錘
１０溝
２１（ＳＯＩ基板の）表面
２２（ＳＯＩ基板の）裏面
６１（空間の）開放面
８１（フレーム部の）外側面
８２（フレーム部の）内側面
８３（フレーム部の）底面
９１（錘の）底面
Ｓ段差

Claims

表面および裏面を有し、前記表面側に形成された振動膜と、当該振動膜を支持し、当該振動膜の直下に、前記裏面側が開放された空間を区画するフレーム部とを有する半導体基板と、
前記空間内において前記振動膜に保持され、前記空間の開放面に臨む底面を有する錘とを含み、
前記フレーム部は、前記半導体基板の前記裏面を形成して支持基板に接合される底壁と、前記空間内に臨む内側面と、前記空間外に臨む外側面とを有しており、
前記フレーム部の前記底壁には、前記フレーム部の前記内側面から前記外側面に至る溝が形成されており、
前記溝は、前記外側面から前記空間の中心部に向かって延びており、
前記フレーム部の内側面は、前記錘の側面を取り囲む基準面と、前記フレーム部の底面から前記溝の深さ位置まで至り、当該基準面よりも外側にオフセットされた前記錘の側面を取り囲むオフセット面とを含む段差面を有している、ＭＥＭＳセンサ。
前記溝の深さ位置は、前記振動膜に対する前記錘の接合位置よりも前記半導体基板の前記裏面側に配置されている、請求項１に記載のＭＥＭＳセンサ。
前記フレーム部の底面と前記錘の前記底面との間には、前記フレームの前記底壁が支持基板に接合されたときに、前記錘を当該支持基板に対して浮いた状態にするための段差が設けられている、請求項１または２に記載のＭＥＭＳセンサ。
前記段差が、前記溝の深さと等しい、請求項３に記載のＭＥＭＳセンサ。
前記空間の中心部が、前記錘の重心に一致している、請求項１〜４のいずれか一項に記載のＭＥＭＳセンサ。
前記半導体基板が、シリコン基板、絶縁層および活性層が積層された構造からなるＳＯＩ基板であり、
前記振動膜が、前記活性層からなり、前記錘が、前記シリコン基板および前記絶縁層の積層構造からなる、請求項１〜５のいずれか一項に記載のＭＥＭＳセンサ。
前記溝は、前記空間を取り囲む周方向に沿って等しい間隔を空けて複数形成されている、請求項１〜６のいずれか一項に記載のＭＥＭＳセンサ。
前記複数の溝は、前記半導体基板を前記フレーム部の底面側から見た底面視において十字状に形成されている、請求項７に記載のＭＥＭＳセンサ。
表面および裏面を有する半導体基板の裏面の一部のエッチング領域を取り囲むように、当該裏面に第１マスクを形成する工程と、
前記エッチング領域を取り囲むように、かつ前記第１マスクの内周側端部を覆うように第２マスクを形成する工程と、
前記第２マスクを介して前記半導体基板を、前記裏面側から選択的にエッチングすることにより、前記裏面側が開放された空間を形成し、同時に、当該空間に対して内側に前記裏面を形成する底壁を有する錘と、当該空間に対して外側に前記裏面を形成する底壁および前記空間内に臨む内側面を有するフレーム部とを形成する工程と、前記第２マスクを除去した後、前記第１マスクを介して前記フレーム部の前記底壁および前記錘の前記底壁を選択的にエッチングすることにより、前記フレーム部の外側面から前記空間の中心部に向かって延びるように、前記フレーム部の前記底壁における前記内側面と前記外側面との間に溝を形成し、同時に、前記錘の底面と前記フレーム部の底面との間に前記溝の深さと等しい段差と、前記フレーム部の内周面に、前記錘の側面を取り囲む基準面、前記フレーム部の底面から前記溝の深さ位置まで至り、当該基準面よりも外側にオフセットされた前記錘の側面を取り囲むオフセット面を含む段差面とを形成する工程とを含む、ＭＥＭＳセンサの製造方法。