(19) 日本国特許庁 (JP)	(12) 特	許	公	報(B2)	
------------------	--------	---	---	-------	--

(11)特許番号

## 特許第5775281号

(P5775281)

## (45) 発行日 平成27年9月9日(2015.9.9)

(24) 登録日 平成27年7月10日 (2015.7.10)

(51) Int.Cl.		FΙ				
GO1P 15/09	(2006.01)	GO1P	15/09	D		
GO1P 15/18	(2013.01)	GO1P	15/18			
GO1P 15/08	(2006.01)	GO1P	15/08	102Z		
HO1L 41/08	(2006.01)	HO1L	41/08	Z		
HO1L 41/18	(2006.01)	HO1L	41/18	1 O 1 Z		
				請求項の数 9	(全 13 頁)	最終頁に続く
(21) 出願番号	特願2010-228574 (P2)	010-228574)	(73)特許権者	<b>首</b> 000116024		
(22) 出願日	平成22年10月8日 (20)	10.10.8)		ローム株式会社	±	
(65) 公開番号	特開2012-83164 (P20)	12-83164A)		京都府京都市在	与京区西院溝崎	町21番地
(43) 公開日	平成24年4月26日 (20)	12.4.26)	(74)代理人	100087701		
審査請求日	平成25年10月7日 (20)	13.10.7)		弁理士 稲岡	耕作	
			(74)代理人	100101328		
				弁理士 川崎	実夫	
			(74)代理人	100149766		
				弁理士 京村	順二	
			(72)発明者	櫻木 正広		
				京都市右京区西	西院溝崎町21	番地 ローム
				株式会社内		
			審査官	續山 浩二		
					最	終頁に続く

(54) 【発明の名称】 MEMSセンサおよびその製造方法

(57)【特許請求の範囲】

【請求項1】

表面および裏面を有し、前記表面側に形成された振動膜と、当該振動膜を支持し、当該 振動膜の直下に、前記裏面側が開放された空間を区画するフレーム部とを有する半導体基 板と、

前記空間内において前記振動膜に保持され、前記空間の開放面に臨む底面を有する錘と を含み、

前記フレーム部は、前記半導体基板の前記裏面を形成して支持基板に接合される底壁と 、前記空間内に臨む内側面と、前記空間外に臨む外側面とを有しており、

前記フレーム部の前記底壁には、前記フレーム部の前記内側面から前記外側面に至る溝 が形成されており、

前記溝は、前記外側面から前記空間の中心部に向かって延びており、

前記フレーム部の内側面は、前記錘の側面を取り囲む基準面と、前記フレーム部の底面 から前記溝の深さ位置まで至り、当該基準面よりも外側にオフセットされた前記錘の側面 <u>を取り囲むオフセット面とを含む段差面を有して</u>いる、MEMSセンサ。

【請求項2】

前記溝の深さ位置は、前記振動膜に対する前記錘の接合位置よりも前記半導体基板の前 記裏面側に配置されている、請求項1に記載のMEMSセンサ。

【請求項3】

20 前記フレーム部の底面と前記錘の前記底面との間には、前記フレームの前記底壁が支持

(2)

基板に接合されたときに、前記錘を当該支持基板に対して浮いた状態にするための段差が 設けられている、請求項<u>1</u>または<u>2</u>に記載のMEMSセンサ。

【請求項4】

前記段差が、前記溝の深さと等しい、請求項3に記載のMEMSセンサ。

【請求項5】

前記空間の中心部が、前記錘の重心に一致している、請求項<u>1~4</u>のいずれか一項に記載のMEMSセンサ。

【請求項6】

前記半導体基板が、シリコン基板、絶縁層および活性層が積層された構造からなるSO I基板であり、

10

前記振動膜が、前記活性層からなり、前記錘が、前記シリコン基板および前記絶縁層の 積層構造からなる、請求項<u>1~5</u>のいずれか一項に記載のMEMSセンサ。

【請求項7】

前記溝は、前記空間を取り囲む周方向に沿って等しい間隔を空けて複数形成されている、請求項1~6のいずれか一項に記載のMEMSセンサ。

【請求項8】

前記複数の溝は、前記半導体基板を前記フレーム部の底面側から見た底面視において十 字状に形成されている、請求項<u>7</u>に記載のMEMSセンサ。

【請求項9】

表面および裏面を有する半導体基板<u>の裏面の一部のエッチング領域を取り囲むように、</u>20 当該裏面に第1マスクを形成する工程と、

\_\_\_前記エッチング領域を取り囲むように、かつ前記第1マスクの内周側端部を覆うように 第2マスクを形成する工程と、

前記第2マスクを介して前記半導体基板を、前記裏面側から選択的にエッチングすることにより、前記裏面側が開放された空間を形成し、同時に、当該空間に対して内側に前記 裏面を形成する底壁を有する錘と、当該空間に対して外側に前記裏面を形成する底壁および前記空間内に臨む内側面を有するフレーム部とを形成する工程と、<u>前記第2マスクを除去した後、前記第1マスクを介して</u>前記フレーム部の前記底壁および前記錘の前記底壁 を選択的にエッチングすることにより、前記フレーム部の外側面から前記空間の中心部に 向かって延びるように、前記フレーム部の前記底壁における前記内側面と前記外側面との 間に溝を形成し、同時に、前記錘の底面と前記フレーム部の底面との間に前記溝の深さと 等しい段差と、前記フレーム部の内周面に、前記錘の側面を取り囲む基準面、前記フレー ム部の底面から前記溝の深さ位置まで至り、当該基準面よりも外側にオフセットされた前 記錘の側面を取り囲むオフセット面を含む段差面とを形成する工程とを含む、MEMSセ

ンサの製造方法。 【発明の詳細な説明】

【技術分野】

本発明は、MEMSセンサおよびその製造方法に関する。

【背景技術】

[0002]

近年、MEMS (Micro Electro Mechanical Systems) センサが注目されている。ME MSセンサの代表的なものとして、たとえば、加速度センサ、圧力センサ、ジャイロセン サなどが知られている。

たとえば、特許文献1には、カバーガラスと、このカバーガラスの一方面に形成された シリコン層およびピエゾ抵抗素子と、カバーガラスの他方面に形成された電極パッドとを 備える加速度センサが提案されている。

【0003】

シリコン層は、カバーガラスの中央部に設けられた錘部と、カバーガラスの両端部の支 持部と、錘部と支持部との間に設けられ、ピエゾ抵抗素子が形成された可撓部とを備え、

50

30

これらが一体的に形成された構造を有している。そして、接着剤(接着層)を用いて支持 部がシリコン基板に接着されることにより、加速度センサは、シリコン基板によって支持 されている。支持された状態においてシリコン層の中央部には、支持部、可撓部、接着層 およびシリコン基板により囲まれて密閉された空隙が形成されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2007-17199号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

10

上記特許文献1の加速度センサは、加速度センサに加わった外力により錘部が揺れて可 | 撓部が変形し、その変形に伴うピエゾ抵抗素子の抵抗値変化を検出することによって加速 度を検出する。

しかしながら、シリコン層の支持部が接着剤によりシリコン基板に完全に密着していて 、錘部および可撓部直下の空隙が密閉されている。そのため、錘部および可撓部が揺れた ときに空隙が圧縮されても、空隙内の空気に逃げ場がなく、錘部および可撓部がエアダン ピング効果の影響を受けやすい。その結果、加速度センサに外力が加わっても、錘および 可動部が外力に見合う量の変化をせず、センサの感度が低下するおそれがある。

[0006]

─方、錘部の高さを維持したまま支持部の高さを高くし、錘部および可撓部とシリコン 基板との間の距離を大きくすれば、可撓部や錘部が揺れたときの空隙の圧縮率が小さくな り、それにより可撓部や錘が空隙から受ける圧力を小さくできるので、エアダンピング効 果の影響を小さくできるかもしれない。しかし、支持部の高さを大きくするには、シリコ ン基板を深くエッチングする必要がある。そのため、エッチング時間が余計にかかり、ま た、エッチングマスクとして利用されるレジストを厚くする必要が生じる。

 $\begin{bmatrix} 0 & 0 & 0 & 7 \end{bmatrix}$ 

本発明の目的は、エアダンピング効果の影響を低減でき、さらに効率よく製造すること ができるMEMSセンサおよびその製造方法を提供することである。

【課題を解決するための手段】

上記目的を達成するための本発明のMEMSセンサは、表面および裏面を有し、前記表 面側に形成された振動膜と、当該振動膜を支持し、当該振動膜の直下に、前記表面側が当 該振動膜により密閉され前記裏面側が開放された空間を区画するフレーム部とを有する半 導体基板を含み、前記フレーム部は、前記半導体基板の前記裏面を形成して支持基板に接 合される底壁と、前記空間内に臨む内側面と、前記空間外に臨む外側面とを有しており、 前記フレーム部の前記底壁には、前記フレーム部の前記内側面から前記外側面に至る溝が 形成されている。

[0009]

40 この構成によれば、フレーム部の底壁に溝が形成されている。そのため、フレーム部の 底面を支持基板に接合することによりMEMSセンサを支持基板上に搭載したときに、振 動膜直下の空間とフレーム部の外側の空間との間を、溝および支持基板により区画される 通路により連通させることができる。これにより、振動膜が振動してMEMSセンサが動 作するときに、空間内の空気をセンサ外に逃がすことができ、振動膜が空間から受ける圧 力を小さくすることができる。その結果、振動膜に対するエアダンピング効果の影響を抑 制することができる。よって、センサの感度低下を抑制することができる。  $\begin{bmatrix} 0 & 0 & 1 & 0 \end{bmatrix}$ 

このような作用効果は、フレーム部に溝が形成されていれば、空間の体積が小さく、振 動膜が振動したときの空間の圧縮率が大きくなりやすい条件下でも、十分発揮することが できる。したがって、このMEMSセンサの製造に際して、半導体基板を深くまでエッチ 30

20

ングしなくてもよいので、製造効率の低下を抑制することもできる。

なお、「空間の圧縮率」とは、(振動膜の振動により圧縮されたときの空間の体積 V 1 )/(振動膜が振動する前の空間の体積 V 2 ) × 1 0 0 (%)のことをいう。

【0011】

また、本発明のMEMSセンサは、前記空間内において前記振動膜に保持され、前記空間の開放面に臨む底面を有する錘をさらに含んでいてもよい。その場合、前記フレーム部の底面と前記錘の前記底面との間には、前記フレームの前記底壁が支持基板に接合されたときに、前記錘を当該支持基板に対して浮いた状態にするための段差が設けられており、 当該段差が前記溝の深さと等しくてもよい。

[0012]

フレーム部の底面と錘の底面との間の段差を、フレーム部の溝の深さと等しくするには 、たとえば、本発明の製造方法によりMEMSセンサを製造すればよい。

すなわち、本発明のMEMSセンサの製造方法は、表面および裏面を有する半導体基板 を、前記裏面側から選択的にエッチングすることにより、前記表面側が密閉され前記裏面 側が開放された空間を形成し、同時に、当該空間に対して内側に前記裏面を形成する底壁 を有する錘と、当該空間に対して外側に前記裏面を形成する底壁および前記空間内に臨む 内側面を有するフレーム部とを形成する工程と、前記フレーム部の前記底壁および前記錘 の前記底壁を選択的にエッチングすることにより、前記フレーム部の前記底壁に前記内側 面から外側へ向かって延びる溝を形成し、同時に、前記錘の底面と前記フレーム部の底面 との間に前記溝の深さと等しい段差を形成する工程とを含む。

[0013]

この製造方法によれば、フレーム部の底面と錘の底面との段差、およびフレーム部の溝 が同一工程で同時に形成されるので、工程数を減らすことができ、製造効率を向上させる ことができる。

また、本発明のMEMSセンサでは、互いに同一形状の複数の前記溝が、前記空間を取り囲む周方向に沿って等しい間隔を空けて形成されていることが好ましい。

[0014]

この構成では、フレーム部が支持基板に接合された状態において、振動膜が当該支持基 板に近づく方向に振動して空間を圧縮したときに、空間内の空気を、等間隔に形成された 複数の溝を介して同じ量ずつ逃がすことができる。これにより、振動膜に対して加わる圧 力の偏りを低減することができるので、より精密な検出を行うことができる。

30

40

10

20

【0015】

【図面の簡単な説明】

【図1】本発明の一実施形態に係る加速度センサの模式的な平面図である。

【図2】図1に示す加速度センサの模式的な底面図である。

【図3】図1に示す加速度センサの模式的な断面図であって、切断面A - A における断面 を示す。

【図4A】図1に示す加速度センサの製造工程の一部を示す図である。

【図 4 B】図 4 A の次の工程を示す図である。

【図4C】図4Bの次の工程を示す図である。

【図 4 D】図 4 C の次の工程を示す図である。

【図5】図1に示す溝の第1変形例を示す図である。

【図6】図1に示す溝の第2変形例を示す図である。

【図7】図1に示す溝の第3変形例を示す図である。

【図8】図1に示す溝の第4変形例を示す図である。

【図9】本発明の他の実施形態に係る加速度センサの模式的な断面図である。

【発明を実施するための形態】

[0016]

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。

図1は、本発明の一実施形態に係る加速度センサの模式的な平面図である。図2は、図 50

1 に示す加速度センサの模式的な底面図である。図3は、図1に示す加速度センサの模式 的な断面図であって、切断面A-Aにおける断面を示す。

加速度センサ1は、たとえば、三次元空間において直交する3つの軸(X軸、Y軸およびZ軸)に作用する加速度を検出するセンサであって、表面21および裏面22を有する 半導体基板としての平面視矩形状のSOI(Silicon On Insulator)基板を備えている。 SOI基板2の表面21は、たとえば、検出素子や検出回路などが形成される素子形成面 であり、裏面22は、たとえば、支持基板25(たとえば、ガラス基板などの封止基板) が接合される実装面である。

【0017】

以下では、便宜的に、SOI基板2の1対の対向辺に平行な方向をX軸方向とし、SO 10 I基板2の他対の対向辺に平行な方向をY軸方向とし、SOI基板2の厚さ方向に平行な 方向をZ軸方向として本実施形態を説明する。また、Z軸方向については、SOI基板2 の裏面22が下側に配置される加速度センサ1の基本姿勢を基準として、上下方向という ことがある。

[0018]

SOI基板2は、その裏面22側から表面21側へ向かって順に、シリコン基板3と、 酸化シリコンからなる絶縁層4と、シリコンからなる活性層5とが積層された構造を有し ている。SOI基板2の総厚さは、たとえば、557.5μm程度であり、各層の厚さは 、たとえば、シリコン基板3が550μm程度、絶縁層4が1.5μm程度、活性層5が 6μm程度である。

【0019】

SOI基板2には、その裏面22から活性層5に至るまで、シリコン基板3および絶縁 層4が2軸方向に沿って選択的に除去されることにより、底面視円環状の空間6が形成さ れている。この空間6は、SOI基板2の表面21側が活性層5により密閉され、SOI 基板2の裏面22側が開放されている。

活性層 5 は、空間 6 に臨む円形の部分が振動膜 7 として形成されている。この振動膜 7 は、その全周が、シリコン基板 3 、絶縁層 4 および活性層 5 の積層構造からなる S O I 基 板 2 の外枠(フレーム部 8 )の活性層 5 により一体的に支持されている。また、当該空間 6 に配置されたシリコン基板 3 および絶縁層 4 の積層構造からなる円柱状の部分は、振動 膜 7 にぶら下がった錘 9 として活性層 5 に保持されている。

【0020】

フレーム部8は、SOI基板2の側面を形成する外側面81、空間6を外側から画成す る内側面82およびSOI基板2の裏面22を形成する底面83(底壁)を有している。 フレーム部8の底壁には、その内側面82から外側面81に至る溝10が形成されている 。溝10は、空間6の外周方向に沿って等しい間隔(たとえば、1/4L間隔ずつ(L: 空間6の外周長))を空けて複数(この実施形態では、4つ)設けられている。より具体 的には、4つの溝10は、底面視において、フレーム部8の4つの外側面81それぞれの 中央位置から1本ずつ、円環状空間6の中心0へ向かって(X軸方向もしくはY軸方向に 沿う方向)底面視十字状に設けられている。また、複数の溝10は、互いに同じ深さDを 有しており、その深さDは、たとえば、20µm~100µmである。また、この実施形 態では、複数の溝10は、同じ長さおよび幅で形成されている。

【 0 0 2 1 】

毎9は、当該空間6の開放面61に望む底面91を有しており、この底面91とフレーム部8の底面83との間には、段差Sが設けられている。この段差Sは、加速度センサ1
を支持基板25(後述)に搭載ときに、支持基板25と錘9との間に錘9の振動を可能とするためのギャップを確保する。また、段差Sは、この実施形態では、フレーム部8の溝
10の深さDと等しい(たとえば、20µm~100µm)。また、錘9の底面91の半
径rは、たとえば、底面視における空間6の半径Rに対して40~60%程度である。
【0022】

また、フレーム部 8 の内側面 8 2 は、錘 9 の側面 (周面)に対向する基準面 8 2 1 と、 50

30

その底面83から溝10の深さDの位置まで至り、当該基準面821よりも外側にオフセットされたオフセット面822とを有する段差面となっている。つまり、フレーム部8の 溝10は、当該オフセット面822から外側面81に至るように形成されている。

SOI基板2の表面21(素子形成面)には、NSG(Nondoped Silicate Glass)膜 11(厚さ2500 程度)が形成されている。

[0023]

このNSG膜11上には、圧電体13(たとえば、PZT(チタン酸ジルコン酸鉛)) を1組の上部電極14(たとえば、Pt/Ti)および下部電極15(たとえば、Ir/ IrO。)で挟み込んでなる圧電素子12が複数設けられている。

複数の圧電素子12は、錘9の周縁に沿って互いに間隔を空けて設けられたZ軸検出素子12Z、このZ軸検出素子12Zを取り囲むX軸検出素子12XおよびY軸検出素子1 2Yを含んでいる。X軸検出素子12Xは、X軸方向において錘9を挟んで一方側および 他方側にそれぞれ1つずつ設けられている。また、Y軸検出素子12Yは、Y軸方向において錘9を挟んで一方側および他方側にそれぞれ1つずつ設けられている。

【0024】

圧電素子12上には、SiO2からなる層間絶縁膜16(厚さ5000 程度)が積層 されている。この層間絶縁膜16上には、各圧電素子12に電気的に接続される複数の配 線17(たとえば、AL配線)が形成されている。配線17は、層間絶縁膜16に形成さ れたコンタクトホール18を介して圧電素子12の上部電極14もしくは下部電極15に 電気的に接続されている。また、配線17は、層間絶縁膜16上においてX軸検出素子1 2XおよびY軸検出素子12Yの周辺部にまで引き回されている。なお、図1は、便宜上 、複数の配線17の接続形態の一部を省略して表しており、配線17の接続形態は、加速 度センサ1の使用状況に合わせて適宜設計することができる。また、配線17は、メタル 配線のみで構成されていてもよいし、活性層5に不純物を注入して作製されるピエゾ配線 のみで構成されていてもよいし、メタル配線およびピエゾ配線を組み合わせて構成されてい

【0025】

 層間絶縁膜16上には、PSG(Phosphorus Silicate Glass)膜19(厚さ750
 程度)およびSiN膜20(厚さ7000 程度)が順に積層されている。これらPSG
 膜19およびSiN膜20には、圧電素子12の周辺部に引き回された配線17の一部を パッド23として露出させるパッド開口24が形成されている。

30

10

20

この加速度センサ1は、フレーム部8の底面83に、たとえば、支持基板25(セラミック基板、シリコン基板3、ガラス基板などが接合されることにより、空間6が封止される(図3参照)。

【0026】

加速度センサ11に加速度が作用し、錘9が振れると、振動膜7に歪み(捩れおよび/ または撓み)が生じる。この振動膜7の歪みにより、振動膜7上の圧電体13に伸び縮み が生じ、圧電体13の抵抗値が変化する。パッド23(配線17)を介して、その抵抗値 の変化を信号として取り出すことにより、この信号に基づいて、錘9(加速度センサ1) に作用した加速度の方向(3軸方向)および大きさを検出することができる。このとき、 フレーム部8に溝10が形成されていることにより、振動膜7直下の空間6とフレーム部 8の外側の空間6との間を、溝10および支持基板25により区画される通路により連通 させることができる。これにより、錘9の振動時に空間6内の空気をセンサ外に逃がすこ とができ、錘9および振動膜7が空間6から受ける圧力を小さくすることができる。その 結果、錘9および振動膜7に対するエアダンピング効果の影響を抑制することができる。 よって、センサの感度低下を抑制することができる。

【0027】

さらに、溝10が底面視十字状に設けられているため、錘9が支持基板25に近づく方 向に振動して空間6を圧縮したときに、空間6内の空気を、十字状に形成された複数の溝 10を介して同じ量ずつ逃がすことができる。これにより、錘9および振動膜7に対して

50

10

20

30

40

加わる圧力の偏りを低減することができるので、より精密な検出を行うことができる。 図4A~図4Dは、図1に示す加速度センサの製造工程を工程順に示す図である。 【0028】

加速度センサ1を製造するには、まず、図4Aに示すように、シリコン基板3、絶縁層 4 および活性層5を含むSOI基板2の表面21に、たとえば、CVD(Chemical Vapor Deposition)法によりNSG膜11が形成される。次いで、公知のスパッタ技術および 公知のパターニング技術により、NSG膜11上に、Ir/IrO<sub>2</sub>からなる下部電極1 5、PZTからなる圧電体13、およびPt/Tiからなる上部電極14が形成される。 これにより、各軸(X軸、Y軸およびZ軸)を検出する圧電素子12が形成される。次い で、NSG膜11上に、圧電素子12を覆うように層間絶縁膜16が積層される。次いで 、層間絶縁膜16が選択的にエッチングされることにより、圧電素子12の上部電極14 および下部電極15に対してコンタクトをとるためのコンタクトホール18が形成される 。次いで、配線17用のメタルがスパッタされ、このメタルがパターニングされることに より、配線17が形成される。続いて、層間絶縁膜16上に、PSG膜19およびSiN 膜20が順に積層される。そして、公知のエッチング技術により、これらPSG膜19お よびSiN膜20を貫通するように、パッド開口24が形成される。

【0029】

次いで、図4Bに示すように、SiN膜20上に、たとえば、CVD法によりNSG膜 26(厚さ750 程度)が形成される。このNSG膜26は、後の工程でSOI基板2 の裏面22側を加工する際に素子形成面を保護するためのものである。続いて、シリコン 基板3が550µm程度の厚さになるまで裏面22から研削される。つまり、725µm 程度の厚さのシリコン基板3が175µm程度研削される。研削後、SOI基板2の裏面 22に、たとえば、CVD法により、NSGからなる第1マスク27(厚さ5000 程 度)が形成される。次いで、公知のパターニング技術により、第1マスク27における、 溝10、錘9および空間6を形成すべき領域を覆う部分が除去される。 【0030】

次いで、図4Cに示すように、この第1マスク27上に、空間6を形成すべき領域以外 の領域(つまり、錘9およびフレーム部8を形成すべき領域)上に、フォトレジストから なる第2マスク28(厚さ100000 程度)が形成される。この第2マスク28は、 第1マスク27における内周側端部を覆うように(オーバーラップするように)形成され る。続いて、この第2マスク28を介して、SOI基板2が裏面22側からシリコン基板 3の途中まで(500µm程度)ドライエッチングされる。ドライエッチングには、たと えば、SF<sub>6</sub>ガスが用いられる。これにより、錘9とフレーム部8の形状が成形され、同 時に、錘9とフレーム部8とを隔て、基準面821を有する円環状の溝29が形成される 。次いで、たとえば、アッシング処理により、第2マスク28が除去されることにより、 第1マスク27が露出する。

[0031]

次いで、図4Dに示すように、露出した第1マスク27を介して、錘9の底面91全域 がドライエッチングされるとともに、フレーム部8が選択的にドライエッチングされる。 このドライエッチングは、たとえば、シリコン基板3が50µm程度除去されるまで続け られる。これにより、フレーム部8の底壁に溝10が形成され、同時に、錘9の底面91 とフレーム部8の底面83との段差5が形成される。また、エッチングガスは、溝29上 方に残存するシリコン基板3にも供給され、これにより、溝29上方のシリコン基板3が 完全に除去されて空間6が形成される。

[0032]

この後、空間6内にエッチング液が供給されることにより、空間6内の絶縁層4がウェ ットエッチングにより除去され、同時に活性層5からなる振動膜7が形成される。次いで 、SiN膜20上のNSG膜26が除去される。以上の工程を経て、図1~図3に示す加 速度センサ1が得られる。

以上の製造方法によれば、フレーム部8の底面83と錘9の底面91との段差S、およ 50

びフレーム部8の溝10が同一工程で同時に形成されるので(図4Dの工程)、これらを 別々の工程で形成する場合に比べて工程数を減らすことができる。その結果、効率よく加 速度センサ1を製造することができる。

【 0 0 3 3 】

また、上記したエアダンピング抑制効果は、フレーム部8に溝10が形成されていれば 、シリコン基板3が薄くて空間6の体積が小さく、錘9が振動したときの空間6の圧縮率 が大きくなりやすい条件下でも、十分発揮することができる。したがって、空間6の深さ を深くすることにより、空間6の体積を大きくしなくてもよい。つまり、この加速度セン サ1の製造に際しては、シリコン基板3を深くまでエッチングしなくてもよい。よって、 シリコン基板3の厚さの大小に関わらず、ある程度の厚さまでシリコン基板3を裏面22 から研削し(図4Bの工程)、その後、必要な量だけエッチングすればよい。その結果、 エッチング時間を短くできるので、製造効率の低下を抑制することもできる。 【0034】

なお、「空間6の圧縮率」とは、(錘9の振動により圧縮されたときの空間6の体積V 1)/(錘9が振動する前の空間6の体積V2)×100(%)のことをいう。

以上、本発明の一実施形態について説明したが、本発明はさらに他の形態で実施するこ ともできる。

たとえば、フレーム部8の溝10は、図5に示すように、底面視においてSOI基板2 の対角線に沿うような十字状に形成されていてもよい。また、図6に示すように、錘9の 半径方向に沿う(図6では、X軸方向に沿う)直線状に形成されていてもよい。また、図 7に示すように、錘9の半径方向に沿うように(図7では、Y軸方向に沿うように)、1 本のみ形成されていてもよい。また、複数の溝10の幅は、全てが同じである必要はなく 、たとえば、図8に示すように、十字状をなす溝10の一方向に沿う直線部(図8では、 Y軸方向に沿う溝10Y)の幅が、他方向に沿う直線部(図8では、X軸方向に沿う溝1 0X)の幅に比べて広くてもよい。

【0035】

また、錘9の形状は、円柱状である必要はなく、たとえば、多角柱状(たとえば、直方体状)などであってもよい。

また、加速度センサは、図9の加速度センサ31のように、振動膜7に歪みを発生させるための錘9を有していなくてもよい。

30

また、前述の実施形態では、MEMSセンサの一例として、加速度センサを取り上げた が、本発明は、加速度センサに限らず、圧力センサ、ジャイロセンサなど、MEMS技術 により作製される各種デバイスに適用することができる。

[0036]

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【符号の説明】

- [0037]
  - 加速度センサ
  - 2 SOI基板
  - 6 空間
  - 7 振動膜
  - 8 フレーム部
  - 9 錘

  - 21 (SOI基板の)表面
  - 22 (SOI基板の) 裏面
  - 61 (空間の)開放面
  - 8 1 (フレーム部の)外側面
  - 82 (フレーム部の)内側面

20

- 83 (フレーム部の)底面
- 91 (錘の)底面
- S 段差



【図3】







【図4B】



【図4C】





12(12Y)

12(12Z) 151314 1

12(12Y)

図4D

20

【図5】







Ņ

81

တို ဂိ

-821

81

) 00 33(22)

821 822, 82

-9

<u>9</u>

Z →

ით









【図9】



フロントページの続き

(51)Int.CI.	(51)	Int	.01		
-------------	------	-----	-----	--	--

1)Int.CI.			FΙ		
H 0 1 L	41/22	(2013.01)	H 0 1 L	41/22	
H 0 1 L	29/84	(2006.01)	H 0 1 L	29/84	Z
B 8 1 B	3/00	(2006.01)	B 8 1 B	3/00	
B 8 1 C	1/00	(2006.01)	B 8 1 C	1/00	

(56)参考文献 特開平04-084725 (JP,A) 特開2010-151765(JP,A) 特開2003-270263(JP,A) 特開平06-160417(JP,A) 特開2010-107486(JP,A) 特開2004-177219(JP,A) 特開2006-177675(JP,A) 特開2009-264933(JP,A) 特開2010-160128(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0	1	Ρ	1	5	/	0	9
B 8	1	В		3	/	0	0
B 8	1	С		1	/	0	0
G 0	1	Ρ	1	5	/	0	8
G 0	1	Ρ	1	5	/	1	8
H 0	1	L	2	9	/	8	4
H 0	1	L	4	1	/	0	8
H 0	1	L	4	1	/	1	8
Η0	1	L	4	1	/	2	2