JP5766992B2 - スイッチング回路装置 - Google Patents
スイッチング回路装置 Download PDFInfo
- Publication number
- JP5766992B2 JP5766992B2 JP2011066339A JP2011066339A JP5766992B2 JP 5766992 B2 JP5766992 B2 JP 5766992B2 JP 2011066339 A JP2011066339 A JP 2011066339A JP 2011066339 A JP2011066339 A JP 2011066339A JP 5766992 B2 JP5766992 B2 JP 5766992B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- control signal
- drive
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Rectifiers (AREA)
Description
入力制御信号に応答し,前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し,
前記駆動回路は,前記スイッチングトランジスタのゲートとソースとの間に設けられた第1の駆動トランジスタを含む第1のインバータを有し,前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに,前記第1の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡する。
図3は,第1の実施の形態におけるACDCコンバータのPFC回路と動作波形とを示す図である。図3には,図2のインバータINV0が,高電位電源VDDとトランジスタQ1のソースノードN1との間に設けた駆動トランジスタQ2とQ3を有する。これらのトランジスタQ2,Q3も,トランジスタQ1と同様に,GaNの半導体チップCPに形成されたN型のエンハンスメント型HEMTである。そして,インバータINV0のプルダウントランジスタQ3のゲートには制御信号/PWMが印加され,プルアップトランジスタQ3のゲートには制御信号/PWMを反転した制御信号//PWMが印加される。
図6は,第2の実施の形態におけるスイッチング回路装置とそれを利用したACDCコンバータ回路を示す図である。このスイッチング回路装置は,スイッチングトランジスタQ1に駆動パルスを供給する駆動回路は,インバータを構成し接続ノードN12に駆動パルスを出力するトランジスタQ12,Q13(図3のQ2,Q3に対応)に加えて,制御信号/PWMを反転してノードN14に反転制御信号を生成するトランジスタQ14,Q15,Q16とキャパシタC11とを含む制御信号反転回路を有する。これらのトランジスタQ14,Q15,Q16も,トランジスタQ1,Q12,Q13と同様にGaNのN型HEMTであり,同じGaNの半導体チップCPに形成される。
図8は,第3の実施の形態におけるスイッチング回路装置を示す図である。このスイッチング回路装置の半導体チップCP内の回路は,図6に示したスイッチングトランジスタQ1と,トランジスタQ12−Q16とキャパシタC11を有する第1のインバータINV1に加えて,第2のインバータINV2を有する。第2のインバータINV2は,正相の制御信号PWMを反転して逆相の制御信号/PWMを生成する。
図9は,第4の実施の形態におけるスイッチング回路装置の回路図である。前述のとおり,GaNのN型エンハンスメントHEMTは,閾値電圧が低い。そのため,外部からの制御信号/PWMがLレベルのときにノイズによりその電位が上昇すると,スイッチング回路装置内のトランジスタが誤動作してオンになりやすい。そこで,第4の実施の形態のスイッチング回路装置では,外部から入力される制御信号/PWMとトランジスタQ16,Q13のゲートN15との間に,入力閾値変換回路30を有する。
図13は,第5の実施の形態におけるスイッチ回路装置を示す図である。GaNのN型円反すHEMTからなるスイッチングトランジスタQ1の閾値電圧が低いため,電源ACを投入した時にノイズ等でスイッチングトランジスタQ1が導通すると,ノードSWからグランドVSSに向かって大電流が流れる。これを防止するために,トランジスタQ1の駆動パルスをノードN12に生成する第1のインバータINV1のトランジスタQ16,Q13に並列に,N型のデプレッション型HEMTのトランジスタQ408,Q407を設けている。
高電位端子に接続されたドレインと,低電位電源に接続されたソースと,ゲートとを有し,前記高電位端子と低電位電源との間に接続されたスイッチングトランジスタと,
入力制御信号に応答し,前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し,
前記駆動回路は,前記スイッチングトランジスタのゲートとソースとの間に設けられた第1の駆動トランジスタを含む第1のインバータを有し,前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに,前記第1の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡するスイッチング回路装置。
付記1において,
前記スイッチングトランジスタと前記駆動回路とが形成された半導体チップと,
前記半導体チップを収容するパッケージとを有し,
前記パッケージは,前記半導体チップの前記スイッチングトランジスタのソースが接続されたソース端子と,ボンディングワイヤを介して接続される低電位電源端子を有するスイッチング回路装置。
付記1または2において,
前記高電位端子は,電源コンバータのコイルに接続され,前記スイッチングトランジスタが導通したときに前記コイルにエネルギーが蓄積されるスイッチング回路装置。
付記3において,
前記コイルの第1の端子には入力電源が接続され,第2の端子には一方向性素子が接続され,前記スイッチングトランジスタが非導通したときに前記コイルに蓄積されたエネルギーが前記ダイオードを介して出力されるスイッチング回路装置。
付記2において,
前記第1のインバータは,さらに,前記スイッチングトランジスタのゲートと高電位電源との間に設けられた第2の駆動トランジスタを有し,前記第1の駆動トランジスタと第2の駆動トランジスタとの接続ノードに前記駆動パルスを生成するスイッチング回路装置。
付記5において,
前記第1のインバータは第1の制御信号を入力し,前記第1の制御信号を反転する制御信号反転回路を有し,
前記第1の制御信号は前記第1の駆動トランジスタのゲートに供給され,前記第1の制御信号の反転制御信号は前記第2の駆動トランジスタのゲートに供給されるスイッチング回路装置。
付記5において,
前記第1のインバータは第1の制御信号を入力し,
前記第1の駆動トランジスタのゲートに前記第1の制御信号が供給され,前記第2の駆動トランジスタのゲートに前記第1の制御信号を反転した第1の反転制御信号が供給され,
前記駆動回路は,さらに,前記高電位電源と低電位電源との間に設けられ第2の制御信号を反転して前記第1の制御信号を出力する第2のインバータを有し,
前記第2のインバータの低電位端子は,前記第1のインバータの第1の駆動トランジスタのソース端子とは,異なるボンディングワイヤを介して,前記パッケージの低電位電源端子と接続されるスイッチング回路装置。
付記5において,
前記第1の駆動トランジスタは,第1の閾値電圧を有し,
さらに,前記入力制御信号に応答し当該入力制御信号が第2の閾値電圧より高いか否かに基づいて前記第1の制御信号の電位をスイッチングする入力閾値変換回路を有し,前記第2の閾値電圧は前記第1の閾値電圧より高いスイッチング回路装置。
付記8において,
前記入力閾値変換回路は,前記入力制御信号がゲートに供給されソースが前記低電位電源に接続された第1の入力トランジスタと,前記入力制御信号がゲートに供給され前記第1の入力トランジスタとカスコード接続された第2の入力トランジスタと,前記第2のトランジスタと前記高電位電源との間に設けられた第3のトランジスタと,前記第2,第3のトランジスタの接続ノードがゲートに接続され前記第1のトランジスタと前記高電位電源との間に設けられた第4のトランジスタとを有する第1のインバータユニットを有するスイッチング回路装置。
付記9において,
前記入力閾値変換回路は,さらに,前記第1のインバータユニットの前記接続ノードに生成される出力信号が入力される第2のインバータユニットと,前記第1,第2のインバータユニットの出力信号がそれぞれのゲートに供給され前記高電位電源と低電位電源との間に設けられたプッシュプル型の第5及び第6のトランジスタとを有するスイッチング回路装置。
付記1において,
前記第1の駆動トランジスタを駆動する回路のソースは前記第1の駆動トランジスタのソースと共通に接続され,前記入力制御信号の位相は前記第1の駆動トランジスタのドレインと同相であるスイッチング回路装置。
高電位端子に接続されたドレインと低電位電源に接続されたソースとゲートとを有し,前記高電位端子と低電位電源との間の電流をスイッチするスイッチングトランジスタと,
入力制御信号を入力し,前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し,
前記駆動回路は,前記スイッチングトランジスタのゲートとソースとの間に設けられた第1の駆動トランジスタを含む第1のインバータを有し,前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに,前記第1の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し,
前記駆動回路は,更に,前記第1の駆動トランジスタに並列にデプレッショントランジスタを有し,
更に,電源投入時に前記デプレッショントランジスタを導通し,電源投入後に前記低電位電源の電位より低く前記デプレッショントランジスタを非導通にする制御電圧を前記デプレッショントランジスタのゲートに供給するバイアス回路を有するスイッチング回路装置。
付記12において,
前記第1の駆動トランジスタはエンハンスメントトランジスタであるスイッチング回路装置。
第1の高電位電源端子に接続されたドレインと低電位電源端子に接続されたソースとを有するトランジスタと,
入力信号に応答して,第2の高電位電源端子の電位又は前記ソースの電位に駆動される出力信号を前記トランジスタのゲートに出力するインバータと
を有する制御回路。
Q1:スイッチングトランジスタ Q2,Q3:第1のインバータ,駆動回路
Q3:第1の駆動トランジスタ Q2:第2の駆動トランジスタ
/PWM:第1の制御信号 PWM:第2の駆動信号
L1:コイル D1:一方向性素子,ダイオード
Claims (6)
- 高電位端子に接続されたドレインと,低電位電源に接続されたソースと,ゲートとを有し,前記高電位端子と低電位電源との間に接続されたスイッチングトランジスタと,
入力制御信号に応答し,前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し,
前記駆動回路は,前記スイッチングトランジスタのゲートとソースとの間に設けられた第1の駆動トランジスタと,前記スイッチングトランジスタのゲートと高電位電源との間に設けられた第2の駆動トランジスタとを含む第1のインバータを有し,前記第1の駆動トランジスタと第2の駆動トランジスタとの接続ノードに前記駆動パルスを生成し,前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに,前記第1の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し,
前記スイッチングトランジスタ,前記第1の駆動トランジスタ,及び第2の駆動トランジスタは、N型のエンハンスメント型HEMTであり,
前記第1のインバータは第1の制御信号を入力し,前記第1の制御信号を反転する制御信号反転回路を有し,
前記第1の制御信号は前記第1の駆動トランジスタのゲートに供給され,前記第1の制御信号の反転制御信号は前記第2の駆動トランジスタのゲートに供給される,
スイッチング回路装置。 - 請求項1において,
前記スイッチングトランジスタと前記駆動回路とが形成された半導体チップと,
前記半導体チップを収容するパッケージとを有し,
前記パッケージは,前記半導体チップの前記スイッチングトランジスタのソースが接続されたソース端子と,ボンディングワイヤを介して接続される低電位電源端子を有するスイッチング回路装置。 - 請求項1または2において,
前記高電位端子は,電源コンバータのコイルに接続され,前記スイッチングトランジスタが導通したときに前記コイルにエネルギーが蓄積されるスイッチング回路装置。 - 請求項3において,
前記コイルの第1の端子には入力電源が接続され,第2の端子には一方向性素子が接続され,前記スイッチングトランジスタが非導通したときに前記コイルに蓄積されたエネルギーが前記ダイオードを介して出力されるスイッチング回路装置。 - 請求項1〜4のいずれかにおいて,
前記駆動回路は,さらに,前記高電位電源と前記低電位電源との間に設けられ第2の制御信号を反転して前記第1の制御信号を出力する第2のインバータを有し,
前記第2のインバータの低電位端子は,前記第1のインバータの前記第1の駆動トランジスタのソース端子とは,異なるボンディングワイヤを介して,パッケージの低電位電源端子と接続されるスイッチング回路装置。 - 高電位端子に接続されたドレインと低電位電源に接続されたソースとゲートとを有し,前記高電位端子と低電位電源との間の電流をスイッチするスイッチングトランジスタと,
入力制御信号を入力し,前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し,
前記駆動回路は,前記スイッチングトランジスタのゲートとソースとの間に設けられた第1の駆動トランジスタを含む第1のインバータを有し,前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに,前記第1の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し,
前記駆動回路は,更に,前記第1の駆動トランジスタに並列にデプレッショントランジスタを有し,
更に,電源投入時に前記デプレッショントランジスタを導通し,電源投入後に前記低電位電源の電位より低く前記デプレッショントランジスタを非導通にする制御電圧を前記デプレッショントランジスタのゲートに供給するバイアス回路を有するスイッチング回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066339A JP5766992B2 (ja) | 2011-03-24 | 2011-03-24 | スイッチング回路装置 |
US13/345,112 US8766711B2 (en) | 2011-03-24 | 2012-01-06 | Switching circuit with controlled driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066339A JP5766992B2 (ja) | 2011-03-24 | 2011-03-24 | スイッチング回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204994A JP2012204994A (ja) | 2012-10-22 |
JP5766992B2 true JP5766992B2 (ja) | 2015-08-19 |
Family
ID=46876828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066339A Expired - Fee Related JP5766992B2 (ja) | 2011-03-24 | 2011-03-24 | スイッチング回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8766711B2 (ja) |
JP (1) | JP5766992B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660639B2 (en) | 2012-12-21 | 2017-05-23 | Gan Systems Inc. | Distributed driver circuitry integrated with GaN power transistors |
JP6007168B2 (ja) * | 2013-11-25 | 2016-10-12 | 東芝三菱電機産業システム株式会社 | ゲート電圧の制御方法 |
WO2015135072A1 (en) | 2014-03-12 | 2015-09-17 | Gan Systems Inc. | Power switching systems comprising high power e-mode gan transistors and driver circuitry |
WO2015157845A1 (en) | 2014-04-16 | 2015-10-22 | Gan Systems Inc. | Embedded packaging for devices and systems comprising lateral gan power transistors |
JP6229604B2 (ja) * | 2014-06-30 | 2017-11-15 | 株式会社デンソー | 半導体スイッチング素子の制御回路 |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
RU2628211C1 (ru) * | 2016-08-05 | 2017-08-15 | Самсунг Электроникс Ко., Лтд. | Высокочастотный переключатель для компактного модуля преобразователя энергии |
US9906221B1 (en) * | 2016-12-30 | 2018-02-27 | Delta Electronics, Inc. | Driving circuit of a power circuit |
US10630285B1 (en) | 2017-11-21 | 2020-04-21 | Transphorm Technology, Inc. | Switching circuits having drain connected ferrite beads |
US10756207B2 (en) | 2018-10-12 | 2020-08-25 | Transphorm Technology, Inc. | Lateral III-nitride devices including a vertical gate module |
EP3942609A4 (en) | 2019-03-21 | 2023-06-07 | Transphorm Technology, Inc. | INTEGRATED DESIGN FOR III-NITRIDE DEVICES |
CN112134553B (zh) * | 2019-06-25 | 2024-04-05 | 瑞昱半导体股份有限公司 | 开关控制电路与开关电路 |
US11749656B2 (en) | 2020-06-16 | 2023-09-05 | Transphorm Technology, Inc. | Module configurations for integrated III-Nitride devices |
US11342248B2 (en) | 2020-07-14 | 2022-05-24 | Gan Systems Inc. | Embedded die packaging for power semiconductor devices |
WO2022031465A1 (en) | 2020-08-05 | 2022-02-10 | Transphorm Technology, Inc. | Iii-nitride devices including a depleting layer |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641407A (en) * | 1970-10-26 | 1972-02-08 | Teletype Corp | Inductor surge protection for transistors |
US4322770A (en) * | 1980-02-28 | 1982-03-30 | Rca Corporation | Latch-up prevention circuit for power output devices using inductive loads |
JPS5855582B2 (ja) * | 1981-11-13 | 1983-12-10 | 株式会社東芝 | 透視性テ−プカセツト |
US5142171A (en) | 1988-04-05 | 1992-08-25 | Hitachi, Ltd. | Integrated circuit for high side driving of an inductive load |
JP2824469B2 (ja) | 1988-04-05 | 1998-11-11 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2838344B2 (ja) * | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
TW504887B (en) * | 1998-10-20 | 2002-10-01 | Hitachi Eng Co Ltd | Voltage booster circuit apparatus and control method therefor |
JP2002290224A (ja) * | 2001-03-23 | 2002-10-04 | Tdk Corp | 半導体素子 |
JP4477952B2 (ja) * | 2004-07-09 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置、dc/dcコンバータおよび電源システム |
JP2009171552A (ja) * | 2007-12-21 | 2009-07-30 | Nec Electronics Corp | 半導体出力回路 |
JP5181834B2 (ja) * | 2008-05-26 | 2013-04-10 | 富士電機株式会社 | 半導体集積回路装置 |
JP5332766B2 (ja) | 2009-03-16 | 2013-11-06 | 富士電機株式会社 | スイッチング電源回路 |
US8633736B2 (en) * | 2010-05-27 | 2014-01-21 | Standard Microsystems Corporation | Driver with accurately controlled slew rate and limited current |
-
2011
- 2011-03-24 JP JP2011066339A patent/JP5766992B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-06 US US13/345,112 patent/US8766711B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204994A (ja) | 2012-10-22 |
US20120242375A1 (en) | 2012-09-27 |
US8766711B2 (en) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5766992B2 (ja) | スイッチング回路装置 | |
TWI782779B (zh) | 共振電路及操作一共振電路之方法 | |
JP5008042B2 (ja) | 半導体装置 | |
US8513937B2 (en) | Switching regulator with optimized switch node rise time | |
JP4528321B2 (ja) | スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路 | |
US8664927B2 (en) | Voltage regulator | |
JP5945629B2 (ja) | レベルシフト回路 | |
US20150155275A1 (en) | Enhancement Mode III-Nitride Switch | |
US20120154014A1 (en) | Level shift circuit and switching power supply device | |
CN105814786A (zh) | 整流装置、交流发电机以及电力转换装置 | |
JP2005304226A (ja) | 電源ドライバ回路及びスイッチング電源装置 | |
JP2011152011A (ja) | 半導体装置及びそれを用いた電源装置 | |
US20180115311A1 (en) | Configurable Clamp Circuit | |
US9985626B2 (en) | Bidirectional GaN switch with built-in bias supply and integrated gate drivers | |
JP5552691B2 (ja) | レギュレータ回路 | |
JP6090007B2 (ja) | 駆動回路 | |
JP6048929B2 (ja) | ゲート駆動回路、インバータ回路、電力変換装置および電気機器 | |
Rose et al. | A GaN HEMT driver IC with programmable slew rate and monolithic negative gate-drive supply and digital current-mode control | |
JP3912417B2 (ja) | 駆動回路 | |
KR102689734B1 (ko) | 하프 브리지 GaN 드라이버 애플리케이션을 위한 레벨 시프터 | |
US9774250B2 (en) | Cold start DC/DC converter | |
JP2010028522A (ja) | 半導体装置 | |
JP6031871B2 (ja) | Dcdcコンバータ | |
JP2013042612A (ja) | ゲート駆動回路 | |
JP2004072829A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5766992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |