JP5764185B2 - EL display device - Google Patents
EL display device Download PDFInfo
- Publication number
- JP5764185B2 JP5764185B2 JP2013241593A JP2013241593A JP5764185B2 JP 5764185 B2 JP5764185 B2 JP 5764185B2 JP 2013241593 A JP2013241593 A JP 2013241593A JP 2013241593 A JP2013241593 A JP 2013241593A JP 5764185 B2 JP5764185 B2 JP 5764185B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal line
- tft
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 4
- 229920003023 plastic Polymers 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 description 155
- 239000010408 film Substances 0.000 description 128
- 239000010410 layer Substances 0.000 description 103
- 238000002347 injection Methods 0.000 description 41
- 239000007924 injection Substances 0.000 description 41
- 238000012545 processing Methods 0.000 description 36
- 238000009792 diffusion process Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 29
- 239000010409 thin film Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 23
- 239000003086 colorant Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 16
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000007740 vapor deposition Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 230000005525 hole transport Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000009499 grossing Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000010287 polarization Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 239000004925 Acrylic resin Substances 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- 239000002274 desiccant Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000872 buffer Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 2
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 101150062589 PTGS1 gene Proteins 0.000 description 2
- 101150000187 PTGS2 gene Proteins 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 125000002723 alicyclic group Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical class C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 208000031513 cyst Diseases 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 229920005672 polyolefin resin Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- 101150071146 COX2 gene Proteins 0.000 description 1
- 101100114534 Caenorhabditis elegans ctc-2 gene Proteins 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000434 metal complex dye Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- WLLRHFOXFKWDMQ-UHFFFAOYSA-N n,n'-bis(4'-diphenylamino-4-biphenylyl)-n,n'-diphenylbenzidine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 WLLRHFOXFKWDMQ-UHFFFAOYSA-N 0.000 description 1
- DLYVGADHQYXPMX-UHFFFAOYSA-N n-[4-(1,2-diphenylethenyl)phenyl]-4-methyl-n-(4-methylphenyl)aniline Chemical compound C1=CC(C)=CC=C1N(C=1C=CC(=CC=1)C(=CC=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=C(C)C=C1 DLYVGADHQYXPMX-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明は主として自発光で画像を表示するEL表示パネルおよびこれらのEL表示パネルを用いた携帯電話等の情報表示装置に関するものである。 The present invention relates to an EL display panel that displays images by self-light emission and an information display device such as a mobile phone using these EL display panels.
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されており、またワードプロセッサやパーソナルコンピュータ、テレビ等の機器や、ビデオカメラのビューファインダ、モニター等にも広く用いられている。 Liquid crystal display panels are widely used in portable devices because they are thin and have low power consumption. They are also widely used in word processors, personal computers, televisions, video camera viewfinders, and monitors. ing.
しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。そのバックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくならざるを得なかった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低くなるという問題点があった。 However, since the liquid crystal display panel is not a self-luminous device, there is a problem that an image cannot be displayed unless a backlight is used. Since a predetermined thickness is required to construct the backlight, the thickness of the display module has to be increased. In order to perform color display on the liquid crystal display panel, it is necessary to use a color filter. Therefore, there is a problem that the light utilization efficiency is lowered.
この課題を解決するために、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型EL表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第1のゲート信号線と第2のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたEL素子と、前記EL素子に電流を供給する駆動用トランジスタと、前記EL素子に流れる電流の経路に配置された第1のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第2のスイッチ用トランジスタとを有し、前記第2のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第2のスイッチ用トランジスタは、マルチゲート構造であり、前記第1のスイッチ用トランジスタのゲート端子は、前記第1のゲート信号線が接続され、前記第2のスイッチ用トランジスタのゲート端子は、前記第2のゲート信号線が接続され、前記第2のゲート信号線に選択電圧が印加されている時は、前記第1のゲート信号線に非選択電圧が印加されるように制御されていることを特徴とするEL表示装置である。 In order to solve this problem, the present invention provides an active matrix EL display device having a display screen in which pixels are arranged in a matrix, a source driver circuit that outputs a video signal applied to the pixels, A source signal line for transmitting the video signal output from the source driver circuit, a gate driver circuit, and a first gate signal line for transmitting a selection voltage for selecting the pixel or a non-selection voltage for deselecting the pixel. And a second gate signal line, an anode wiring for supplying an anode voltage to the pixel is formed, a cathode electrode having optical transparency is formed on the display screen, and a sealing layer is formed on an upper layer of the cathode electrode. At least one of a stop film and a sealing film is formed, and the pixel is formed between a pixel electrode and the pixel electrode and the cathode electrode An L element; a driving transistor for supplying current to the EL element; a first switching transistor disposed in a path of a current flowing through the EL element; and a gate terminal of the driving transistor; A capacitor that holds a voltage based on a signal; and a second switch transistor that short-circuits between the gate terminal of the drive transistor and the other terminal; the second switch transistor; and the drive transistor; Are transistors of the same polarity, the second switch transistor has a multi-gate structure, the gate terminal of the first switch transistor is connected to the first gate signal line, and the second The gate terminal of the switching transistor is connected to the second gate signal line, and is connected to the second gate signal line. When the-option voltage is applied, an EL display device, characterized in that the non-selection voltage is controlled so as to be applied to the first gate signal line.
また、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型EL表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第1のゲート信号線と第2のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたEL素子と、前記EL素子に電流を供給する駆動用トランジスタと、前記EL素子に流れる電流の経路に配置された第1のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第2のスイッチ用トランジスタとを有し、前記第2のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第2のスイッチ用トランジスタは、マルチゲート構造であり、前記第1のスイッチ用トランジスタのゲート端子は、前記第1のゲート信号線が接続され、前記第2のスイッチ用トランジスタのゲート端子は、前記第2のゲート信号線が接続され、前記第2のゲート信号線に選択電圧が印加されている時は、前記第1のゲート信号線に非選択電圧が印加されるように制御され、前記アノード配線は、前記表示画面において、対向する2辺から引き出され、前記引き出し箇所から前記アノード電圧が供給されていることを特徴とするEL表示装置である。 The present invention is also an active matrix EL display device having a display screen in which pixels are arranged in a matrix, wherein the source driver circuit outputs a video signal applied to the pixels, and the source driver circuit outputs the source driver circuit. A source signal line for transmitting the video signal, a gate driver circuit, a selection voltage for selecting the pixel, or a first gate signal line and a second gate signal for transmitting a non-selection voltage for deselecting the pixel An anode wiring for supplying an anode voltage is formed in the pixel, a light-transmissive cathode electrode is formed on the display screen, and a sealing film and a sealing layer are formed on the cathode electrode. At least one of the films is formed, and the pixel includes a pixel electrode, an EL element formed between the pixel electrode and the cathode electrode, and the EL A driving transistor for supplying current to the child, a first switching transistor disposed in a path of current flowing through the EL element, and a gate terminal of the driving transistor are connected to hold a voltage based on the video signal. And a second switching transistor that short-circuits between the gate terminal of the driving transistor and the other terminal, and the second switching transistor and the driving transistor are transistors having the same polarity. The second switch transistor has a multi-gate structure, the gate terminal of the first switch transistor is connected to the first gate signal line, and the gate of the second switch transistor The terminal is connected to the second gate signal line, and a selection voltage is applied to the second gate signal line. Is controlled so that a non-selection voltage is applied to the first gate signal line, and the anode wiring is drawn out from two opposite sides on the display screen, and the anode voltage is drawn from the drawing point. An EL display device is provided.
また、本発明は、前記ゲート信号線に印加する非選択電圧と選択電圧との制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、2以上のインバータ回路が形成されていることを特徴とするEL表示装置である。 Further, the present invention is configured such that the control of the non-selection voltage and the selection voltage applied to the gate signal line is performed based on a start pulse input to the shift register of the gate driver circuit, and An EL display device, wherein two or more inverter circuits are formed between an output side of a shift register and the gate signal line.
また、本発明は、前記ゲートドライバ回路の下層と、前記ゲートドライバ回路の上層のうち、少なくとも一方に、遮光膜が形成されていることを特徴とするEL表示装置である。 The present invention is also an EL display device characterized in that a light shielding film is formed in at least one of a lower layer of the gate driver circuit and an upper layer of the gate driver circuit.
また、本発明は、前記表示画面に、第1の色のEL素子と、第2の色のEL素子が形成され、前記第1のEL素子に供給するカソード電極の電位と、前記第2のEL素子に供給するカソード電極の電位とが異なっていることを特徴とするEL表示装置である。 According to the present invention, an EL element of a first color and an EL element of a second color are formed on the display screen, and the potential of the cathode electrode supplied to the first EL element, The EL display device is characterized in that the potential of the cathode electrode supplied to the EL element is different.
また、本発明は、前記画素に、カーボン膜が成膜されていることを特徴とするEL表示装置である。 The present invention is the EL display device, wherein a carbon film is formed on the pixel.
また、本発明は、前記ソース信号線上に、平滑膜が形成され、前記平滑膜上に、前記画素電極が形成されていることを特徴とするEL表示装置である。 The present invention is also an EL display device characterized in that a smooth film is formed on the source signal line, and the pixel electrode is formed on the smooth film.
また、本発明は、前記コンデンサは、隣接する画素間の、非表示領域に形成されていることを特徴とするEL表示装置である。 The present invention is the EL display device, wherein the capacitor is formed in a non-display region between adjacent pixels.
また、本発明は、前記ソース信号線に印加された電圧を放電するディスチャージ回路と、ソース信号線に印加された電圧を充電するプリチャージ回路のうち、少なくとも一方の回路を、更に具備することを特徴とするEL表示装置である。 The present invention further includes at least one of a discharge circuit that discharges a voltage applied to the source signal line and a precharge circuit that charges a voltage applied to the source signal line. This is an EL display device.
また、本発明は、前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、前記ソースドライバ回路は、半導体チップで形成され、前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とするEL表示装置である。 In the present invention, the gate driver circuit and the pixel driving transistor are formed by the same process, the source driver circuit is formed by a semiconductor chip, and a control signal to the gate driver circuit is: The EL display device is characterized by being level-shifted by the source driver circuit and applied to the gate driver circuit.
本発明によれば、開口率ならびに歩留まりをおとす要因である電流供給線を不要とすることで、開口率を大きくすると共に、層間ショート、層内ショートによる線欠陥の発生を防止し高い歩留まりを得ることができる。その上、製造が容易で、EL構造体の破壊がなく、信頼性が高く、低コストのアクティブマトリックス駆動タイプのEL表示素子を提供できる。 According to the present invention, by eliminating the need for a current supply line, which is a factor that reduces the aperture ratio and yield, the aperture ratio is increased, and generation of line defects due to interlayer shorts and intra-layer shorts is prevented, thereby obtaining a high yield. be able to. In addition, it is possible to provide an active matrix drive type EL display element that is easy to manufacture, does not break down the EL structure, has high reliability, and is low in cost.
また、本発明の表示パネル、表示装置等は、高画質、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。 In addition, the display panel, the display device, and the like of the present invention exhibit characteristic effects according to their respective configurations such as high image quality, low power consumption, low cost, and high luminance.
なお、本発明を用いれば、低消費電力の情報表示装置を構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。 Note that if the present invention is used, an information display device with low power consumption can be configured, and power is not consumed. Moreover, since it can be reduced in size and weight, resources are not consumed. Therefore, it is friendly to the global environment and space environment.
本明細書において各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図3の表示パネルの断面図では封止膜73等を十分厚く図示している。また、図5等では画素電極に信号を印加する薄膜トランジスタ(TFT)等を省略している。また、本発明の表示パネル等では、位相補償のための位相フィルム等を省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。
In the present specification, each drawing includes parts omitted or enlarged or reduced for easy understanding or drawing. For example, in the cross-sectional view of the display panel in FIG. 3, the
また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。 Moreover, the part which attached | subjected the same number or code | symbol has the same material, function, or operation | movement.
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例と組み合わせることができる。例えば、図5の表示パネルにタッチパネル等を付加し、情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ等のビューファインダを構成することもできる。また、本発明は各画素にTFTが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用できるということはいうまでもない。このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。 Note that the contents described in the drawings and the like can be combined with other embodiments without particular notice. For example, an information display device can be obtained by adding a touch panel or the like to the display panel of FIG. A viewfinder such as a video camera can also be configured by attaching a magnifying lens. In addition, the present invention will be mainly described with respect to an active matrix display panel in which a TFT is formed in each pixel. However, the present invention is not limited to this and can be applied to a simple matrix display panel. As described above, the matters, contents, and specifications described in the specification and the drawings can be applied in combination with each other even if not particularly exemplified.
(実施の形態1)
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス(EL)素子をマトリックス状に配列して構成される有機EL表示パネルが注目されている。
(Embodiment 1)
Currently, organic EL display panels configured by arranging a plurality of organic electroluminescence (EL) elements in a matrix form are attracting attention as display panels that have low power consumption and high display quality and can be made thinner. Yes.
有機EL表示パネルは、図2に示すように、画素電極としての透明電極48が形成されたアレイ基板49上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機EL層47、及び反射膜46(金属電極)が積層されたものである。透明電極48(陽極(アノード))にプラス、反射膜46(陰極(カソード))にマイナスの電圧を加え、両者間に直流電流を印加させることにより、有機EL層47が発光する。
As shown in FIG. 2, the organic EL display panel has at least one organic EL layer composed of an electron transport layer, a light emitting layer, a hole transport layer, and the like on an
このように、良好な発光特性を期待することのできる有機化合物を有機EL層に使用することによって、EL表示パネルが実用に耐え得るものになっている。 Thus, by using an organic compound that can be expected to have good light emission characteristics for the organic EL layer, the EL display panel can withstand practical use.
なお、カソード電極あるいは反射膜はITO電極に誘電体多層膜からなる光学的干渉膜を形成したものでもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの、つまり誘電体ミラーと呼ばれるものである。この誘電体多層膜は有機EL構造から放射される光の色調を良好なものにする機能(フィルタ効果)を有する。 The cathode electrode or the reflection film may be an ITO electrode formed with an optical interference film made of a dielectric multilayer film. The dielectric multilayer film is a multilayer film in which a low refractive index dielectric film and a high refractive index dielectric film are alternately formed, that is, a dielectric mirror. This dielectric multilayer film has a function (filter effect) for improving the color tone of light emitted from the organic EL structure.
反射膜46(金属電極)には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さいもの、特にAl−Li合金を用いることが好ましい。 For the reflective film 46 (metal electrode), it is preferable to use a material having a low work function such as aluminum, magnesium, indium, copper, or an alloy thereof, particularly an Al—Li alloy.
また、透明電極48には、ITO(錫ドープ酸化インジウム)等の仕事関数が大きい導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。
The
なお、画素電極46などに薄膜を蒸着する際は、アルゴン雰囲気中で有機EL膜を成膜するとよい。また、画素電極46としてのITO上にカーボン膜20〜50nmを成膜した場合、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
Note that when a thin film is deposited on the
(実施の形態2)
以下、本発明のEL表示パネル構造の理解を容易とするため、まず、本発明の有機EL表示パネルの製造方法について説明をする。
(Embodiment 2)
Hereinafter, in order to facilitate understanding of the EL display panel structure of the present invention, a method for manufacturing the organic EL display panel of the present invention will be described first.
放熱性を良くするため、アレイ基板49はサファイアガラスで形成してもよい。
In order to improve heat dissipation, the
または熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナ等のセラミック基板や銅等からなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布等、コーティングしたものを用いてもよい。画素電極を反射型とする場合は、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレス等の非透過材料を用いることもできる。この構成を図3に図示する。図3ではカソード電極をITO等の透明電極72で形成している。
Alternatively, a thin film or a thick film with good thermal conductivity may be formed. For example, the use of a substrate on which a diamond thin film is formed is exemplified. Of course, a quartz glass substrate or a soda glass substrate may be used. In addition, a ceramic substrate such as alumina or a metal plate made of copper or the like may be used, or an insulating film coated with a metal film such as vapor deposition or coating may be used. When the pixel electrode is a reflection type, light is emitted from the surface direction of the substrate as the substrate material. Therefore, a transparent or translucent material such as glass, quartz or resin, or a non-transparent material such as stainless steel should be used. You can also. This configuration is illustrated in FIG. In FIG. 3, the cathode electrode is formed of a
また、アレイ基板にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定するものではなく、厚さ0.05mm以上0.3mm以下のフィルムでもよい。 Further, a plastic substrate may be used as the array substrate. Plastic substrates are difficult to break and are lightweight, making them ideal as display panel substrates for mobile phones. The plastic substrate is preferably used as a laminated substrate by attaching an auxiliary substrate to one surface of a base substrate serving as a core material with an adhesive. Of course, these substrates are not limited to plates, and may be films having a thickness of 0.05 mm to 0.3 mm.
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のARTON(厚さ200μmの1枚板)が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂等からなる補助の基板(あるいはフィルムもしくは膜)を配置する。 As a material for the base substrate, an alicyclic polyolefin resin is preferably used. An example of such an alicyclic polyolefin resin is ARTON (single plate having a thickness of 200 μm) manufactured by Nippon Synthetic Rubber. From polyester resin, polyethylene resin or polyethersulfone resin, etc., on which one side of the base substrate is formed with a hard coat layer having heat resistance, solvent resistance or moisture permeability function and a gas barrier layer having air permeability resistance function An auxiliary substrate (or film or membrane) is placed.
1画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ(TFT)を形成する。形成するTFTは、同じ種類のTFTであってもよいし、Pチャンネル型とNチャンネル型のTFTというように、違う種類のTFTであってもよいが望ましくはスイッチング薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またTFTの構造は、プレーナー型のTFTに限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域(ソース、ドレイン)が形成されたものでも、非セルフアライン方式によるものでもよい。 In each pixel, a plurality of switching elements or thin film transistors (TFTs) as current control elements are formed. The TFTs to be formed may be the same type of TFT, or may be different types of TFTs, such as P-channel type and N-channel type TFTs. Is desirable. The structure of the TFT is not limited to a planar type TFT, and may be a staggered type or an inverted staggered type, or a structure in which impurity regions (source, drain) are formed using a self-alignment method. A self-alignment method may be used.
本発明のEL表示素子は、アレイ基板上に、ホール注入電極(画素電極)となるITOと、1種以上の有機層と、電子注入電極とが順次積層されたEL構造体を有し、前記アレイ基板にはTFTが設けられている。 The EL display element of the present invention has an EL structure in which an ITO serving as a hole injection electrode (pixel electrode), one or more organic layers, and an electron injection electrode are sequentially stacked on an array substrate, The array substrate is provided with TFTs.
本発明のEL表示素子を製造するには、まず、基板上にTFTのアレイを所望の形状に形成する。そして、平滑化膜上の画素電極として透明電極であるITOをスパッタ法で成膜、パターニングする。その後、有機EL層、電子注入電極等を積層する。 In order to manufacture the EL display element of the present invention, first, an array of TFTs is formed in a desired shape on a substrate. Then, ITO, which is a transparent electrode, is formed and patterned as a pixel electrode on the smoothing film by sputtering. Thereafter, an organic EL layer, an electron injection electrode, and the like are stacked.
TFTとしては、通常の多結晶シリコンTFTを用いればよい。TFTは、EL構造体の各画素の端部に設けられ、その大きさは10〜30μm程度である。なお、画素の大きさは20μm×20μm〜300μm×300μm程度である。 A normal polycrystalline silicon TFT may be used as the TFT. The TFT is provided at the end of each pixel of the EL structure, and its size is about 10 to 30 μm. The size of the pixel is about 20 μm × 20 μm to 300 μm × 300 μm.
アレイ基板上には、TFTの配線電極が設けられる。配線電極は抵抗が低く、しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Al、Alおよび遷移金属(ただしTiを除く)、Tiまたは窒化チタン(TiN)のいずれか1種または2種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。EL構造体の下地となるホール注入電極とTFTの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常100〜1000nm程度とすればよい。 A TFT wiring electrode is provided on the array substrate. The wiring electrode has a low resistance, and also has a function of suppressing the resistance value by electrically connecting the hole injection electrode. Generally, the wiring electrode includes Al, Al and transition metals (except for Ti), Ti or A material containing one or more of titanium nitride (TiN) is used, but the present invention is not limited to this material. The total thickness of the hole injection electrode serving as the base of the EL structure and the wiring electrode of the TFT is not particularly limited, but is usually about 100 to 1000 nm.
TFTの配線電極とEL構造体の有機層との間には絶縁層を設ける。絶縁層は、SiO2等の酸化ケイ素、窒化ケイ素等の無機系材料をスパッタや真空蒸着で成膜したもの、SOG(スピン・オン・グラス)で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂等の樹脂系材料の塗膜等、絶縁性を有するものであればいずれであってもよいが、この中ではポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。 An insulating layer is provided between the wiring electrode of the TFT and the organic layer of the EL structure. Insulating layer is formed by sputtering or vacuum deposition of inorganic materials such as silicon oxide such as SiO2, silicon nitride, silicon oxide layer formed by SOG (spin on glass), photoresist, polyimide, acrylic resin Any coating material such as a coating film of a resin-based material may be used as long as it has insulating properties, and among these, polyimide is preferable. The insulating layer also serves as a corrosion / water resistant film that protects the wiring electrode from moisture and corrosion.
EL構造体の発光ピークは2つ以上であってもかまわない。例えば、本発明のEL表示素子における緑および青色発光部は、青緑色発光のEL構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のEL構造体と、このEL構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。 There may be two or more emission peaks of the EL structure. For example, the green and blue light emitting portions in the EL display element of the present invention can be obtained by a combination of a blue-green light emitting EL structure and a green transmission layer or a blue transmission layer. The red light-emitting portion can be obtained by an EL structure that emits blue-green light and a fluorescence conversion layer that converts blue-green light emitted from the EL structure to a wavelength close to red.
次に、本発明のEL表示素子を構成するEL構造体について説明する。本発明のEL構造体は、透明電極である電子注入電極と、1種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも1層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。もしくは、ホール輸送層はなくてもよい。本発明のEL構造体の有機層は、種々の構成とすることができ、電子注入輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。 Next, the EL structure constituting the EL display element of the present invention will be described. The EL structure of the present invention includes an electron injection electrode that is a transparent electrode, one or more organic layers, and a hole injection electrode. Each of the organic layers has at least one hole transport layer and a light emitting layer. For example, the organic layer sequentially includes an electron injection transport layer, a light emitting layer, a hole transport layer, and a hole injection layer. Alternatively, the hole transport layer may not be provided. The organic layer of the EL structure of the present invention can have various configurations, and the electron injecting and transporting layer can be omitted, integrated with the light emitting layer, or the hole injecting and transporting layer and the light emitting layer can be mixed. Also good.
ホール注入電極は、ホール注入電極側から発光した光を取り出す構造であるため、ITO(錫ドープ酸化インジウム)、IZO(亜鉛ドープ酸化インジウム)、ZnO、SnO2、In2O3等が例として挙げられるが、特にITO、IZOが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常10〜500nm程度とすることが好ましい。また、ホール注入電極は素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、10〜30Ω/□(膜厚50〜300nm)のITOが挙げられる。実際に使用する場合には、ITO等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスとしては、特に限定されるものはなく、Ar、He、Ne、Kr、Xe等の不活性ガス、あるいはこれらの混合ガスを用いればよい。 Since the hole injection electrode has a structure for extracting light emitted from the hole injection electrode side, ITO (tin-doped indium oxide), IZO (zinc-doped indium oxide), ZnO, SnO2, In2O3, and the like are listed as examples. ITO and IZO are preferred. The thickness of the hole injection electrode only needs to have a certain thickness or more that can sufficiently inject holes, and is preferably about 10 to 500 nm. In addition, the hole injection electrode needs to have a low driving voltage in order to improve the reliability of the element, and a preferable example is ITO of 10 to 30Ω / □ (film thickness of 50 to 300 nm). In actual use, the film thickness and optical constant of the electrode may be set so that the interference effect due to reflection at the hole injection electrode interface such as ITO sufficiently satisfies the light extraction efficiency and color purity. The hole injection electrode can be formed by vapor deposition or the like, but is preferably formed by sputtering. The sputtering gas is not particularly limited, and an inert gas such as Ar, He, Ne, Kr, Xe, or a mixed gas thereof may be used.
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、K、Li、Na、Mg、La、Ce、Ca、Sr、Ba、Al、Ag、In、Sn、Zn、Zr等の金属元素単体、または安定性を向上させるためにそれらを含む2成分、または3成分の合金系を用いることが好ましい。合金系としては、例えばAg・Mg(Ag:1〜20at%)、Al・Li(Li:0.3〜14at%)、In・Mg(Mg:50〜80at%)、Al・Ca(Ca:5〜20at%)等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、0.1nm以上、好ましくは1nm以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は100〜500nm程度とすればよい。 The electron injection electrode is made of a material using a metal, a compound or an alloy having a low work function formed by sputtering or the like, preferably by vapor deposition. For example, K, Li, Na, Mg, La, Ce, Ca, Sr, Ba, Al, Ag, In, Sn, Zn, Zr and other metal elements alone, or two components containing them to improve stability It is preferable to use a three-component alloy system. Examples of alloy systems include Ag · Mg (Ag: 1 to 20 at%), Al·Li (Li: 0.3 to 14 at%), In · Mg (Mg: 50 to 80 at%), Al · Ca (Ca: 5 to 20 at%) and the like are preferable. The thickness of the electron injection electrode thin film may be a certain thickness that can sufficiently inject electrons, and may be 0.1 nm or more, preferably 1 nm or more. Moreover, although there is no restriction | limiting in particular in the upper limit, Usually, a film thickness should just be about 100-500 nm.
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。 The hole injection layer has a function of facilitating injection of holes from the hole injection electrode, and the hole transport layer has a function of transporting holes and a function of blocking electrons. Also called transport layer.
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないとき等に設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。 The electron injecting and transporting layer is provided when the electron injecting and transporting function of the compound used for the light emitting layer is not so high, and prevents the function of facilitating the injection of electrons from the electron injecting electrode, the function of transporting electrons and the holes. It has a function.
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。 These hole injection layer, hole transport layer, and electron injection transport layer increase and seal the holes and electrons injected into the light emitting layer, optimize the recombination region, and improve the light emission efficiency. Note that the electron injecting and transporting layer may be provided separately for the layer having an injection function and the layer having a transport function.
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常5〜100nm程度とすることが好ましい。 The thickness of the light emitting layer, the combined thickness of the hole injecting layer and the hole transporting layer, and the thickness of the electron injecting and transporting layer are not particularly limited and vary depending on the forming method, but are usually about 5 to 100 nm. Is preferred.
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは1/10〜10倍程度とすればよい。また、正孔注入層、正孔輸送層の厚さ、および電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は1nm以上、輸送層は20nm以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で100nm程度、輸送層で100nm程度である。このような膜厚については注入輸送層を2層設けるときも同じである。 The thickness of the hole injection layer, the hole transport layer, and the thickness of the electron injection / transport layer depends on the design of the recombination / light emitting region, but if it is about the same as the thickness of the light emitting layer or about 1/10 to 10 times Good. The thickness of the hole injection layer, the hole transport layer, and the thickness of the electron injection layer and the electron transport layer are preferably 1 nm or more for the injection layer and 20 nm or more for the transport layer. . At this time, the upper limit of the thickness of the injection layer and the transport layer is usually about 100 nm for the injection layer and about 100 nm for the transport layer. Such a film thickness is the same when two injection transport layers are provided.
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度(イオン化ポテンシャル・電子親和力により決まる)を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。 In addition, by controlling the film thickness while considering the carrier mobility and carrier density (determined by the ionization potential and electron affinity) of the combined light-emitting layer, electron injection transport layer, and hole injection transport layer, the recombination region and light emission region Can be designed freely, and it is possible to design the emission color, control the emission luminance and emission spectrum by the interference effect of both electrodes, and control the spatial distribution of emission.
本発明のEL素子の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭63−264692号公報等に開示されているようなトリス(8−キノリノラト)アルミニウム(Alq3)等の金属錯体色素、特開平6−110569号公報(フェニルアントラセン誘導体)、特開平6−114456号公報(テトラアリールエテン誘導体)、特開平6−100857号公報、特開平2−247278号公報等に開示されているような青緑色発光材料が挙げられる。 The light emitting layer of the EL device of the present invention contains a fluorescent material which is a compound having a light emitting function. Examples of the fluorescent substance include metal complex dyes such as tris (8-quinolinolato) aluminum (Alq3) as disclosed in Japanese Patent Laid-Open No. 63-264692, and Japanese Patent Laid-Open No. 6-11069 (phenyl). Anthracene derivatives), JP-A-6-114456 (tetraarylethene derivatives), JP-A-6-1000085, JP-A-2-247278, and the like are listed.
また、正孔注入層・正孔輸送層には、例えば、特開昭63−295695号公報、特開平2−191694号公報、特開平3−792号公報、特開平5−234681号公報、特開平5−239455号公報、特開平5−299174号公報、特開平7−126225号公報、特開平7−126226号公報、特開平8−100172号公報、EP0650955A1等に記載されている各種有機化合物を用いることができる。 Examples of the hole injection layer / hole transport layer include, for example, JP-A 63-295695, JP-A 2-191694, JP-A 3-792 and JP-A-5-234681. Various organic compounds described in Kaihei 5-239455, JP-A-5-299174, JP-A-7-126225, JP-A-7-126226, JP-A-8-100192, EP0650955A1, etc. Can be used.
また、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。 Moreover, it is preferable to use a vacuum evaporation method for forming these hole injection transport layer, light emitting layer, and electron injection transport layer because a homogeneous thin film can be formed.
(実施の形態3)
以下、本発明のEL表示パネルの製造方法および構造についてさらに詳しく説明する。先にも説明したように、まず、アレイ基板49に画素を駆動するTFT11を形成する。1つの画素は4個または5個のTFTで構成される。また、画素は電流プログラムされ、そのプログラムされた電流がEL素子に供給される。このTFT11の組合せ等画素構成については後に説明をする。次に、TFT11に正孔注入電極としての画素電極(透明電極)を形成する。透明電極48はフォトリソグラフィーによりパターン化する。
(Embodiment 3)
Hereinafter, the manufacturing method and structure of the EL display panel of the present invention will be described in more detail. As described above, first, the
フォトリソグラフィー後の基板処理は市販のレジスト剥離液(ジメチルスルホキシドとnメチル2ピロリドンとの混合溶液)に浸漬して剥離を行った後、アセトンでリンスし、さらに発煙硝酸中に1分間浸漬して完全にレジストを除去する。透明電極48であるITO表面の洗浄は、基板の表裏両面に対して十分に行い、テトラメチルアンモニウムハイドロオキサイドの0.238%水溶液を十分に供給しながら、ナイロンブラシによる機械的な擦り洗浄を行うとよい。その後、純水で十分にすすぎ、スピン乾燥を行う。また有機薄膜EL素子の蒸着前には、市販のプラズマリアクター(ヤマト科学株式会社製、PR41型)中で、酸素流量20sccm、圧力0.2Torr(26.6Pa)、高周波出力300Wの条件で1分間の酸素プラズマ処理を行ってから、EL蒸着槽内に配置するとよい。
Substrate treatment after photolithography is performed by immersing in a commercially available resist stripping solution (mixed solution of dimethyl sulfoxide and n-methyl 2-pyrrolidone), rinsing with acetone, and further immersing in fuming nitric acid for 1 minute. Remove the resist completely. The surface of the ITO, which is the
しかし、洗浄時に酸素プラズマ、O2アッシャーを使用すると、透明電極48の周辺部の平滑化膜71も同時にアッシングされ、透明電極48の周辺部がえぐられてしまう。この課題を解決するために、本発明では図4で示すように透明電極48周辺部にアクリル樹脂からなるエッジ保護膜81を形成している。エッジ保護膜81の構成材料としては、平滑化膜71を構成するアクリル系樹脂、ポリイミド樹脂等の有機材料と同一の材料が例示され、その他、SiO2、SiNx等の無機材料やAl2O3等も例示される。
However, when oxygen plasma or O2 asher is used during cleaning, the smoothing
エッジ保護膜81は透明電極48のパターニング後、透明電極48間を埋めるように形成される。もちろん、このエッジ保護膜81を2μm以上4μm以下の高さに形成し、有機EL材料を塗り分ける際のメタルマスクの土手(メタルマスクが透明電極48と直接接しないようにするスペーサ)としてもよいことは言うまでもない。
The
真空蒸着装置は市販の高真空蒸着装置(日本真空技術株式会社製、EBV−6DA型)を改造した装置を用いる。主たる排気装置は排気速度1500リットル/minのターボ分子ポンプ(大阪真空株式会社製、TC1500)であり、到達真空度は約1×10e-6Torr(133.322×10e−6Pa)以下であり、全ての蒸着は2〜3×10e-6Torr(266.6〜399.9×10−6Pa)の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源(菊水電子株式会社製、PAK10−70A)を接続して行うとよい。 As the vacuum deposition apparatus, an apparatus obtained by modifying a commercially available high vacuum deposition apparatus (manufactured by Nippon Vacuum Technology Co., Ltd., EBV-6DA type) is used. The main exhaust device is a turbo molecular pump (TC 1500, manufactured by Osaka Vacuum Co., Ltd.) with an exhaust speed of 1500 liters / min, and the ultimate vacuum is about 1 × 10e-6 Torr (133.322 × 10e-6 Pa) or less. The vapor deposition is performed in the range of 2 to 3 × 10e-6 Torr (266.6 to 399.9 × 10 −6 Pa). All vapor deposition may be performed by connecting a DC power source (manufactured by Kikusui Electronics Co., Ltd., PAK10-70A) to a resistance heating vapor deposition boat made of tungsten.
このようにして真空層中に配置したアレイ基板上に、カーボン膜20〜50nmを成膜する。次に、正孔注入層として4−(N,N−ビス(p−メチルフェニル)アミノ)−α−フェニルスチルベンを0.3nm/sの蒸着速度で膜厚約5nmに形成する。 A carbon film of 20 to 50 nm is formed on the array substrate arranged in the vacuum layer in this way. Next, 4- (N, N-bis (p-methylphenyl) amino) -α-phenylstilbene is formed to a thickness of about 5 nm at a deposition rate of 0.3 nm / s as a hole injection layer.
正孔輸送層として、N,N’−ビス(4’−ジフェニルアミノ−4−ビフェニリル)−N,N’−ジフェニルベンジジン(保土ヶ谷化学株式会社製)と、4−N,N−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ0.3nm/sおよび0.01nm/sの蒸着速度で共蒸着して膜厚約80nmに形成する。 As a hole transport layer, N, N′-bis (4′-diphenylamino-4-biphenylyl) -N, N′-diphenylbenzidine (manufactured by Hodogaya Chemical Co., Ltd.) and 4-N, N-diphenylamino-α -Phenylstilbene is co-evaporated at a deposition rate of 0.3 nm / s and 0.01 nm / s, respectively, to form a film thickness of about 80 nm.
発光層(電子輸送層)としてトリス(8−キノリノラト)アルミニウム(同仁化学株式会社製)を0.3nm/sの蒸着速度で膜厚約40nmに形成する。 Tris (8-quinolinolato) aluminum (manufactured by Dojin Chemical Co., Ltd.) is formed as a light emitting layer (electron transport layer) to a film thickness of about 40 nm at a deposition rate of 0.3 nm / s.
次に、電子注入電極として、AlLi合金(高純度化学株式会社製、Al/Li重量比99/1)から低温でLiのみを、約0.1nm/sの蒸着速度で膜厚約1nmに形成し、続いてそのAlLi合金をさらに昇温し、Liが出尽くした状態から、Alのみを約1.5nm/sの蒸着速度で膜厚約100nmに形成し、積層型の電子注入電極とした。 Next, as an electron injection electrode, only Li is formed at a low temperature from an AlLi alloy (manufactured by High-Purity Chemical Co., Ltd., Al / Li weight ratio 99/1) at a deposition rate of about 0.1 nm / s to a film thickness of about 1 nm. Subsequently, the temperature of the AlLi alloy was further raised, and from the state where Li was exhausted, only Al was formed to a film thickness of about 100 nm at a deposition rate of about 1.5 nm / s to obtain a stacked electron injection electrode.
このようにして作成した有機薄膜EL素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング7059ガラス製の封止フタ41をシール剤45(アネルバ株式会社製、商品名スーパーバックシール953−7000)で貼り付けて表示パネルとした。なお、封止フタ41とアレイ基板49との空間には乾燥剤55を配置する。これは、有機EL膜が湿度に弱いため、乾燥剤55によりシール剤45を浸透する水分を吸収し有機EL膜47の劣化を防止している。
The organic thin film EL device thus prepared leaks the inside of the vapor deposition tank with dry nitrogen, and then, in a dry nitrogen atmosphere, the sealing
シール剤45からの水分の浸透を抑制するためには外部からの経路(パス)を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部43、凸部44を形成している。アレイ基板49の周辺部に形成した凸部44は少なくとも2重に形成する。凸と凸との間隔(形成ピッチ)は100μm以上500μm以下に、また、凸の高さは30μm以上300μm以下に形成することが好ましい。この凸部はスタンパ技術で形成する。
In order to suppress the penetration of moisture from the sealing
一方、封止フタ41にも凹部43を形成する。凹部43の形成ピッチは凸部44の形成ピッチと同一にする。このようにすることで、凹部43に凸部44がちょうどはまり込むので、表示パネルの製造時に封止フタ41とアレイ基板49との位置ずれが発生しない。凹部43と凸部44間にはシール剤45を配置する。シール剤45は封止フタ41とアレイ基板49とを接着するとともに、外部からの水分の浸入を防止する。
On the other hand, a
シール剤45としてはUV(紫外線)硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は1.47以上1.54以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコン等の微粉末を重量比で65%以上95%以下の割合で添加し、この微粉末の粒子径を平均直径20μm以上100μm以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡等が入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
As the sealing
乾燥剤の重量はシールの長さ10mmあたり0.04g以上0.2g以下、できれば0.06g以上0.15g以下とすることが望ましい。これは乾燥剤の量が少なすぎると水分防止効果が薄れ、すぐに有機EL層が劣化するためである。逆に多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。 The weight of the desiccant is preferably 0.04 g or more and 0.2 g or less, preferably 0.06 g or more and 0.15 g or less per 10 mm of the seal length. This is because if the amount of the desiccant is too small, the moisture prevention effect is reduced and the organic EL layer is immediately deteriorated. On the other hand, if the amount is too large, the desiccant becomes an obstacle when sealing, and good sealing cannot be performed.
図2ではガラスのフタ41を用いて封止する構成であるが、図3のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにDLC(ダイヤモンド ライク カーボン)を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い(防湿)ので、封止膜73として使用可能である。また、DLC膜を透明電極72の表面に直接蒸着する構成でも可能である。
Although it is the structure sealed using the glass lid | cover 41 in FIG. 2, the sealing using a film may be sufficient as FIG. For example, as the sealing film, it is exemplified that a film of an electrolytic capacitor on which DLC (diamond-like carbon) is deposited is used. Since this film has extremely poor moisture permeability (moisture-proof), it can be used as the sealing
有機EL層47から発生した光の半分は、反射膜46で反射され、アレイ基板49を透過して出射される。しかし、反射膜46は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板49にλ/4板50および偏光板54を配置している。なお、画素が反射電極の場合は有機EL層47から発生した光は上方向に出射される。したがって、λ/4板50および偏光板54は光出射側に配置されなければならない。なお、反射型画素は、透明電極48を、アルミニウム、クロム、銀等で構成されている。また、透明電極48の表面に、凸部(もしくは凹凸部)を設けることで有機EL層との界面が広くなって発光面積が大きくなり、発光効率が向上する。
Half of the light generated from the
アレイ基板49と偏光板(偏光フィルム)54間には1枚あるいは複数の位相フィルム(位相板、位相回転手段、位相差板、位相差フィルム)が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
One or a plurality of phase films (phase plate, phase rotation means, phase difference plate, phase difference film) are disposed between the
その他、位相フィルムとして、ポリエステル樹脂、PVA樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルム等を用いてもよい。その他、水晶等の結晶を用いてもよい。1つの位相板の位相差は一軸方向に50nm以上350nm以下、できれば80nm以上220nm以下とすることが好ましい。 In addition, as the phase film, an organic resin plate or an organic resin film such as a polyester resin, a PVA resin, a polysulfone resin, a vinyl chloride resin, a ZEONEX resin, an acrylic resin, or a polystyrene resin may be used. In addition, crystals such as quartz may be used. The phase difference of one phase plate is preferably 50 nm or more and 350 nm or less, preferably 80 nm or more and 220 nm or less in a uniaxial direction.
なお、図3に図示するように位相フィルムと偏光板とを一体化した円偏光板74(円偏光フィルム)を用いてもよい。 In addition, you may use the circularly-polarizing plate 74 (circularly-polarizing film) which integrated the phase film and the polarizing plate as shown in FIG.
λ/4板(位相フィルム)50は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に有機EL層は赤(R)の純度が悪いので、着色したλ/4板50で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収し、吸収されなかった波長帯域の光を透過する。
The λ / 4 plate (phase film) 50 is preferably colored with a dye or a pigment to have a function as a color filter. In particular, since the organic EL layer has poor red (R) purity, the colored λ / 4
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは1つの画素電極あるいは3原色の画素にそれぞれ対応するように配置しておく。 As described above, a part or the whole of the phase film may be colored, or a part or the whole may have a diffusion function. Further, the surface may be embossed or an antireflection film may be formed to prevent reflection. In addition, it is preferable to form a light-shielding film or a light absorption film at a location that is not effective or unhindered for image display so as to increase the black level of the display image or to exhibit a contrast enhancement effect by preventing halation. Alternatively, the microlenses may be formed in a kamaboko shape or a matrix shape by forming irregularities on the surface of the phase film. The microlenses are arranged so as to correspond to one pixel electrode or three primary color pixels, respectively.
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により一定の方向に位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図3の平滑化膜71を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板にも適用できる。
As described above, since the phase difference can be generated in a certain direction by rolling or photopolymerization when forming the color filter, the color filter may have the function of the phase film. In addition, the smoothing
偏光板(偏光フィルム)54を構成する主たる材料としてはTACフィルム(トリアセチルセルロースフィルム)が最適である。TACフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。TACフィルムの製造については、溶液流延製膜技術で作製することが最適である。 As the main material constituting the polarizing plate (polarizing film) 54, a TAC film (triacetyl cellulose film) is optimal. This is because the TAC film has excellent optical properties, surface smoothness and processability. As for the production of the TAC film, it is optimal to produce it by a solution casting film forming technique.
偏光板はヨウ素等をポリビニールアルコール(PVA)樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分(reflective polarizer:リフレクティブ・ポラライザー)を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。 The polarizing plate is exemplified by a resin film in which iodine or the like is added to polyvinyl alcohol (PVA) resin. The polarizing plates of the pair of polarization separation means perform polarization separation by absorbing a polarized light component in a direction different from a specific polarization axis direction in incident light, so that light use efficiency is relatively poor. Therefore, a reflective polarizer that performs polarization separation by reflecting a polarization component (reflective polarizer) in a direction different from a specific polarization axis direction of incident light may be used. If comprised in this way, the utilization efficiency of light will increase with a reflective polarizer, and a brighter display will be attained rather than the above-mentioned example using a polarizing plate.
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と(1/4)λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ(PBS)等を用いることも可能である。 In addition to such polarizing plates and reflective polarizers, the polarization separation means of the present invention is a combination of a cholesteric liquid crystal layer and a (1/4) λ plate, and reflective polarization using the Brewster angle. It is also possible to use a polarization beam splitter (PBS), etc.
図2では図示していないが、偏光板54の表面にはAIRコートを施している。AIRコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、1.35〜1.45の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂等が例示される。特に屈折率が1.37以上1.42以下のものが良好である。
Although not shown in FIG. 2, the surface of the
また、AIRコートには3層構成あるいは2層構成がある。3層構成は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。2層構成は特定の可視光の波長帯域での反射を防止するために用いられ、これをVコートと呼ぶ。マルチコートとVコートは表示パネルの用途に応じて使い分ける。なお、AIRコートは2層構成以上のものと限定されるものではなく、1層構成でもよい。 The AIR coat has a three-layer structure or a two-layer structure. The three-layer structure is used to prevent reflection in a wide visible light wavelength band, and this is called multi-coating. The two-layer configuration is used to prevent reflection in a specific visible light wavelength band, and this is called a V coat. Multi-coat and V-coat are used properly according to the use of the display panel. Note that the AIR coat is not limited to a two-layer structure or more, and may have a one-layer structure.
マルチコートの場合は酸化アルミニウム(Al2O3)を光学的膜厚nd=λ/4、ジルコニウム(ZrO2)をnd1=λ/2、フッ化マグネシウム(MgF2)をnd1=λ/4積層して形成する。通常、薄膜はλ=520nmもしくはその近傍の値として形成される。Vコートの場合は一酸化シリコン(SiO)を光学的膜厚nd1=λ/4とフッ化マグネシウム(MgF2)をnd1=λ/4、もしくは酸化イットリウム(Y2O3)とフッ化マグネシウム(MgF2)をnd1=λ/4積層して形成する。SiOは青色側に吸収帯域があるため青色光を変調する場合は物質の安定性から見てもY2O3を用いた方がよい。また、SiO2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてAIRコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。 In the case of multi-coating, aluminum oxide (Al2O3) is formed by laminating an optical film thickness nd = λ / 4, zirconium (ZrO2) nd1 = λ / 2, and magnesium fluoride (MgF2) nd1 = λ / 4. Usually, the thin film is formed as λ = 520 nm or a value in the vicinity thereof. In the case of V coating, silicon monoxide (SiO) has an optical film thickness nd1 = λ / 4 and magnesium fluoride (MgF2) nd1 = λ / 4, or yttrium oxide (Y2O3) and magnesium fluoride (MgF2) nd1. = Λ / 4 layered. Since SiO has an absorption band on the blue side, when modulating blue light, it is better to use Y2O3 in view of the stability of the substance. An SiO2 thin film may be used. Of course, a low refractive index resin or the like may be used for the AIR coating. For example, an acrylic resin such as fluorine is exemplified. These are preferably ultraviolet curable types.
なお、表示パネルに静電気がチャージされることを防止するため、表示パネル等の表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板54の表面等にエンボス加工を行ってもよい。
Note that a hydrophilic resin is preferably applied to the surface of the display panel or the like in order to prevent the display panel from being charged with static electricity. In addition, in order to prevent surface reflection, the surface of the
また、透明電極48にはTFTが接続されるとしたがこれに限定されるものではない。アクティブマトリックスは、スイッチング素子として薄膜トランジスタ(TFT)の他、ダイオード方式(TFD)、バリスタ、サイリスタ、リングダイオード、PLZT素子等でも可能である。また、TFTはLDD(ロー ドーピング ドレイン)構造を採用することが好ましい。なお、TFTとは、FETなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、EL膜の構成、パネル構造等は単純マトリックス型表示パネルにも適用できる。また、本明細書ではEL素子として有機EL素子を例にあげて説明したがこれに限定されるものではなく、無機EL素子でも適用できる。
In addition, although the TFT is connected to the
有機ELパネルに用いられるアクティブマトリックス方式は、(1)特定の画素を選択し、必要な表示情報を与えられること、(2)1フレーム期間を通じてEL素子に電流を流すことができることという2つの条件を満たさせなければならない。この2つの条件を満たすため、図22に示す従来の有機ELの素子構成において、第1のTFT11aは画素を選択するためのスイッチング用薄膜トランジスタ、第2のTFT11bはEL素子15に電流を供給するための駆動用薄膜トランジスタとする。ここで液晶に用いられるアクティブマトリックス方式と比較すると、TFT11aは液晶用にも必要であるが、TFT11bはEL素子15を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、EL素子15の場合は、電流を流し続けなければ画素16の点灯状態を維持できないからである。
The active matrix system used for the organic EL panel has two conditions: (1) a specific pixel is selected and necessary display information can be given, and (2) current can flow through the EL element over one frame period. Must be satisfied. In order to satisfy these two conditions, in the conventional organic EL element configuration shown in FIG. 22, the
したがって、有機ELパネルでは電流を流し続けるためにTFT11bをオンさせ続けなければならない。走査線、データ線が両方ともオンになると、TFT11aを通してキャパシタ19に電荷が蓄積される。このキャパシタ19がTFT11bのゲートに電圧を加え続けるため、TFT11aがオフになっても、電流供給線20から電流が流れ続け、1フレーム期間にわたり画素16をオンできる。
Therefore, in the organic EL panel, the
この構成を用いて階調を表示させる場合、TFT11bのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、TFT11bのオン電流のばらつきがそのまま表示に現れる。
In the case of displaying gradation using this configuration, it is necessary to apply a voltage corresponding to the gradation as the gate voltage of the
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる、形成温度が450度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±0.2V〜0.5Vの範囲でその閾値のばらつきを持つため、TFT11bを流れるオン電流がこれに対応してばらつき、表示ムラが発生する。これらのムラは、閾値電圧のばらつきのみならず、TFTの移動度、ゲート絶縁膜の厚み等でも発生する。
The transistor's on-state current is extremely uniform if it is a transistor formed of a single crystal, but it can be formed on an inexpensive glass substrate, and it can be formed on a low-temperature polysilicon technology with a formation temperature of 450 degrees or less. Since the transistor has a variation in the threshold value in the range of ± 0.2 V to 0.5 V, the on-current flowing through the
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンTFTではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。この問題を解決するために、1画素内に4つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を1画素ごとに形成し電流の均一化を図る方法等が考えられる。 Therefore, in the method of displaying gradation in an analog manner, it is necessary to strictly control the device characteristics in order to obtain a uniform display. In the current low-temperature polycrystalline polysilicon TFT, this variation is suppressed within a predetermined range. I can not meet the specifications. In order to solve this problem, four transistors are provided in one pixel and a uniform current is obtained by compensating for variations in threshold voltage with a capacitor, or a constant current circuit is formed for each pixel to make the current uniform. A method for achieving this can be considered.
しかしながら、これらの方法は、プログラムされる電流がEL素子15を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
However, in these methods, since the programmed current is made through the
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がEL素子15の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性にキンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。
In addition, it is necessary to use a switching transistor connected to a power source in a low impedance region, and there is a problem that this operation range is affected by fluctuations in characteristics of the
本発明のEL素子構造は、上記課題に対して、EL素子15に流れる電流を制御するトランジスタが、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動をも小さくすることができる構成である。
In the EL element structure of the present invention, the transistor that controls the current flowing through the
本発明のEL素子構造は、具体的には図5(a)に示すように単位画素が最低4つからなる複数のTFT11ならびにEL素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線18上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このようにソース信号線18上に画素電極を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。
Specifically, as shown in FIG. 5A, the EL element structure of the present invention is formed by a plurality of
第1のゲート信号線(第1の走査線)17aをアクティブ(ON電圧を印加)とすることにより第1のTFT(あるいはスイッチング素子)11aおよび第3のTFT(あるいはスイッチング素子)11cを通して、前記EL素子15に流すべき電流値を流し、第1のTFTのゲートとドレイン間を短絡するように第2のTFT11bが第1のゲート信号線17aをアクティブ(ON電圧を印加)とすることで開くと共に、第1のTFT11aのゲートとソース間に接続されたキャパシタ19に、前記電流値を流すように第1のTFT11aのゲート電圧(あるいはドレイン電圧)を記憶させる。
By making the first gate signal line (first scanning line) 17a active (applying an ON voltage), the first TFT (or switching element) 11a and the third TFT (or switching element) 11c pass through the first gate signal line (first scanning line) 17a. The
なお、第1のTFT11aのソース−ゲート間容量であるキャパシタ19は0.2pF以上の容量とすることが好ましい。他の構成として、別途キャパシタを形成する例もある。これはキャパシタ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成例である。M3トランジスタ11cのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途キャパシタを構成する方が好ましい。
Note that the
なお、キャパシタ19は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機EL層を作成する場合、有機EL層をメタルマスクによるマスク蒸着で形成するため、EL層の形成位置に位置ずれが発生し、各色の有機EL層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は10μm以上離れていなければならず、またこの部分は発光に寄与しない部分となる。したがって、キャパシタ19をこの領域に形成することは開口率向上のために有効な手段となる。
The
次に、第1のゲート信号線17aを非アクティブ(OFF電圧を印加)、第2のゲート信号線17bをアクティブとして、電流の流れる経路を前記第1のTFT11aならびにEL素子15に接続された第4のTFT11dならびに前記EL素子15を含む経路に切り替えて、記憶した電流を前記EL素子15に流すように動作する。
Next, the first
この回路は1画素内に4つのTFT11を有しており、第1のトランジスタM1のゲートは第2のトランジスタM2のソースに接続されており、第2のトランジスタM2および第3のトランジスタM3のゲートは第1のゲート信号線17aに、第2のトランジスタM2のドレインは第3のトランジスタM3のソースならびに第4のトランジスタM4のソースに接続され、第3のトランジスタM3のドレインはソース信号線18に接続されている。第4のトランジスタM4のゲートは第2のゲート信号線17bに接続され、第4のトランジスタM4のドレインはEL素子15のアノード電極に接続されている。
This circuit has four
なお、図5ではすべてのTFTはPチャンネルで構成している。Pチャンネルは多少NチャンネルのTFTに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はEL素子構成をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよく、また、NチャンネルとPチャンネルの両方を用いて構成してもよい。 In FIG. 5, all TFTs are configured by P-channel. The P-channel has a lower mobility than the N-channel TFT, but is preferable because it has a high breakdown voltage and hardly deteriorates. However, the present invention is not limited to the configuration of the EL element with the P channel. You may comprise only N channel, and you may comprise using both N channel and P channel.
なお、第3および第4のトランジスタは同一の極性、かつNチャンネルで構成し、第1および第2のトランジスタはPチャンネルで構成することが好ましい。一般的にPチャンネルトランジスタはNチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ない等の特長があり、電流を制御することによって目的とする発光強度を得るEL素子に対しては、第1のTFT11aをPチャンネルにすると効果が大きくなる。
The third and fourth transistors are preferably configured with the same polarity and N channel, and the first and second transistors are configured with P channel. In general, P-channel transistors have features such as higher reliability and less kink current compared to N-channel transistors. For EL elements that obtain the desired light emission intensity by controlling the current, When the
以下、本発明のEL素子構成について図6を用いて説明する。本発明のEL素子構成は2つのタイミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでTFT11bならびにTFT11cがONすることにより、等価回路として図6(a)となる。ここで、信号線より所定の電流I1が書き込まれる。これによりTFT11aはゲートとドレインが接続された状態となり、このTFT11aとTFT11cを通じて電流I1が流れる。従って、TFT11aのソース−ゲート間の電圧は電流I1が流れるようにV1となる。
Hereinafter, the EL element configuration of the present invention will be described with reference to FIG. The EL device configuration of the present invention is controlled by two timings. The first timing is a timing for storing a necessary current value. When the
第2のタイミングはTFT11aとTFT11cが閉じ、TFT11dが開くタイミングであり、そのときの等価回路は図6(b)となる。この場合、M1のTFT11aは常に飽和領域で動作するため、電流I1は一定となり、TFT11aのソース−ゲート間の電圧V1は保持されたままとなる。
The second timing is a timing at which the
なお、TFT11aのゲートとTFT11cのゲートは同一のゲート信号線17aに接続している。しかし、TFT11aのゲートとTFT11cのゲートとを異なるゲート信号線17bに接続してもよい(SA1とSA2とを個別に制御できるようにする)。つまり、1画素のゲート信号線は3本となってもよい(図5の構成は2本である)。TFT11aのゲートのON/OFFタイミングとTFT11cのゲートのON/OFFタイミングを個別に制御することにより、TFT11のばらつきによるEL素子15の電流値ばらつきをさらに低減することができる。
The gate of the
第1のゲート信号線17aと第2のゲート信号線17bとを共通にし、第3および第4のトランジスタを異なった導電型(NチャンネルとPチャンネル)とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がM1のソース−ゲート間容量(コンデンサ)に記憶されない。TFTM3とTFTM4を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずM3がオフした後にM4がオンすることが可能になる。ただしこの場合、お互いの閾値を正確にコントロールするため、プロセスの注意が必要である。
When the first
なお、以上述べた回路は最低4つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにTFT11e(M5)を図5(b)に示すようにカスケード接続してトランジスタの総数が4以上になっても動作原理は同じである。このようにTFT11eを加えた構成とすることにより、トランジスタM3を介してプログラムした電流をより精度よくEL素子15に流すことができるようになる。
Although the circuit described above can be realized with at least four transistors, the
図5の構成において、第1のTFT11aの飽和領域における電流値Idsが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において0.01以上0.06以下の条件を満たすものである。
In the configuration of FIG. 5, it is more preferable that the current value Ids in the saturation region of the
Ids=k*(Vgs−Vth)2(1+Vds*λ)
本発明では、TFT11aの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける(ミラー効果)。
Ids = k * (Vgs−Vth) 2 (1 + Vds * λ)
In the present invention, the operating range of the
隣接する画素におけるそれぞれのTFT11aにΔVtなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔLとすれば、約ΔV×λはTFT11aの閾値が変動することによるEL素子15の電流値のずれに相当する。したがって、電流のずれをx(%)以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でy(V)として、λは0.01×x/y以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が100cd/m2から1000cd/m2までの輝度領域においては、変動量が2%以上あれば人間は変動した境界線を認識する。したがって、輝度(電流量)の変動量が2%以内であることが必要である。輝度が100cd/cm2より高い場合は隣接する画素の輝度変動量は2%以上となる。本発明のEL表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は100cd/m2程度である。実際に図5の画素構成を試作し、閾値の変動を測定すると、隣接する画素のTFT11aにおいては閾値の変動の最大値は0.3Vであることが判った。したがって、輝度の変動を2%以内に抑えるためにλは0.06以下でなければならない。しかし、人間が変化を認識することができないので、0.01以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
Consider a case where a threshold value shift of ΔVt occurs in each
また、第1のTFT11aの飽和領域における電流値Idsが下式を満たすように構成されることが好ましい。なお、λの変動が隣接する画素間において1%以上5%以下とする。
Further, it is preferable that the current value Ids in the saturation region of the
Ids=k*(Vgs−Vth)2(1+Vds*λ)
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、EL素子を流れる電流値が変動する。変動を±2%以内に抑えるためには、λの変動を±5%に抑えなければならない。しかし、人間が変化を認識することができないので、1%以下にする必要はない。また、1%以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
Ids = k * (Vgs−Vth) 2 (1 + Vds * λ)
Even if there is no change in threshold between adjacent pixels, if there is a change in λ in the above equation, the value of the current flowing through the EL element will change. In order to suppress the fluctuation within ± 2%, the fluctuation of λ must be suppressed to ± 5%. However, since humans cannot recognize changes, it is not necessary to make it 1% or less. In order to achieve 1% or less, the transistor size needs to be considerably increased, which is unrealistic.
また、実験、アレイ試作および検討によれば第1のTFT11aのチャンネル長を10μm以上200μm以下とすることが好ましい。さらに好ましくは、第1のTFT11aのチャンネル長を15μm以上150μm以下とすることが好ましい。これは、チャンネル長Lを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
Further, according to experiments, array trial manufacture, and examination, it is preferable that the channel length of the
また、画素を構成するTFT11が、レーザ再結晶化方法(レーザアニ−ル)により形成されたポリシリコンTFTで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザの照射方向に対して同一の方向であることが好ましい。
Further, the
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために4トランジスタ以上が必要となる。これらのトランジスタ特性により、回路定数を決定する場合、4つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザ照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では、移動度、閾値の平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。 An object of the present invention is to propose a circuit configuration in which variations in transistor characteristics do not affect display. For this purpose, four or more transistors are required. When circuit constants are determined based on these transistor characteristics, it is difficult to obtain appropriate circuit constants if the characteristics of the four transistors do not match. When the channel direction is horizontal and vertical with respect to the long axis direction of laser irradiation, the threshold value and mobility of transistor characteristics are different. In both cases, the degree of variation is the same. The average value of the mobility and the threshold value is different between the horizontal direction and the vertical direction. Therefore, it is desirable that the channel directions of all the transistors constituting the pixel are the same.
また、キャパシタ19の容量値をCs、第2のTFT11bのオフ電流値をIoffとした場合、次式を満たすことが好ましい。
Further, when the capacitance value of the
3<Cs/Ioff<24
さらに好ましくは、次式を満たすことが好ましい。
3 <Cs / Ioff <24
More preferably, it is preferable to satisfy the following formula.
6<Cs/Ioff<18
TFT11bのオフ電流を5pA以下とすることにより、EL素子を流れる電流値の変化を2%以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間(コンデンサの両端)に貯えられた電荷を1フィールド間保持できないためである。したがって、キャパシタ19の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を2%以下に抑えることができる。
6 <Cs / Ioff <18
By setting the off-state current of the
また、アクティブマトリックスを構成するトランジスタがp−chポリシリコン薄膜トランジスタによって構成され、TFT11bがデュアルゲート以上であるマルチゲート構造とされることが好ましい。TFT11bは、TFT11aのソース−ドレイン間のスイッチとして作用するため、できるだけON/OFF比の高い特性が要求される。TFT11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。
In addition, it is preferable that the transistors constituting the active matrix are p-ch polysilicon thin film transistors, and the
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの(チャンネル幅W)*(チャンネル長L)を54μm2以下とすることが好ましい。(チャンネル幅W)*(チャンネル長L)とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザの照射によるエネルギーのばらつき等に起因するものが多く、これを吸収するためには、できるだけレーザの照射ピッチ(一般的には10数μm)をチャンネル内により多く含む構造が望ましい。そこで、各トランジスタの(チャンネル幅W)*(チャンネル長L)を54μm2以下とすると、レーザ照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの(チャンネル幅W)*(チャンネル長L)は9μm2以上、さらに好ましくは、各トランジスタの(チャンネル幅W)*(チャンネル長L)は16μm2以上45μm2以下となるようにする。
The transistors constituting the active matrix are composed of polysilicon thin film transistors, and the (channel width W) * (channel length L) of each transistor is preferably 54
また、隣接する単位画素での第1のTFT11aの移動度変動を20%以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、M1のゲート−ソース間の容量を充電できないからである。したがって、移動のばらつきを20%以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
Further, it is preferable that the mobility variation of the
以上、図5を画素構成として説明したが、図7、図8に図示する構成にも適用することができる。以下、図7等の画素構成について説明をする。 As described above, FIG. 5 is described as a pixel configuration, but the present invention can also be applied to the configurations illustrated in FIGS. 7 and 8. Hereinafter, the pixel configuration in FIG. 7 and the like will be described.
EL素子15に流す電流を設定する時、TFT11aに流す信号電流をIw、その結果TFT11aに生ずるゲート−ソース間電圧をVgsとする。書き込み時はTFT11dによってTFT11aのゲート−ドレイン間が短絡されているので、TFT11aは飽和領域で動作する。よって、信号電流Iwは、以下の数式で与えられる。
When setting a current to flow to the
(数1)
Iw=μ1・Cox1・W1/L1/2(Vgs−Vth1)2
ここでのCoxは単位面積当たりのゲート容量であり、Cox=ε0・εr/dで与えられる。VthはTFTの閾値、μはキャリアの移動度、Wはチャンネル幅、Lはチャンネル長、ε0は真空の移動度、εrはゲート絶縁膜の比誘電率を示し、dはゲート絶縁膜の厚みである。
(Equation 1)
Iw = μ1, Cox1, W1 / L1 / 2 (Vgs−Vth1) 2
Here, Cox is a gate capacitance per unit area, and is given by Cox = ε0 · εr / d. Vth is the TFT threshold, μ is the carrier mobility, W is the channel width, L is the channel length, ε0 is the vacuum mobility, εr is the relative dielectric constant of the gate insulating film, and d is the thickness of the gate insulating film. is there.
EL素子15に流れる電流をIddとすると、Iddは、EL素子15と直列に接続されるTFT11bによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が(数1)のVgsに一致するので、TFT11bが飽和領域で動作すると仮定すれば、以下の数式が成り立つ。
Assuming that the current flowing through the
(数2)
Idrv=μ2・Cox2・W2/L2/2(Vgs−Vth2)2
絶縁ゲート電界効果型の薄膜トランジスタ(TFT)が飽和領域で動作するための条件は、Vdsをドレイン−ソース間電圧として、一般に以下の数式で与えられる。
(Equation 2)
Idrv =
The conditions for an insulated gate field effect thin film transistor (TFT) to operate in the saturation region are generally given by the following equation, where Vds is the drain-source voltage.
(数3)
|Vds|>|Vgs−Vth|
ここでのTFT11aとTFT11bは、小さな画素内部に近接して形成されるため、大略μ1=μ2及びCox1=Cox2であり、特に工夫を凝らさない限り、Vth1=Vth2と考えられる。すると、このとき(数1)及び(数2)から容易に以下の数式が導かれる。
(Equation 3)
| Vds |> | Vgs−Vth |
Since the
(数4)
Idrv/Iw=(W2/L2)/(W1/L1)
ここで注意すべき点は、(数1)及び(数2)において、μ、Cox、Vthの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、(数4)はこれらのパラメータを含まないので、Idrv/Iwの値はこれらのばらつきに依存しないということである。仮にW1=W2、L1=L2と設計すれば、Idrv/Iw=1、すなわちIwとIdrvが同一の値となり、EL素子15に流れる駆動電流Iddは、TFTの特性ばらつきによらず、正確に信号電流Iwと同一になるので、結果としてEL素子15の発光輝度を正確に制御できる。
(Equation 4)
Idrv / Iw = (W2 / L2) / (W1 / L1)
It should be noted that in (Equation 1) and (Equation 2), the values of μ, Cox, and Vth themselves usually vary from pixel to pixel, from product to product, or from production lot to production. Since 4) does not include these parameters, the value of Idrv / Iw does not depend on these variations. If W1 = W2 and L1 = L2 are designed, Idrv / Iw = 1, that is, Iw and Idrv have the same value, and the drive current Idd flowing through the
以上のように、TFT11aのVth1とTFT11bのVth2は基本的に同一である為、両TFTにおける共通電位が存在するゲートに対してカットオフレベルの信号電圧が印加されると、TFT11a及びTFT11bは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつき等の要因により、Vth1よりもVth2が低くなってしまうことがある。この時、TFT11bにはサブスレッショルドレベルのリーク電流が流れる為、EL素子15が微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。
As described above, Vth1 of the
本発明では特に、TFT11bの閾電圧Vth2が画素内で対応するTFT11aの閾電圧Vth1より低くならないように設定している。例えば、TFT11bのゲート長L2をTFT11aのゲート長L1よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Vth2がVth1よりも低くならないようにしており、微少な電流リークを抑制することが可能となっている。以上の事項は図5のTFT11aとTFT11dの関係にも適用される。
In the present invention, in particular, the threshold voltage Vth2 of the
図8に示すように、本発明の駆動回路は、信号電流が流れるTFT11a、EL素子15等からなる発光素子に流れる駆動電流を制御するTFT11bの他、第1の走査線scanA(SA)の制御によって画素回路とデータ線dataとを接続もしくは遮断するTFT11c、第2の走査線scanB(SB)の制御によって書き込み期間中にTFT11aのゲート−ドレインを短絡するTFT11d、TFT11aのゲート−ソース間電圧を書き込み終了後も保持するためのキャパシタ19および発光素子としてのEL素子15等から構成される。このように、ゲート信号線は各画素2本であることから、前述した図5、図10、図11等に基づく本発明の明細書全体の構成、機能、動作等を適用することができる。
As shown in FIG. 8, the driving circuit of the present invention controls the first scanning line scanA (SA) in addition to the
図8でTFT11cはNチャンネルMOS(NMOS)、その他のトランジスタはPチャンネルMOS(PMOS)で構成しているが、これは一例であって、必ずしもこの通りである必要はない。キャパシタ19は、その一方の端子をTFT11aのゲートに接続され、他方の端子はVdd(電源電位)に接続されているが、Vddに限らず任意の一定電位でも良い。EL素子15のカソード(陰極)は接地電位に接続されている。したがって、以上の事項は図5等にも適用されることは言うまでもない。
In FIG. 8, the
図8の構成は、走査線scanA及びscanBを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Iwを生成して逐次データ線dataに供給する電流源CSを含むデータ線駆動回路と、各走査線scanA、scanB及び各データ線dataの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のEL素子15を含む複数の画素とを備えている。
The configuration of FIG. 8 includes data including a scanning line driving circuit that sequentially selects the scanning lines scanA and scanB, and a current source CS that generates a signal current Iw having a current level corresponding to luminance information and sequentially supplies the signal current Iw to the data line data. A line driving circuit; and a plurality of pixels including current-driven
特徴事項として、図8に示した画素構成は、当該走査線scanAが選択された時、当該データ線dataから信号電流Iwを取り込む受入部と、取り込んだ信号電流Iwの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子OLEDに流す駆動部とからなる。具体的には、前記受入部はTFT11cから構成されている。
As a feature, the pixel configuration shown in FIG. 8 has a receiving unit that takes in the signal current Iw from the data line data when the scanning line scanA is selected, and the current level of the taken signal current Iw is once set to a voltage level. It comprises a conversion unit that converts and holds, and a drive unit that causes a drive current having a current level corresponding to the held voltage level to flow through the light emitting element OLED. Specifically, the receiving part is composed of a
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えたTFT11aと、そのゲートに接続したキャパシタとを含んでいる。TFT11a、受入部によって取り込まれた信号電流Iwをチャネルに流して変換された電圧レベルをゲートに発生させ、キャパシタ19に生じた電圧レベルを保持する。
The conversion unit includes a
更に前記変換部は、TFT11aドレインとゲートとの間に挿入されたTFT11dを含んでいる。TFT11dは、信号電流Iwの電流レベルを電圧レベルに変換する時に導通し、TFT11aのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT11aのゲートに生ぜしめる。又、TFT11dは、電圧レベルをキャパシタ19に保持する時に遮断され、TFT11aのゲート及びこれに接続したキャパシタ19をTFT11aのドレインから切り離す。
Further, the conversion unit includes a
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えたTFT11bを含んでいる。TFT11bは、キャパシタ19に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流をチャネルを介してEL素子15に流す。TFT11aのゲートとTFT11bのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Iwの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
The driving unit includes a
TFT11bは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をEL素子15に流す。
The
TFT11bは、その閾電圧が画素内で対応するTFT11aの閾電圧より低くならないように設定されている。具体的には、TFT11bは、そのゲート長がTFT11aのゲート長より短くならないように設定されている。あるいは、TFT11bは、そのゲート絶縁膜が画素内で対応するTFT11aのゲート絶縁膜より薄くならないように設定されても良い。
The
また、TFT11bは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応するTFT11aの閾電圧より低くならないように設定されてもよい。仮に、TFT11aとTFT11bの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、TFT11a及びTFT11bは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、TFT11aの閾電圧よりTFT11bの閾電圧が低くなる場合がある。
The
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流がTFT11bに流れる為、EL素子15は微発光し画面のコントラスト低下が現れる。そこで、TFT11bのゲート長をTFT11aのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、TFT11bの閾電圧がTFT11aの閾電圧よりも低くならない。
At this time, since the weak current of the subthreshold level flows to the
ゲート長Lが比較的短い短チャネル効果領域Aでは、ゲート長Lの増加に伴いTFTの閾値Vthが上昇する。一方、ゲート長Lが比較的大きな抑制領域Bではゲート長Lに関わらずTFTの閾値Vthはほぼ一定である。この特性を利用して、TFT11bのゲート長をTFT11aのゲート長よりも長くしている。例えば、TFT11aのゲート長が7μmの場合、TFT11bのゲート長を10μm程度にする。
In the short channel effect region A where the gate length L is relatively short, the TFT threshold Vth increases as the gate length L increases. On the other hand, in the suppression region B where the gate length L is relatively large, the threshold value Vth of the TFT is almost constant regardless of the gate length L. Using this characteristic, the gate length of the
TFT11aのゲート長が短チャネル効果領域Aに属する一方、TFT11bのゲート長が抑制領域Bに属するようにしても良い。これにより、TFT11bにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制することが可能となる。
The gate length of the
以上により、TFT11bに流れるサブスレッショルドレベルのリーク電流を抑制してEL素子15の微発光を抑え、コントラスト改善に寄与可能である。
As described above, the sub-threshold level leakage current flowing in the
図8に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする。両走査線が選択された状態でデータ線dataに電流源CSを接続することにより、TFT11aに輝度情報に応じた信号電流Iwが流れる。電流源CSは輝度情報に応じて制御される可変電流源である。このとき、TFT11aのゲート−ドレイン間はTFT11dによって電気的に短絡されているので(数3)が成立し、TFT11aは飽和領域で動作する。従って、そのゲート−ソース間には(数1)で与えられる電圧Vgsが生ずる。
A method for driving the pixel circuit shown in FIG. 8 will be briefly described. First, at the time of writing, the first scanning line scanA and the second scanning line scanB are selected. By connecting the current source CS to the data line data in a state where both scanning lines are selected, the signal current Iw corresponding to the luminance information flows through the
次に、scanA、scanBを非選択状態とする。詳しく述べると、まずscanBを低レベルとしてTFT11dをoff状態とする。これによって電圧Vgsがキャパシタ19によって保持される。次にscanAを高レベルにしてoff状態とすることにより、画素回路とデータ線dataとが電気的に遮断されるので、その後はデータ線dataを介して別の画素への書き込みを行うことができる。ここで、電流源CSが信号電流の電流レベルとして出力するデータは、scanBが非選択となる時点では有効である必要があるが、その後は任意のレベル(例えば次の画素の書き込みデータ)とされて良い。
Next, scanA and scanB are brought into a non-selected state. More specifically, first, scanB is set to a low level to turn off the
TFT11bはTFT11aとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、TFT11bが飽和領域で動作していれば、TFT11bを流れる電流は(数2)で与えられ、これがすなわちEL素子15に流れる駆動電流Iddとなる。TFT11bを飽和領域で動作させるには、EL素子15での電圧降下を考慮してもなお(数3)が成立するよう、十分な電源電位をアノード電圧Vddに与えれば良い。
The
なお、図5(b)等と同様に、インピーダンスを増大させること等を目的として、図9に図示するように、TFT11e、11fを付加しても良く、これによりより良好な電流駆動を実現できる。他の事項は図5で説明しているので省略する。
As in FIG. 5B and the like,
このようにして作製した図5、図8等で説明したEL表示素子に直流電圧を印加し、10mA/cm2の一定電流密度でEL表示素子を連続駆動させた。EL構造体においては、7.0V、200cd/cm2の緑色(発光極大波長λmax=460nm)の発光が確認できた。青色発光部では、輝度100cd/cm2で、色座標がx=0.129、y=0.105、緑色発光部では、輝度200cd/cm2で、色座標がx=0.340、y=0.625、赤色発光部では、輝度100cd/cm2で、色座標がx=0.649、y=0.338の発光色が得られた。
A DC voltage was applied to the EL display element described in FIGS. 5 and 8 and so on, and the EL display element was continuously driven at a constant current density of 10 mA /
(実施の形態4)
以下、図5、図8、図9等を用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法等について説明をする。
(Embodiment 4)
Hereinafter, a display device, a display module, an information display device, a driving circuit, a driving method, and the like using FIGS. 5, 8, and 9 will be described.
フルカラー有機ELパネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機EL層からの光を遮るTFTの面積を小さくすればよい。低温多結晶Si−TFTはアモルファスシリコンと比較して10〜100倍の性能を持ち、その上、電流の供給能力が高いため、TFTのサイズを非常に小さくできる。したがって、有機ELパネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。 In full-color organic EL panels, improvement of the aperture ratio is an important development issue. This is because increasing the aperture ratio increases the light utilization efficiency, leading to higher brightness and longer life. In order to increase the aperture ratio, the area of the TFT that blocks light from the organic EL layer may be reduced. A low-temperature polycrystalline Si-TFT has a performance 10 to 100 times that of amorphous silicon, and further has a high current supply capability, so that the size of the TFT can be very small. Therefore, in the organic EL panel, it is preferable that the pixel transistor and the peripheral drive circuit are manufactured by a low temperature polysilicon technique. Of course, it may be formed by amorphous silicon technology, but the pixel aperture ratio becomes considerably small.
ゲートドライバ12あるいはソースドライバ14等の駆動回路をアレイ基板49上に形成することにより、電流駆動の有機ELパネルで特に問題になる抵抗を下げることができる。TCPの接続抵抗がなくなるうえに、TCP接続の場合に比べて電極からの引き出し線が2〜3mm短くなり配線抵抗が小さくなるからである。さらに、TCP接続のための工程がなくなる、材料コストが下がるという利点もある。
By forming a driving circuit such as the
次に、本発明のEL表示パネルあるいはEL表示装置について説明をする。図10はEL表示装置の回路を中心とした説明図である。画素16がマトリックス状に配置または形成されている。各画素16には各画素の電流プログラムを行う電流を出力するソースドライバ14が接続されている。ソースドライバ14の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、64階調であれば、63個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線18に印加できるように構成されている。なお、カレントミラー回路の最小出力電流は2nA以上10nA以下にしている。また、ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。
Next, the EL display panel or EL display device of the present invention will be described. FIG. 10 is an explanatory diagram focusing on the circuit of the EL display device.
有機EL素子には大きな温度依存性特性(温特)があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタ等の非直線素子を付加し、温特による変化を前記サーミスタ等で調整することによりアナログ的に基準電流を作成する。この場合は、選択するEL材料で一義的に決定されるから、ソフト制御するマイコン等を必要としない場合が多い。つまり、液晶材料により、一定のシフト量等に固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要がある点である。 It is known that an organic EL element has a large temperature dependency characteristic (temperature characteristic). In order to adjust the light emission luminance change due to the temperature characteristics, a non-linear element such as a thermistor or a posistor that changes the output current is added to the current mirror circuit, and the temperature characteristics are adjusted by the thermistor to make an analog reference. Create a current. In this case, since it is uniquely determined by the EL material to be selected, a microcomputer or the like that performs software control is often unnecessary. That is, it may be fixed to a certain shift amount or the like by a liquid crystal material. What is important is that the temperature characteristics differ depending on the luminescent color material, and it is necessary to perform optimum temperature characteristics compensation for each luminescent color.
また、温特補償はマイコンで行ってもよい。温度センサでEL表示パネルの温度を測定し、測定した温度によりマイコン(図示せず)等で変化させる。また、切り替え時に基準電流などをマイコン制御等により自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウス等を用いて切り替えたり、EL表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。 Further, the temperature characteristic compensation may be performed by a microcomputer. The temperature of the EL display panel is measured by a temperature sensor, and is changed by a microcomputer (not shown) or the like according to the measured temperature. Further, the reference current or the like may be automatically switched by microcomputer control or the like at the time of switching, or control may be performed so that a specific menu can be displayed. Further, it may be configured to be switched by using a mouse or the like, or by switching the display screen of the EL display device to a touch panel and displaying a menu and pressing a specific portion.
本発明において、ソースドライバは半導体シリコンチップで形成され、ガラスオンチップ(COG)技術でアレイ基板49のソース信号線18の端子と接続されている。ソース信号線18等の信号線の配線はクロム、アルミニウム、銀等の金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
In the present invention, the source driver is formed of a semiconductor silicon chip, and is connected to the terminal of the
本発明はCOG技術に限定されるものではなく、チップオンフィルム(COF)技術に前述のソースドライバ14等を積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ14は電源IC102と別途作製し、3チップ構成としてもよい。
The present invention is not limited to the COG technology, and the above-described
また、TCFテープを用いてもよい。TCFテープ向けフィルムは、ポリイミド・フィルムと銅(Cu)箔を、接着剤を使わずに熱圧着することができる。また、TCPテープ向けフィルムにはこの他、Cu箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にCuをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにCuを付けるTCPテープを用いる方法が最も好ましい。30μm以下のリード・ピッチには、接着剤を使わないCu張り積層板で対応する。接着剤を使わないCu張り積層板のうち、Cu層をメッキや蒸着で形成する方法はCu層の薄型化に適しているため、リード・ピッチの微細化に有利である。 A TCF tape may be used. A film for TCF tape can be thermocompression bonded without using an adhesive to a polyimide film and a copper (Cu) foil. In addition to the film for TCP tape, in addition to this, a method of casting a melted polyimide on a Cu foil and a method of casting Cu on a metal film formed by sputtering on a polyimide film by plating or vapor deposition There is. Any of these methods may be used, but a method using a TCP tape for attaching Cu to a polyimide film without using an adhesive is most preferable. A lead pitch of 30 μm or less is supported by a Cu-clad laminate without using an adhesive. Among Cu-clad laminates that do not use an adhesive, the method of forming a Cu layer by plating or vapor deposition is suitable for thinning the Cu layer, and is therefore advantageous for reducing the lead pitch.
一方、ゲートドライバ12は低温ポリシリコン技術で、画素のTFTと同一のプロセスで形成されている。これは、ソースドライバ14と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ12をシリコンチップで形成し、COG技術等を用いてアレイ基板49上に実装してもよい。また、画素TFT、ゲートドライバ等は高温ポリシリコン技術で形成してもよく、有機材料で形成(有機TFT)してもよい。
On the other hand, the
ゲートドライバ12はゲート信号線17a用のシフトレジスタ22aと、ゲート信号線17b用のシフトレジスタ22bとを内蔵する。各シフトレジスタ22は正相と負相のクロック信号(CLKxP、CLKxN)と、スタートパルス(STx)で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル(ENABL)信号、シフト方向を上下逆転させるアップダウン(UPDWM)信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子等を設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールIC(図示せず)からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
The
シフトレジスタ22のバッファ容量は小さいため直接、ゲート信号線17を駆動することができない。そのため、シフトレジスタ22の出力とゲート信号線17を駆動する出力ゲート24間には少なくとも2つ以上のインバータ回路23が形成されている。
Since the buffer capacity of the
ソースドライバ14を低温ポリシリコン等のポリシリコン技術でアレイ基板49上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲート等のアナログスイッチのゲートとソースドライバのシフトレジスタ間には複数のインバータ回路が形成される。以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファーゲート等の出力段間に配置されるインバータ回路に関する事項)は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図10ではソースドライバ14の出力が直接、ソース信号線18に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲート等のアナログスイッチのゲートに接続されている。
The same applies to the case where the
インバータ回路23はPチャンネルのMOSトランジスタとNチャンネルのMOSトランジスタから構成される。先にも説明したように、ゲートドライバ12のシフトレジスタ22の出力端にはインバータ回路23が多段に接続されており、その最終出力が出力ゲート24に接続されている。なお、インバータ回路23はPチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
The
各インバータ回路23を構成するPチャンネルまたはNチャンネルのTFTのチャンネル幅をW、チャンネル長をL(ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する)とし、シストレジスタに近いインバータの次数を1、表示側に近いインバータの次数をN(N段目)とする。
An inverter close to a cyst register, where the channel width of the P-channel or N-channel TFT constituting each
インバータ回路23の接続段数が多いと接続されているインバータ回路23の特性差が多重(積み重なり)され、シフトレジスタ22から出力ゲート24までの伝達時間に差が生じる(遅延時間ばらつき)。例えば、極端な場合では、図10において出力ゲート24aは1.0μsec後(シフトレジスタからパルスが出力されてから起算して)にオンしている(出力電圧が切リ替わっている)のに、出力ゲート24bは1.5μsec後(シフトレジスタからパルスが出力されてから起算して)にオンしている(出力電圧が切リ替わっている)という状態が生じる。
If the number of connected stages of the
したがって、シフトレジスタ22と出力ゲート24間に作製するインバータ回路23の数は少ない方がよいが、出力ゲート24を構成するTFTのチャンネルのゲート幅Wは非常に大きい方がよい。また、シストレジスタ22の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路(NAND回路等)で直接、出力ゲート24を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図10のインバータ回路23dのW4/L4(Pチャンネルのチャンネル幅/Pチャンネルのチャンネル長)の大きさと、インバータ回路23cのW3/L3のサイズ比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
Therefore, it is preferable that the number of
図11に遅延時間ばらつき(点線)と遅延時間比(実線)の関係を示す。横軸は(Wn−1/Ln−1)/(Wn/Ln)で示す。例えば、図10でインバータ回路23dとインバータ回路23cのLが同一で2W3=W4であれば(W3/L3)/(W4/L4)=0.5である。図11のグラフにおいて遅延時間比は(Wn−1/Ln−1)/(Wn/Ln)=0.5のときを1とし、遅延同様に時間ばらつきも1としている。
FIG. 11 shows the relationship between delay time variation (dotted line) and delay time ratio (solid line). The horizontal axis is indicated by (Wn-1 / Ln-1) / (Wn / Ln). For example, in FIG. 10, if L of the
図11では(Wn−1/Ln−1)/(Wn/Ln)が大きくなるほどインバータ回路23の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、(Wn−1/Ln−1)/(Wn/Ln)が小さくなるほどインバータ回路23から次段へのインバータ回路23への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを2以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
FIG. 11 shows that as (Wn−1 / Ln−1) / (Wn / Ln) increases, the number of connection stages of the
0.25≦(Wn−1/Ln−1)/(Wn/Ln)≦0.75また、各インバータ回路23のPチャンネルのW/L比(Wp/Lp)とnチャンネルのW/L比(Ws/Ls)とは以下の関係を満たす必要がある。 0.25 ≦ (Wn−1 / Ln−1) / (Wn / Ln) ≦ 0.75 Further, the P / channel W / L ratio (Wp / Lp) and the n / channel W / L ratio of each inverter circuit 23 (Ws / Ls) needs to satisfy the following relationship.
0.4≦(Ws/Ls)/(Wp/Lp)≦0.8
さらに、シフトレジスタの出力端から出力ゲート(あるいはトランスファーゲート)間に形成するインバータ回路23の段数nは次式を満たすと遅延時間のばらつきも少なく良好である。
0.4 ≦ (Ws / Ls) / (Wp / Lp) ≦ 0.8
Further, if the number n of stages of the
3≦n≦8
モビリティμにも課題がある。nチャンネルトランジスタのモビリティμnが小さいとTGおよびインバータのサイズが大きくなり、消費電力等も大きくなる。また、ドライバの形成面積が大きくなり、そのため、パネルサイズも大きくなってしまう。一方、モビリティμnが大きいとトランジスタの特性劣化を引き起こしやすので、モビリティμnは以下の範囲がよい。
3 ≦ n ≦ 8
Mobility μ also has challenges. When the mobility μn of the n-channel transistor is small, the sizes of the TG and the inverter are increased, and the power consumption and the like are also increased. In addition, the area where the driver is formed increases, and the panel size also increases. On the other hand, if the mobility μn is large, the characteristics of the transistor are likely to be deteriorated. Therefore, the mobility μn is preferably in the following range.
50≦μn≦150
また、シフトレジスタ22内のクロック信号のスルーレートは、500V/μsec以下にする。スルーレートが高いとnチャンネルトランジスタの劣化が激しくなるからである。
50 ≦ μn ≦ 150
The slew rate of the clock signal in the
なお、図10でシフトレジスタの出力にはインバータ回路23を多段に接続するとしたが、NAND回路でもよい。NAND回路でもインバータを構成することができるからである。つまり、インバータ回路23の接続段数とはゲートの接続段数と考えればよい。この場合も今まで説明したW/L比等の関係が適用される。
In FIG. 10, the
図5で図示した構成ではEL素子15のカソードはVs1電位に接続されている。しかし、各色を構成する有機ELの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり0.01Aの電流を流した場合、青(B)ではEL素子の端子電圧は5Vであるが、緑(G)および赤(R)では9Vである。つまり、端子電圧が、B、GとRで異なる。したがって、B、GとRでは保持するTFT11c、11dのソース−ドレイン電圧(SD電圧)が異なり、各色でトランジスタのソース−ドレイン電圧(SD電圧)間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
In the configuration shown in FIG. 5, the cathode of the
この課題に対応するため、本発明では図1に図示するように、少なくともR、G、B色のうち、1つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には図1では、Bをカソード電極53aとし、GとRをカソード電極53bとしている。
In order to cope with this problem, as shown in FIG. 1, in the present invention, the potential of one cathode electrode of at least R, G, and B colors is made different from the potential of the cathode electrode of the other color. Yes. Specifically, in FIG. 1, B is a
カソード電極53aは、各色の有機ELを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ELが水に弱くエッチング等を行うことができないからである。メタルマスク(図示せず)を用いて、カソード電極53aを蒸着し、同時にコンタクトホール52aで接続する。コンタクトホール52aによりBカソード配線51aと電気的接続を取ることができる。
The
カソード電極53bも同様に、各色の有機ELを塗り分けたメタルマスク技術を用いて形成する。メタルマスク(図示せず)を用いて、カソード電極53bを蒸着し、同時にコンタクトホール52bで接続する。コンタクトホール52bによりRGカソード配線51bと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は70nm以上200nm以下となるように形成するとよい。
Similarly, the
以上の構成により、カソード電極53aと53bには異なる電圧を印加することができるから、図5のアノード電圧Vddが各色共通であっても、RGBのうち、少なくとも1色のEL素子に印加する電圧を変化させることができる。なお、図1においてR、Gは同一のカソード電極53bとしたがこれに限定されるものではなく、RとGで異なるカソード電極となるように構成してもよい。
With the above configuration, different voltages can be applied to the
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧(SD電圧)間のオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。 With the configuration as described above, it is possible to prevent the occurrence of an off-leak current between the source and drain voltages (SD voltage) of the transistor and the kink phenomenon in each color. Therefore, no flicker occurs, and a good image display can be realized without a gamma characteristic being shifted in correlation with the emission color.
また、図5のVs1をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Vddを各色で異なるように構成してもよい。例えば、R画素のアノード電圧Vddを電圧8Vにし、Gを6V、Bを10Vとする構成でもよい。これらのアノード電圧、カソード電圧は±1Vの範囲で調整できるように構成されることが好ましい。 Further, Vs1 in FIG. 5 is set as the cathode voltage, and the cathode voltage is made different for each color. However, the present invention is not limited to this, and the anode voltage Vdd may be made different for each color. For example, the anode voltage Vdd of the R pixel may be 8V, G may be 6V, and B may be 10V. These anode voltage and cathode voltage are preferably configured to be adjustable within a range of ± 1V.
パネルサイズが2インチ程度であっても、Vddと接続されるアノードからは100mA近くの電流が出力される。そのため、アノード配線(電流供給線)20の低抵抗化は必須である。この課題に対応するため、本発明では図12で図示するようにアノード配線63を表示領域の上側と下側から供給している(両端給電)。以上のように両端給電することにより画面の上下での輝度傾斜の発生がなくなる。
Even if the panel size is about 2 inches, a current close to 100 mA is output from the anode connected to Vdd. Therefore, it is essential to reduce the resistance of the anode wiring (current supply line) 20. In order to cope with this problem, in the present invention, the
発光輝度を高めるためには透明電極48を粗面化するとよい。この構成を図3に示す。まず、透明電極48を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約200nmのアルミニウムの金属薄膜を形成して透明電極48を形成する。透明電極48が有機ELと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、透明電極48はストライプ状電極とする。また、凸部は凸状だけに限定するものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
In order to increase the light emission luminance, the
突起の大きさは直径4μm程度、隣接間距離の平均値は10μm、20μm、40μmにして、それぞれ突起の単位面積密度を1000〜1200個/mm2、100〜120個/mm2、600〜800個/mm2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、透明電極48上の突起の単位面積密度を変えることで、透明電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を100個/mm2以上800個/mm2以下とすることで良好な結果を得ることができた。
The size of the protrusions is about 4 μm in diameter, and the average values of adjacent distances are 10 μm, 20 μm, and 40 μm, and the unit area density of the protrusions is 1000 to 1200 /
有機ELは自己発光素子である。この発光による光がスイッチング素子としてのTFTに入射するとホトコンダクタ現象(ホトコン)が発生する。ホトコンとは、光励起によりTFT等のスイッチング素子のオフ時でのリーク(オフリーク)が増える現象を言う。 Organic EL is a self-luminous element. When light emitted by this light emission enters a TFT as a switching element, a photoconductor phenomenon (photoconversion) occurs. “Photocon” refers to a phenomenon in which leakage (off leak) increases when a switching element such as a TFT is turned off by photoexcitation.
この課題に対処するため、本発明では図13に示すようにゲートドライバ12(場合によってはソースドライバ14)の下層、TFT11の下層の遮光膜91を形成している。遮光膜91はクロム等の金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のTFT11のパターニングが困難になるからである。
In order to cope with this problem, in the present invention, as shown in FIG. 13, a
遮光膜91上に20nm以上100nm以下の無機材料からなる平滑化膜71aを形成する。この遮光膜91のレイヤーを用いてキャパシタ19の一方の電極を形成してもよい。この場合、平滑化膜71aは極力薄く作りキャパシタの容量値を大きくすることが好ましい。また、遮光膜91をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜91の表面に形成し、この酸化シリコン膜をキャパシタ19の誘電体膜として用いてもよい。平滑化膜71b上にはHA構造の画素電極が形成される。
A smoothing
ゲートドライバ12等は裏面だけでなく、表面からの光の進入も抑制するべきである。これはホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ゲートドライバ12等の表面にもカソード電極を形成し、この電極を遮光膜として用いている。
The
しかし、ゲートドライバ12の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ12等の上に少なくとも1層、好ましくは複数層の有機EL膜を画素電極上の有機EL膜形成と同時に形成する。基本的に有機EL膜は絶縁物であるから、ゲートドライバ上に有機EL膜を形成することにより、カソードとゲートドライバ間が隔離される。したがって、前述の課題を解消することができる。
However, if a cathode electrode is formed on the
一方、カソード電極が透明電極の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ELのカソードには高い電流密度で電流を流す必要がある。したがって、ITO膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。 On the other hand, when the cathode electrode is a transparent electrode, the sheet resistance value of the transparent electrode becomes a problem. The transparent electrode has a high resistance, but it is necessary to pass a current at a high current density to the cathode of the organic EL. Therefore, when the cathode electrode is formed of a single layer of ITO film, it becomes heated due to heat generation, or an extreme luminance gradient occurs on the display screen.
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線92を形成している。低抵抗化配線92は液晶表示パネルのブラックマトリックス(BM)と同様の構成(クロムまたはアルミ材料で50nm〜200nmの膜厚)で、かつ同様の位置(画素電極間、ゲートドライバ12の上等)である。しかし、有機ELではBMを形成する必要はないから機能は全く異なる。なお、低抵抗化配線92は透明電極72の表面に限定するものではなく、裏面(有機EL膜と接する面)に形成してもよい。
In order to cope with this problem, a low resistance wiring 92 made of a metal thin film is formed on the surface of the cathode electrode. The low-resistance wiring 92 has the same configuration as the black matrix (BM) of the liquid crystal display panel (chrome or aluminum material with a thickness of 50 nm to 200 nm) and the same position (between pixel electrodes, above the
図14は有機ELモジュールの構成図である。プリント基板103にはコントロールIC101と電源IC102が実装されている。プリント基板103とアレイ基板49とはフレキシブル基板104で電気的に接続される。このフレキシブル基板104を介して電源電圧、電流、制御信号、映像データがアレイ基板49のソースドライバ14およびゲートドライバ12に供給される。
FIG. 14 is a configuration diagram of the organic EL module. A
この時問題となるのは、ゲートドライバ12の制御信号である。ゲートドライバ12には少なくとも5V以上の振幅の制御信号を印加する必要がある。しかし、コントロールIC101の電源電圧は2.5Vあるいは3.3Vであるため、コントロールIC101から直接、ゲートドライバ12に制御信号を印加することができない。
At this time, the problem is the control signal of the
この課題に対して、本発明は高い電圧で駆動される電源IC102からゲートドライバ12の制御信号を印加する。電源IC102はゲートドライバ12の動作電圧も発生させるので、当然ながらゲートドライバ12に最適な振幅の制御信号を発生させることができる。
In response to this problem, the present invention applies a control signal for the
図15ではゲートドライバ12の制御信号はコントロールIC101で発生させ、ソースドライバ14で一旦レベルシフトを行った後、ゲートドライバ12に印加している。ソースドライバ14の駆動電圧は5〜8Vであるから、コントロールIC101から出力された3.3V振幅の制御信号を、ゲートドライバ12が受け取れる5V振幅に変換することができる。
In FIG. 15, the control signal of the
図16、図17は本発明の表示モジュール装置の説明図である。図17はソースドライバ14内に内蔵表示メモリ151を持たせた構成である。内蔵表示メモリ151は8色表示(各色1ビット)、256色表示(RGは3ビット、Bは2ビット)、4096色表示(RGBは各4ビット)の容量を有する。この8色、256色または4096色表示で、かつ静止画の時は、ソースドライバ14内に配置されたドライバコントローラはこの内蔵表示メモリ151の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ151は26万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ151の画像データを用いてもよい。
16 and 17 are explanatory diagrams of the display module device of the present invention. FIG. 17 shows a configuration in which a built-in
内蔵表示メモリ151の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理等を行うことにより、26万色表示データを4096色等に変換することができ、内蔵表示メモリ151の容量を小さくすることができる。誤差拡散処理等は誤差拡散コントローラ141で行うことができる。
The image data in the built-in
なお、図16等において14をソースドライバと記載したが、単なるドライバだけでなく、電源IC102、バッファ回路154(シフトレジスタ等の回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ151からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
Note that although 14 is described as a source driver in FIG. 16 and the like, not only a driver, but also a
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレ−ムレートを高くすればほぼ比例して消費電力は増大する。携帯電話等は待ち受け時間を長くする等の観点から消費電力の低減を図る必要がある。一方、表示色を多くする(階調数を多くする)ためにはソースドライバ14等の駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
The frame rate is related to the power consumption of the panel module. That is, if the frame rate is increased, the power consumption increases almost in proportion. For mobile phones and the like, it is necessary to reduce power consumption from the standpoint of extending the standby time. On the other hand, in order to increase the display color (increase the number of gradations), the drive frequency of the
一般的に、携帯電話等の情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはEL素子に印加する電圧(電流)波形の変化が多くなる等の理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示するものである。 In general, in an information display device such as a mobile phone, lower power consumption is given priority over the number of display colors. The power consumption increases because the operating frequency of the circuit that increases the number of display colors increases or the change in the voltage (current) waveform applied to the EL element increases. Therefore, the number of display colors cannot be increased too much. In order to solve this problem, the present invention displays an image by performing error diffusion processing or dither processing on the image data.
図18で説明した本発明の携帯電話では図示していないが、筐体の裏側にCCDカメラを備えている。CCDカメラで撮影した画像およびデータは即時に表示パネルの表示画面21に表示できる。CCDカメラの画像データは24ビット(1670万色)、18ビット(26万色)、16ビット(6.5万色)、12ビット(4096色)、8ビット(256色)をキー入力で切り替えることができる。
Although not shown in the cellular phone of the present invention described in FIG. 18, a CCD camera is provided on the back side of the housing. Images and data captured by the CCD camera can be immediately displayed on the
表示データが12ビット以上の時は、誤差拡散処理を行って表示する。つまり、CCDカメラからの画像データが内蔵表示メモリ151の容量以上の時は、誤差拡散処理等を実施し、表示色数を内蔵表示メモリ151の容量以下となるように画像処理を行う。
When the display data is 12 bits or more, error diffusion processing is performed for display. That is, when the image data from the CCD camera is greater than or equal to the capacity of the built-in
今、ソースドライバ14には4096色(RGB各4ビット)で1画面の内蔵表示メモリ151を具備しているとして説明する。モジュール外部から送られてくる画像データが4096色の場合は、直接ソースドライバ14の内蔵表示メモリ151に格納され、この内蔵表示メモリ151から画像データを読み出し、表示画面21に画像を表示する。
Now, the
画像データが26万色(G:6ビット、R,B:5ビットの計16ビット)の場合は、図16および図17に示すように誤差拡散コントローラ141の演算メモリ152に一旦格納され、かつ同時に演算回路153で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理等により16ビットの画像データは内蔵表示メモリ151のビット数である12ビットに変換されてソースドライバ14に転送される。ソースドライバ14はRGB各4ビット(4096色)の画像データを出力し、表示画面21に画像を表示する。
When the image data is 260,000 colors (G: 6 bits, R, B: 5 bits, 16 bits in total), it is temporarily stored in the
また、図17の構成において、垂直同期信号VDを用いて(垂直同期信号VDで処理方法を変化させて)、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第1フレームでBayer型を用い、次の第2フレームではハーフトーン型を用いる。このようにフレームごとにディザ処理を変化させ、切り替えるようにすることにより誤差拡散処理等に伴うドットむらが目立ちにくくなるという効果が発揮される。 In the configuration of FIG. 17, the error diffusion processing or dither processing method may be changed for each field or frame by using the vertical synchronization signal VD (by changing the processing method using the vertical synchronization signal VD). For example, in the dither processing, the Bayer type is used in the first frame, and the halftone type is used in the next second frame. Thus, by changing and switching the dither processing for each frame, the effect of making dot unevenness associated with error diffusion processing or the like less noticeable is exhibited.
また、第1フレームと第2フレームで誤差拡散処理等の処理係数を変化させてもよい。また、第1フレームで誤差拡散処理をし、第2フレームでディザ処理をし、さらに第3フレームで誤差拡散処理をする等処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。 Also, processing coefficients such as error diffusion processing may be changed between the first frame and the second frame. Also, processing such as error diffusion processing in the first frame, dither processing in the second frame, and error diffusion processing in the third frame may be combined. Further, a processing method may be selected in which a random number generation circuit is provided and processing is performed for each frame with a random value.
フレームレート等の情報を伝送されるようフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレート等が変更できるようになる。特に、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の1秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はない。つまり、送信あるいは発信するデータ中に図21等で説明する情報(表示色数、フレームレート等)が記載されたものであればいずれでもよい。 If information such as the frame rate is described in the format to be transmitted, the frame rate can be automatically changed by decoding or detecting the described data. In particular, it is preferable to describe whether the transmitted image is a moving image or a still image, and in the case of a moving image, it is preferable to describe the number of frames per second of the moving image. Further, it is preferable to describe the model number of the mobile phone in the transmission packet. In the present specification, although described as a transmission packet, it is not necessary to be a packet. That is, any information may be used as long as information (number of display colors, frame rate, etc.) described in FIG.
図19は本発明の携帯電話等に送られてくる伝送フォーマットである。伝送とは受信するデータと、送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のCCDカメラで撮影した画像を他の携帯電話等に送信する場合もあるからである。したがって、図21等で説明する伝送フォーマット等に関連する事項は送信、受信の双方に適用される。 FIG. 19 shows a transmission format sent to the mobile phone or the like of the present invention. Transmission includes both data to be received and data to be transmitted. That is, the mobile phone may transmit the voice from the handset or the image taken by the CCD camera attached to the mobile phone to another mobile phone or the like. Therefore, the items related to the transmission format described in FIG. 21 and the like apply to both transmission and reception.
本発明の携帯電話等において、データはデジタル化されてパケット形式で伝送される。図19および図20で記載しているように、フレームの中は、フラグ部(F)、アドレス部(A)、コントロール部(C)、情報部(I)、及びフレームチェックシーケンス(FCS)からなる。コントロール部(C)のフォーマットは図20のように情報転送(Iフレーム)、監視(Sフレーム)、及び非番号制(Uフレーム)の3つの形式をとる。 In the mobile phone of the present invention, data is digitized and transmitted in a packet format. As described in FIGS. 19 and 20, the frame includes a flag part (F), an address part (A), a control part (C), an information part (I), and a frame check sequence (FCS). Become. As shown in FIG. 20, the control unit (C) has three formats: information transfer (I frame), monitoring (S frame), and unnumbered system (U frame).
まず、情報転送形式は情報(データ)を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム(Iフレーム)という。 First, the information transfer format is a control field format used when information (data) is transferred, and the information transfer format is the only format having a data field except for a part of the non-numbered format. A frame in this format is called an information frame (I frame).
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求等を行うために使用する形式である。この形式によるフレームを、監視フレーム(Sフレーム)という。 The monitoring format is a format used to perform a data link monitoring control function, that is, to perform information frame reception confirmation, information frame retransmission request, and the like. A frame in this format is called a monitoring frame (S frame).
次に非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム(Uフレーム)という。 Next, the unnumbered format is a control field format used for performing other data ring control functions, and a frame in this format is called an unnumbered frame (U frame).
端末及び網は送受信する情報フレームを送信シーケンス番号(S)と受信シーケンスN(R)で管理する。N(S)、N(R)とも3ビットで構成され、0〜7までの8個を循環番号として使い、7の次は0となるモジュラス構成をとっている。したがって、この場合のモジュラスは8、連続送信できるフレーム数は7であり、応答フレームは受信しない。 The terminal and the network manage information frames to be transmitted / received using a transmission sequence number (S) and a reception sequence N (R). Both N (S) and N (R) are composed of 3 bits, and 8 are used as a circulation number from 0 to 7, and the next to 7 has a modulus structure of 0. Accordingly, the modulus in this case is 8, the number of frames that can be continuously transmitted is 7, and no response frame is received.
データ領域には色数データを示す8ビットのデータとフレームレートを示す8ビットのデータが記載される。これらの例を図21(a)、(b)に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容(人物等の自然画、メニュー画面)等を図19のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それが自身(該当機種番号)のデータであると認識したとき、記載された内容によって、表示色、フレームレート等に自動的に変更する。また、記載された内容を表示装置の表示画面21に表示するように構成してもよい。ユーザーは表示画面21の記載内容(表示色、推奨フレームレート)を見て、キー等を操作し、最適な表示状態にマニュアルで変更すればよい。
In the data area, 8-bit data indicating the color number data and 8-bit data indicating the frame rate are described. Examples of these are shown in FIGS. 21 (a) and 21 (b). In addition, it is preferable to describe the distinction between still images and moving images in the number of display colors. Further, it is desirable to describe the model name of the mobile phone, the contents of image data to be transmitted / received (natural images such as persons, menu screens), etc. in the packet of FIG. The model that received the data decodes the data, and when it recognizes that it is its own (corresponding model number) data, it automatically changes the display color, frame rate, etc. according to the described contents. Moreover, you may comprise so that the described content may be displayed on the
なお、一例として、図21(b)では数値の3はフレームレート80Hzと一例をあげて記載しているがこれに限定されるものではなく、40〜60Hz等の一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種等を記載しておいてもよい。機種により性能等が異なり、フレームレートを変化させる必要性も発生するからである。また、画像が漫画であるとか、宣伝(CM)であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長等の情報を記載しておいてもよい。ユーザーが視聴料金を確認して情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
As an example, in FIG. 21B, the
また、画像処理方法(誤差拡散処理、ディザ処理等の種別、重み付け関数の種類とそのデータ、ガンマの係数等)、機種番号等の情報が伝送されるフォーマットに記載しておけばよい。また、画像データがCCDで撮影されたデータか、JPEGデータか、またその解像度、MPEGデータか、BITMAPデータか等の情報を記載しておくとこれを基に、データをデコードあるいは検出し、自動受信した携帯電話等を最適な状態に変更できるようになる。 Further, information such as an image processing method (type of error diffusion processing, dither processing, etc., type of weighting function and its data, gamma coefficient, etc.), model number, etc. may be described. In addition, if information such as whether the image data was taken with a CCD, JPEG data, its resolution, MPEG data, or BITMAP data is described, the data is decoded or detected based on this, and automatic The received mobile phone can be changed to an optimum state.
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の1秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数/秒等の情報も記載しておくことが好ましい。 Of course, it is preferable to describe whether the transmitted image is a moving image or a still image, and in the case of a moving image, it is preferable to describe the number of frames per second of the moving image. It is also preferable to describe information such as the number of playback frames / second recommended by the receiving terminal.
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図21等で説明する情報が記載されたものであればいずれでもよい。 The above matters are the same even when the transmission packet is transmission. Further, although described in this specification as a transmission packet, it need not be a packet. In other words, any data may be used as long as information described in FIG.
誤差拡散処理コントローラ141には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図19のパケットデータに載せておく。また、誤差拡散(ディザ等の方式も含む)の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
It is preferable to add a function to the error
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたEL表示装置等のガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散等の処理をすでに実施した画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したEL表示装置等で誤差拡散処理を行い、受信表示パネルに最適なガンマカーブになり、かつ最適な誤差拡散処理となるように誤差拡散処理等を実施する。 The reverse error diffusion process is performed because the correction of the gamma curve can be realized in the process of the error diffusion process. There are cases where the gamma curve of the EL display device or the like that has received the data and the transmitted gamma curve are not adapted, or the transmitted data is image data that has already undergone processing such as error diffusion. In order to cope with this situation, reverse error diffusion processing is performed and converted to original data so as not to be affected by gamma curve correction. Thereafter, error diffusion processing is performed by the received EL display device or the like, and error diffusion processing or the like is performed so as to obtain an optimal gamma curve for the reception display panel and an optimal error diffusion processing.
また、表示色により、フレームレートを切り替えたい場合は、携帯電話等の装置にユーザボタンを配置し、ボタン等を用いて表示色等を切り替えられるようにすればよい。 In addition, when it is desired to switch the frame rate depending on the display color, a user button may be arranged on a device such as a mobile phone so that the display color can be switched using the button or the like.
図18は情報端末装置の一例としての携帯電話の平面図である。筐体193にアンテナ191、テンキー192等が取り付けられている。194は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
FIG. 18 is a plan view of a mobile phone as an example of an information terminal device. An
携帯電話等の内部回路ブロックを図7に示す。回路は主としてアップコンバータ205とダウンコンバータ204のブロック、デェプレクサ201のブロック、LOバッファ203等のブロックから構成される。
An internal circuit block of a mobile phone or the like is shown in FIG. The circuit is mainly composed of blocks such as an up-
キー194を1度押さえると表示色は8色モードに、続いて同一キー194を押さえると表示色は256色モード、さらに同一キー194を押さえると表示色は4096色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー194は3つ(以上)となる。
If the key 194 is pressed once, the display color is set to the 8-color mode, and if the
キー194はプッシュスイッチの他、スライドスイッチ等の他のメカニカルなスイッチでもよく、また、音声認識等により切り替えるものでもよい。例えば、4096色を受話器に音声入力することや、「高品位表示」、「256色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面21に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
The key 194 may be a push switch, a mechanical switch such as a slide switch, or may be switched by voice recognition or the like. For example, the color displayed on the
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面21に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
The display color may be switched by an electrically switched switch or a touch panel that is selected by touching a menu displayed on the
194は表示色切り替えキーとしたが、フレームレートを切り替えるキー等としてもよい。また、動画と静止画とを切り換えるキー等としてもよい。また、動画と静止画とフレームレート等の複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。 Although 194 is a display color switching key, it may be a key for switching a frame rate. Moreover, it is good also as a key etc. which switch a moving image and a still image. A plurality of requirements such as a moving image, a still image, and a frame rate may be switched at the same time. Alternatively, the frame rate may be changed gradually (continuously) as long as the pressure is kept pressed. This case can be realized by making the resistor R of the capacitor C and the resistor R constituting the oscillator a variable resistor or an electronic volume. The capacitor can be realized by using a trimmer capacitor. Alternatively, a plurality of capacitors may be formed on the semiconductor chip, one or more capacitors may be selected, and these may be connected in parallel in a circuit.
なお、表示色等によりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ELパネルや、TFTパネル、PLZTパネルや、CRTにも適用することができる。 The technical idea of switching the frame rate depending on the display color is not limited to mobile phones, but can be widely applied to devices having display screens such as palmtop computers, laptop computers, desktop computers, and portable watches. it can. Further, the present invention is not limited to a liquid crystal display device, and can be applied to a liquid crystal display panel, an organic EL panel, a TFT panel, a PLZT panel, and a CRT.
本発明の実施例で説明した技術的思想はビデオカメラ、液晶プロジェクター、立体テレビ、プロジェクションテレビ等に適用できる。また、ビューファインダ、携帯電話のモニター、PHS、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチールカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、液晶腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の液晶表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライト等にも適用あるいは応用展開できることは言うまでもない。 The technical idea described in the embodiments of the present invention can be applied to a video camera, a liquid crystal projector, a stereoscopic television, a projection television, and the like. The present invention can also be applied to a viewfinder, a mobile phone monitor, a PHS, a portable information terminal and its monitor, a digital camera and its monitor. It can also be applied to electrophotographic systems, head-mounted displays, direct-view monitor displays, notebook personal computers, video cameras, and electronic still cameras. It can also be applied to monitors of automatic cash drawers, public telephones, videophones, personal computers, liquid crystal watches, and display devices thereof. Furthermore, it goes without saying that the present invention can be applied to and applied to liquid crystal display monitors for home appliances, pocket game devices and their monitors, backlights for display panels, and the like.
11 TFT
12 ゲートドライバ
14 ソースドライバ
15 EL素子
16 画素
17 ゲート信号線
18 ソース信号線
19 キャパシタ
20 電流供給線
21 表示画面
41 封止フタ
43 凹部
44 凸部
45 シール剤
46 反射膜
47 有機EL層
48 透明電極
49 アレイ基板
50 λ/4板
51 カソード配線
52 コンタクトホール
53 カソード電極
54 偏光板
55 乾燥剤
61,62 接続端子
63 アノード配線
71 平滑化膜
72 透明電極
73 封止膜
74 円偏光板
81 エッジ保護膜
91 遮光膜
92 低抵抗化配線
101 コントロールIC
102 電源IC
103 プリント基板
104 フレキシブル基板
105 データ信号
141 誤差拡散コントローラ
151 内蔵表示メモリ
152 演算メモリ
153 演算回路
154 バッファ回路
191 アンテナ
192 テンキー
193 筐体
194 キー
201 デェプレクサ
202 LNA
203 LOバッファ
204 ダウンコンバータ
205 アップコンバータ
206 PAプリドライバ
207 PA
11 TFT
DESCRIPTION OF
102 Power IC
DESCRIPTION OF
203
Claims (14)
前記画素に印加する映像信号を出力するソースドライバ回路と、
1つのゲートドライバ回路内に、第1のシフトレジスタ回路及び第2のシフトレジスタ回路の双方を内蔵するゲートドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第1のゲート信号線と第2のゲート信号線を具備し、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたEL素子と、
前記EL素子に電流を供給する駆動用トランジスタと、
前記EL素子に流れる電流の経路に配置された第1のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第2のスイッチ用トランジスタと、
前記映像信号に基づく電圧を保持する機能を有し、前記駆動用トランジスタのゲート端子に接続されたコンデンサとを有し、
前記第1のスイッチ用トランジスタのゲート端子は、前記第1のゲート信号線が接続され、
前記第2のスイッチ用トランジスタのゲート端子は、前記第2のゲート信号線が接続され、
前記第2のゲート信号線に選択電圧が印加されている時は、前記第1のゲート信号線に非選択電圧が印加されるように制御され、
前記第1のゲート信号線は前記第1のシフトレジスタ回路により制御され、
前記第2のゲート信号線は前記第2のシフトレジスタ回路により制御されることを特徴とするEL表示装置。 An active matrix EL display device having a display screen in which pixels are arranged in a matrix,
A source driver circuit that outputs a video signal applied to the pixel;
A gate driver circuit including both the first shift register circuit and the second shift register circuit in one gate driver circuit ;
A source signal line for transmitting the video signal output by the source driver circuit;
A first gate signal line and a second gate signal line for transmitting a selection voltage for selecting the pixel or a non-selection voltage for deselecting the pixel;
On the display screen, a light-transmitting cathode electrode is formed,
On the upper layer of the cathode electrode, at least one of a sealing film and a sealing film is formed,
The pixel is
A pixel electrode;
An EL element formed between the pixel electrode and the cathode electrode;
A driving transistor for supplying a current to the EL element;
A first switching transistor disposed in a path of a current flowing through the EL element;
A second switching transistor for short-circuiting between the gate terminal of the driving transistor and the other terminal;
Having a function of holding a voltage based on the video signal, and having a capacitor connected to a gate terminal of the driving transistor,
The gate terminal of the first switch transistor is connected to the first gate signal line,
The gate terminal of the second switch transistor is connected to the second gate signal line,
When a selection voltage is applied to the second gate signal line, the non-selection voltage is controlled to be applied to the first gate signal line,
The first gate signal line is controlled by the first shift register circuit;
EL display device to which the second gate signal line is being controlled by said second shift register circuit.
前記画素に印加する映像信号を出力するソースドライバ回路と、
1つのゲートドライバ回路内に、第1のシフトレジスタ回路及び第2のシフトレジスタ回路の双方を内蔵するゲートドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第1のゲート信号線と第2のゲート信号線を具備し、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたEL素子と、
前記EL素子に電流を供給する駆動用トランジスタと、
前記EL素子に流れる電流の経路に配置された第1のスイッチ用トランジスタと、
前記映像信号を、前記駆動用トランジスタに供給する第3のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第2のスイッチ用トランジスタと、
前記映像信号に基づく電圧を保持する機能を有し、前記駆動用トランジスタのゲート端子に接続されたコンデンサとを有し、
前記第3のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、
前記第1のスイッチ用トランジスタのゲート端子および前記第3のスイッチ用トランジスタのゲート端子は、前記第1のゲート信号線が接続され、
前記第2のスイッチ用トランジスタのゲート端子は、前記第2のゲート信号線が接続され、
前記第2のゲート信号線に選択電圧が印加されている時は、前記第1のゲート信号線に非選択電圧が印加されるように制御され、
前記第1のゲート信号線は前記第1のシフトレジスタ回路により制御され、
前記第2のゲート信号線は前記第2のシフトレジスタ回路により制御され、
前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、
前記ソースドライバ回路は、半導体チップで形成され、
前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とするEL表示装置。 An active matrix EL display device having a display screen in which pixels are arranged in a matrix,
A source driver circuit that outputs a video signal applied to the pixel;
A gate driver circuit including both the first shift register circuit and the second shift register circuit in one gate driver circuit ;
A source signal line for transmitting the video signal output by the source driver circuit;
A first gate signal line and a second gate signal line for transmitting a selection voltage for selecting the pixel or a non-selection voltage for deselecting the pixel;
On the display screen, a light-transmitting cathode electrode is formed,
On the upper layer of the cathode electrode, at least one of a sealing film and a sealing film is formed,
The pixel is
A pixel electrode;
An EL element formed between the pixel electrode and the cathode electrode;
A driving transistor for supplying a current to the EL element;
A first switching transistor disposed in a path of a current flowing through the EL element;
A third switching transistor for supplying the video signal to the driving transistor;
A second switching transistor for short-circuiting between the gate terminal of the driving transistor and the other terminal;
Having a function of holding a voltage based on the video signal, and having a capacitor connected to a gate terminal of the driving transistor,
The third switching transistor and the driving transistor are transistors having the same polarity,
The gate terminal of the first switch transistor and the gate terminal of the third switch transistor are connected to the first gate signal line,
The gate terminal of the second switch transistor is connected to the second gate signal line,
When a selection voltage is applied to the second gate signal line, the non-selection voltage is controlled to be applied to the first gate signal line,
The first gate signal line is controlled by the first shift register circuit;
The second gate signal line is controlled by the second shift register circuit;
The gate driver circuit and the pixel driving transistor are formed by the same process,
The source driver circuit is formed of a semiconductor chip,
Control signal to the gate driver circuit is level-shifted by the source driver circuit, EL display devices, characterized in that applied to the gate driver circuit.
かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、2以上のインバータ回路が形成されていることを特徴とする請求項1または請求項2記載のEL表示装置。 The control of the non-selection voltage and the selection voltage applied to the gate signal line is configured based on a start pulse input to the shift register of the gate driver circuit,
3. The EL display device according to claim 1, wherein two or more inverter circuits are formed between the output side of the shift register and the gate signal line.
遮光膜が形成されていることを特徴とする請求項1または請求項2記載のEL表示装置。 At least one of the lower layer of the gate driver circuit and the upper layer of the gate driver circuit,
The EL display device according to claim 1, wherein a light shielding film is formed.
ンジスタであることを特徴とする請求項1または請求項2記載のEL表示装置。 3. The EL display device according to claim 1, wherein the driving transistor and the second switching transistor are transistors having the same polarity.
前記ソースドライバ回路は、半導体チップで形成され、
前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とする請求項1記載のEL表示装置。 The gate driver circuit and the pixel driving transistor are formed by the same process,
The source driver circuit is formed of a semiconductor chip,
2. The EL display device according to claim 1, wherein the control signal to the gate driver circuit is level-shifted by the source driver circuit and applied to the gate driver circuit.
前記平滑膜上に、前記画素電極が形成されていることを特徴とする請求項1または請求項2記載のEL表示装置。 A smooth film is formed on the source signal line,
The EL display device according to claim 1, wherein the pixel electrode is formed on the smooth film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241593A JP5764185B2 (en) | 2013-11-22 | 2013-11-22 | EL display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241593A JP5764185B2 (en) | 2013-11-22 | 2013-11-22 | EL display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012261971A Division JP2013068964A (en) | 2012-11-30 | 2012-11-30 | El display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014078014A JP2014078014A (en) | 2014-05-01 |
JP2014078014A5 JP2014078014A5 (en) | 2014-08-21 |
JP5764185B2 true JP5764185B2 (en) | 2015-08-12 |
Family
ID=50783311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013241593A Expired - Lifetime JP5764185B2 (en) | 2013-11-22 | 2013-11-22 | EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5764185B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3202800B1 (en) | 2014-09-30 | 2021-12-29 | LG Chem, Ltd. | Block copolymer |
US10281820B2 (en) | 2014-09-30 | 2019-05-07 | Lg Chem, Ltd. | Block copolymer |
CN107075051B (en) | 2014-09-30 | 2019-09-03 | 株式会社Lg化学 | Block copolymer |
JP6633062B2 (en) * | 2014-09-30 | 2020-01-22 | エルジー・ケム・リミテッド | Manufacturing method of patterned substrate |
JP6394798B2 (en) | 2014-09-30 | 2018-09-26 | エルジー・ケム・リミテッド | Block copolymer |
US12101968B2 (en) | 2019-04-16 | 2024-09-24 | Sharp Kabushiki Kaisha | Display device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876726A (en) * | 1994-07-08 | 1996-03-22 | Hitachi Ltd | Tft liquid crystal display |
JPH09127885A (en) * | 1995-10-30 | 1997-05-16 | Sony Corp | Display element |
KR100559078B1 (en) * | 1997-04-23 | 2006-03-13 | 트랜스퍼시픽 아이피 리미티드 | Active matrix light emitting diode pixel structure and method |
JP3444753B2 (en) * | 1997-06-26 | 2003-09-08 | 松下電器産業株式会社 | Active matrix type liquid crystal panel, its manufacturing method and driving method |
JPH11338439A (en) * | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | Driving circuit of semiconductor display device and semiconductor display device |
JP2000010118A (en) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | Liquid crystal display device |
JP2000098416A (en) * | 1998-09-28 | 2000-04-07 | Sony Corp | Liquid crystal display device and its data line drive circuit |
JP3879281B2 (en) * | 1998-11-06 | 2007-02-07 | カシオ計算機株式会社 | Display device and driving method of display device |
JP4423701B2 (en) * | 1999-06-07 | 2010-03-03 | Tdk株式会社 | Organic EL display device |
JP3829028B2 (en) * | 1999-06-25 | 2006-10-04 | シャープ株式会社 | Display element and projection display device |
KR100861756B1 (en) * | 1999-07-14 | 2008-10-06 | 소니 가부시끼 가이샤 | Current drive circuit and display comprising the same, pixel circuit, and drive method |
JP2001092412A (en) * | 1999-09-17 | 2001-04-06 | Pioneer Electronic Corp | Active matrix type display device |
JP3809758B2 (en) * | 1999-10-28 | 2006-08-16 | ソニー株式会社 | Display device and manufacturing method of display device |
JP3823658B2 (en) * | 2000-01-28 | 2006-09-20 | セイコーエプソン株式会社 | Electro-optical device driving circuit, driving method, electro-optical device, and electronic apparatus |
JP2001210122A (en) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | Luminaire, video display device, method of driving video display device, liquid crystal display panel, method of manufacturing liquid crystal display panel, method of driving liquid crystal display panel, array substrate, display device, viewfinder and video camera |
-
2013
- 2013-11-22 JP JP2013241593A patent/JP5764185B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2014078014A (en) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4887585B2 (en) | Display panel and information display device using the same | |
JP4251801B2 (en) | EL display device and driving method of EL display device | |
TWI363573B (en) | Electronic apparatus | |
JP2003122303A (en) | El display panel and display device using the same, and its driving method | |
TWI585731B (en) | Semiconductor device | |
JP5651761B2 (en) | Semiconductor device | |
TW591584B (en) | Active matrix type display device | |
JP5764185B2 (en) | EL display device | |
JP6792684B2 (en) | Display device | |
JP5183838B2 (en) | Light emitting device | |
JP2003150109A (en) | Method for driving el display device and el display device and its manufacturing method, and information display device | |
US20090230390A1 (en) | Thin film transistor and display | |
JP5316590B2 (en) | EL display device | |
JP2003150104A (en) | Method for driving el display device, and el display device and information display device | |
JP2004117921A (en) | Electroluminescence display device and method for driving electroluminescence display device | |
TW201314655A (en) | Display device and driving method of the same | |
JP4071535B2 (en) | EL display device | |
KR20180079577A (en) | Display Device | |
JP2003066865A (en) | Display substrate, and method and device for its inspection | |
JP2003330413A (en) | El display panel and driver ic | |
JP4849821B2 (en) | Display device, electronic equipment | |
JP2013068964A (en) | El display device | |
JP2009151315A (en) | El display device | |
JP2003332910A (en) | Driver circuit and el (electro-luminescence) display device using the same | |
JP2008146093A (en) | El display panel and display device using the same, and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141016 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |