JP5599684B2 - 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム - Google Patents
信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム Download PDFInfo
- Publication number
- JP5599684B2 JP5599684B2 JP2010212594A JP2010212594A JP5599684B2 JP 5599684 B2 JP5599684 B2 JP 5599684B2 JP 2010212594 A JP2010212594 A JP 2010212594A JP 2010212594 A JP2010212594 A JP 2010212594A JP 5599684 B2 JP5599684 B2 JP 5599684B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- terminal
- voltage
- conductive
- conductive state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000003321 amplification Effects 0.000 title claims description 22
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 22
- 230000002265 prevention Effects 0.000 title claims description 10
- 238000010791 quenching Methods 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
上記目的を達成するために、請求項9に記載の信号増幅装置は、第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、前記第1電圧線に接続された第1導電型第1端子、前記信号線に接続された第1導電型第2端子、及び第1導電型制御端子を備え、通常時非導通状態の前記第1導電型第1端子及び前記第1導電型第2端子間を、該第1導電型制御端子にオン電圧が印加されたときに導通状態にする第1導電型の第1スイッチング素子と、前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する制御手段と、を含む。
上記目的を達成するために、請求項10に記載の信号増幅装置は、第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、前記第2電圧線に接続された第2導電型第1端子、前記信号線に接続された第2導電型第2端子、及び第2導電型制御端子を備え、通常時非導通状態の前記第2導電型第1端子及び前記第2導電型第2端子間を、該第2導電型制御端子にオン電圧が印加されたときに導通状態にする第2導電型の第2スイッチング素子と、前記第2電圧線に過電流が流れた場合、前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する制御手段と、を含む。
12,116,118 PMOSトランジスタ
14,120,122 NMOSトランジスタ
40 スイッチ
102 反転増幅回路
102A 電源端子
102B 接地端子
102C 反転入力端子
102E 出力端子
104 過電流検知回路
106 制御装置
109 ケーブル
R1 抵抗素子
Claims (10)
- 第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、
前記第1電圧線に接続された第1導電型第1端子、前記信号線に接続された第1導電型第2端子、及び第1導電型制御端子を備え、通常時非導通状態の前記第1導電型第1端子及び前記第1導電型第2端子間を、該第1導電型制御端子にオン電圧が印加されたときに導通状態にする第1導電型の第1スイッチング素子と、
前記第2電圧線に接続された第2導電型第1端子、前記信号線に接続された第2導電型第2端子、及び第2導電型制御端子を備え、通常時非導通状態の前記第2導電型第1端子及び前記第2導電型第2端子間を、該第2導電型制御端子にオン電圧が印加されたときに導通状態にする第2導電型の第2スイッチング素子と、
前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御し、前記第2電圧線に過電流が流れた場合、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する制御手段と、
を含む信号増幅装置。 - 前記制御手段は、前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御し、前記出力端子が通常時の電圧値に回復する時期として予め推測された時期に前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御し、前記第2電圧線に過電流が流れた場合、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にするように制御し、前記予め推測された時期に前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する請求項1記載の信号増幅装置。
- 請求項1または請求項2に記載の一対の信号増幅装置と、
一方の信号増幅装置の前記反転増幅回路の前記出力端子に接続された出力線であって、他方の信号増幅装置の前記反転増幅回路に対応する前記信号線として該他方の信号増幅装置における前記反転増幅回路の前記反転入力端子に接続された出力線と、
前記出力線に設けられた通常時導通状態の第3スイッチング素子であって、前記一方の信号増幅装置の前記出力端子と前記他方の信号増幅装置の前記反転入力端子との間を非導通状態にすることが可能な第3スイッチング素子と、を含み、
前記制御手段は、前記第1電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にするように制御し、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御し、前記第2電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にするように制御し、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する
ブリッジ接続型信号増幅装置。 - 請求項3に記載のブリッジ接続型信号増幅装置と、
前記信号線に入力された前記信号を前記一対の信号増幅装置の各々における前記反転増幅回路で増幅して得た増幅信号を該反転増幅回路の各々の前記出力端子から前記インダクタ部を介して出力する信号出力手段と、
を含む信号出力装置。 - 第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、前記第1電圧線に接続された第1導電型第1端子、前記信号線に接続された第1導電型第2端子、及び第1導電型制御端子を備え、通常時非導通状態の前記第1導電型第1端子及び前記第1導電型第2端子間を、該第1導電型制御端子にオン電圧が印加されたときに導通状態にする第1導電型の第1スイッチング素子と、前記第2電圧線に接続された第2導電型第1端子、前記信号線に接続された第2導電型第2端子、及び第2導電型制御端子を備え、通常時非導通状態の前記第2導電型第1端子及び前記第2導電型第2端子間を、該第2導電型制御端子にオン電圧が印加されたときに導通状態にする第2導電型の第2スイッチング素子と、を含む信号増幅装置のラッチアップ阻止方法であって、
前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にしてから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にし、
前記第2電圧線に過電流が流れた場合、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にしてから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にすることを含むラッチアップ阻止方法。 - 一対の前記信号増幅装置と、一方の信号増幅装置の前記反転増幅回路の前記出力端子に接続された出力線であって、他方の信号増幅装置の前記反転増幅回路に対応する前記信号線として該他方の信号増幅装置における前記反転増幅回路の前記反転入力端子に接続された出力線と、前記出力線に設けられた通常時導通状態の第3スイッチング素子であって、前記一方の信号増幅装置の前記出力端子と前記他方の信号増幅装置の前記反転入力端子との間を非導通状態にすることが可能な第3スイッチング素子と、を含むブリッジ接続型信号増幅装置において、前記第1電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にし、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にしてから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にし、
前記第2電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にし、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にしてから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にすることを更に含む請求項5に記載のラッチアップ阻止方法。 - コンピュータを、
第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、前記第1電圧線に接続された第1導電型第1端子、前記信号線に接続された第1導電型第2端子、及び第1導電型制御端子を備え、通常時非導通状態の前記第1導電型第1端子及び前記第1導電型第2端子間を、該第1導電型制御端子にオン電圧が印加されたときに導通状態にする第1導電型の第1スイッチング素子と、前記第2電圧線に接続された第2導電型第1端子、前記信号線に接続された第2導電型第2端子、及び第2導電型制御端子を備え、通常時非導通状態の前記第2導電型第1端子及び前記第2導電型第2端子間を、該第2導電型制御端子にオン電圧が印加されたときに導通状態にする第2導電型の第2スイッチング素子と、を含む信号増幅装置において、前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する手段、及び
前記第2電圧線に過電流が流れた場合、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する手段として機能させるためのプログラム。 - 前記コンピュータを、更に、
一対の前記信号増幅装置と、一方の信号増幅装置の前記反転増幅回路の前記出力端子に接続された出力線であって、他方の信号増幅装置の前記反転増幅回路に対応する前記信号線として該他方の信号増幅装置における前記反転増幅回路の前記反転入力端子に接続された出力線と、前記出力線に設けられた通常時導通状態の第3スイッチング素子であって、前記一方の信号増幅装置の前記出力端子と前記他方の信号増幅装置の前記反転入力端子との間を非導通状態にすることが可能な第3スイッチング素子と、を含むブリッジ接続型信号増幅装置において、前記第1電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にするように制御し、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する手段、及び
前記第2電圧線に過電流が流れた場合、前記第3スイッチング素子を非導通状態にするように制御し、かつ前記一対の信号増幅装置の各々について、前記第1スイッチング素子を非導通状態にすると共に前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する手段として機能させるための請求項7に記載のプログラム。 - 第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、
前記第1電圧線に接続された第1導電型第1端子、前記信号線に接続された第1導電型第2端子、及び第1導電型制御端子を備え、通常時非導通状態の前記第1導電型第1端子及び前記第1導電型第2端子間を、該第1導電型制御端子にオン電圧が印加されたときに導通状態にする第1導電型の第1スイッチング素子と、
前記第1電圧線に過電流が流れた場合、前記第1スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する制御手段と、
を含む信号増幅装置。 - 第1電圧が印加される第1電圧線に接続された第1電圧端子、前記第1電圧と異なる第2電圧が印加される第2電圧線に接続された第2電圧端子、信号が入力される信号線に接続された反転入力端子、及び該反転入力端子に抵抗素子を介して接続され、かつインダクタ成分を有するインダクタ部に接続される出力端子を有すると共に、前記第1電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第1電圧線と前記出力端子との間を非導通状態にすることが可能な第1被保護対象スイッチング素子、及び前記第2電圧線と前記出力端子との間に挿入され、通常時導通状態の前記第2電圧線と前記出力端子との間を非導通状態にすることが可能な第2被保護対象スイッチング素子を有する反転増幅回路と、
前記第2電圧線に接続された第2導電型第1端子、前記信号線に接続された第2導電型第2端子、及び第2導電型制御端子を備え、通常時非導通状態の前記第2導電型第1端子及び前記第2導電型第2端子間を、該第2導電型制御端子にオン電圧が印加されたときに導通状態にする第2導電型の第2スイッチング素子と、
前記第2電圧線に過電流が流れた場合、前記第2スイッチング素子を導通状態にするように制御してから前記第1被保護対象スイッチング素子及び前記第2被保護対象スイッチング素子の各々を非導通状態にするように制御する制御手段と、
を含む信号増幅装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212594A JP5599684B2 (ja) | 2010-09-22 | 2010-09-22 | 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
CN201110234202.9A CN102412792B (zh) | 2010-09-22 | 2011-08-10 | 信号放大装置、信号输出装置及闩锁阻止方法 |
US13/240,131 US8461932B2 (en) | 2010-09-22 | 2011-09-22 | Signal amplifier, bridge connection signal amplifier signal output device, latch-up prevention method, and program storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212594A JP5599684B2 (ja) | 2010-09-22 | 2010-09-22 | 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012070179A JP2012070179A (ja) | 2012-04-05 |
JP5599684B2 true JP5599684B2 (ja) | 2014-10-01 |
Family
ID=45817202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010212594A Active JP5599684B2 (ja) | 2010-09-22 | 2010-09-22 | 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8461932B2 (ja) |
JP (1) | JP5599684B2 (ja) |
CN (1) | CN102412792B (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322770A (en) * | 1980-02-28 | 1982-03-30 | Rca Corporation | Latch-up prevention circuit for power output devices using inductive loads |
US4949050A (en) * | 1989-09-12 | 1990-08-14 | Harris Corporation | RF power amplifier system having amplifier protection |
JP3099571B2 (ja) * | 1993-02-03 | 2000-10-16 | 日産自動車株式会社 | パワ−用半導体装置 |
US6430402B1 (en) * | 1998-09-14 | 2002-08-06 | Conexant Systems, Inc. | Power amplifier saturation prevention method, apparatus, and communication system incorporating the same |
JP3648702B2 (ja) | 1998-12-01 | 2005-05-18 | 株式会社ルネサステクノロジ | パワーアンプicおよびオーディオシステム |
CN2865135Y (zh) * | 2005-06-07 | 2007-01-31 | 陈兆良 | 一种功放输出短路保护电路 |
JP4535028B2 (ja) * | 2006-06-05 | 2010-09-01 | ヤマハ株式会社 | D級増幅器およびその過電流保護方法 |
US7570118B1 (en) * | 2007-09-27 | 2009-08-04 | Cirrus Logic, Inc. | Thermal overload protection circuit and method for protecting switching power amplifier circuits |
-
2010
- 2010-09-22 JP JP2010212594A patent/JP5599684B2/ja active Active
-
2011
- 2011-08-10 CN CN201110234202.9A patent/CN102412792B/zh not_active Expired - Fee Related
- 2011-09-22 US US13/240,131 patent/US8461932B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102412792B (zh) | 2016-01-06 |
JP2012070179A (ja) | 2012-04-05 |
US20120068764A1 (en) | 2012-03-22 |
US8461932B2 (en) | 2013-06-11 |
CN102412792A (zh) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6669097B2 (ja) | 給電制御装置 | |
JP5731993B2 (ja) | 電力増幅装置およびオーディオシステム | |
US9525937B2 (en) | Circuit for suppressing audio output noise and audio output circuit | |
JP6577270B2 (ja) | 故障診断回路、および故障診断方法 | |
JP5770979B2 (ja) | バッテリー状態監視回路およびバッテリー装置 | |
JP2017525243A (ja) | スイッチングトランジスタの短絡不良を検出するための回路及び方法 | |
KR100657860B1 (ko) | 증폭기 및 증폭기의 과전류 검출 방법 | |
JPWO2004010575A1 (ja) | パワーアンプ装置 | |
KR102485879B1 (ko) | 누전차단기 | |
JP5599684B2 (ja) | 信号増幅装置、ブリッジ接続型信号増幅装置、信号出力装置、ラッチアップ阻止方法、及びプログラム | |
JP2008011192A (ja) | 増幅器およびその制御方法 | |
JP2008148378A (ja) | 半導体集積回路および電源装置 | |
JP2000013991A (ja) | Mosfetのスイッチを用いる過電流制限の方法及び回路 | |
EP3224952A1 (en) | Solid state switch relay | |
JP4300773B2 (ja) | 異常検出装置 | |
JP2010206974A (ja) | 電源システム及びその動作方法 | |
JP4903494B2 (ja) | ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置 | |
US20120069483A1 (en) | Protection device, complementary protection device, signal output device, latch-up preventing method, and computer-readable medium | |
JP2013175908A (ja) | ゲートモニタ回路 | |
JP4447350B2 (ja) | 信号出力回路の過電流保護回路 | |
US11362504B2 (en) | Over current sensing scheme for switch applications | |
JP4350575B2 (ja) | 電圧検出回路 | |
JP4332060B2 (ja) | ミュートスイッチ回路 | |
TWI382623B (zh) | 放大器之過電流保護裝置及其操作方法 | |
JP2000049586A (ja) | Cmos出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5599684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |