JP5201388B2 - Synchronous rectification drive circuit - Google Patents

Synchronous rectification drive circuit Download PDF

Info

Publication number
JP5201388B2
JP5201388B2 JP2007249685A JP2007249685A JP5201388B2 JP 5201388 B2 JP5201388 B2 JP 5201388B2 JP 2007249685 A JP2007249685 A JP 2007249685A JP 2007249685 A JP2007249685 A JP 2007249685A JP 5201388 B2 JP5201388 B2 JP 5201388B2
Authority
JP
Japan
Prior art keywords
voltage
effect transistor
field effect
gate
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007249685A
Other languages
Japanese (ja)
Other versions
JP2009081952A (en
Inventor
雅彦 鈴木
和則 安田
基仁 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007249685A priority Critical patent/JP5201388B2/en
Publication of JP2009081952A publication Critical patent/JP2009081952A/en
Application granted granted Critical
Publication of JP5201388B2 publication Critical patent/JP5201388B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、同期整流駆動回路に関し、詳しくはスイッチング電源等において用いられる同期整流駆動回路に関する。   The present invention relates to a synchronous rectification drive circuit, and more particularly to a synchronous rectification drive circuit used in a switching power supply or the like.

図４は、従来の同期整流回路の一例を示す構成図である。図において、ＭＯＳＦＥＴのゲート電圧に、トランスの巻線電圧をトリガとして利用する構成になっている。 FIG. 4 is a configuration diagram illustrating an example of a conventional synchronous rectifier circuit. In the figure, the transformer winding voltage is used as a trigger for the MOSFET gate voltage.

図４は、同期整流回路において、直流電圧１が印加されるトランス４と、トランス４の一次巻線に流れる電流をオン・オフするスイッチング素子３と、スイッチング素子３にオン・オフ制御信号を印加する１次制御部と、二次巻線に誘起されるスイッチング信号を整流平滑化する二次側回路とを備えた構成になっている。 4 shows a synchronous rectifier circuit in which a transformer 4 to which a DC voltage 1 is applied, a switching element 3 for turning on / off a current flowing through a primary winding of the transformer 4, and an on / off control signal applied to the switching element 3 are illustrated. And a secondary side circuit for rectifying and smoothing a switching signal induced in the secondary winding.

動作としては、フォワード動作１９とフライホイール動作２０の２種類である。 There are two types of operations: forward operation 19 and flywheel operation 20.

このような構成からなる同期整流回路において、先ず、フォワード動作１９は次の通りである。
１次側のスイッチング素子３がＯＮすることにより、トランス４のＡ−Ｂピンに電圧がかかるため、電流が流れる。そして、トランス４のＡ−Ｂピンのエネルギーが、トランス４の２次側の巻線に誘起される。トランス４のＡ−Ｂピンのエネルギーがトランス４の２次巻線に誘起されることにより、２次側コイルの正極端子Ｃにトランス４の巻線比に相当する電圧が発生する。２次側コイルの正極端子Ｃにトランス４の巻線比に相当する電圧が発生した瞬間、正極端子Ｃの電圧がＨiになることにより、整流側電界効果トランジスタ（以下、同期整流（フォワード）ＭＯＳＦＥＴ５という）のゲート電圧がしきい値以上になる。同期整流（フォワード）ＭＯＳＦＥＴ５のゲート電圧がしきい値以上に達することにより、同期整流（フォワード）ＭＯＳＦＥＴ５のソース-ドレイン間が導通し、２次側インダクタ８に向かって電流が流れる。 In the synchronous rectifier circuit configured as described above, first, the forward operation 19 is as follows.
When the switching element 3 on the primary side is turned on, a voltage is applied to the AB pin of the transformer 4 and thus a current flows. The energy of the AB pin of the transformer 4 is induced in the secondary winding of the transformer 4. When the energy of the AB pin of the transformer 4 is induced in the secondary winding of the transformer 4, a voltage corresponding to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary coil. At the moment when a voltage corresponding to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary coil, the voltage at the positive terminal C becomes Hi, whereby a rectification side field effect transistor (hereinafter referred to as synchronous rectification (forward) MOSFET 5). The gate voltage becomes equal to or higher than the threshold value. When the gate voltage of the synchronous rectification (forward) MOSFET 5 reaches a threshold value or more, the source and drain of the synchronous rectification (forward) MOSFET 5 are conducted, and a current flows toward the secondary inductor 8.

次に、フライホイール動作２０は、次の通りである。
１次側のスイッチング素子３がＯＦＦすることにより、トランス４の電圧が反転する。そして、トランス４の電圧が反転することにより、トランス４の正極端子Ｃの電圧は降下する。トランス４の正極端子Ｃの電圧が降下することにより、同期整流（フォワード）ＭＯＳＦＥＴ５のゲート電圧はしきい値以下になる。同期整流（フォワード）ＭＯＳＦＥＴ５のゲート電圧がしきい値以下になることにより、同期整流（フォワード）ＭＯＳＦＥＴ５はＯＦＦする。同期整流（フォワード）ＭＯＳＦＥＴ５がＯＦＦすることにより、トランス４の負極端子Ｄが逆にＨｉに反転する。トランス４の負極端子ＤがＨｉに反転することにより、還流側電界効果トランジスタ（以下、同期整流（フライホイール）ＭＯＳＦＥＴ７という）のゲートの電圧がしきい値以上になる。同期整流（フライホイール）ＭＯＳＦＥＴ７のゲートの電圧がしきい値以上に達することにより、同期整流（フライホイール）ＭＯＳＦＥＴ７のソース-ドレイン間が導通し、２次側インダクタ８に向かって電流が流れる。 Next, the flywheel operation 20 is as follows.
When the switching element 3 on the primary side is turned off, the voltage of the transformer 4 is inverted. Then, when the voltage of the transformer 4 is inverted, the voltage of the positive terminal C of the transformer 4 drops. As the voltage at the positive terminal C of the transformer 4 drops, the gate voltage of the synchronous rectification (forward) MOSFET 5 becomes lower than the threshold value. When the gate voltage of the synchronous rectification (forward) MOSFET 5 falls below the threshold value, the synchronous rectification (forward) MOSFET 5 is turned OFF. When the synchronous rectification (forward) MOSFET 5 is turned OFF, the negative terminal D of the transformer 4 is inverted to Hi. When the negative terminal D of the transformer 4 is inverted to Hi, the voltage of the gate of the reflux-side field effect transistor (hereinafter referred to as synchronous rectification (flywheel) MOSFET 7) becomes equal to or higher than the threshold value. When the voltage of the gate of the synchronous rectification (flywheel) MOSFET 7 reaches a threshold value or more, the source and drain of the synchronous rectification (flywheel) MOSFET 7 conducts, and a current flows toward the secondary inductor 8.

したがって、このフォワード動作１９とフライホイール動作２０を繰り返すことで、出力電圧１０を供給する。また、フォワード動作１９とフライホイール動作２０をすることで、通常のダイオード整流と同等の動作をし、整流素子の損失を低減することができるようになった。 Therefore, the output voltage 10 is supplied by repeating the forward operation 19 and the flywheel operation 20. Further, by performing the forward operation 19 and the flywheel operation 20, the operation equivalent to the normal diode rectification can be performed, and the loss of the rectifying element can be reduced.

図５は、従来の同期整流回路の一例を示す構成図である。
図５に示すように、同期整流回路において、トランス２９の１次側コイルに接続されている１次側のスイッチング回路としてのアクティブクランプ回路と、トランス２９の２次側コイルに接続されている整流回路とを備えた構成になっている。 FIG. 5 is a block diagram showing an example of a conventional synchronous rectifier circuit.
As shown in FIG. 5, in the synchronous rectification circuit, an active clamp circuit as a primary side switching circuit connected to the primary side coil of the transformer 29 and a rectification connected to the secondary side coil of the transformer 29. And a circuit.

１次側のアクティブクランプ回路は、主スイッチ２５と、補助スイッチ２７と、クランプコンデンサ２８とを備えた構成になっている。トランス２９の１次側コイルには、直流電圧１が接続されている。トランス２９の１次側コイルの負極端子と直流電圧１との間に主スイッチ２５が接続されている。補助スイッチ２７とクランプコンデンサ２８との直列接続体が、トランス２９の１次側コイルに並列に接続されている。主スイッチ２５のゲート電極には、ゲート信号発生回路２４が接続されている。また、補助スイッチ２７のゲート電極には、ゲート信号発生回路２６が接続されている。主スイッチ２５のゲート電極および補助スイッチ２７のゲート電極には、ゲート信号発生回路２４およびゲート信号発生回路２６により交互にゲート信号が与えられて交互にオンされる。   The primary side active clamp circuit includes a main switch 25, an auxiliary switch 27, and a clamp capacitor 28. A DC voltage 1 is connected to the primary side coil of the transformer 29. A main switch 25 is connected between the negative terminal of the primary coil of the transformer 29 and the DC voltage 1. A series connection body of the auxiliary switch 27 and the clamp capacitor 28 is connected in parallel to the primary side coil of the transformer 29. A gate signal generation circuit 24 is connected to the gate electrode of the main switch 25. A gate signal generation circuit 26 is connected to the gate electrode of the auxiliary switch 27. A gate signal is alternately applied to the gate electrode of the main switch 25 and the gate electrode of the auxiliary switch 27 by the gate signal generation circuit 24 and the gate signal generation circuit 26 and turned on alternately.

２次側の整流回路は、整流側ＦＥＴ３０と、還流側ＦＥＴ３１と、平滑用コイル３２と、平滑用コンデンサ３３と、負荷３４と、直流バイアスカットコンデンサ３５と、ゲート電圧クランプ用ＦＥＴ３６と、ゲート電圧クランプ用電源３７と、直流バイアスカットコンデンサ３８と、ゲート電圧クランプ用ＦＥＴ３９とを備えた構成になっている。   The secondary side rectifier circuit includes a rectification side FET 30, a return side FET 31, a smoothing coil 32, a smoothing capacitor 33, a load 34, a DC bias cut capacitor 35, a gate voltage clamping FET 36, and a gate voltage. A clamp power supply 37, a DC bias cut capacitor 38, and a gate voltage clamp FET 39 are provided.

整流側ＦＥＴ３０は、ドレイン電極がトランス２９の２次側コイルの負極端子に接続されている。還流側ＦＥＴ３１のドレイン電極は、トランス２９の２次側コイルの正極端子と直流バイアスカットコンデンサ３８に接続されている。還流側ＦＥＴ３１のゲート電極は、トランス２９の２次側コイルの負極端子に直流バイアスカットコンデンサ３５とゲート電圧クランプ用ＦＥＴ３６とを介して接続されている。ゲート電圧クランプ用ＦＥＴ３６のドレイン電極には直流バイアスカットコンデンサ３５が接続されている。ゲート電圧クランプ用ＦＥＴ３６のソース電極には還流側ＦＥＴ３１のゲート電極が接続されている。ゲート電圧クランプ用ＦＥＴ３９のゲート電極にはゲート電圧クランプ用電源３７が接続されている。ゲート電圧クランプ用ＦＥＴ３９のドレイン電極とトランス２９の正極端子の間に直流バイアスカットコンデンサ３８が接続されている。平滑用コイル３２は、還流側ＦＥＴ３１のドレイン電極と負荷３４との間に接続されている。平滑用コンデンサ３３は、負荷３４と並列に接続されている。平滑用コイル３２と平滑用コンデンサ３３とは、平滑回路を構成している。ゲート電圧クランプ用ＦＥＴ３６とゲート電圧クランプ用電源３７とは、ゲート電圧クランプ回路を構成している。 The drain electrode of the rectifying side FET 30 is connected to the negative terminal of the secondary side coil of the transformer 29. The drain electrode of the reflux side FET 31 is connected to the positive terminal of the secondary side coil of the transformer 29 and the DC bias cut capacitor 38. The gate electrode of the reflux side FET 31 is connected to the negative terminal of the secondary side coil of the transformer 29 via a DC bias cut capacitor 35 and a gate voltage clamping FET 36. A DC bias cut capacitor 35 is connected to the drain electrode of the gate voltage clamping FET 36. The gate electrode of the reflux side FET 31 is connected to the source electrode of the gate voltage clamping FET 36. A gate voltage clamping power source 37 is connected to the gate electrode of the gate voltage clamping FET 39. A DC bias cut capacitor 38 is connected between the drain electrode of the gate voltage clamping FET 39 and the positive terminal of the transformer 29. The smoothing coil 32 is connected between the drain electrode of the reflux side FET 31 and the load 34. The smoothing capacitor 33 is connected in parallel with the load 34. The smoothing coil 32 and the smoothing capacitor 33 constitute a smoothing circuit. The gate voltage clamping FET 36 and the gate voltage clamping power source 37 constitute a gate voltage clamping circuit.

これにより、還流側ＦＥＴ３１と同様に整流側ＦＥＴ３０のターンオフを速くすることができる。 As a result, the turn-off of the rectifying side FET 30 can be accelerated as with the reflux side FET 31.

このような構成からなる同期整流回路において、１次側のアクティブクランプ回路の主スイッチ２５と補助スイッチ２７とが交互にオンされると、トランス２９の２次側コイルには、トランス巻数比に比例した矩形波電圧が発生する。発生した矩形波電圧を整流側ＦＥＴ３０と還流側ＦＥＴ３１とで整流する。発生した矩形波電圧を整流後、さらに平滑回路を構成する平滑用コイル３２と平滑用コンデンサ３３で平滑して出力する。 In the synchronous rectification circuit having such a configuration, when the main switch 25 and the auxiliary switch 27 of the primary active clamp circuit are alternately turned on, the secondary coil of the transformer 29 is proportional to the transformer turns ratio. Generated rectangular wave voltage. The generated rectangular wave voltage is rectified by the rectification side FET 30 and the return side FET 31. After the generated rectangular wave voltage is rectified, it is further smoothed and output by the smoothing coil 32 and the smoothing capacitor 33 constituting the smoothing circuit.

還流側ＦＥＴ３１は、トランス２９の負極の端子電圧をゲート電圧に利用する。このトランス２９の負極の端子電圧に直流バイアスカットコンデンサ３５を接続すると、直流バイアスカットコンデンサ３５の一方の端子電圧は正負に振れる電圧波形となる。負側に振れることで、還流側ＦＥＴ３１のターンオフを速くすることができる。 The reflux side FET 31 uses the negative terminal voltage of the transformer 29 as a gate voltage. When a DC bias cut capacitor 35 is connected to the negative terminal voltage of the transformer 29, one terminal voltage of the DC bias cut capacitor 35 has a voltage waveform that swings between positive and negative. By swinging to the negative side, the turn-off of the reflux side FET 31 can be accelerated.

さらに、直流バイアスカットコンデンサ３５と還流側ＦＥＴ３１のゲート電極との間にゲート電圧クランプ回路を挿入することにより、端子電圧の正電圧を低く抑えることができる。これにより、端子電圧が負へ振れる時間を短くし、還流側ＦＥＴ３１のターンオフを速くすることができる。 Furthermore, by inserting a gate voltage clamp circuit between the DC bias cut capacitor 35 and the gate electrode of the reflux side FET 31, the terminal voltage can be kept low. As a result, the time during which the terminal voltage swings negative can be shortened, and the turn-off of the reflux side FET 31 can be accelerated.

上記構成により、整流側ＦＥＴ３０及び還流側ＦＥＴ３１のターンオフを早くすることで、整流側ＦＥＴ３０及び還流側ＦＥＴ３１のサージ電圧および電圧の損失を防止することができる。 With the above configuration, the surge voltage and voltage loss of the rectifying side FET 30 and the reflux side FET 31 can be prevented by speeding up the turn-off of the rectifying side FET 30 and the reflux side FET 31.

特許第３０２２５３５号公報Japanese Patent No. 3022535

しかしながら、図４のような同期整流回路においては、下記のような問題点がある。
ＤＣ/ＤＣコンバータは、９Ｖ/１７Ａ １５０Ｗと高電圧、大電流であるため、トランスの２次側コイル電圧が高く、直接整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲートを駆動すると、ゲート耐圧をオーバーしてしまうという問題がある。 However, the synchronous rectifier circuit as shown in FIG. 4 has the following problems.
Since the DC / DC converter has a high voltage and a large current of 9V / 17A 150W, the secondary coil voltage of the transformer is high, and when the gates of the rectification side field effect transistor and the reflux side field effect transistor are driven directly, There is a problem of over.

また、上記図４の従来例に示される同期整流回路においては、整流側電界効果トランジスタのゲート容量Ｃｉｓｓをゲート抵抗経由で放電させるため整流側電界効果トランジスタのＯＦＦが遅くなるという問題がある。
同様に、還流側電界効果トランジスタのゲート容量Ｃｉｓｓをゲート抵抗経由で放電させるため還流側電界効果トランジスタのＯＦＦが遅くなるという問題がある。 Further, the synchronous rectification circuit shown in the conventional example of FIG. 4 has a problem that the rectification side field effect transistor is turned off late because the gate capacitance Ciss of the rectification side field effect transistor is discharged via the gate resistance.
Similarly, since the gate capacitance Ciss of the return-side field effect transistor is discharged via the gate resistance, there is a problem that the return-side field effect transistor is slowly turned off.

そして、現在、所望されている製品が低背（高さ９mm以下）であるため、トランスに別巻線を追加するには狭小であるという問題がある。   And since the product currently desired is low-profile (height 9 mm or less), there is a problem that it is too small to add another winding to the transformer.

次に、図５のような同期整流回路においては、下記のような問題点がある。
整流側ＦＥＴ及び還流側ＦＥＴとトランス巻線間に接続されるのが直流バイアスカットコンデンサのみで、ゲートに直列に接続するゲート抵抗がないため、整流側ＦＥＴ及び還流側ＦＥＴの寄生共振（発振）が発生する可能性がある。
整流側ＦＥＴ及び還流側ＦＥＴの発振が発生した場合、整流側ＦＥＴ及び還流側ＦＥＴにゲート抵抗を挿入して対策するが、ゲート抵抗を介して整流側ＦＥＴ及び還流側ＦＥＴのゲート電圧を放電させるため、ターンオフが遅くなってしまうという問題がある。 Next, the synchronous rectifier circuit as shown in FIG. 5 has the following problems.
Since only the DC bias cut capacitor is connected between the rectifying side FET and the return side FET and the transformer winding, and there is no gate resistance connected in series with the gate, parasitic resonance (oscillation) of the rectifying side FET and the free side FET May occur.
When oscillation of the rectifying side FET and the reflux side FET occurs, a countermeasure is taken by inserting a gate resistance into the rectifying side FET and the reflux side FET, but the gate voltage of the rectifying side FET and the reflux side FET is discharged through the gate resistance. Therefore, there is a problem that the turn-off is delayed.

また、ゲートクランプ用電源用に別途電源を設けなければならない。 Also, a separate power source must be provided for the gate clamp power source.

本発明は、上記のような従来装置の欠点をなくし、電圧の高い２次巻線電圧を利用して、整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲート耐圧以下でゲートを駆動すること、かつ整流側電界効果トランジスタ及び還流側電界効果トランジスタのターンオフを早くすることにより、整流側電界効果トランジスタ及び還流側電界効果トランジスタが同時にオンすることを防止すること、かつ発振防止のゲート抵抗がある場合においても、ターンオフを早くすることができる同期整流駆動回路を実現することを目的としたものである。   The present invention eliminates the disadvantages of the conventional device as described above, and drives the gate below the gate breakdown voltage of the rectifying field effect transistor and the reflux side field effect transistor using a high secondary winding voltage. In addition, when the turn-off of the rectification side field effect transistor and the return side field effect transistor is accelerated, the rectification side field effect transistor and the return side field effect transistor are prevented from being turned on at the same time, and there is a gate resistance for preventing oscillation. Is intended to realize a synchronous rectification drive circuit capable of speeding up turn-off.

上記のような目的を達成するために、本発明の請求項１では、トランスの２次側コイルに接続されている整流側電界効果トランジスタと還流側電界効果トランジスタとを有し、前記整流側電界効果トランジスタは、ゲート電極が前記トランスの２次側コイルの正極端子に接続され、ドレイン電極が前記トランスの２次側コイルの負極端子に接続され、前記還流側電界効果トランジスタは、ドレイン電極が前記トランスの２次側コイルの正極端子に接続され、ゲート電極が前記トランスの２次側コイルの負極端子に接続されている同期整流回路において、前記還流側電界効果トランジスタのゲート電極と前記トランスの２次側コイルの負極端子との間に接続されている第一の駆動回路、または、前記整流側電界効果トランジスタのゲート電極と前記トランスの２次側コイルの正極端子との間に接続されている第二の駆動回路、を有し、前記第一の駆動回路は、駆動対象である前記還流側電界効果トランジスタがオンしているときの前記還流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を一定値に制御し、前記第二の駆動回路は、駆動対象である前記整流側電界効果トランジスタがオンしているときの前記整流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を一定値に制御し、前記第一の駆動回路または第二の駆動回路は、前記トランスの２次側コイルの負極端子からの電流のみを用いて、前記還流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を発生させる定電圧源、または前記トランスの２次側コイルの正極端子からの電流のみを用いて、前記整流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を発生させる定電圧源として機能することを特徴とする。
In order to achieve the above object, according to claim 1 of the present invention, a rectifying side field effect transistor and a reflux side field effect transistor connected to a secondary coil of a transformer are provided, and the rectifying side electric field is provided. The effect transistor has a gate electrode connected to a positive terminal of the secondary coil of the transformer, a drain electrode connected to a negative terminal of the secondary coil of the transformer, and the drain side field effect transistor has a drain electrode of the In a synchronous rectification circuit in which a gate electrode is connected to a positive electrode terminal of a secondary coil of a transformer and a gate electrode is connected to a negative electrode terminal of the secondary coil of the transformer, first drive dynamic circuit connected between the negative terminal of the next coil, or a gate electrode of the rectifier-side field effect transistor Serial has a second drive moving the circuit, which is connected between the positive terminal of the transformer secondary coil, said first drive circuit is driven the return side field effect transistor is turned on The voltage between the gate electrode and the source electrode of the reflux-side field effect transistor is controlled to a constant value, and the rectifying-side field effect transistor that is a driving target is turned on in the second drive circuit When the voltage between the gate electrode and the source electrode of the rectifying field effect transistor is controlled to a constant value, the first driving circuit or the second driving circuit is connected to the negative terminal of the secondary coil of the transformer. Only the current from the positive voltage terminal of the secondary coil of the transformer or the constant voltage source that generates the voltage between the gate electrode and the source electrode of the reflux field effect transistor is used. Te, the gate electrode of the rectifier-side field effect transistor -, characterized in that functions as a constant voltage source for generating the voltage between the source electrode.

請求項２では、請求項１の同期整流駆動回路において、前記第一の駆動回路または第二の駆動回路は、駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を設定するツェナーダイオードと、前記ツェナーダイオードのツェナー電圧に基づいて駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を前記一定値に制御するゲート電圧クランプ回路と、を有することを特徴とする。
Zener setting the voltage between the source electrode - in claim 2, in synchronous rectifier driving circuit according to claim 1, wherein the first driving circuit or the second drive dynamic circuit, a gate electrode of the field effect transistor to be driven And a gate voltage clamp circuit that controls a voltage between a gate electrode and a source electrode of a field-effect transistor to be driven to the constant value based on a Zener voltage of the Zener diode.

請求項３では、請求項２の同期整流駆動回路において、前記ゲート電圧クランプ回路は、駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を前記一定値に制御するレギュレータと、駆動対象の電界効果トランジスタのゲートを駆動するためのゲート抵抗と、を有することを特徴とする。
3. The synchronous rectification drive circuit according to claim 2, wherein the gate voltage clamp circuit includes a regulator for controlling a voltage between a gate electrode and a source electrode of a field effect transistor to be driven to the constant value, and a drive target. And a gate resistance for driving the gate of the field effect transistor.

請求項４では、請求項１〜３のいずれかの同期整流駆動回路において、前記還流側電界効果トランジスタがオフしたときに前記還流側電界効果トランジスタのゲート電荷を逃がす第一のダイオード、または、前記整流側電界効果トランジスタがオフしたときに前記整流側電界効果トランジスタのゲート電荷を逃がす第二のダイオードを備えることを特徴とする。
The synchronous rectification drive circuit according to any one of claims 1 to 3, wherein the first diode that releases the gate charge of the return side field effect transistor when the return side field effect transistor is turned off. A rectifying side field effect transistor is provided with a second diode for releasing the gate charge of the rectifying side field effect transistor when the rectifying side field effect transistor is turned off.

請求項５では、請求項４の同期整流駆動回路において、前記第一のダイオードは前記第一の駆動回路と並行に接続されることを特徴とする。
According to a fifth aspect of the present invention, in the synchronous rectification driving circuit according to the fourth aspect, the first diode is connected in parallel with the first driving circuit .

請求項６では、請求項４の同期整流駆動回路において、前記第二のダイオードは前記第二の駆動回路と並行に接続されることを特徴とする。
According to a sixth aspect of the present invention, in the synchronous rectification driving circuit according to the fourth aspect , the second diode is connected in parallel with the second driving circuit.

請求項７では、請求項３の同期整流駆動回路において、前記ツェナーダイオードは前記レギュレータを構成する電界効果トランジスタのゲート電極と駆動対象の電界効果トランジスタのソース電極との間に接続され、前記レギュレータを構成する電界効果トランジスタのソース電極は、前記ゲート抵抗を介して駆動対象の電界効果トランジスタのゲート電極に接続されることを特徴とする。

According to claim 7, in synchronous rectifier driving circuit according to claim 3, wherein the zener diode is connected between the source electrode of the field effect transistor of the gate electrode and the driven field effect transistors constituting said regulator, said regulator The source electrode of the field effect transistor to be configured is connected to the gate electrode of the field effect transistor to be driven through the gate resistance .

本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。   The effects obtained by the typical inventions among those disclosed in the present application will be described as follows.

すなわち、本発明に従うと、同期整流駆動回路において、トランスの２次側コイル電圧が高い場合においても、所望するゲート電圧になるように制御することで、安全に整流側電界効果トランジスタ及び還流側電界効果トランジスタを動作させることができるため、整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲート耐圧を超えることなく、２次側コイル電圧を駆動のトリガ電圧とすることができる。このため、トリガ用別巻線を巻くスペースのない小型、低背トランスの場合においても、巻線電圧を利用して同期整流回路を駆動することができるようになる。 That is, according to the present invention, in the synchronous rectification drive circuit, even when the secondary coil voltage of the transformer is high, the rectification side field effect transistor and the return side electric field can be safely controlled by controlling the transformer so that the desired gate voltage is obtained. Since the effect transistor can be operated, the secondary coil voltage can be used as the driving trigger voltage without exceeding the gate breakdown voltage of the rectifying field effect transistor and the reflux field effect transistor. For this reason, the synchronous rectifier circuit can be driven using the winding voltage even in the case of a small, low-profile transformer that does not have a space for winding another winding for trigger.

また、整流側電界効果トランジスタのターンオフ時にゲート抵抗を介さずに、ダイオードを介すことによりゲート電圧を下げるため、整流側電界効果トランジスタのＯＦＦを速くすることができる。
そして、還流側電界効果トランジスタのターンオフ時にゲート抵抗を介さずに、ダイオードを介すことによりゲート電圧を下げるため、還流側電界効果トランジスタのＯＦＦを速くすることができる。 Further, when the rectifying side field effect transistor is turned off, the gate voltage is lowered not via the gate resistance but via the diode, so that the rectifying side field effect transistor can be turned off faster.
Further, since the gate voltage is lowered by using the diode instead of the gate resistance when the return-side field effect transistor is turned off, the return-side field effect transistor can be turned off faster.

次に、ゲート電圧を一定にするように、サージ電圧時及び矩形波の電圧時の際に降圧させる電圧を可変することにより、常に問題なくゲートを駆動することができる。   Next, the gate can be driven without any problem by varying the voltage to be stepped down at the time of surge voltage and rectangular wave voltage so that the gate voltage is constant.

そして、入力電圧範囲が広い場合においても２次側コイル電圧を駆動のトリガ電圧とすることができる。 Even when the input voltage range is wide, the secondary coil voltage can be used as a driving trigger voltage.

以下、図面を用いて、本発明の同期整流駆動回路を説明する。   Hereinafter, the synchronous rectification drive circuit of the present invention will be described with reference to the drawings.

図１は、本発明の同期整流駆動回路の一実施例を示す構成図である。図において、前記図４と同様のものは同一符号を付して示す。   FIG. 1 is a block diagram showing an embodiment of a synchronous rectification drive circuit according to the present invention. In the figure, components similar to those in FIG.

図１に示すように、トランス４を介して１次側コンデンサ２にて平滑された電圧をスイッチング素子３及びアクティブクランプＭＯＳＦＥＴ２３で駆動し、整流側電界効果トランジスタ（以下、同期整流（フォワード）ＭＯＳＦＥＴ５という）と還流側電界効果トランジスタ（以下、同期整流（フライホイール）ＭＯＳＦＥＴ７という）を用いて同期整流をして、２次側インダクタ８と２次側コンデンサ９にて整流平滑して出力電圧１０を供給する構成になっている。 As shown in FIG. 1, a voltage smoothed by a primary capacitor 2 is driven by a switching element 3 and an active clamp MOSFET 23 via a transformer 4, and a rectification side field effect transistor (hereinafter referred to as a synchronous rectification (forward) MOSFET 5). ) And a reflux-side field effect transistor (hereinafter referred to as synchronous rectification (flywheel) MOSFET 7), and rectified and smoothed by a secondary inductor 8 and a secondary capacitor 9 to supply an output voltage 10 It is configured to do.

また、図１において、同期整流駆動回路は、１次側制御部と、２次側整流平滑部と、第一のゲート電圧駆動回路６ａと第二のゲート電圧駆動回路６ｂを有している。
１次側制御部において、トランス４は、少なくとも１次側メイン巻線２１と２次側出力巻線２２を有し、２次側で整流平滑された出力電圧１０をセンシングする２次側制御部とスイッチング素子３のオン・オフを制御する構成になっている。 In FIG. 1, the synchronous rectification drive circuit includes a primary side control unit, a secondary side rectification smoothing unit, a first gate voltage drive circuit 6a, and a second gate voltage drive circuit 6b.
In the primary side control unit, the transformer 4 has at least a primary side main winding 21 and a secondary side output winding 22 and senses the output voltage 10 rectified and smoothed on the secondary side. The switching element 3 is turned on / off.

２次側整流平滑部は、同期整流（フォワード）ＭＯＳＦＥＴ５と同期整流（フライホイール）ＭＯＳＦＥＴ７で同期整流をし、そのゲートトリガ信号はトランス４の２次側出力巻線２２を利用する。同期整流ＭＯＳＦＥＴ（フライホイール）７のゲートと２次側出力巻線２２の負極端子Ｄ間には、ゲート駆動電圧を調整する第一のゲート電圧駆動回路６ａを有し、同期整流（フォワード）ＭＯＳＦＥＴ５のゲートと２次側出力巻線２２の正極端子Ｃ間には、ゲート駆動電圧を調整する第二のゲート電圧駆動回路６ｂを有する構成になっている。 The secondary side rectifying / smoothing unit performs synchronous rectification by the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7, and the gate trigger signal uses the secondary side output winding 22 of the transformer 4. Between the gate of the synchronous rectification MOSFET (flywheel) 7 and the negative terminal D of the secondary output winding 22, there is a first gate voltage drive circuit 6a for adjusting the gate drive voltage, and the synchronous rectification (forward) MOSFET 5 The second gate voltage drive circuit 6b for adjusting the gate drive voltage is provided between the first gate and the positive terminal C of the secondary output winding 22.

また、図２に示すように、第一のゲート電圧駆動回路６ａは、第一のゲート電圧クランプ回路６ｃと、電圧設定用ツェナーダイオード１６と、同期整流（フライホイール）ＭＯＳＦＥＴ７のオフ時に、ゲート電荷を無くすためのダイオード１２を有する構成になっている。
同様に、図２に示すように、第一のゲート電圧駆動回路６ｂは、第二のゲート電圧クランプ回路６ｄと、電圧設定用ツェナーダイオード１５と、同期整流（フォワード）ＭＯＳＦＥＴ５のオフ時に、ゲート電荷を無くすためのダイオード１１を有する構成になっている。 As shown in FIG. 2, the first gate voltage drive circuit 6 a includes a gate charge when the first gate voltage clamp circuit 6 c, the voltage setting Zener diode 16, and the synchronous rectification (flywheel) MOSFET 7 are turned off. It has the structure which has the diode 12 for eliminating.
Similarly, as shown in FIG. 2, the first gate voltage drive circuit 6 b includes a gate charge when the second gate voltage clamp circuit 6 d, the voltage setting Zener diode 15, and the synchronous rectification (forward) MOSFET 5 are turned off. It has the structure which has the diode 11 for eliminating.

そして、図２に示すように、第一のゲート電圧クランプ回路６ｃは、ゲート抵抗１８と、電圧をクランプするレギュレータ１４とを有する構成になっている。
同様に、図２に示すように、第二のゲート電圧クランプ回路６ｄは、ゲート抵抗１７と、電圧をクランプするレギュレータ１３とを有する構成になっている。 As shown in FIG. 2, the first gate voltage clamp circuit 6c includes a gate resistor 18 and a regulator 14 that clamps the voltage.
Similarly, as shown in FIG. 2, the second gate voltage clamp circuit 6d has a configuration including a gate resistor 17 and a regulator 13 for clamping the voltage.

次に、本発明の第１の実施形態である同期整流駆動回路の動作を図２および図３に基づいて説明する。 Next, the operation of the synchronous rectification drive circuit according to the first embodiment of the present invention will be described with reference to FIGS.

図３は、スイッチング素子３によって動作するフォワード動作１９及びフライホイール動作２０の動作波形の例である。 FIG. 3 is an example of operation waveforms of the forward operation 19 and the flywheel operation 20 operated by the switching element 3.

フォワード動作１９は、以下のような動作をする。
１次側制御部は、スイッチング素子３のオンの期間に、２次側はフォワード動作１９となる。この時、トランス４の２次巻線の正極端子Ｃにはトランス４の巻線比に比例した電圧が発生する。図２の場合、電源電圧が４８Ｖdc、トランス４の巻線比が８：４なので、４８Ｖ/８Ｔｓ×４Ｔｓ＝２４Ｖの矩形波が発生する。
図３の動作波形により、同期整流（フォワード）ＭＯＳＦＥＴ５と同期整流（フライホイール）ＭＯＳＦＥＴ７の電圧は低減されているが、サージ電圧があるのでピーク電圧は更に高い電圧になっていることがわかる。同期整流に使用している同期整流（フォワード）ＭＯＳＦＥＴ５と同期整流（フライホイール）ＭＯＳＦＥＴ７は、低オン抵抗(Ｒｏｎ)である必要があるため、６０Ｖ(Ｖｄｓ)/５０Ａ(Ｉｄ)/１６ｍΩ(Ｒｏｎ)を採用している。 The forward operation 19 operates as follows.
The primary side control unit performs the forward operation 19 on the secondary side while the switching element 3 is on. At this time, a voltage proportional to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary winding of the transformer 4. In the case of FIG. 2, since the power supply voltage is 48Vdc and the winding ratio of the transformer 4 is 8: 4, a rectangular wave of 48V / 8Ts × 4Ts = 24V is generated.
According to the operation waveform of FIG. 3, the voltages of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 are reduced, but it can be seen that the peak voltage is higher because of the surge voltage. Since the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 used for the synchronous rectification need to have a low on-resistance (Ron), 60 V (Vds) / 50 A (Id) / 16 mΩ (Ron) Is adopted.

この同期整流（フォワード）ＭＯＳＦＥＴ５及び同期整流（フライホイール）ＭＯＳＦＥＴ７のゲート耐圧は２０Ｖｍａｘであることにより、２次巻線電圧で直接同期整流（フォワード）ＭＯＳＦＥＴ５及び同期整流（フライホイール）ＭＯＳＦＥＴ７を駆動することが出来ない。 Since the gate breakdown voltage of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 is 20 Vmax, the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 are directly driven by the secondary winding voltage. I can't.

トランス４の２次巻線正極端子Ｃに電圧が発生することにより、ツェナーダイオード１５に電流が流れ、ツェナー電圧の７．５Ｖ（図２の場合、７．５Ｖ）にクランプされる。
この電圧で、レギュレータ１３のゲート電圧を、７．５Ｖ一定にするために、レギュレータ１３のドレインに入ってきた２次巻線正極端子Ｃの電圧(約２４Ｖ)をレギュレータ１３によりカットすることで、レギュレータ１３のソースには５．５Ｖ程度の電圧が出力される。(ゲート電圧７．５Ｖ−Ｖｇｓ２Ｖ＝５．５Ｖ)
この電圧は、同期整流（フォワード）ＭＯＳＦＥＴ５のゲート耐圧より十分低いため、安全に同期整流（フォワード）ＭＯＳＦＥＴ５を駆動することができる。安全に同期整流（フォワード）ＭＯＳＦＥＴ５を駆動することにより、同期整流（フォワード）ＭＯＳＦＥＴ５はＯＮ状態になる。
同期整流（フォワード）ＭＯＳＦＥＴ５がＯＮすることにより、図２のフォワード動作１９の電流が２次側回路に流れ、出力電圧１０を供給する。
この時、トランス４の２次巻線負極端子Ｄの電圧は、同期整流（フォワード）ＭＯＳＦＥＴ５がＯＮしていることにより、２次側回路のＧＮＤと導通し、０Ｖになっている。 When a voltage is generated at the positive terminal C of the secondary winding of the transformer 4, a current flows through the Zener diode 15 and is clamped at a Zener voltage of 7.5V (7.5V in the case of FIG. 2).
With this voltage, in order to keep the gate voltage of the regulator 13 constant at 7.5V, the voltage of the positive terminal C of the secondary winding (about 24V) that has entered the drain of the regulator 13 is cut by the regulator 13, A voltage of about 5.5 V is output to the source of the regulator 13. (Gate voltage 7.5V-Vgs2V = 5.5V)
Since this voltage is sufficiently lower than the gate breakdown voltage of the synchronous rectification (forward) MOSFET 5, the synchronous rectification (forward) MOSFET 5 can be safely driven. By driving the synchronous rectification (forward) MOSFET 5 safely, the synchronous rectification (forward) MOSFET 5 is turned on.
When the synchronous rectification (forward) MOSFET 5 is turned ON, the current of the forward operation 19 in FIG. 2 flows to the secondary side circuit and supplies the output voltage 10.
At this time, the voltage of the secondary winding negative electrode terminal D of the transformer 4 becomes 0 V because the synchronous rectification (forward) MOSFET 5 is turned on and is connected to the GND of the secondary side circuit.

次に、トランス４の２次巻線負極端子Ｄの電圧は、０Ｖであることにより、ツェナーダイオード１６、レギュレータ１４のドレイン、ソースも０Ｖとなる。
つまり、同期整流（フライホイール）ＭＯＳＦＥＴ７は、ＯＦＦ状態になる。
スイッチング素子３がＯＦＦに反転することにより、トランス４の２次巻線正極端子Ｃの電圧は降下してくる。トランス４の２次巻線正極端子Ｃの電圧が同期整流（フォワード）ＭＯＳＦＥＴ５のゲート電圧より低くなることにより、ダイオード１１が導通し、ゲート電圧をＯＦＦ電圧まで急速に引き下げる。
そして、同期整流（フォワード）ＭＯＳＦＥＴ５のゲートがＯＦＦ電圧まで下がることにより、同期整流（フォワード）ＭＯＳＦＥＴ５はＯＦＦする。 Next, since the voltage of the secondary winding negative terminal D of the transformer 4 is 0V, the Zener diode 16 and the drain and source of the regulator 14 are also 0V.
That is, the synchronous rectification (flywheel) MOSFET 7 is turned off.
When the switching element 3 is inverted to OFF, the voltage of the secondary winding positive terminal C of the transformer 4 drops. When the voltage at the positive terminal C of the secondary winding of the transformer 4 becomes lower than the gate voltage of the synchronous rectification (forward) MOSFET 5, the diode 11 becomes conductive, and the gate voltage is rapidly lowered to the OFF voltage.
When the gate of the synchronous rectification (forward) MOSFET 5 is lowered to the OFF voltage, the synchronous rectification (forward) MOSFET 5 is turned OFF.

次に、フライホイール動作２０は、以下のような動作をする。
１次側制御部のスイッチング素子３がＯＦＦに反転することにより、今度はトランス４の２次巻線負極端子Ｄの電圧が、上昇する。
トランス４の２次巻線負極端子Ｄの電圧が発生することにより、ツェナーダイオード１６に電流が流れ、ツェナー電圧（図２の場合、７．５Ｖ）にクランプされる。
この電圧で、レギュレータ１４のゲート電圧を７．５Ｖ一定にするために、レギュレータ１４のドレインに入ってきた２次巻線負極端子Ｄの電圧をレギュレータ１４でカットすることにより、ソースには５．５Ｖ程度の電圧が出力される。(ゲート電圧７．５Ｖ−Ｖｇｓ２Ｖ＝５．５Ｖ)
レギュレータ１４で出力される電圧は、同期整流（フライホイール）ＭＯＳＦＥＴ７のゲート耐圧より十分低いため、安全に同期整流（フライホイール）ＭＯＳＦＥＴ７を駆動することができる。安全に同期整流（フライホイール）ＭＯＳＦＥＴ７を駆動することにより、同期整流（フライホイール）ＭＯＳＦＥＴ７はＯＮ状態になる。
同期整流（フライホイール）ＭＯＳＦＥＴ７がＯＮすることにより、フライホイール動作２０に移行し、フライホイール動作２０の電流が２次側回路に流れ、出力電圧１０を供給する。 Next, the flywheel operation 20 operates as follows.
When the switching element 3 of the primary side control unit is inverted to OFF, the voltage of the secondary winding negative terminal D of the transformer 4 is increased.
When the voltage of the secondary winding negative terminal D of the transformer 4 is generated, a current flows through the Zener diode 16 and is clamped to the Zener voltage (7.5 V in the case of FIG. 2).
In order to make the gate voltage of the regulator 14 constant at 7.5 V with this voltage, the voltage of the secondary winding negative terminal D that has entered the drain of the regulator 14 is cut by the regulator 14, so that 5. A voltage of about 5V is output. (Gate voltage 7.5V-Vgs2V = 5.5V)
Since the voltage output from the regulator 14 is sufficiently lower than the gate breakdown voltage of the synchronous rectification (flywheel) MOSFET 7, the synchronous rectification (flywheel) MOSFET 7 can be driven safely. By driving the synchronous rectification (flywheel) MOSFET 7 safely, the synchronous rectification (flywheel) MOSFET 7 is turned on.
When the synchronous rectification (flywheel) MOSFET 7 is turned on, the operation shifts to the flywheel operation 20, the current of the flywheel operation 20 flows to the secondary circuit, and the output voltage 10 is supplied.

再び、１次側制御部のスイッチング素子３がＯＮに反転することにより、トランス４の２次巻線負極端子Ｄの電圧は降下し、正極端子Ｃの電圧が上昇するため、動作がフライホイール動作２０からフォワード動作１９へ移行する。
上記フォワード動作１９と上記フライホイール動作２０を繰り返す。
したがって、このフォワード動作１９とフライホイール動作２０を繰り返すことで、出力電圧１０を供給する。 Again, when the switching element 3 of the primary side control unit is inverted to ON, the voltage of the secondary winding negative terminal D of the transformer 4 decreases and the voltage of the positive terminal C increases, so that the operation is a flywheel operation. Transition from 20 to forward operation 19.
The forward operation 19 and the flywheel operation 20 are repeated.
Therefore, the output voltage 10 is supplied by repeating the forward operation 19 and the flywheel operation 20.

すなわち、トランス４の２次側コイル電圧が高い場合において、所望するゲート電圧にレベルシフトすることにより、安全に同期整流（フォワード）ＭＯＳＦＥＴ５及び同期整流（フライホイール）ＭＯＳＦＥＴ７を動作させることができる。安全に同期整流（フォワード）ＭＯＳＦＥＴ５及び同期整流（フライホイール）ＭＯＳＦＥＴ７を動作することにより、同期整流（フォワード）ＭＯＳＦＥＴ５及び同期整流（フライホイール）ＭＯＳＦＥＴ７のゲート耐圧を超えることなく、２次側コイル電圧を駆動のトリガ電圧とすることができる。 That is, when the secondary side coil voltage of the transformer 4 is high, the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 can be operated safely by level shifting to a desired gate voltage. By operating the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 safely, the secondary coil voltage can be reduced without exceeding the gate breakdown voltage of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7. It can be a driving trigger voltage.

また、同期整流（フォワード）ＭＯＳＦＥＴ５のターンオフ時には、ゲート抵抗１７を介さずに、ダイオード１１を介すことによりゲート電圧を下げるため、同期整流（フォワード）ＭＯＳＦＥＴ５のＯＦＦを速くすることができる。
同様に、同期整流（フライホイール）ＭＯＳＦＥＴ７のターンオフ時には、ゲート抵抗１８を介さずに、ダイオード１２を介すことによりゲート電圧を下げるため、同期整流（フライホイール）ＭＯＳＦＥＴ７のＯＦＦを速くすることができる。 Further, when the synchronous rectification (forward) MOSFET 5 is turned off, the gate voltage is lowered not via the gate resistor 17 but via the diode 11, so that the synchronous rectification (forward) MOSFET 5 can be turned off faster.
Similarly, when the synchronous rectification (flywheel) MOSFET 7 is turned off, the gate voltage is lowered not via the gate resistor 18 but via the diode 12, so that the synchronous rectification (flywheel) MOSFET 7 can be turned off faster. .

次に、ゲート電圧を一定にするように、サージ電圧時及び矩形波の電圧時の際に降圧させる電圧を可変することにより、常に問題なくゲートを駆動することができる。このため、トリガ用別巻線を巻くスペースのない小型、低背トランスの場合においても、巻線電圧を利用して同期整流回路を駆動することができるようになる。
また、入力電圧範囲が広い場合においても２次側コイル電圧を駆動のトリガ電圧とすることができる。 Next, the gate can be driven without any problem by varying the voltage to be stepped down at the time of surge voltage and rectangular wave voltage so that the gate voltage is constant. For this reason, the synchronous rectifier circuit can be driven using the winding voltage even in the case of a small, low-profile transformer that does not have a space for winding another winding for trigger.
Even when the input voltage range is wide, the secondary coil voltage can be used as a driving trigger voltage.

図１は本発明の同期整流駆動回路の一実施例を示す構成図である。FIG. 1 is a block diagram showing an embodiment of a synchronous rectification drive circuit according to the present invention. 図２は本発明の同期整流駆動回路の一実施例を示す構成図である。FIG. 2 is a block diagram showing an embodiment of the synchronous rectification drive circuit of the present invention. 図３は本発明の同期整流駆動回路の図１のタイムチャートである。FIG. 3 is a time chart of FIG. 1 of the synchronous rectification drive circuit of the present invention. 図４は従来の同期整流回路の一例を示す構成図である。FIG. 4 is a block diagram showing an example of a conventional synchronous rectifier circuit. 図５は従来の同期整流回路の一例を示す構成図である。FIG. 5 is a block diagram showing an example of a conventional synchronous rectifier circuit.

符号の説明Explanation of symbols

１ 直流電圧
２ １次側コンデンサ
３ スイッチング素子
４ トランス
５ 同期整流（フォワード）ＭＯＳＦＥＴ
６ａ 第一のゲート電圧駆動回路
６ｂ 第二のゲート電圧駆動回路
６ｃ 第一のゲート電圧クランプ回路
６ｄ 第二のゲート電圧クランプ回路
７ 同期整流（フライホイール）ＭＯＳＦＥＴ
８ ２次側インダクタ
９ ２次側コンデンサ
１０ 出力電圧
１１、１２ ダイオード
１３、１４ レギュレータ
１５、１６ ツェナーダイオード
１７、１８ ゲート抵抗
１９ フォワード動作
２０ フライホイール動作
２１ １次側メイン巻線
２２ ２次側メイン巻線
２３ アクティブクランプＭＯＳＦＥＴ
２４ ゲート信号発生回路
２５ 主スイッチ
２６ ゲート信号発生回路
２７ 補助スイッチ
２８ コンデンサ
２９ トランス
３０ 整流側ＦＥＴ
３１ 還流側ＦＥＴ
３２ 平滑用コイル
３３ 平滑用コンデンサ
３４ 負荷
３５ 直流バイアスカットコンデンサ
３６ ゲート電圧クランプ用ＦＥＴ
３７ ゲート電圧クランプ用電源
３８ 直流バイアスカットコンデンサ
３９ ゲート電圧クランプ用ＦＥＴ DESCRIPTION OF SYMBOLS 1 DC voltage 2 Primary side capacitor 3 Switching element 4 Transformer 5 Synchronous rectification (forward) MOSFET
6a 1st gate voltage drive circuit 6b 2nd gate voltage drive circuit 6c 1st gate voltage clamp circuit 6d 2nd gate voltage clamp circuit 7 Synchronous rectification (flywheel) MOSFET
8 Secondary-side inductor 9 Secondary-side capacitor 10 Output voltage 11, 12 Diode 13, 14 Regulator 15, 16 Zener diode 17, 18 Gate resistance 19 Forward operation 20 Flywheel operation 21 Primary-side main winding 22 Secondary-side main Winding 23 Active clamp MOSFET
24 Gate signal generation circuit 25 Main switch 26 Gate signal generation circuit 27 Auxiliary switch 28 Capacitor 29 Transformer 30 Rectification side FET
31 Return-side FET
32 Smoothing coil 33 Smoothing capacitor 34 Load 35 DC bias cut capacitor 36 Gate voltage clamping FET
37 Gate Voltage Clamp Power Supply 38 DC Bias Cut Capacitor 39 Gate Voltage Clamp FET

Claims (7)

トランスの２次側コイルに接続されている整流側電界効果トランジスタと還流側電界効果トランジスタとを有し、前記整流側電界効果トランジスタは、ゲート電極が前記トランスの２次側コイルの正極端子に接続され、ドレイン電極が前記トランスの２次側コイルの負極端子に接続され、前記還流側電界効果トランジスタは、ドレイン電極が前記トランスの２次側コイルの正極端子に接続され、ゲート電極が前記トランスの２次側コイルの負極端子に接続されている同期整流回路において、
前記還流側電界効果トランジスタのゲート電極と前記トランスの２次側コイルの負極端子との間に接続されている第一の駆動回路、または、前記整流側電界効果トランジスタのゲート電極と前記トランスの２次側コイルの正極端子との間に接続されている第二の駆動回路、
を有し、
前記第一の駆動回路は、駆動対象である前記還流側電界効果トランジスタがオンしているときの前記還流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を一定値に制御し、
前記第二の駆動回路は、駆動対象である前記整流側電界効果トランジスタがオンしているときの前記整流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を一定値に制御し、
前記第一の駆動回路または第二の駆動回路は、
前記トランスの２次側コイルの負極端子からの電流のみを用いて、前記還流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を発生させる定電圧源、または前記トランスの２次側コイルの正極端子からの電流のみを用いて、前記整流側電界効果トランジスタのゲート電極−ソース電極の間の電圧を発生させる定電圧源として機能することを特徴とする同期整流駆動回路。 A rectifying side field effect transistor and a reflux side field effect transistor connected to a secondary side coil of the transformer, wherein the rectifying side field effect transistor has a gate electrode connected to a positive terminal of the secondary side coil of the transformer The drain electrode is connected to the negative terminal of the secondary coil of the transformer, the reflux field effect transistor has a drain electrode connected to the positive terminal of the secondary coil of the transformer, and a gate electrode of the transformer. In the synchronous rectifier circuit connected to the negative terminal of the secondary coil,
First drive dynamic circuit connected between the gate electrode and the negative terminal of the transformer secondary coil of the return-side field effect transistor, or a gate electrode of the rectifier-side field effect transistor of the transformer second drive dynamic circuit connected between the positive terminal of the secondary coil,
Have
The first drive circuit controls the voltage between the gate electrode and the source electrode of the return-side field effect transistor to a constant value when the return-side field effect transistor to be driven is turned on,
The second drive circuit controls the voltage between the gate electrode and the source electrode of the rectifying field effect transistor to a constant value when the rectifying side field effect transistor to be driven is on,
The first drive circuit or the second drive circuit is:
A constant voltage source for generating a voltage between the gate electrode and the source electrode of the reflux field effect transistor using only the current from the negative terminal of the secondary coil of the transformer, or the secondary coil of the transformer A synchronous rectification drive circuit, which functions as a constant voltage source for generating a voltage between a gate electrode and a source electrode of the rectification side field effect transistor using only a current from a positive terminal . 前記第一の駆動回路または第二の駆動回路は、
駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を設定するツェナーダイオードと、
前記ツェナーダイオードのツェナー電圧に基づいて駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を前記一定値に制御するゲート電圧クランプ回路と、
を有することを特徴とする請求項１記載の同期整流駆動回路。 Said first driving circuit or the second drive dynamic circuit,
A Zener diode that sets a voltage between the gate electrode and the source electrode of the field-effect transistor to be driven;
A gate voltage clamp circuit for controlling the voltage between the gate electrode and the source electrode of the field effect transistor to be driven to the constant value based on the Zener voltage of the Zener diode;
The synchronous rectification drive circuit according to claim 1, further comprising: 前記ゲート電圧クランプ回路は、
駆動対象の電界効果トランジスタのゲート電極−ソース電極の間の電圧を前記一定値に制御するレギュレータと、
駆動対象の電界効果トランジスタのゲートを駆動するためのゲート抵抗と、
を有することを特徴とする請求項２記載の同期整流駆動回路。 The gate voltage clamp circuit is
A regulator for controlling the voltage between the gate electrode and the source electrode of the field effect transistor to be driven to the constant value ;
A gate resistance for driving the gate of the field-effect transistor to be driven;
The synchronous rectification drive circuit according to claim 2, further comprising: 前記還流側電界効果トランジスタがオフしたときに前記還流側電界効果トランジスタのゲート電荷を逃がす第一のダイオード、または、前記整流側電界効果トランジスタがオフしたときに前記整流側電界効果トランジスタのゲート電荷を逃がす第二のダイオードを備えることを特徴とする請求項１〜３のいずれか１項に記載の同期整流駆動回路。 The first diode that releases the gate charge of the reflux field effect transistor when the reflux field effect transistor is turned off, or the gate charge of the rectification field effect transistor when the rectification field effect transistor is turned off. The synchronous rectification drive circuit according to claim 1, further comprising a second diode that escapes . 前記第一のダイオードは前記第一の駆動回路と並行に接続されることを特徴とする請求項４に記載の同期整流駆動回路。 5. The synchronous rectification drive circuit according to claim 4, wherein the first diode is connected in parallel with the first drive circuit. 前記第二のダイオードは前記第二の駆動回路と並行に接続されることを特徴とする請求項４に記載の同期整流駆動回路。 5. The synchronous rectification drive circuit according to claim 4, wherein the second diode is connected in parallel with the second drive circuit. 前記ツェナーダイオードは前記レギュレータを構成する電界効果トランジスタのゲート電極と駆動対象の電界効果トランジスタのソース電極との間に接続され、
前記レギュレータを構成する電界効果トランジスタのソース電極は、前記ゲート抵抗を介して駆動対象の電界効果トランジスタのゲート電極に接続されることを特徴とする請求項３に記載の同期整流駆動回路。 The Zener diode is connected between a gate electrode of a field effect transistor constituting the regulator and a source electrode of a field effect transistor to be driven ,
4. The synchronous rectification drive circuit according to claim 3 , wherein the source electrode of the field effect transistor constituting the regulator is connected to the gate electrode of the field effect transistor to be driven through the gate resistance .
JP2007249685A 2007-09-26 2007-09-26 Synchronous rectification drive circuit Expired - Fee Related JP5201388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249685A JP5201388B2 (en) 2007-09-26 2007-09-26 Synchronous rectification drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249685A JP5201388B2 (en) 2007-09-26 2007-09-26 Synchronous rectification drive circuit

Publications (2)

Publication Number Publication Date
JP2009081952A JP2009081952A (en) 2009-04-16
JP5201388B2 true JP5201388B2 (en) 2013-06-05

Family

ID=40656298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249685A Expired - Fee Related JP5201388B2 (en) 2007-09-26 2007-09-26 Synchronous rectification drive circuit

Country Status (1)

Country Link
JP (1) JP5201388B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8910036B1 (en) * 2011-03-04 2014-12-09 Inkling Systems, Inc. Web based copy protection
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9780635B1 (en) * 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
KR101726421B1 (en) * 2016-12-05 2017-04-14 주식회사 동아일렉콤 Dc-dc converter
CN107612345B (en) * 2017-09-28 2020-04-21 张家港市华为电子有限公司 Drive circuit of full-wave rectification circuit for DC/DC converter
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
KR101958276B1 (en) * 2017-11-06 2019-03-14 한국항공우주연구원 Active clamp forward converter
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806320B2 (en) * 1995-09-13 1998-09-30 日本電気株式会社 Synchronous rectification circuit
JP3022535B1 (en) * 1998-12-16 2000-03-21 日本電気株式会社 Synchronous rectification circuit
JP3366588B2 (en) * 1999-01-25 2003-01-14 オリジン電気株式会社 Synchronous rectifier converter
JP4088756B2 (en) * 2001-03-13 2008-05-21 デンセイ・ラムダ株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2009081952A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5201388B2 (en) Synchronous rectification drive circuit
US8488355B2 (en) Driver for a synchronous rectifier and power converter employing the same
US8102680B2 (en) Smart driving method for synchronous rectifier and its apparatus thereof
EP2421137A1 (en) Switching power supply unit
JP6008330B2 (en) Power converter
KR20190037093A (en) Synchronous rectifier controller for offline power converter, and offline power converter and method therefor
US20170257033A1 (en) Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals
US8284573B2 (en) Synchronous rectifier circuit capable of preventing flow-through current
JP5040268B2 (en) Switching power supply
US7596003B2 (en) Electric power converter
JP2002345239A (en) Switching power supply
US7400519B2 (en) Switching power supply
US9564819B2 (en) Switching power supply circuit
JP3644014B2 (en) Synchronous rectifier circuit
TW202130102A (en) Method and apparatus for generating control signal and charging dc supply in a secondary synchronous rectifier
JP4605532B2 (en) Multi-output type switching power supply
JP2009142001A (en) Synchronous rectification driving circuit
JP4745043B2 (en) Power circuit
JP4465713B2 (en) Switching power supply device and synchronous rectifier circuit
JP4201161B2 (en) Switching power supply
JPH11178335A (en) Power supply unit
EP4243262A1 (en) Self-driven active clamp circuit
US7872880B2 (en) Switch mode power supply
JP4858815B2 (en) Forward converter
JP3785327B2 (en) Driving circuit for synchronous rectification MOSFET

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees