JP5150675B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5150675B2 JP5150675B2 JP2010071060A JP2010071060A JP5150675B2 JP 5150675 B2 JP5150675 B2 JP 5150675B2 JP 2010071060 A JP2010071060 A JP 2010071060A JP 2010071060 A JP2010071060 A JP 2010071060A JP 5150675 B2 JP5150675 B2 JP 5150675B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- source
- base
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 145
- 239000012212 insulator Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 72
- 230000015556 catabolic process Effects 0.000 description 32
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
しかし、素子終端領域の耐圧を向上させるために、上記のごとく、ドリフト長を長くする施策を取ると、横型のDMOS電界効果トランジスタにおいては、素子面積が増加するという問題があった。
また、本発明の一態様によれば、活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、第1導電型のソース領域が設けられた第2導電型のベース領域と、前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領域と、前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領域と、前記ベース領域の表面に設けられたゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、前記ソース領域に接続された第1の主電極と、前記ドレイン領域に接続された第2の主電極と、を備え、前記ベース領域の表面に対して垂直な方向からみて、前記ベース領域は、前記ドリフト領域および前記絶縁体層により取り囲まれ、前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴とする半導体装置が提供される。
また、本発明の一態様によれば、活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、第1導電型のソース領域が設けられた第2導電型のベース領域と、前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領域と、前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領域と、前記ベース領域の表面に設けられたゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、前記ソース領域に接続された第1の主電極と、前記ドレイン領域に接続された第2の主電極と、を備え、前記ベース領域の表面に対して垂直な方向からみて、前記ベース領域は、前記ドリフト領域、前記絶縁体層、および前記ドレイン領域を取り囲み、前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴とする半導体装置が提供される。
(第1の実施の形態)
図1は、本実施の形態に係る半導体装置の要部平面図である。
図2は、本実施の形態に係る半導体装置の要部断面図である。ここで、図2(a)には、図1のA−A’断面が示され、図2(b)には、図1のB−B’断面が示され、図2(c)には、図1のC−C’断面が示されている。なお、図1では、半導体装置1の内部構造を説明する都合上、図2に示した層間絶縁膜40、ソース電極31およびドレイン電極33が表示されていない。
図1に示すように、半導体装置1の平面(主面)内において、ソース領域13がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。ソース領域13には、ソースコンタクト領域30を介してソース電極31が接続されている。バックゲート領域13cには、バックゲートコンタクト領域34を介してソース電極31が接続されている。本実施の形態では、バックゲート領域13cをソース領域13に含めて、ソース領域13およびバックゲート領域13cをソース領域と呼称する。
図2に示すように、半導体装置1においては、例えば、N+形の半導体層(単結晶シリコン基板)10の上に、エピタキシャル成長させたN−形の半導体層11nが設けられている。半導体層11nについては、N−形のウェル領域に置き換えてもよい。本実施の形態では、N−形の半導体層11nを例に実施の形態を説明する。
このような構成でも、半導体装置1は高いソース−ドレイン間耐圧(BVdSS)を有する。
半導体装置1のソース領域13とゲート電極20との電位差を閾値より低い電圧(例えば0V)にし、ソース領域13に対し、ドレイン領域14に正の電圧(逆バイアス電圧)を印加する。すると、ゲート電極20の下側のドリフト領域15とベース領域12との接合部分(pn接合界面)からドリフト領域15側およびベース領域12側に空乏層が延びる。
図3の横軸は、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15の長さd(d1〜d3)であり、縦軸は、ソース−ドレイン間耐圧(BVdSS)である。
本実施の形態に係る半導体装置1では、素子特性に影響を及ぼす素子活性領域90の距離d1、d2が素子特性の条件から所定の値に決定された場合、図3(b)に示すように、素子特性に影響を及ぼさない素子終端領域91の距離d3が距離d1、d2よりも短くなるように設計されている。換言すれば、STI領域16とベース領域12とにより挟まれた部分のドリフト領域15の長さにおいて、ソース領域13とドレイン領域14とが交互に繰り返す方向に対して略平行な方向よりも、その交互に繰り返す方向に対して略垂直な方向において短く構成されている。
続いて、本実施の形態の変形例について説明する。以下の説明では、同一の部材には同位置の符号を付し、一度説明した部材、その部材の作用効果については、必要に応じて説明を省略する。
図4は、本実施の形態に係る半導体装置の要部平面図である。
図5は、本実施の形態に係る半導体装置の要部断面図である。ここで、図5(a)には、図4のA−A’断面が示され、図5(b)には、図4のB−B’断面が示され、図5(c)には、図4のC−C’断面が示されている。なお、図4では、半導体装置2の内部構造を説明する都合上、図5に示した層間絶縁膜40、ソース電極31およびドレイン電極33が表示されていない。
半導体装置2においては、その平面内において、ソース領域13がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。また、半導体装置2の平面内において、ソース領域13に対し素子活性領域90の部分において互いに対向して略平行になるように、ドレイン領域14がライン状に延在している。さらに、ドレイン領域14は、半導体層10の表面に対して垂直な方向からみて、ソース領域13、ゲート電極20等を取り囲むように配置されている。ソース領域13とドレイン領域14とは、略平行に互いに対向して延在している方向に対して略垂直な方向に、交互に配置されている。半導体装置2のゲート長は、例えば、10μm以下である。
図5(a)、(b)の構成は、図2(a)、(b)の構成と同じなので説明を省略する。図5(c)においては、例えば、半導体層10の上に、半導体層11nが設けられている。この半導体層11nの表面には、ベース領域12が設けられている。ベース領域12の表面には、ソース領域13が設けられている。図5(c)では、ドレイン領域14をゲート電極20を囲むように引き回した都合上、ベース領域12とは離隔して配置されたドレイン領域14が表示されている。
このような構成でも、半導体装置1と同様の作用効果により半導体装置2は高いソース−ドレイン間耐圧(BVdSS)を有する。さらに、ソース領域13が延在する方向の距離がより減少する。このように、半導体装置2においても、STI領域16とベース領域12とにより挟まれた素子終端領域91におけるドリフト領域15の長さd3を長くして、耐圧を向上させるのではなく、素子終端領域91におけるSTI領域16とベース領域12とにより挟まれた部分のドリフト領域15の長さd3を、素子活性領域90におけるSTI領域16とベース領域12とにより挟まれた部分のドリフト領域の長さd1、d2よりも短くし、ソース−ドレイン間耐圧(BVdSS)をより増加させている。つまり、半導体装置2においても、素子面積を増大させることなく、素子終端領域91の耐圧が向上する。
図6は、本実施の形態に係る半導体装置の要部断面図である。ここで、図6(a)は、図1のA−A’断面に相当する図であり、図6(b)は、図1のB−B’断面に相当する図であり、図6(c)は、図1のC−C’断面に相当する図である。
図7は、本実施の形態に係る半導体装置の要部平面図である。
図7に示す半導体装置4a、4bの基本構造は、半導体装置2と同じとしている。半導体装置4a、4bの平面(主面)内において、ソース領域13がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。ソース領域13には、ソースコンタクト領域30を介してソース電極31が接続されている。バックゲート領域13cには、バックゲートコンタクト領域34を介してソース電極31が接続されている。
上述した半導体装置の構成では、ソース領域13をゲート電極20が囲むようなレイアウトを用いて説明したが、ドレイン領域14をゲート電極20が囲むようなレイアウトにしても、同様の効果が得られる。
半導体装置5においては、その平面内において、ドレイン領域14がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。ドレイン領域14は、半導体層10の表面に対して垂直な方向からみて、ソース領域13、ゲート電極20によって取り囲まれている。すなわち、ソース領域13は、半導体層10の表面に対して垂直な方向からみてドレイン領域14を取り囲むように設けられいる。ソース領域13とドレイン領域14とは、交互に配置されている。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
10 半導体層
11n、11p 半導体層
12 ベース領域
13 ソース領域
13c バックゲート領域
14 ドレイン領域
15 ドリフト領域
16 STI領域
18、19、22 シリサイド層
20 ゲート電極
21 ゲート酸化膜
23 ゲートコンタクト領域
30 ソースコンタクト領域
31 ソース電極
33 ドレイン電極
32 ドレインコンタクト領域
34 バックゲートコンタクト領域
40 層間絶縁膜
90 素子活性領域
91 素子終端領域
95 破線
Claims (8)
- 第1導電型のソース領域が設けられた第2導電型のベース領域と、
前記ベース領域に隣接する第1導電型のドリフト領域と、
前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、
前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領域と、
前記ベース領域の表面に設けられたゲート酸化膜と、
前記ゲート酸化膜上に設けられたゲート電極と、
前記ソース領域に接続された第1の主電極と、
前記ドレイン領域に接続された第2の主電極と、
を備え、
前記ソース領域と前記ドレイン領域とは、前記ベース領域の表面に対して垂直な方向からみて少なくともライン状に平行に延在しており、
前記絶縁体層と前記ベース領域とにより挟まれた部分の前記ドリフト領域の長さは、前記平行に延在している方向に対して垂直な方向の長さよりも、前記平行に延在している方向の長さのほうが短いことを特徴とする半導体装置。 - 活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、
第1導電型のソース領域が設けられた第2導電型のベース領域と、
前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領域と、
前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、
前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領域と、
前記ベース領域の表面に設けられたゲート酸化膜と、
前記ゲート酸化膜上に設けられたゲート電極と、
前記ソース領域に接続された第1の主電極と、
前記ドレイン領域に接続された第2の主電極と、
を備え、
前記ベース領域の表面に対して垂直な方向からみて、
前記ベース領域は、前記ドリフト領域および前記絶縁体層により取り囲まれ、
前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、
前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴とする半導体装置。 - 活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、
第1導電型のソース領域が設けられた第2導電型のベース領域と、
前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領域と、
前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、
前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領域と、
前記ベース領域の表面に設けられたゲート酸化膜と、
前記ゲート酸化膜上に設けられたゲート電極と、
前記ソース領域に接続された第1の主電極と、
前記ドレイン領域に接続された第2の主電極と、
を備え、
前記ベース領域の表面に対して垂直な方向からみて、
前記ベース領域は、前記ドリフト領域、前記絶縁体層、および前記ドレイン領域を取り囲み、
前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、
前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴とする半導体装置。 - 前記平行に延在している方向における前記絶縁体層と前記ベース領域とにより挟まれた前記ドリフト領域の長さは、1.8ミクロン(μm)以下であることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記ソース領域と前記ドレイン領域とは、前記ベース領域の表面に対して垂直な方向からみて少なくともライン状に平行に延在し、かつ交互に繰り返して配置されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記ドレイン領域は、前記ベース領域の表面に対して垂直な方向からみて前記ソース領域を取り囲むように設けられたことを特徴とする請求項1、2、4、5のいずれか1つに記載の半導体装置。
- 前記ソース領域は、前記ベース領域の表面に対して垂直な方向からみて前記ドレイン領域を取り囲むように設けられたことを特徴とする請求項1、3、4、5のいずれか1つに記載の半導体装置。
- 前記ベース領域または前記ドリフト領域の隅は、前記ベース領域の表面に対して垂直な方向からみて面取されているか、または曲面とされていることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071060A JP5150675B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
TW100107756A TWI458095B (zh) | 2010-03-25 | 2011-03-08 | 半導體裝置 |
CN201110072003.2A CN102201444B (zh) | 2010-03-25 | 2011-03-18 | 半导体装置 |
US13/053,063 US8637928B2 (en) | 2010-03-25 | 2011-03-21 | Semiconductor device |
US14/134,022 US8847309B2 (en) | 2010-03-25 | 2013-12-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071060A JP5150675B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012263064A Division JP5456147B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204924A JP2011204924A (ja) | 2011-10-13 |
JP5150675B2 true JP5150675B2 (ja) | 2013-02-20 |
Family
ID=44655389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010071060A Expired - Fee Related JP5150675B2 (ja) | 2010-03-25 | 2010-03-25 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8637928B2 (ja) |
JP (1) | JP5150675B2 (ja) |
CN (1) | CN102201444B (ja) |
TW (1) | TWI458095B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5150675B2 (ja) * | 2010-03-25 | 2013-02-20 | 株式会社東芝 | 半導体装置 |
JP5585404B2 (ja) * | 2010-11-11 | 2014-09-10 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP5586546B2 (ja) * | 2011-03-23 | 2014-09-10 | 株式会社東芝 | 半導体装置 |
JP6184057B2 (ja) | 2012-04-18 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5978031B2 (ja) * | 2012-07-03 | 2016-08-24 | 株式会社日立製作所 | 半導体装置 |
CN104241354B (zh) * | 2013-06-09 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
JP6252022B2 (ja) * | 2013-08-05 | 2017-12-27 | セイコーエプソン株式会社 | 半導体装置 |
US9153691B1 (en) * | 2014-07-22 | 2015-10-06 | Qualcomm Incorporated | High voltage MOS transistor |
US9761668B2 (en) * | 2015-05-08 | 2017-09-12 | Rohm Co., Ltd. | Semiconductor device |
JP6718733B2 (ja) * | 2015-05-08 | 2020-07-08 | ローム株式会社 | 半導体装置 |
JP6678615B2 (ja) | 2017-03-24 | 2020-04-08 | 株式会社東芝 | 半導体装置 |
CN109564877B (zh) * | 2017-07-14 | 2023-08-25 | 新唐科技日本株式会社 | 半导体装置 |
JP6908515B2 (ja) * | 2017-12-27 | 2021-07-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP3850670B1 (en) | 2019-02-28 | 2024-04-03 | Yangtze Memory Technologies Co., Ltd. | High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof |
US20230197846A1 (en) * | 2021-12-17 | 2023-06-22 | Infineon Technologies Austria Ag | Power semiconductor device and methods of producing a power semiconductor device |
WO2023189438A1 (ja) * | 2022-03-30 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4809045A (en) * | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
KR100327323B1 (ko) * | 2000-05-30 | 2002-03-06 | 김덕중 | 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법 |
JP4510327B2 (ja) * | 2001-05-29 | 2010-07-21 | エスアイアイ・ナノテクノロジー株式会社 | Cad情報に基くレイヤ合わせずれ評価方法及び装置 |
JP4524989B2 (ja) * | 2001-12-18 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体装置 |
US6777747B2 (en) * | 2002-01-18 | 2004-08-17 | Fairchild Semiconductor Corporation | Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability |
US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
CN1564318A (zh) * | 2004-03-26 | 2005-01-12 | 清华大学 | 0.35μm LDMOS高压功率显示驱动器件的设计方法 |
JP5087816B2 (ja) * | 2004-12-15 | 2012-12-05 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP4874736B2 (ja) * | 2005-08-11 | 2012-02-15 | 株式会社東芝 | 半導体装置 |
JP2007088369A (ja) | 2005-09-26 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
JP4970185B2 (ja) * | 2007-07-30 | 2012-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2009170671A (ja) * | 2008-01-16 | 2009-07-30 | Denso Corp | 半導体装置の製造方法およびそれにより製造される半導体装置 |
CN101266930B (zh) * | 2008-04-11 | 2010-06-23 | 北京大学 | 一种横向双扩散场效应晶体管的制备方法 |
JP5769915B2 (ja) * | 2009-04-24 | 2015-08-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4966351B2 (ja) | 2009-09-24 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
JP5150675B2 (ja) | 2010-03-25 | 2013-02-20 | 株式会社東芝 | 半導体装置 |
JP5455801B2 (ja) * | 2010-06-10 | 2014-03-26 | 株式会社東芝 | 半導体装置 |
-
2010
- 2010-03-25 JP JP2010071060A patent/JP5150675B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-08 TW TW100107756A patent/TWI458095B/zh not_active IP Right Cessation
- 2011-03-18 CN CN201110072003.2A patent/CN102201444B/zh not_active Expired - Fee Related
- 2011-03-21 US US13/053,063 patent/US8637928B2/en not_active Expired - Fee Related
-
2013
- 2013-12-19 US US14/134,022 patent/US8847309B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102201444A (zh) | 2011-09-28 |
JP2011204924A (ja) | 2011-10-13 |
US20140103432A1 (en) | 2014-04-17 |
US8847309B2 (en) | 2014-09-30 |
US20110233668A1 (en) | 2011-09-29 |
TW201145513A (en) | 2011-12-16 |
US8637928B2 (en) | 2014-01-28 |
CN102201444B (zh) | 2014-05-07 |
TWI458095B (zh) | 2014-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5150675B2 (ja) | 半導体装置 | |
US8704304B1 (en) | Semiconductor structure | |
JP2017045884A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004319732A (ja) | 半導体装置 | |
US8674435B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP2015133380A (ja) | 半導体装置 | |
JP6615348B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
JP2023026604A (ja) | 半導体装置 | |
US9391190B2 (en) | Field effect transistor incorporating a Schottky diode | |
JP6237064B2 (ja) | 半導体装置 | |
JP6257525B2 (ja) | 半導体装置 | |
JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
KR101371495B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2008300420A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100877674B1 (ko) | Ldmos 소자 | |
US9245994B2 (en) | MOSFET with curved trench feature coupling termination trench to active trench | |
US8362554B2 (en) | MOSFET semiconductor device with backgate layer and reduced on-resistance | |
US20210320200A1 (en) | Termination for trench field plate power mosfet | |
JP5456147B2 (ja) | 半導体装置 | |
TWI748301B (zh) | 接面場效電晶體及其製造方法 | |
US10008594B2 (en) | High voltage semiconductor device | |
JP7492381B2 (ja) | 半導体装置 | |
JP7517206B2 (ja) | 電界効果トランジスタ | |
JP2009277956A (ja) | 半導体装置 | |
JP2024137200A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |