## (19) 日本国特許庁(JP)

# (12) 特許公報(B2)

(11) 特許番号

## 特許第5150675号

(P5150675)

(45) 発行日 平成25年2月20日 (2013. 2. 20)

(24) 登録日 平成24年12月7日 (2012.12.7)

- . .
- (51) Int.Cl. F I **HO1L 21/336 (2006.01)** HO1L 29/78 301D **HO1L 29/78 (2006.01)**

諸求項の数	8	(全	16	百)
	0	( <u> </u>	τu	5.1

(21) 出願番号 (22) 出願日 (CE) 公開番号	特願2010-71060 (P2010-71060) 平成22年3月25日 (2010.3.25) 特闘2011 204024 (P2011 2040244)	(73)特許権者	音 000003078 株式会社東芝 東京報港区芝港
(63)公開留写 (43)公開日	将第2011-204924 (F2011-204924A) 平成23年10月13日 (2011, 10, 13)	(74)代理人	東京都徳区之備一」日1世15 100108062
審査請求日	平成24年2月13日 (2012.2.13)	(, , , , , , , , , , , , , , , , , , ,	弁理士 日向寺 雅彦
		(72)発明者	小畠 万司
			東京都港区芝浦一丁目1番1号 株式会社
			東芝内
		(72)発明者	末代 知子
			東京都港区芝浦一丁目1番1号 株式会社
			東芝内
		審査官	宇多川 勉
		最終百に続く	

(54) 【発明の名称】半導体装置

- (57)【特許請求の範囲】
- 【請求項1】
  - 第1導電型のソース領域が設けられた第2導電型のベース領域と、
  - 前記ベース領域に隣接する第1導電型のドリフト領域と、
  - 前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、

前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領 域の表面に設けられた、第1導電型のドレイン領域と、

- 前記ベース領域の表面に設けられたゲート酸化膜と、
- 前記ゲート酸化膜上に設けられたゲート電極と、
- 前記ソース領域に接続された第1の主電極と、
- 前記ドレイン領域に接続された第2の主電極と、
- を備え、

前記ソース領域と前記ドレイン領域とは、前記<u>ベース領域</u>の表面に対して垂直な方向か らみて少なくともライン状に平行に延在しており、

前記絶縁体層と前記ベース領域とにより挟まれた部分の前記ドリフト領域の長さは、前 <u>記平</u>行に延在している方向に対し<u>て垂</u>直な方向の長さよりも、前<u>記平</u>行に延在している方 向の長さのほうが短いことを特徴とする半導体装置。

【請求項2】

活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、

(2)

第1導電型のソース領域が設けられた第2導電型のベース領域と、

前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領 域と、

前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、

前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領 域の表面に設けられた、第1導電型のドレイン領域と、

- 前記ベース領域の表面に設けられたゲート酸化膜と、
- 前記ゲート酸化膜上に設けられたゲート電極と、
- 前記ソース領域に接続された第1の主電極と、
- 前記ドレイン領域に接続された第2の主電極と、
- を備え、
- 前記ベース領域の表面に対して垂直な方向からみて、
- 前記ベース領域は、前記ドリフト領域および前記絶縁体層により取り囲まれ、
- 前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、
- 前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記 ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さより も、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴と
- する半導体装置。
- 【請求項3】
- 活性領域と、前記活性領域外に設けられた終端領域と、を有する半導体素子を含む半導体装置であり、
  - 第1導電型のソース領域が設けられた第2導電型のベース領域と、
- 前記ベース領域を挟んで前記ソース領域に対向して設けられた第1導電型のドリフト領 域と、
  - 前記ドリフト領域の表面から内部にかけて設けられた絶縁体層と、

前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリフト領 域の表面に設けられた、第1導電型のドレイン領域と、

- 前記ベース領域の表面に設けられたゲート酸化膜と、
- 前記ゲート酸化膜上に設けられたゲート電極と、
- 前記ソース領域に接続された第1の主電極と、
- 前記ドレイン領域に接続された第2の主電極と、
- を備え、
- 前記ベース領域の表面に対して垂直な方向からみて、

前記ベース領域は、前記ドリフト領域、前記絶縁体層、および前記ドレイン領域を取り 囲み、

- 前記ソース領域と前記ドレイン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直な方向の第2の方向に並び、
- 前記絶縁体層と前記ベース領域とにより挟まれる方向においてその挟まれた部分の前記 ドリフト領域の長さは、前記活性領域における前記第2の方向に挟まれた部分の長さより も、前記終端領域における前記第1の方向に挟まれた部分の長さの方が短いことを特徴と する半導体装置。
- 【請求項4】

前<u>記平</u>行に延在している方向における前記絶縁体層と前記ベース領域とにより挟まれた 前記ドリフト領域の長さは、1.8ミクロン(μm)以下であることを特徴とする請求項 1<u>~3のいずれか1つに</u>記載の半導体装置。

【請求項5】

前記ソース領域と前記ドレイン領域とは、前記<u>ベース領域</u>の表面に対して垂直な方向からみて少なくともライン状<u>に平</u>行に延在し、かつ交互に繰り返して配置されていることを 特徴とする請求項1~4のいずれか1つに記載の半導体装置。

40

20

(3)

【請求項6】

前記ドレイン領域は、前記<u>ベース領域</u>の表面に対して垂直な方向からみて前記ソース領 域を取り囲むように設けられたことを特徴とする請求項1<u>、2、4、5のいずれか1つに</u> 記載の半導体装置。

【請求項7】

前記ソース領域は、前記<u>ベース領域</u>の表面に対して垂直な方向からみて前記ドレイン領 域を取り囲むように設けられたことを特徴とする請求項1、3、4、5のいずれか1つに 記載の半導体装置。

【請求項8】

前記ベース領域または前記ドリフト領域の隅は、前記<u>ベース領域</u>の表面に対して垂直な <sup>10</sup> 方向からみて面取されているか、または曲面とされていることを特徴とする請求項1~<u>7</u> のいずれか1つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置に関する。

【背景技術】

[0002]

パワーMOS (Metal Oxide Semiconductor)電界効果トランジスタのひとつとして、 横型のDMOS (Double Diffused Metal Oxide Semiconductor)電界効果トランジスタ 20 がある (例えば、特許文献 1 参照)。

【 0 0 0 3 】

DMOS電界効果トランジスタでは、一般的に、ドリフト領域の長さ(ドリフト長)を 延ばすことで、素子の耐圧を向上させる方策がとられる。また、素子のレイアウトとして 、素子の内部領域(素子活性領域)よりも、素子終端領域の耐圧を向上させる方策がとら れることが多い。これは素子特性に関わる内部領域(素子活性領域)の設計を綿密に行っ ても、素子特性に影響を与えない素子終端部分において素子耐圧が低下する可能性がある と、素子特性のコントロールが困難になるためである。

しかし、素子終端領域の耐圧を向上させるために、上記のごとく、ドリフト長を長くす る施策を取ると、横型のDMOS電界効果トランジスタにおいては、素子面積が増加する 30 という問題があった。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2007-88369号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

本発明の目的は、上記の課題を解決することにある。

【課題を解決するための手段】

[0006]

本発明の一態様によれば、第1導電型のソース領域が設けられた第2導電型のベース領 域と、前記ベース領域に隣接する第1導電型のドリフト領域と、前記ドリフト領域の表面 から内部にかけて設けられた絶縁体層と、前記ソース領域に対向して前記ベース領域およ び前記絶縁体層を挟んで前記ドリフト領域の表面に設けられた、第1導電型のドレイン領 域と、前記ベース領域の表面に設けられたゲート酸化膜と、前記ゲート酸化膜上に設けら れたゲート電極と、前記ソース領域に接続された第1の主電極と、前記ドレイン領域に接 続された第2の主電極と、を備え、前記ソース領域と前記ドレイン領域とは、前記<u>ベース</u> 領域の表面に対して垂直な方向からみて少なくともライン状<u>に平</u>行に延在しており、前記 絶縁体層と前記ベース領域とにより挟まれた部分の前記ドリフト領域の長さは、前記平行

50

に延在している方向に対し<u>て垂</u>直な方向の長さよりも、前<u>記平</u>行に延在している方向の長 さのほうが短いことを特徴とする半導体装置が提供される。

また、本発明の一態様によれば、活性領域と、前記活性領域外に設けられた終端領域と、 を有する半導体素子を含む半導体装置であり、第1導電型のソース領域が設けられた第 2 導電型のベース領域と、前記ベース領域を挟んで前記ソース領域に対向して設けられた 第1導電型のドリフト領域と、前記ドリフト領域の表面から内部にかけて設けられた絶縁 体層と、前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリ フト領域の表面に設けられた、第1導電型のドレイン領域と、前記ベース領域の表面に設 けられたゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、前記ソース領 域に接続された第1の主電極と、前記ドレイン領域に接続された第2の主電極と、を備え、 前記ベース領域の表面に対して垂直な方向からみて、前記ベース領域は、前記ドリフト 領域および前記絶縁体層により取り囲まれ、前記ソース領域と前記ドレイン領域とは、前 記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方向に対して垂直 な方向の第2の方向に並び、前記絶縁体層と前記ベース領域とにより挟まれる方向におい てその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における前記第2の方向 に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟まれた部分の長 さの方が短いことを特徴とする半導体装置が提供される。

<u>また、本発明の一態様によれば、活性領域と、前記活性領域外に設けられた終端領域と</u> を有する半導体素子を含む半導体装置であり、第1導電型のソース領域が設けられた第 2 導電型のベース領域と、前記ベース領域を挟んで前記ソース領域に対向して設けられた 第1導電型のドリフト領域と、前記ドリフト領域の表面から内部にかけて設けられた絶縁 体層と、前記ソース領域に対向して前記ベース領域および前記絶縁体層を挟んで前記ドリ フト領域の表面に設けられた、第1導電型のドレイン領域と、前記ベース領域の表面に設 けられたゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、前記ソース領 域に接続された第1の主電極と、前記ドレイン領域に接続された第2の主電極と、を備え 、前記ベース領域の表面に対して垂直な方向からみて、前記ベース領域は、前記ドリフト 領域、前記絶縁体層、および前記ドレイン領域を取り囲み、前記ソース領域と前記ドレイ ン領域とは、前記活性領域においてライン状に第1の方向に平行に延在し、前記第1の方 向に対して垂直な方向の第2の方向に並び、前記絶縁体層と前記ベース領域とにより挟ま れる方向においてその挟まれた部分の前記ドリフト領域の長さは、前記活性領域における 前記第1の方向に挟まれた部分の長さよりも、前記終端領域における前記第1の方向に挟 まれた部分の長さの方が短いことを特徴とする半導体装置が提供される。 10

20

30

【発明の効果】

【 0 0 0 7 】

本発明によれば、素子面積を増大させることなく、素子終端領域の耐圧が向上可能な半 導体装置が実現する。

【図面の簡単な説明】

[0008]

【図1】本実施の形態に係る半導体装置の要部平面図である。

【図2】本実施の形態に係る半導体装置の要部断面図である。

【図3】ソース - ドレイン間耐圧と、ベース領域とSTI領域とにより挟まれた部分のド

- リフト領域の長さとの関係を説明する図である。
- 【図4】本実施の形態に係る半導体装置の要部平面図である。
- 【図5】本実施の形態に係る半導体装置の要部断面図である。
- 【図6】本実施の形態に係る半導体装置の要部断面図である。
- 【図7】本実施の形態に係る半導体装置の要部平面図である。
- 【図8】本実施の形態に係る半導体装置の要部平面図である。
- 【発明を実施するための形態】

[0009]

以下、図面を参照しつつ、本発明の実施の形態について説明する。

50

(第1の実施の形態)

図1は、本実施の形態に係る半導体装置の要部平面図である。

図2は、本実施の形態に係る半導体装置の要部断面図である。ここで、図2(a)には、図1のA-A'断面が示され、図2(b)には、図1のB-B'断面が示され、図2( c)には、図1のC-C'断面が示されている。なお、図1では、半導体装置1の内部構 造を説明する都合上、図2に示した層間絶縁膜40、ソース電極31およびドレイン電極 33が表示されていない。

(5)

[0010]

図1および図2に示す半導体装置1は、横型のDMOSであり、第1導電型の半導体層 11nと、半導体層11nの表面に設けられた、第2導電型のベース領域12と、ベース 領域12の表面に設けられた、第1導電型のソース領域13と、半導体層10の表面から 内部にかけて設けられ、ベース領域12に隣接する第1導電型のドリフト領域15と、ド リフト領域15の表面に設けられた、第1導電型のドレイン領域14と、を備える。本実 施の形態では、例えば、第1導電型をn形とし、第2導電型をp形とする。さらに、半導 体装置1は、ドレイン領域14外のドリフト領域15の表面から内部にかけて設けられた 絶縁体層であるSTI(Shallow Trench Isolation)領域16と、ベース領域12の通電 経路を制御する制御電極であるゲート電極20と、ソース領域に接続された第1の主電極 であるソース電極31と、ドレイン領域14に接続された第2の主電極であるドレイン電 極33と、を備える。このような半導体装置1は、例えばパワー用デバイス(同期整流回 路装置等)の素子として用いられる。

[0011]

まず、平面図(図1)を用いて半導体装置1の概要について説明する。

図1に示すように、半導体装置1の平面(主面)内において、ソース領域13がライン 状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なる バックゲート領域13cが周期的に配置されている。ソース領域13には、ソースコンタ クト領域30を介してソース電極31が接続されている。バックゲート領域13cには、 バックゲートコンタクト領域34を介してソース電極31が接続されている。本実施の形 態では、バックゲート領域13cをソース領域13に含めて、ソース領域13およびバッ クゲート領域13cをソース領域と呼称する。

【0012】

また、半導体装置1の平面内において、ソース領域13に対し略平行になるように、ドレイン領域14がライン状に延在している。ドレイン領域14には、ドレインコンタクト 領域32を介してドレイン電極33が接続されている。ライン状のソース領域13とドレ イン領域14とは、略平行に互いに対向して延在している方向に対して略垂直な方向に交 互に繰り返し配置されている。この交互に配置された方向は、矢印Pで表示されている。 そして、ソース領域13を取り囲むようにゲート電極20が配置されている。 【0013】

半導体装置1では、ソース領域13とドレイン領域14により挟まれた領域を半導体装置1の素子活性領域90と称し、素子活性領域90以外の領域を半導体装置1の素子終端 領域91と称する。すなわち、素子活性領域90においては、ソース領域13とドレイン 領域14とが略平行に互いに対向し、ソース領域13とドレイン領域14との間に、ゲー ト電極20が配置されている。ゲート電極20の電位をゲートコンタクト領域23を通じ て制御することにより、ソース・ドレイン間の通電をオンさせたり、オフさせたりするこ とができる。

[0014]

半導体装置1の断面図(図2)を用い、半導体装置1の構造について詳細に説明する。 図2に示された半導体装置1の領域は、図2(a)、(b)において素子活性領域90で あり、図2(c)において素子終端領域91である。

図 2 に示すように、半導体装置 1 においては、例えば、N<sup>+</sup>形の半導体層(単結晶シリコン基板)10の上に、エピタキシャル成長させた N<sup>-</sup>形の半導体層 1 1 n が設けられて

10

20

30

10

20

いる。半導体層11 n については、 N <sup>-</sup> 形のウェル領域に置き換えてもよい。本実施の形 態では、 N <sup>-</sup> 形の半導体層11 n を例に実施の形態を説明する。 【 0 0 1 5 】

半導体層11nの表面には、P形のベース領域12が設けられている。ベース領域12 は、P形ボディ領域あるいはP形ウェル領域と呼称してもよい。ベース領域12の表面に は、N<sup>+</sup>形のソース領域13と、ソース領域13に隣接するP<sup>+</sup>形のバックゲート領域1 3 cが設けられている(図2(a)、(b)参照)。このほか、半導体層11nの表面に は、ベース領域12とは離隔して、N<sup>+</sup>形のドレイン領域14が設けられている。ソース 領域13およびドレイン領域14は、半導体層10の表面に対して垂直な方向からみてラ イン状に延在している(図1参照)。ソース領域13およびバックゲート領域13cの上 には、シリサイド層18が設けられている。ドレイン領域14の上には、シリサイド層1 9が設けられている。

【0016】

ドリフト領域15の表面から内部にかけては、絶縁体層であるSTI領域16が設けられている。STI領域16の底面は、ドレイン領域14の底面より下方に位置している。 ドレイン領域14側のSTI領域16の側面の一部は、ドレイン領域14に接している。 すなわち、STI領域16の側面および底面は、ドリフト領域15およびドレイン領域1 4により取り囲まれている。ソース領域13に対向してベース領域12およびSTI領域 16を挟んでドレイン領域14が設けられている。半導体装置1の上方からみて、ソース 領域13は、STI領域16により取り囲まれている(図1参照)。

ソース領域13(または、バックゲート領域13c)とSTI領域16との間のベース 領域12、ベース領域12とSTI領域16との間のドリフト領域15、およびSTI領 域16の一部の直上域には、ゲート電極20が設けられている。ゲート電極20は、図1 に例示するゲートコンタクト領域23に接続されている。ゲート電極20と、ベース領域 12、ドリフト領域15およびSTI領域16との間には、ゲート酸化膜21が設けられ ている。ゲート酸化膜21上には、ゲート電極20が設けられ、ゲート電極20の上には 、シリサイド層22が設けられている。

【0018】

本実施の形態では、ソース領域13からSTI領域16に向かう方向のゲート電極20 30 の長さをゲート長とする。前記ゲート長に略直交するゲート長さをゲート幅とする。半導 体装置1のゲート長は、例えば、10µm以下である。

【0019】

また、本実施の形態では、ベース領域12とSTI領域16とが対向する距離を、d1 (図2(a))、d2(図2(b))、d3(図2(c))とする。d1、d2、d3は 、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15の長さであ る。半導体装置1においては、距離d1、d2については略等しく構成され、距離d3に ついては距離d1、d2よりも短く構成されている。

【 0 0 2 0 】

このように、ソース領域13とドレイン領域14とは、半導体層10の表面に対して垂40 直な方向からみて、少なくともライン状に略平行に延在している。絶縁体層であるSTI 領域16とベース領域12とにより挟まれた部分のドリフト領域の長さdは、前記略平行 に延在している方向に対して略垂直な方向の長さd1、d2よりも、前記略平行に延在し ている方向の長さd3のほうが短い。換言すれば、絶縁体層であるSTI領域16とベー ス領域12とにより挟まれた部分のドリフト領域15の長さdは、ソース領域13とドレ イン領域14とが交互に繰り返す方向(矢印P)に対して略平行な方向の長さd1、d2 よりも、その交互に繰り返す方向に対して略垂直な方向の長さd3のほうが短い。つまり 、素子終端領域91の距離d3は、素子活性領域90の距離d1、d2よりも短く構成さ れている。

このような構成でも、半導体装置1は高いソース-ドレイン間耐圧(BV<sub>dSS</sub>)を有 <sup>50</sup>

20

30

40

する。

【 0 0 2 1 】

なお、ソース領域13とソースコンタクト領域30との間には、シリサイド層18が介 在する。バックゲート領域13cと、バックゲートコンタクト領域34との間には、シリ サイド層18が介在する。ドレイン領域14とドレインコンタクト領域32との間には、 シリサイド層19が介在するソース領域13(または、バックゲート領域13c)と、ド レイン領域14と、ゲート電極20と、ゲート電極20から表出するSTI領域16との 上には、層間絶縁膜40が設けられている。

[0022]

ソース領域13およびバックゲート領域13cと、ドリフト領域15との間のベース領 <sup>10</sup> 域12の表面には、DMOSの閾値電圧(Vth)を調整するために、ベース領域12と は不純物濃度が異なるインプラ領域(不図示)が設けられている。もしくは、ベース領域 12によって閾値電圧を調整するように設計してもよい。

【0023】

半導体装置1においては、各々のソースコンタクト領域30が共通のソース電極31に より並列に接続され、各々のドレインコンタクト領域32が共通のドレイン電極33によ り並列に接続されている(図示しない)。すなわち、ベース領域12、ソース領域13、 ドレイン領域14、ドリフト領域15およびゲート電極20を含む1つの単位MOSFE Tが配線(図示しない)によって複数接続され、半導体装置1内には大電流を通電させる ことができる。

[0024]

次に、半導体装置1の作用効果について説明する。

半導体装置1のソース領域13とゲート電極20との電位差を閾値より低い電圧(例えば0V)にし、ソース領域13に対し、ドレイン領域14に正の電圧(逆バイアス電圧) を印加する。すると、ゲート電極20の下側のドリフト領域15とベース領域12との接 合部分(pn接合界面)からドリフト領域15側およびベース領域12側に空乏層が延び る。

[0025]

本実施の形態に係る半導体装置1では、上述した逆バイアス電圧を印加した場合、ST I領域16とベース領域12とにより挟まれた部分のドリフト領域15が完全空乏化する ようにドリフト領域15の不純物濃度(ドーズ量)が調整されている。例えば、図2(a)(b)に示す距離d1、d2間のドリフト領域15は、上述した逆バイアス電圧を印加 すると完全に空乏化される。図2(c)に示す距離d3間のドリフト領域15も、図2( a)、(b)に示すドリフト領域15と同部位なので、上述した逆バイアス電圧が印加さ れると、完全に空乏化する。空乏化した空乏層は、誘電体層として近似できる。 【0026】

従って、印加された逆バイアス電圧は、ドリフト領域15に生じた空乏層と、ドリフト 領域15に隣接するSTI領域(絶縁層)16によって分担される。この際、ドリフト領 域15の長さdが短くなるほど、絶縁層であるSTI領域16に負担させる逆バイアス電 圧の割合が高くなる。半導体装置1では、半導体層よりも、絶縁層であるSTI領域16 のほうが耐圧が高いため、空乏層とSTI領域16とが連通している場合、ドリフト領域 15の長さdをより短くすれば、STI領域16とに印加される電圧の分担割合が高くなる 。そこで、本実施の形態に係る半導体装置1では、STI領域16とベース領域12とに より挟まれた素子終端領域91におけるドリフト領域15の長さd3を長くして、耐圧を 向上させるのではなく、逆に、素子終端領域91におけるSTI領域16とベース領域1 2とにより挟まれた部分のドリフト領域15の長さd3を、素子活性領域90におけるS TI領域16とベース領域12とにより挟まれた部分のドリフト領域の長さd1、d2よ リも短くし、ソース・ドレイン間耐圧(BVdss)をより増加させている。 【0027】

図 3 は、ソース - ドレイン間耐圧 (BV<sub>dSS</sub>)と、ベース領域とSTI領域とにより 50

挟まれた部分のドリフト領域の長さとの関係を説明する図である。この結果は、発明者に より実験シミュレーションによって求められたものである。

図 3 の横軸は、ベース領域 1 2 と S T I 領域 1 6 とにより挟まれた部分のドリフト領域 1 5 の長さd (d 1 ~ d 3)であり、縦軸は、ソース - ドレイン間耐圧(B V <sub>d S S</sub>)で ある。

【0028】

図3(a)は、ドリフト領域15の不純物のドーズ量を(1):1.0×10<sup>12</sup>(/ cm<sup>2</sup>)、(2):3.0×10<sup>12</sup>(/cm<sup>2</sup>)、(3):5.5×10<sup>12</sup>(/cm <sup>2</sup>)、(4):9.0×10<sup>12</sup>(/cm<sup>2</sup>)として場合の長さdとBV<sub>d S S</sub>の関係を シミュレーションしたグラフである。このグラフによれば、ドリフト領域15の不純物の ドーズ量に関わらず、少なくとも長さが1.8µm以下の領域においては、長さdが短く なるほど、BV<sub>d S S</sub>が大きくなることが判る。これは、逆バイアス電圧の印加の割合が 空乏層(誘電体層)と、STI領域16とによって分担されるため、長さdが短くなるほ ど、耐圧の高いSTI領域16(絶縁層)に負担させる逆バイアス電圧の割合が高くなっ たものと考えられる。

【0029】

通常、BV<sub>dSS</sub>を向上させる手段としては、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15の長さdをより長くすることが考えられる。これは、長さdをより長くすることにより、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15内の電圧勾配が緩和して、BV<sub>dSS</sub>が増加する作用を利用した方法である。しかしながら、この方策では、長さdが長くなるので、素子面積が増大するという弊害がある。

20

30

10

[0030]

これに対し、半導体装置1では、長さdをより長くして、 B V <sub>d S S</sub>を増加させるので はなく、 S T I 領域16とベース領域12とにより挟まれた部分のドリフト領域15の長 さを短くして、ソース - ドレイン間耐圧(BV <sub>d S S</sub>)を増加させている。

本実施の形態に係る半導体装置1では、素子特性に影響を及ぼす素子活性領域90の距離d1、d2が素子特性の条件から所定の値に決定された場合、図3(b)に示すように、素子特性に影響を及ぼさない素子終端領域91の距離d3が距離d1、d2よりも短くなるように設計されている。換言すれば、STI領域16とベース領域12とにより挟まれた部分のドリフト領域15の長さにおいて、ソース領域13とドレイン領域14とが交互に繰り返す方向に対して略平行な方向よりも、その交互に繰り返す方向に対して略垂直な方向において短く構成されている。

[0031]

その結果、素子終端領域91の面積を増加させることなく、素子終端領域91のBV<sub>d</sub> ssは、素子活性領域90のBV<sub>ds</sub>よりも高くすることができる。このような構造で あれば、素子活性領域90において、ブレークダウンが起きる前に、素子動作に関係のな い素子終端領域91においてプレークダウンが起き難くなる。

[0032]

本実施の形態に係る半導体装置1では、距離d(d1、d2、d3)を1.8µm以下 40 に設定して、素子面積の増大を抑制しつつ、素子の耐圧を向上させている。そして、半導 体装置1のソース-ドレイン間に電圧を印加して、ソース領域13とゲート電極20との 電位差を閾値以上にすれば、図2(a)(b)に示すベース領域12の表面にはチャネル 層が形成され、ソース-ドレイン間に電流を流すことができる。

【 0 0 3 3 】

なお、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15の長 さd(d1~d3)を短くしすぎると、この部分のドリフト領域の電流経路が狭められ、 オン抵抗(RonA)が増加する現象が生じることがあるが、上記長さdを短くするのは 素子特性に影響を及ぼさない素子終端領域91のみなので素子全体のオン抵抗(RonA) )を増加させてしまうことはない。

続いて、本実施の形態の変形例について説明する。以下の説明では、同一の部材には同 位置の符号を付し、一度説明した部材、その部材の作用効果については、必要に応じて説 明を省略する。

(9)

[0034]

(第2の実施の形態)

図4は、本実施の形態に係る半導体装置の要部平面図である。

図5は、本実施の形態に係る半導体装置の要部断面図である。ここで、図5(a)には 、図4のA-A′断面が示され、図5(b)には、図4のB-B′断面が示され、図5( c)には、図4のC-C'断面が示されている。なお、図4では、半導体装置2の内部構 造を説明する都合上、図5に示した層間絶縁膜40、ソース電極31およびドレイン電極 33が表示されていない。

[0035]

半導体装置2の基本構成は、半導体装置1と同じである。ただし、半導体装置2におい ては、ドレイン領域14は、半導体層10の表面に対して垂直な方向からみて、ソース領 1 1 3、ゲート電極20等を取り囲むように配置されている。以下、半導体装置2につい て説明する。

[0036]

まず、図4を用いて半導体装置2について説明する。

半導体装置2においては、その平面内において、ソース領域13がライン状に延在して いる。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート 20 領域13cが周期的に配置されている。また、半導体装置2の平面内において、ソース領 ・域13に対し素子活性領域90の部分において互いに対向して略平行になるように、ドレ イン領域14がライン状に延在している。さらに、ドレイン領域14は、半導体層10の 表面に対して垂直な方向からみて、ソース領域13、ゲート電極20等を取り囲むように 配置されている。ソース領域13とドレイン領域14とは、略平行に互いに対向して延在 している方向に対して略垂直な方向に、交互に配置されている。半導体装置2のゲート長 は、例えば、10µm以下である。

[0037]

図5を用いて、半導体装置2の構造について詳細に説明する。

30 図5(a)、(b)の構成は、図2(a)、(b)の構成と同じなので説明を省略する 。図5(c)においては、例えば、半導体層10の上に、半導体層11nが設けられてい る。この半導体層11nの表面には、ベース領域12が設けられている。ベース領域12 の表面には、ソース領域13が設けられている。図5(c)では、ドレイン領域14をゲ ート電極20を囲むように引き回した都合上、ベース領域12とは離隔して配置されたド レイン領域14が表示されている。

[0038]

ベース領域12とドレイン領域14との間には、ドリフト領域15が設けられている。 ドリフト領域15の底面は、半導体層10側にベース領域12の底面より下方に位置して いる。ドリフト領域15内には、STI領域16が設けられている。STI領域16の底 面は、ドレイン領域14の底面より下方に位置している。ドレイン領域14側のSTI領 域16の側面の一部は、ドレイン領域14に接している。STI領域16の側面および底 面は、ドリフト領域15およびドレイン領域14により取り囲まれている。そして、ソー ス-ドレイン間に電圧を印加し、ゲート電極20の電位をゲートコンタクト領域23を通 じて制御することにより、ソース・ドレイン間の通電をオンさせたり、オフさせたりする ことができる。

[0039]

半導体装置2においても、距離d1、d2については、1.8µm以下で略等しく構成 され、距離d3については距離d1、d2よりも短く構成されている。

このような構成でも、半導体装置1と同様の作用効果により半導体装置2は高いソース - ドレイン間耐圧(BV<sub>dSS</sub>)を有する。さらに、ソース領域13が延在する方向の距 10

50

離がより減少する。このように、半導体装置2においても、STI領域16とベース領域 12とにより挟まれた素子終端領域91におけるドリフト領域15の長さd3を長くして 、耐圧を向上させるのではなく、素子終端領域91におけるSTI領域16とベース領域 12とにより挟まれた部分のドリフト領域15の長さd3を、素子活性領域90における STI領域16とベース領域12とにより挟まれた部分のドリフト領域の長さd1、d2 よりも短くし、ソース - ドレイン間耐圧(BV<sub>dSS</sub>)をより増加させている。つまり、 半導体装置2においても、素子面積を増大させることなく、素子終端領域91の耐圧が向 上する。

[0040]

さらに、半導体装置2では、ドレイン領域14をゲート電極20を囲むように引き回し 10 た都合上、半導体装置1よりも主電極間を流れる電流が大きくなる。

【0041】

なお、半導体装置2では、図5(c)に示す距離d3が狭くなり、C-C'断面におけるソース-ドレイン間のオン抵抗が増加する場合もある。しかし、半導体装置2のオン時の通電経路は、平行に配列されたソース領域13とドレイン領域14との間が主経路になる。従って、C-C'断面におけるソース-ドレイン間のオン抵抗増加は問題にならない

## [0042]

(第3の実施の形態)

図 6 は、本実施の形態に係る半導体装置の要部断面図である。ここで、図 6 (a)は、 <sup>20</sup> 図 1 の A - A ' 断面に相当する図であり、図 6 (b)は、図 1 の B - B ' 断面に相当する 図であり、図 6 (c)は、図 1 の C - C ' 断面に相当する図である。

【0043】

半導体装置3では、半導体装置1、2のN<sup>-</sup>形の半導体層11nに代えて、半導体層1 0の上に、第2の導電型であるP<sup>-</sup>形の半導体層11pが設けられている。半導体層11 pは、例えば、エピタキシャル成長により形成してもよく、ウェル領域としてもよい。半 導体装置3では、この半導体層11pがリサーフ(RESURF: Reduced Surface Field)層 として機能する。

[0044]

このようなリサーフ構造を有する半導体装置3によれば、ソース領域13とゲート電極 20との電位差を閾値より低い電圧にし、ソース領域13に対し、ドレイン領域14に正 の電圧を印加すると、ゲート電極20の下側のドリフト領域15と、ベース領域12およ び半導体層11pとの接合部分からドリフト領域15側およびベース領域12側および半 導体層11p側に空乏層が延び、さらにSTI領域16の下方のドリフト領域15と半導 体層11pとの接合部分からもドリフト領域15側および半導体層11p側に空乏層が延 びる。

#### 【0045】

半導体装置3においても、STI領域16とベース領域12とにより挟まれた素子終端 領域91におけるドリフト領域15の長さd3を長くして、耐圧を向上させるのではなく 、素子終端領域91におけるSTI領域16とベース領域12とにより挟まれた部分のド リフト領域15の長さd3を、素子活性領域90におけるSTI領域16とベース領域1 2とにより挟まれた部分のドリフト領域の長さd1、d2よりも短くし、ソース-ドレイ ン間耐圧(BV<sub>dSS</sub>)をより増加させている。距離d1、d2については、1.8μm 以下で略等しく構成され、距離d3については距離d1、d2よりも短く構成されている 。つまり、半導体装置3においても、素子面積を増大させることなく、素子終端領域91 の耐圧が向上する。

### 【0046】

特に、半導体装置3では、リサーフ構造により半導体装置1、2よりも空乏層が拡がり 易くなるため、ドリフト領域15の不純物濃度を半導体装置1、2よりも高くすることが できる。これにより、半導体装置3では、ソース - ドレイン間のオン抵抗をより低減させ ることができる。

【0047】

(第4の実施の形態)

図7は、本実施の形態に係る半導体装置の要部平面図である。

図7に示す半導体装置4a、4bの基本構造は、半導体装置2と同じとしている。半導体装置4a、4bの平面(主面)内において、ソース領域13がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。ソース領域13には、ソースコンタクト領域30を介してソース電極31が接続されている。バックゲート領域13cには、バックゲートコンタクト領域34を介してソース電極31が接続されている。

(11)

[0048]

また、半導体装置4a,4bの平面内において、ソース領域13に対し略平行になるように、ドレイン領域14がライン状に延在している。ドレイン領域14には、ドレインコンタクト領域32を介してドレイン電極33が接続されている。ライン状のソース領域1 3とドレイン領域14とは、交互に配置されている。そして、ソース領域13を取り囲むようにゲート電極20が配置されている。

【0049】

半導体装置4aでは、半導体層10の表面に対して垂直な方向からみて、破線95に示 すベース領域12およびドリフト領域15の隅(端部)の側面がいわゆる面取りをされて いる(図7(a)参照)。あるいは、半導体装置4bでは、破線95に示すベース領域1 2およびドリフト領域15の隅(端部)の側面は、半導体層10の表面に対して垂直な方 向からみて、曲面になっている(図7(b)参照)。

【0050】

半導体装置4a、4bにおいても、STI領域16とベース領域12とにより挟まれた 素子終端領域91におけるドリフト領域15の長さd3を長くして、耐圧を向上させるの ではなく、素子終端領域91におけるSTI領域16とベース領域12とにより挟まれた 部分のドリフト領域15の長さd3を、素子活性領域90におけるSTI領域16とベー ス領域12とにより挟まれた部分のドリフト領域の長さd1、d2よりも短くし、ソース -ドレイン間耐圧(BV<sub>dSS</sub>)をより増加させている。半導体装置4a、4bにおいて も、距離d1、d2については1.8µm以下で略等しく構成され、距離d3については 距離d1、d2よりも短く構成されている。つまり、半導体装置4a、4bにおいても、 素子面積を増大させることなく、素子終端領域91の耐圧が向上する。

【0051】

特に、半導体装置4 a では、ベース領域12およびドリフト領域15の隅(端部)の側 面がいわゆる面取りをされ、半導体装置4 b では、ベース領域12およびドリフト領域1 5の隅(端部)の側面が曲面になっているので、ベース領域12およびドリフト領域15 の隅(端部)における電界集中が抑制されて、素子終端領域91におけるソース - ドレイ ン間耐圧(BV<sub>dSS</sub>)はさらに向上する。

[0052]

(第5の実施の形態)

上述した半導体装置の構成では、ソース領域13をゲート電極20が囲むようなレイアウトを用いて説明したが、ドレイン領域14をゲート電極20が囲むようなレイアウトにしても、同様の効果が得られる。

【0053】

例えば、図8は、本実施の形態に係る半導体装置の要部平面図である。

半導体装置5においては、その平面内において、ドレイン領域14がライン状に延在している。ソース領域13内には、例えば、ソース領域13とは導電型が異なるバックゲート領域13cが周期的に配置されている。ドレイン領域14は、半導体層10の表面に対して垂直な方向からみて、ソース領域13、ゲート電極20によって取り囲まれている。 すなわち、ソース領域13は、半導体層10の表面に対して垂直な方向からみてドレイン 10

20

30

領域14を取り囲むように設けられいる。ソース領域13とドレイン領域14とは、交互 に配置されている。

【0054】

この際、ベース領域12とSTI領域16とにより挟まれた部分のドリフト領域15の 長さdについては、素子終端領域におけるd3を短くし、素子終端領域91の耐圧を向上 させるような関係にしておく。すなわち、半導体装置5においても、STI領域16とベ ース領域12とにより挟まれた素子終端領域91におけるドリフト領域15の長さd3を 長くして、耐圧を向上させるのではなく、素子終端領域91におけるSTI領域16とベ ース領域12とにより挟まれた部分のドリフト領域15の長さd3を、素子活性領域90 におけるSTI領域16とベース領域12とにより挟まれた部分のドリフト領域の長さd 1、d2よりも短くし、ソース・ドレイン間耐圧(BVdss)をより増加させている。 半導体装置5においても、距離d1、d2については1.8µm以下で略等しく構成され 、距離d3については距離d1、d2よりも短く構成されている。つまり、半導体装置5 においても、素子面積を増大させることなく、素子終端領域91の耐圧が向上する。この ような構成でも、素子面積を増加させることなく、素子終端領域91の耐圧を向上させる

【 0 0 5 5 】

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこ れらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計 変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例え ば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは 、例示したものに限定されるわけではなく適宜変更することができる。

20

10

【0056】

また、本実施の形態では、第1導電型をN形とし、第2導電型をP形とした場合につい て説明したが、第1導電型をP形とし、第2導電型をN形とする構造についても実施の形 態に含まれ、同様の効果を得る。その他、本発明はその要旨を逸脱しない範囲で種々変形 して実施できる。

【0057】

また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含 <sup>30</sup>される。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想 到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了 解される。

【符号の説明】

### [0058]

1、2、3、4、5 半導体装置 10 半導体層 11n、11p 半導体層 12 ベース領域 13 ソース領域 13c バックゲート領域 14 ドレイン領域 15 ドリフト領域 16 STI領域 18、19、22 シリサイド層 20 ゲート電極 2 1 ゲート酸化膜 ゲートコンタクト領域 23 30 ソースコンタクト領域

- 31 ソース電極
- 33 ドレイン電極
- 3.2 ドレインコンタクト領域
- 34 バックゲートコンタクト領域
- 4 0 層間絶縁膜
- 90 素子活性領域
- 91 素子終端領域
- 95 破線

【図1】



【図2】



【図3】







【図5】



【図6】







フロントページの続き

(56)参考文献 特開2003-249646(JP,A) 特開2006-173357(JP,A) 特開2010-258226(JP,A) 特開2007-073942(JP,A) 特開2009-170671(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 3 6

H01L 29/78