JP4970997B2 - ナノワイヤトランジスタの製造方法 - Google Patents

ナノワイヤトランジスタの製造方法 Download PDF

Info

Publication number
JP4970997B2
JP4970997B2 JP2007072887A JP2007072887A JP4970997B2 JP 4970997 B2 JP4970997 B2 JP 4970997B2 JP 2007072887 A JP2007072887 A JP 2007072887A JP 2007072887 A JP2007072887 A JP 2007072887A JP 4970997 B2 JP4970997 B2 JP 4970997B2
Authority
JP
Japan
Prior art keywords
nanowire
transistor
core
shell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007072887A
Other languages
English (en)
Other versions
JP2007294908A (ja
Inventor
孝啓 川島
徹 齋藤
健史 原田
識成 七井
孝之 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007072887A priority Critical patent/JP4970997B2/ja
Publication of JP2007294908A publication Critical patent/JP2007294908A/ja
Priority to US13/399,521 priority patent/US8368049B2/en
Application granted granted Critical
Publication of JP4970997B2 publication Critical patent/JP4970997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ナノワイヤトランジスタの製造方法に関する。特に本発明は、半導体コア部分の周囲をゲート絶縁膜で被覆したコア・シェル構造を有するナノワイヤを備えるトランジスタの製造方法に関する。このようなナノワイヤトランジスタは、フレキシブル基板上に薄膜トランジスタを形成して作製される電子デバイスやマイクロデバイスなどに利用可能である。
従来のアクティブ型液晶表示装置や有機エレクトロルミネッセンス(EL)表示装置は、ガラス基板上に多数の画素をマトリックス状に配置することによって形成されている。ガラス基板上には行及び列状に走る走査線やデータ線が設けられており、個々の画素近傍に配置されたトランジスタ(スイッチング素子)を介して画素に電気的に接続される。現在の技術では、単結晶半導体層をガラス基板上に形成することができないため、非単結晶である非晶質また多結晶のシリコンを用いた薄膜トランジスタ(TFT)がガラス基板状に形成され、画素制御用のスイッチング素子として用いられている。
ガラス基板よりも軽量でフレキシブルな基板としてプラスティック基板を用いることも検討されているが、このようなフレキシブル基板は、ガラス基板よりも低い温度で軟化するため、上述の非晶質シリコンや多結晶シリコンを形成することもできない。このため、より低い温度プロセスで製造可能なトランジスタ素子として、有機半導体TFTやナノワイヤトランジスタが開発されつつある。
非特許文献1は、トランジスタのチャネル領域として半導体薄膜ではなく、単結晶半導体のナノワイヤを用いるナノワイヤトランジスタを開示している。このナノワイヤトランジスタは、次のように製造される。
まず、トランジスタ支持基板とは異なる結晶成長用基板を用意し、その上にシリコンナノワイヤを成長させた後、シリコンナノワイヤを成長用基板から剥離する。シリコンナノワイヤは、単結晶シリコンから形成されており、優れた結晶性を有している。ナノワイヤの成長には、通常のフレキシブル基板が耐えられないような高温プロセスが必要であるが、結晶成長用基板としては、このような高温プロセスに耐えられる基板が用いられる。
次に、こうして得られた多数のシリコンナノワイヤを溶液中に分散させる。この溶液に分散したシリコンナノワイヤをフレキシブル基板上に配置し、電極構造を形成することにより、最終的にナノワイヤトランジスタをフレキシブル基板上に形成することができる。電極構造の形成は、プラスティック基板が耐えられるような比較的低い温度でも行うことができる。
このような方法で作製されたトランジスタによれば、そのチャネル領域が単結晶シリコンから形成されているため、フレキシブル基板上であっても、電子又は正孔の電界効果移動度が100cm2-1-1を超えるような優れたトランジスタ特性を達成することが可能になる。
次に、図1および図2を参照して、ナノワイヤトランジスタの従来例の構成と問題点を説明する。図1は、従来のナノワイヤトランジスタの斜視図であり、図2(a)は、図1のナノワイヤトランジスタの上面図、図2(b)は、そのA−A'線断面構造図である。
図示されるナノワイヤトランジスタは、フレキシブル基板1と、フレキシブル基板1上に形成されたゲート電極2と、ゲート電極2を覆うゲート絶縁膜4と、ゲート絶縁膜上に設けられたナノワイヤ3、ソース電極5、及びドレイン電極6とを備えている。
"High performance thin film transistors using semiconductor nanowires and nanoribbons", Nature, vol.425, 2003, pp.274.
図1及び図2に示されるナノワイヤトランジスタは、以下のような問題点を有している。
すなわち、フレキシブル基板1上では、プロセス温度に制約があるため、ゲート絶縁膜の形成温度も例えば200℃以下にする必要がある。このため、塗布プロセスによる有機絶縁膜や、低温でのCVD法やスパッタ法による無機絶縁膜によってゲート絶縁膜を形成することになる。有機絶縁膜や低温で形成した無機絶縁膜は耐圧が低く、ゲート絶縁膜の信頼性が低下する。
このような低温プロセスによって形成されるゲート絶縁膜4では、チャネルとゲート絶縁膜4との間における界面準位が増加し、キャリア移動度が低下するという問題もある。また、有機絶縁膜は、膜中に固定電荷や可動イオンが存在するため、閾値電圧のシフト、電流電圧特性のヒステリシスの発現、及び特性バラツキの増大という問題もある。
本発明は、上記問題を解決するためになされたものであり、新規なトランジスタの製造法を提供することを目的の一つとする。本発明の他の目的は、そのナノワイヤトランジスタを用いた電子装置を提供することにある。
本発明によるナノワイヤトランジスタの製造方法は、チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも1本のナノワイヤを用意する工程と、前記ナノワイヤに接続されるソース電極及びドレイン電極、及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極を形成する工程とを備えるナノワイヤトランジスタの製造方法であって、前記ナノワイヤを用意する工程と、Siを含有する半導体単結晶から形成され、その長軸方向を横切る断面が多角形のナノワイヤ素材を形成する結晶成長工程と、前記ナノワイヤ素材の表面を熱酸化することにより、前記表面に前記絶縁性シェル部分を形成する熱酸化工程とを含み、前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように前記ナノワイヤ素材の表面を熱酸化する。
好ましい実施形態において、前記ナノワイヤ素材の直径は35nm以上であり、前記熱酸化工程では、前記絶縁性シェル部分の厚さが15nm以上になるまで熱酸化を行う。
本発明のナノワイヤトランジスタの製造方法によれば、フレキシブル基板の軟化温度に制約されることなく高品質のゲート絶縁膜を形成することができるため、特性バラツキが低減されたナノワイヤトランジスタをフレキシブル基板上に集積させることができる。
本発明のナノワイヤトランジスタでは、チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも1本のナノワイヤを備えている。このコア部分はSiを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線である。絶縁性シェル部分は、Siを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能する。好ましい実施形態において、前記コア部分の直径は20nm以上、前記絶縁性シェル部分の厚さは15nm以上である。好ましい実施形態において、前記絶縁性シェル部分は、Siの酸化物またはSiの窒化物から形成されている。好ましい実施形態において、前記絶縁性シェル部分は前記ゲート電極に接触している。好ましい実施形態において、前記ゲート絶縁膜の他の一部として機能する絶縁層が前記絶縁性シェル部分と前記ゲート電極との間に設けられている。好ましい実施形態において、前記絶縁性シェル部分は、前記ソース電極またはドレイン電極と前記コア部分とが接触する領域からは除去されている。好ましい実施形態において、前記ナノワイヤを支持する絶縁性基板を備える。好ましい実施形態において、前記ゲート電極上に前記ソース電極から前記ドレイン電極に向かう方向に対して平行に複数個の溝が形成されており、前記溝に前記ナノワイヤが配置されている。好ましい実施形態において、前記ソース電極及びドレイン電極上に前記ゲート電極に垂直な方向に複数個の溝が形成されており、この溝に前記ナノワイヤが配置されている。好ましい実施形態において、前記溝の長手方向を横切る断面の形状は、V字型、U字型または矩型である。好ましい実施形態において、前記基板が高分子材料、高分子材料及び無機材料の複合体から形成されている。本発明の電子回路は、上記のナノワイヤトランジスタを備えていることを特徴とする。本発明の表示パネルは、上記の電子回路を備えていることを特徴とする。本発明の表示装置は、上記の表示パネルを備えていることを特徴とする。
通常、Siを含有する半導体単結晶から形成されたナノワイヤの断面は、多角形(典型的には正六角形)である。図20(a)、(b)は、それぞれ、そのようなナノワイヤ3をゲート絶縁膜上に配置したときの断面を示している。
図20(a)に示す配置例では、ナノワイヤ3の表面に現れる6つの結晶面(ファセット)のうちの1つがゲート絶縁膜の表面に接触している。一方、図20(b)に示す配置例では、ナノワイヤ3の表面に現れるいずれの結晶面もゲート絶縁膜の表面には接触していない。ナノワイヤ3は、長軸方向に延びているが、完全な直線状に延びているわけではなく、湾曲している場合もあるため、図20(b)に示すような形態でナノワイヤ3が存在することも多い。実際に多数のナノワイヤをゲート絶縁膜上に配置すると、図20(a)、(b)に示すような多様な形態が観察される。
本願発明者の実験によると、図20(a)の配置と図20(b)の配置との間でトランジスタ特性に大きな差異が生じることがわかった。ナノワイヤ3とゲート絶縁膜との配置関係に依存して、ナノワイヤに及ぶゲート電界に差異が生じるためであると考えられる。
これに対して、本願発明におけるナノワイヤの断面は、典型的には図20(c)に示すナノワイヤ13が有しているような断面であるため、その配置状態によらず、ゲート界面に形成されるゲート電界が均一化され、優れたトランジスタ特性を発揮させることが可能になる。
本来、単結晶のナノワイヤの表面は、特定の結晶面から構成されるため、ナノワイヤの断面は、直線から構成される輪郭を有している。このようなナノワイヤの表面を熱酸化しても、通常の厚さの熱酸化膜を形成する場合は、ナノワイヤの断面形状に大きな変化は観察されない。しかし、本願発明者の実験によると、相対的に直径の大きな単結晶ナノワイヤを用意し、その表面を熱酸化して充分な厚さの熱酸化膜を形成したところ、単結晶半導体からなるコア部分の断面が直線を含まない曲面の輪郭を有することがわかった。コア部分の断面が曲線によって囲まれる形状を有していれば、図20(a)、(b)を参照して説明した問題は生じず、トランジスタ特性が向上することになる。
また、後述するように、熱酸化膜を充分に厚く形成すると、半導体コア部分と絶縁性シェル部分(熱酸化膜)との界面が良好な特性を有するものとなり、トランジスタのオフ電流が低減されることもわかった。
(実施形態1)
以下、本発明によるナノワイヤトランジスタの第1の実施形態を説明する。
まず、図3を参照しながら、本実施形態のナノワイヤトランジスタに用いるコア・シェルナノワイヤの例を説明する。図3(a)は、コア・シェルナノワイヤ13の斜視図、図3(b)は、図3(a)のB−B'線断面図である。
図3に示すように、コア・シェルナノワイヤ13は、半導体コア部分13aと、絶縁性シェル部分13bとを備えており、シェル部分13bはコア部分13aの周囲を被覆している。半導体コア部分13aは、例えば、Si、SiGeなどの、Siを含有するIV族半導体から形成されている。一方、絶縁性シェル部分13bは、シリコン酸化膜、シリコン酸窒化膜などの絶縁物から形成されている。
コア・シェルナノワイヤ13の長さは例えば1μm〜100μm程度である。半導体コア部分13aの直径は、例えば2nm〜1μm程度であり、好ましくは20nm〜100nm程度である。半導体コア部分13aの直径が20nmより小さくなると、量子効果が発現し、特性の安定性が損なわれる可能性がある。絶縁性シェル部分13bの層厚は5nm〜1μm程度であり、好ましくは15nm〜100nm程度である。
本実施形態では、コア・シェルナノワイヤ13のコア部分13aが単結晶シリコンから形成され、シェル部分13bはシリコン酸化膜から形成されている。このシェル部分13bは、酸化雰囲気でシリコンナノワイヤ素材の表面を熱酸化することにより得られたものである。
有機ELディプレイを駆動するために必要なトランジスタのゲート電極には10〜15Vの電圧が印加されため、10〜15V以上の耐圧を有するゲート絶縁膜を形成する必要がある。例えば、最大の印加ゲート電圧が10Vの場合、シリコン酸化膜の絶縁破壊電界強度を6MV/cmと仮定すると、シリコン酸化膜の厚さを17nm以上に設定する必要がある。ゲート電圧が15Vの場合は、シリコン酸化膜の厚さを25nm以上に設定する必要がある。ナノワイヤトランジスタの動作マージンを拡大するためには、上述した厚さよりもさらに余裕をもった膜厚設計をすることが好ましい。
シリコンナノワイヤの表面には、上記の熱酸化を行う前から、空気中の酸素と反応して約1〜3nm程度の自然酸化膜(SiOx)が存在している。このよう自然酸化膜は薄いため、トランジスタのゲート絶縁膜に求められる耐圧を達成することはできない。さらに、自然酸化膜は、シリコンと酸素の原子比率が1:2から外れており、膜中には大気雰囲気から不純物が混入しているため、絶縁耐圧が低く、シリコンとの良好な界面も形成されない。従って、自然酸化膜をゲート絶縁膜として機能させることは好ましくない。
次に、図4(a)及び図4(b)を参照しながら、上述したコア・シェルナノワイヤ13を用いたナノワイヤトランジスタを説明する。図4(a)は、実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図4(b)は、そのC−C’線断面図である。
図4に示すナノワイヤトランジスタは、上述のコア・シェルナノワイヤ13のコア部分13aにそれぞれ電気的に接触するソース電極14及びドレイン電極15と、これらを支持するプラスティック基板11とを備えている。
ソース電極14及びドレイン電極15とコア・シェルナノワイヤ13とを電気的に接続するため、ソース電極14及びドレイン電極15の少なくとも一部は、半導体コア部分13aが剥き出しになった領域を介して電気的なコンタクトを形成している。
本実施形態におけるプラスティック基板11の上面には、ゲート電極12が形成されており、ゲート電極12上にコア・シェルナノワイヤ13が配置されている(ボトムゲート型構造)。ゲート電極12上には、シェル部分以外のゲート絶縁膜が設けられていない。本実施形態では、コア・シェルナノワイヤ13の絶縁性シェル部分がゲート絶縁膜として機能している。プラスティック基板11の表面は絶縁性を有しており、ゲート電極12とソース電極14及びドレイン電極15との間を絶縁している。
プラスティック基板11は、ポリイミドや芳香族エステルのような材料によって構成される材料から好適に形成される。ゲート電極12、ソース電極14及びドレイン電極15は、チタン、金、アルミニウム、ニッケルのような金属材料から好適に形成される。
ゲート電極12にゲート電圧を印加すると、コア・シェルナノワイヤ13のシェル部分(シリコン酸化膜)13bを介してコア部分13aのチャネル領域における導電性が制御される。
本実施形態では、コア・シェルナノワイヤ13のコア部分13aにシリコン、シェル部分13bにシリコン酸化膜を用い、このシリコン酸化膜をナノワイヤトランジスタのゲート絶縁膜として機能させている。このため、高耐圧で且つチャネル/ゲート絶縁膜界面準位や絶縁膜中の固定電荷を低減したナノワイヤトランジスタを実現することができる。従って、高信頼性で且つ高移動度なナノワイヤトランジスタをプラスティック基板上に実現することができる。
なお、図4に示されているナノワイヤトランジスタでは、複数のコア・シェルナノワイヤ13がいずれも線C−C’に平行な方向に配向されている。しかし、実際のトランジスタでは、複数のコア・シェルナノワイヤ13が交差したり、C−C’線に平行な方向から傾斜して配置されていてもよい。
以下、本実施形態におけるコア・シェルナノワイヤを製造する方法の好ましい実施形態を説明する。
まず、ナノワイヤ素材を作製する。具体的には、任意の基板上に触媒となる金属微粒子を配置する。触媒金属としては、例えば、コバルト、ニッケル、金、白金を用いるとよい。この触媒金属の基板への配置は、例えばスパッタ法や蒸着法などで1〜10nm程度の薄膜を堆積させ、任意の雰囲気中で熱処理することで金属微粒子化する方法を用いることができる。あるいは、金属微粒子コロイドを基板上に塗布する方法を用いてもよい。
次にCVD法を用いてナノワイヤを基板上に成長させる。シリコンナノワイヤを成長する方法としては、例えば、ソースガスにシランやジシランを用い、基板温度を400〜600℃程度に加熱する。このあと、シリコンナノワイヤが成長した基板を酸化処理のための装置内に挿入し、酸化処理を行う。こうして、絶縁性シェル部分13bで半導体コア部分13aの周囲が被覆されたコア・シェルナノワイヤを得ることができる。
図5(a)及び(b)は、中心軸(長軸方向)を含む平面に平行なコア・シェルナノワイヤの断面TEM写真であり、図5(c)はシェル部分(シリコン酸化膜)の膜厚と酸化処理時間との関係を示すグラフである。図5(a)は、酸化処理時間が2分の場合、図5(b)は、酸化処理時間が6分の場合のTEM像を示している。
酸化開始前のナノワイヤ素材(シリコンナノワイヤ)の直径は約60nm程度であった。従来のナノワイヤの直径(約10〜20nm)に比べると、直径の大きなナノワイヤ(例えば50〜150nm)を用意し、その表面を熱酸化することにより比較的厚い熱酸化膜(15nm以上)を形成している。
シリコン酸化膜の厚さや膜質は、酸化の時間、温度、雰囲気に依存するため、形成すべきトランジスタの仕様に合わせて熱酸化の条件を決定する。本実施形態では、1100℃の酸素雰囲気でラピットサーマルプロセスを行い、熱酸化膜を形成した。図5(c)からわかるように、酸化時間の増加に伴いシェル部分酸化膜厚が比例的に増大している。
図6(a)は、熱酸化前におけるナノワイヤの中心軸(長軸)方向を垂直に横切る断面のTEM写真である。図6(a)から明らかなように、コア部分の断面は多角形(六角形)である。これは、シリコン単結晶の結晶構造を反映したファセットがナノワイヤの表面に現れていることを意味している。一方、図6(b)は、酸素流量6リットル/分の雰囲気で1100℃、4分の熱酸化を行った場合に得られるコア・シェルナノワイヤの中心軸(長軸)方向を垂直に横切る断面のTEM写真である。図6(b)から明らかなように、コア部分の断面の輪郭は曲線(実質的に円または楕円)である。なお、酸化速度は結晶面方位依存性を有しているため、仮に熱酸化前のナノワイヤの断面が正六角形である場合、周囲から異方的に酸化が進行するため、コア部分の断面が真円になることなく、概略的に楕円の形状になりやすい。本明細書における「曲線」とは、極率半径が無限になる部分(直線部分)を実質的に含まない線であり、極率半径が位置によって大きく変動しない曲線である。
このように、熱酸化前のシリコン結晶ナノワイヤ素材が多角形の断面形状を有していても、その表面に15nm以上の厚さの熱酸化膜を形成すると、酸化の進行に伴ってシリコン結晶と熱酸化膜との界面が曲面を形成するようになる。このような断面に変化するメカニズムは不明である。熱酸化の進行に伴って、コア部分13aの直径は小さくなるが、最終的にトランジスタに用いるコア・シェルナノワイヤ13のコア部分13aの直径は5nm以上であることが好ましい。
一般に、コア・シェルナノワイヤ13をゲート電極12上に配置するとき、コア・シェルナノワイヤ13のどの部分をゲート電極12に対向させるかの制御は困難である。したがって、コア部分13aの断面が多角形の場合、多角形の辺または頂点のいずれが、ゲート電極12に最も近い位置にくるかが不定である。トランジスタが完成した後、ゲート電極12に電圧を印加すると、コア部分13aのうち最もゲート電極12に近い位置に導電チャネルが形成される。このため、コア部分13aの断面が多角形であると、コア・シェルナノワイヤ13が回転角度に応じてトランジスタ特性が変動する可能性がある。しかし、本実施形態におけるコア・シェルナノワイヤ13は、コア部分13aの断面の輪郭が曲線であるため、このような問題が解決される。上記観点から、コア部分13aの断面の輪郭は円または楕円であることが好ましい。
なお、熱酸化の後、あるいは熱酸化に代えて、窒化工程を行っても高品質の絶縁性シェル部分13bを形成することができる。本実施形態のように、シリコンナノワイヤ素材を用いる場合は、窒化工程を行うことにより、シリコン酸窒化膜やシリコン窒化膜で被覆されたナノワイヤを形成することができる。
次に、上記の方法で作製したコア・シェルナノワイヤ13を溶媒に分散させる。具体的には、コア・シェルナノワイヤ13が成長した基板(不図示)からコア・シェルナノワイヤ13を剥離し、溶液に分散させる。コア・シェルナノワイヤ13を基板から剥離する方法は、例えば基板に超音波処理を施して機械的に剥離する方法や、基板表面を薄くエッチングすることによって剥離する方法を用いるとよい。分散液の溶媒としては、水溶液、有機溶媒、または、水と有機溶媒を混合したものを用いることができる。有機溶媒としては、例えばエタノール、プロパノール、ペンタノール、ヘキサノール、エチレングリコールなどのアルコール、エチレングリコールモノメチルエーテルなどのエステル、メチルエチルケトンなどのケトン類、ヘキサン、オクタンなどのアルカン、テトラヒドロフラン、クロロホルムのような溶媒を用いることができる。水と有機溶媒の混合液体としては、水とアルコールの混合液、水とテトラヒドロフランの混合液などが使用可能である。
次に、図7Aから図7Fを参照して、本実施形態におけるトランジスタの製造方法を説明する。
まず、図7Aに示すように、リソグラフィー法を用いて、プラスティック基板11上にレジストマスク層16を形成する。レジストマスク層16は、ゲート電極12の形状及び位置を規定する開口部を有している。フォトリソグラフイ法によるレジストマスク層16を使用する代わりに、インクジェット法を用いて形成した他のマスク部材を用いてもよい。
図7Bに示すように、プラスティック基板11の上面のうちレジストマスク層16によって覆われていない領域をエッチングすることにより、その領域に凹部を形成する。プラスティック基板11のエッチングは、例えばCF4や酸素ガスを用いた反応性イオンエッチングによって行うことができる。ただし、このような凹部の形成は、ドライエッチングに限定されず、ウェットエッチングによって行っても良いし、ドライエッチング及びウェットエッチングを組み合わせて行っても良い。本実施形態では、凹部の深さを100〜300nm程度に調節する。
図7Cに示すように、プラスティック基板11上に、例えばスパッタ法によってゲート金属17を堆積する。ゲート金属17は例えば厚さ100〜300nm程度のアルミニウム膜である。ゲート金属17の堆積は、スパッタ法に限定されず、蒸着法、金属微粒子インク塗布法を用いて行ってもよい。
図7Dに示すように、ゲート金属17及びレジストマスク層16をプラスティック基板11から除去する。具体的には、有機系のレジスト除去液を用いてレジストマスク層16を溶解し、レジストマスク層16上に堆積したゲート金属17をレジストマスク層16とともに除去(リフトオフ)する。こうして、ゲート金属17から所定パターンを有するゲート電極12を形成する。本実施形態では、ゲート金属17の膜厚をゲート電極形成領域の凹部の深さと同程度に設定することにより、ゲート電極12の上面とプラスティック基板11の上面とを整合させ、プラスティック基板11の表面に大きな段差が形成されないようにしている。
図7Eに示すように、複数のコア・シェルナノワイヤ13をゲート電極12上に配置する。コア・シェルナノワイヤ13の配置は、液体の流れを利用して配置させる方法、コア・シェルナノワイヤ13の転写法、コア・シェルナノワイヤ13の表面エネルギー制御によって配置させる方法を用いて行うことができる。本実施形態では、コア・シェルナノワイヤ13を配置すべき領域に、所望形状の複数の溝を有するモールド(不図示)を密着させ、この溝内に上述したコア・シェルナノワイヤ分散液をフローさせる(フロー法)。このようなフロー法を用いると、コア・シェルナノワイヤ13の位置をモールドの形状によって制御することが可能であり、コア・シェルナノワイヤ13の方向は液体の流れによって規定することが可能となる。
図7Fに示すように、プラスティック基板11上にソース電極14及びドレイン電極15を形成する。具体的には、まず、リソグラフィーにより、プラスティック基板11の上面のうち、ソース電極14・ドレイン電極15が形成されるべき領域に開口部を有するレジストマスク層(不図示)を形成する。このレジストマスク層の開口部は、ソース電極14・ドレイン電極15とコア・シェルナノワイヤ13とが接触するコンタクト領域を規定する。このコンタクト領域内に位置する絶縁性シェル部分13bをフッ酸溶液によりエッチングし、コア部分13aを露出させた後、ソース・ドレイン電極材料であるニッケルをスパッタ法によりプラスティック基板11上に堆積する。このとき、ニッケルはレジストの開口部内でコア・シェルナノワイヤ13のコア部分と直接に接触する。この後、レジストマスク層上に堆積したニッケルをレジストマスク層とともにリフトオフする。なお、ソース・ドレイン電極14、15の形成は、インクジェット法により基板11の所定領域上に電極材料を配置することによって行っても良い。
本実施形態の製造方法によれば、コア・シェルナノワイヤをフレキシブル基板上に配置する前に良質なゲート絶縁膜をナノワイヤに形成しているため、プラスティック基板の軟化温度に制約されることなく、チャネル領域の特性に優れたナノワイヤトランジスタをフレキシブル基板上に集積することが可能となる。
(実施形態2)
次に、図8(a)及び(b)を参照しながら、本発明によるナノワイヤトランジスタの第2の実施形態を説明する。図8(a)は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図8(b)は、そのD−D’線断面図である。
図8に示すように、本実施形態のナノワイヤトランジスタが実施形態1のナノワイヤトランジスタと大きく異なる点は、ゲート電極12に溝20が形成され、溝20内にはコア・シェルナノワイヤ13が配置されている点にある。
溝20の断面形状は、四角形に限らず、図9(a)及び(b)に記載のように、V字型やU字型であってもよい。本実施形態では、1つの溝20に1本のコア・シェルナノワイヤ13が配置されているが、1つの溝20に複数本のコア・シェルナノワイヤ13が配置されてもよい。
図9(c)は、2層構造のゲート電極を備える例を示している。この例では、下層のゲート電極に形成した溝内にナノワイヤを配置した後、それらのナノワイヤを覆う上層のゲート電極を形成している。この上層のゲート電極は、下地の凹凸を反映した凹凸表面を有しており、この凹凸表面の凹部に他のナノワイヤを配置している。
図9(d)は、深さの異なる溝にコア・シェルナノワイヤ13を配置した場合におけるゲート電界が半導体コア部分13aに影響を与える領域(導電性の変調される領域)13cを模式的に示す。図9(d)に示すように、溝を有するゲート電極12を用いると、平坦なゲート電極12を用いる場合に比べて、半導体コア部分13aのうちゲート電極12に対向する領域の実効的な面積が増加する。その結果、半導体コア部分13a中の導電性が変調される領域13cが増加することになる。従って、本実施形態のナノワイヤトランジスタでは、ゲート電極12によりチャネルの導電性を変調できる領域が増加するため、電流駆動力やオン電流とオフ電流比を向上した高性能なナノワイヤトランジスタを実現することができる。
本実施形態のナノワイヤトランジスタを製造する方法は、基本的には実施形態1における製造方法と同様である。以下、図10及び図11を参照しながら、ゲート電極に溝を形成する方法の一例を説明する。
まず、図10(a)に示すようにプラスティック基板11上にゲート電極12を形成する。ゲート電極12の上面がプラスティック基板11の上面よりも高くなるようにゲート電極12を形成する。例えば、プラスティック基板11上にレジストマスクなどの剥離層(図示せず)を堆積し、実施形態について説明した工程と同様の工程により、剥離層上にゲート電極材料を堆積した後、剥離層とともにリフトオフを行えばよい。次に、図10(b)に示すようにインプリントリソグラフィー法を用いてゲート電極12上に溝20を形成する。
また、図11(a)に示すようにゲート電極12を形成した後、図11(b)に示すようにゲート電極12上をレーザー光22でスキャンすることにより、ゲート電極12上に溝20を形成してもよい。レーザー光22として、例えばフェムト秒赤外レーザーを用いると、基板温度を上昇させることなく加工することができる。ゲート電極12上にレジスト層を形成した後、ホログラフィック露光及びエッチングを行うことにより、溝20を形成することもできる。
なお、溝20の側壁は、ゲート電極12の一部から構成されていることが好ましいが、ゲート電極12の表面にスリット状絶縁層を形成し、そのスリットを溝20として利用してもよい。この場合、溝20の側壁は絶縁体であるが、コア・シェルナノワイヤ13を所定位置で保持する効果は充分に発揮することができる。溝20の深さは、コア・シェルナノワイヤ13の直径に応じて適切に設定される。例えば、溝20の深さは、コア・シェルナノワイヤ13の直径の1/10以上5倍以下の範囲から設定され得る。
本実施形態によれば、溝20にコア・シェルナノワイヤ13を配置させるため、溝20の方向にコア・シェルナノワイヤ13を配向させることが容易になる。また、溝20の形状及び大きさを調整することにより、ゲート電極12を横切るコア・シェルナノワイヤ13の本数をある程度制御することも可能となる。このため、ナノワイヤトランジスタの特性バラツキを抑制することができる。
なお、実施形態1におけるコア・シェルナノワイヤの半導体コア部分は、Si、SiGeなどの、Siを含有するIV族半導体から形成されているが、本実施形態におけるコア・シェルナノワイヤ13の半導体部分は、Siを含有する半導体結晶から形成されている必要はない。例えば、GaAs、InP、InAsなどのIII−V族半導体、またはZnS、ZnSe、CDSなどのII−VI族半導体から形成されていてもよい。また、絶縁性シェル部分も、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、ハフニウム酸化膜などの絶縁物から形成され得る
(実施形態3)
次に、図12(a)及び(b)を参照しながら、本発明によるナノワイヤトランジスタの第3の実施形態を説明する。図12(a)は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図12(b)は、そのE−E’線断面図である。
図12に示すように、本実施形態のナノワイヤトランジスタが実施形態1のナノワイヤトランジスタと大きく異なる点は、下部に位置するソース・ドレイン電極に溝が形成され、溝内にはコア・シェルナノワイヤが配置されている点にある。
本実施形態では、埋め込みソース電極23及び埋め込みドレイン電極24が基板11に設けられており、これらの電極23、24の表面に複数の溝20が形成されている。溝20にはコア・シェルナノワイヤ13が配置されている。実施形態2について説明したように、1つの溝20に複数本のコア・シェルナノワイヤ13が配置されてもよい。また、溝20の断面形状も、四角形に限らず、V字型やU字型であってもよい。
本実施形態では、ソース電極が、埋め込みソース電極23と上層ソース電極14によって構成され、また、ドレイン電極が、埋め込みドレイン電極24と上層ドレイン電極15とによって構成されている。しかしながら、重要な点は、コア・シェルナノワイヤの下方に位置する電極23,24に溝が形成されていることであり、これらが基盤11中に埋め込まれている必要はない。なお、溝20は電極23、24だけではなく、ゲート電極12にも形成されていてよい。
複数本のコア・シェルナノワイヤ13からチャネルが形成されるナノワイヤトランジスタは、各々が1本のコア・シェルナノワイヤからチャネルが形成された複数のトランジスタを並列に接続した構成と回路的には等価である。このため、個々のコア・シェルナノワイヤ13の形状や材料特性により、キンクが発生する場合がある。本実施形態では、ソース電極及びドレイン電極に形成した溝20に長さの揃ったコア・シェルナノワイヤ13を配置しているため、ナノワイヤトランジスタ特性のキンクを低減することができる。
次に、本実施形態の製造方法を説明する。この製造方法は、基本的には前述の実施形態について説明した方法と同様である。以下、図13を参照しながら、溝20を形成する方法の一例を説明する。
まず、図13(a)に示すように、ゲート電極12、埋め込みソース電極23及び埋め込みドレイン電極24を基板11に形成する。これらの電極12、23、24は、基板11の表面より突出するように形成する。
次に、インプリントリソグラフィー法を用いて、図13(b)に示すように電極23、24に溝20を形成する。また、電極12は基板11の表面とほぼ同じ高さにする。次に、図13(c)に示すように、ソース電極23及びドレイン電極24の溝20にコア・シェルナノワイヤ13を配置する。
本実施形態の製造方法によれば、溝20にコア・シェルナノワイヤ13を配置させるため、溝20の方向にコア・シェルナノワイヤ13を配向することが容易である。また、溝20の形状により、ナノワイヤ13の配置本数をある程度制御することも可能となる。ソース電極23及びドレイン電極24に溝20を形成するため、長さの揃ったコア・シェルナノワイヤ13を配置することができる。このため、ナノワイヤトランジスタの製造バラツキを抑制することができる。
(実施形態4)
図14及び図15を参照しながら、本発明によるナノワイヤトランジスタを備えるディスプレイの実施形態を説明する。本実施形態のディプレイは、有機エレクトロルミネッセンス素子(有機EL素子)を用いたディスプレイである。
図14は、ディスプレイの構成を模式的に示す平面図であり、図15は、画素近傍の回路図である。図14に示されるディスプレイは、フレキシブル基板40と、フレキシブル基板4上にマトリックス状に配列された複数の画素45と、各画素を駆動するためのXドライバ41及びYドライバ42と、これらのドライバ41、42を画素45に電気的に接続するX走査電極43及びY走査電極44とを備えている。
各画素45には、有機EL素子が配置されている。有機EL素子は、その近傍に配置されたナノワイヤトランジスタを含む回路で制御される。このナノワイヤトランジスタは、前述の実施形態のいずれの構成を有していてもよい。フレキシブル基板40上には、ナノワイヤトランジスタを制御するためのX走査電極43、Y走査電極44、Xドライバ41、及びYドライバ42が形成されている。
図15を参照する。画素45は、スイッチ用トランジスタ50とドライバ用トランジスタ51とによって制御される。Yドライバ42からY走査電極44を介してスイッチ用トランジスタ50のソース電極に電圧が印加される。スイッチ用トランジスタ50のドレイン電極とドライバ用トランジスタ51のゲート電極とは電気的に接続されている。ドライバ用トランジスタ51のドレイン電極は、画素の下部に配置された画素電極(図示せず)に電気的に接続されている。また、ドライバ用トランジスタ51のソース電極には、画素を発光させるための電圧が印加される。
一方、スイッチ用トランジスタ50のゲート電極には、Xドライバ41からX走査電極43を介して画像信号電圧が印加される。画像信号の電圧が印加されたスイッチ用トランジスタ50から、ドライバ用トランジスタ51のゲート電極に電圧が加えられる。これによって、ドライバ用トランジスタ51から画素電極に電圧が加えられる。図示はしていないが、画素上には透明電極が配置されている。画素電極と透明電極との間に電圧が加わることによって、画素部分が発光する。
以下、図16に示す構成を有する実施例について、トランジスタ特性を説明する。
図16に示すナノワイヤトランジスタは、図4(a)及び図4(b)を参照しながら説明した実施形態のナノワイヤナトランジスタに比較すると、ブラスティック基板11の表面にSiNからなるゲート絶縁膜(厚さ:200nm)4が形成されている点で異なっている。他の点では、図16の構成は、図4(b)に示す構成と同様である。
本実施例におけるコア・シェルナノワイヤ13のコア部分13aはシリコン、シェル部分はシリコン酸化膜から形成されている。シリコン酸化膜は、シリコンナノワイヤを熱酸化することによって形成されたものである。
ソース電極14とドレイン電極15との間に10ボルトの印加を印加した状態で、ゲート電極12に種々の大きさのゲート電圧を印加してトランジスタをON状態にした。そのときにソース電極14とドレイン電極15との間を流れるドレイン電流を測定した。測定結果を図17に示す。図17は、横軸がゲート電圧、縦軸がドレイン電流のグラフである。このグラフには、図1に示す構成を有する従来のナノワイヤトランジスタ(従来例)について測定した結果も示されている。実施例におけるシェル部分13bの厚さは20nm、ゲート絶縁膜4の厚さは実施例および従来TFTのいずれも200nmである。
図17からわかるように、本実施例と従来TFTとを比較すると、本実施例では、トランジスタの導通時におけるドレイン電流(オン電流:Ion)が相対的に大きく、また、非導通時におけるドレイン電流(オフ電流:Ioff)が格段に小さい。オフ電流(Ioff)と「リーク電流」を意味し、少ないことが好ましい。図17から明らかなように、本実施例のトランジスタは従来例よりも格段に優れたトランジスタ特性を示している。
図18は、ドレイン電流とオン電流(Ion)およびオフ電流(Ioff)とシェル部分13bの厚さとの関係を示すグラフである。グラフ左側の縦軸はゲート電圧が−30ボルトのときのオン電流(Ion)であり、グラフ右側の縦軸はオフ電流(Ioff)の最終値である。シェル部分13bが厚くなるほど、オフ電流(Ioff)が少なくなる。
図19は、トランジスタのヒステリシス特性を示すグラフである。図17に示す例では、ゲート電圧を0ボルトから−30ボルトに低下させる場合と、ゲート電圧を0ボルトが−30ボルトから0ボルトに上昇させる場合との間でゲート−ドレイン特性が異なっている。すなわち、ドレイン電流が1.0×10-8Aとなるときのゲート電圧の大きさがゲート電圧の増減方向によって異なっている。本明細書では、このようなゲート電圧の差異を「ヒステリシス」と称することとする。図19は、このヒステリシスとシェル部分13bの厚さとの関係を示すグラフである。図19からわかるように、シェル部分13bの厚さが15nmよりも小さくなると、ヒステリシスが大きくなる。
以上の結果から、シェル部分13bの厚さは15nm以上に設定することが好ましく、20nm以上にすることが更に好ましい。
なお、形成すべきシェル部分13bの厚さは、熱酸化を行なう前におけるナノワイヤ素材の直径に依存する。シェル部分13bの厚さは、ナノワイヤ素材の直径の15〜75%の範囲に設定することが好ましい。この場合、熱酸化後におけるコア部分13aの直径は、例えばシェル部分13bの厚さの0.3〜6倍の範囲内になる。
本発明のナノワイヤトランジスタは、フレキシブル基板を用いた電子デバイスやディスプレイ等に好適に用いられる。
従来のナノワイヤトランジスタ構造斜視図である。 (a)は、図1のナノワイヤトランジスタの上面図、(b)は、そのA−A'線断面構造図である。 (a)は、コア・シェルナノワイヤ13の斜視図、(b)は(a)のB−B'線断面図である。 (a)は、実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、(b)は、そのC−C’線断面図である。 (a)及び(b)は、中心軸を含む平面に平行なコア・シェルナノワイヤの断面TEM写真であり、(c)はシェル部分(シリコン酸化膜)の膜厚と酸化処理時間との関係を示すグラフである。 (a)は、熱酸化前におけるナノワイヤの中心軸(長軸)方向を垂直に横切る平面に平行な断面TEM写真であり、(b)は、熱酸化後におけるナノワイヤの中心軸(長軸)方向を垂直に横切る平面に平行な断面TEM写真である。 本発明の実施形態1における製造方法を示す図である。 本発明の実施形態1における製造方法を示す図である。 本発明の実施形態1における製造方法を示す図である。 本発明の実施形態1における製造方法を示す図である。 本発明の実施形態1における製造方法を示す図である。 本発明の実施形態1における製造方法を示す図である。 (a)は、実施形態1のナノワイヤトランジスタの構成を模式的に示す上面図であり、(b)は、そのD−D’線断面図である。 (a)及び(b)は、それぞれ、U字型及びV字型の溝を示す断面図であり、(c)は、他の溝構造を示す断面図であり、(d)は、深さの異なる溝にコア・シェルナノワイヤを配置した場合におけるゲート電界が半導体コア部分13aに影響を与える領域を示す断面図である。 (a)及び(b)は、本発明の実施形態2における製造方法を示す図である。 (a)及び(b)は、本発明の実施形態2における他の製造方法を示す図である。 (a)は、本発明の実施形態3のナノワイヤトランジスタの構成を模式的に示す上面図であり、(b)は、そのE−E’線断面図である。 (a)から(c)は、実施形態3における製造方法を示す図である。 本発明によるディスプレイの構成を示す平面図である。 図14のディスプレイにおける画素駆動用トランジスタの回路図である。 本発明の実施例におけるトランジスタ構成を示す断面図である。 実施例と従来例について得られたトランジスタ特性の測定結果を示すグラフである。 実施例について測定されたドレイン電流とシェル部分13bの厚さとの関係を示すグラフである。 実施例のトランジスタにおけるヒステリシス特性を示すグラフである。 (a)、(b)は、それぞれ、そのようなナノワイヤをゲート絶縁膜上に配置したときの断面を示す図であり、(c)は、本発明で使用するナノワイヤをゲート絶縁膜上に配置したときの断面を示す図である。
符号の説明
1 基板
2 ゲート電極
3 ナノワイヤ
4 ゲート絶縁膜
5 ソース電極
6 ドレイン電極
11 プラスティック基板
12 ゲート電極
13 コア・シェルナノワイヤ
13a 半導体コア部分
13b 絶縁性シェル部分
14 ソース電極
15 ドレイン電極
16 レジスト
17 ゲート金属
20 溝
21 モールド
22 レーザー光
23 埋め込みソース電極
24 埋め込みドレイン電極
40 フレキシブル基板
41 Xドライバ
42 Yドライバ
43 X走査電極
44 Y走査電極
45 画素
50 スイッチ用トランジスタ
51 ドライバ用トランジスタ

Claims (2)

  1. チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも1本のナノワイヤを用意する工程と、
    前記ナノワイヤに接続されるソース電極及びドレイン電極、及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極を形成する工程と、
    を備えるナノワイヤトランジスタの製造方法であって、
    前記ナノワイヤを用意する工程
    Siを含有する半導体単結晶から形成され、その長軸方向を横切る断面が多角形のナノワイヤ素材を形成する結晶成長工程と、
    前記ナノワイヤ素材の表面を熱酸化することにより、前記表面に前記絶縁性シェル部分を形成する熱酸化工程と、
    を含み、
    前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように前記ナノワイヤ素材の表面を熱酸化する、ナノワイヤトランジスタの製造方法。
  2. 前記ナノワイヤ素材の直径は35nm以上であり、
    前記熱酸化工程では、前記絶縁性シェル部分の厚さが15nm以上になるまで熱酸化を行う、請求項1に記載のナノワイヤトランジスタの製造方法。
JP2007072887A 2006-03-30 2007-03-20 ナノワイヤトランジスタの製造方法 Expired - Fee Related JP4970997B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007072887A JP4970997B2 (ja) 2006-03-30 2007-03-20 ナノワイヤトランジスタの製造方法
US13/399,521 US8368049B2 (en) 2006-03-30 2012-02-17 Nanowire transistor and method for fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006093760 2006-03-30
JP2006093760 2006-03-30
JP2007072887A JP4970997B2 (ja) 2006-03-30 2007-03-20 ナノワイヤトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2007294908A JP2007294908A (ja) 2007-11-08
JP4970997B2 true JP4970997B2 (ja) 2012-07-11

Family

ID=38765161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007072887A Expired - Fee Related JP4970997B2 (ja) 2006-03-30 2007-03-20 ナノワイヤトランジスタの製造方法

Country Status (2)

Country Link
US (1) US8368049B2 (ja)
JP (1) JP4970997B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
WO2008072479A1 (ja) * 2006-12-13 2008-06-19 Panasonic Corporation ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
KR101424816B1 (ko) * 2008-02-18 2014-07-31 삼성전자주식회사 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법
KR101267222B1 (ko) 2008-06-19 2013-05-23 경기대학교 산학협력단 나노와이어 트랜지스터와 이의 제조방법
KR101539669B1 (ko) 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
JP2012244088A (ja) * 2011-05-24 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
JP2013179274A (ja) * 2012-02-09 2013-09-09 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
US9412442B2 (en) * 2012-04-27 2016-08-09 The Board Of Trustees Of The University Of Illinois Methods for forming a nanowire and apparatus thereof
US11001497B2 (en) 2012-12-13 2021-05-11 George Mason University High performance topological insulator transistors
US9435896B2 (en) * 2013-07-31 2016-09-06 Globalfoundries Inc. Radiation detector based on charged self-assembled monolayers on nanowire devices
JP6046590B2 (ja) * 2013-10-31 2016-12-21 日本電信電話株式会社 電界効果トランジスタの製造方法
US9129825B2 (en) 2013-11-01 2015-09-08 International Business Machines Corporation Field effect transistor including a regrown contoured channel
EP2887399B1 (en) * 2013-12-20 2017-08-30 Imec A method for manufacturing a transistor device and associated device
US10553718B2 (en) * 2014-03-14 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with core-shell structures
CN104124272B (zh) * 2014-07-14 2017-09-26 华南师范大学 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
CN105118860B (zh) * 2015-08-18 2018-05-08 华南师范大学 一种集成有序GaN基纳米线阵列HEMT及其制备方法
US9972649B2 (en) * 2015-10-21 2018-05-15 Massachusetts Institute Of Technology Nanowire FET imaging system and related techniques
KR101838913B1 (ko) * 2015-12-30 2018-03-15 한국과학기술원 복수의 나노와이어를 가진 터널링 전계효과 트랜지스터 및 그의 제조 방법
CN108336128B (zh) * 2017-01-20 2020-12-04 清华大学 薄膜晶体管
TWM564598U (zh) * 2018-01-29 2018-08-01 永虹先進材料股份有限公司 Oxidized fiber structure
US11768262B2 (en) 2019-03-14 2023-09-26 Massachusetts Institute Of Technology Interface responsive to two or more sensor modalities

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290155A (ja) * 1986-06-09 1987-12-17 Seiko Epson Corp 半導体装置の製造方法
EP2360298A3 (en) 2000-08-22 2011-10-05 President and Fellows of Harvard College Method for depositing a semiconductor nanowire
JP4639445B2 (ja) * 2000-08-30 2011-02-23 富士電機システムズ株式会社 半導体装置の製造方法
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
AU2003277033A1 (en) 2002-09-30 2004-04-23 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
KR101043578B1 (ko) 2002-09-30 2011-06-23 나노시스, 인크. 나노와이어 트랜지스터를 사용하는 집적 디스플레이
JP2006512218A (ja) * 2002-12-09 2006-04-13 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア ナノチューブを製造する犠牲テンプレート方法
US20050253137A1 (en) 2003-11-20 2005-11-17 President And Fellows Of Harvard College Nanoscale arrays, robust nanostructures, and related devices
US7344961B2 (en) 2004-07-07 2008-03-18 Nanosys, Inc. Methods for nanowire growth
KR100585157B1 (ko) 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
KR101137865B1 (ko) 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판

Also Published As

Publication number Publication date
US8368049B2 (en) 2013-02-05
JP2007294908A (ja) 2007-11-08
US20120156833A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
JP4970997B2 (ja) ナノワイヤトランジスタの製造方法
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
KR101417764B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
US6815294B2 (en) Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
TWI338360B (en) Nonometer-scale memory device utilizing self-aligned rectifying elements and method of making
TWI463565B (zh) 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構
KR101337267B1 (ko) 단결정 실리콘 나노와이어를 이용한 트랜지스터 제조방법
KR100970217B1 (ko) 전자 디바이스를 제조하는 방법
US20220020864A1 (en) Thin film transistor, method for manufacturing thereof, array substrate and display device
TW550797B (en) Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method
JP2009164161A (ja) 電界効果トランジスタ
JP5326100B2 (ja) 有機薄膜トランジスタ及びその製造方法。
KR100517126B1 (ko) 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 soi기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 mosfet과 그 각각의 제조방법
KR100444270B1 (ko) 음 미분 전도도를 갖는 반도체 소자의 제조 방법
US11715744B2 (en) Array substrate, preparation method thereof, and display panel
US20060157709A1 (en) Thin film transistor
JP3977265B2 (ja) 量子半導体装置及びその製造方法
US10978461B2 (en) Antifuse array and method of forming antifuse using anodic oxidation
US12148768B2 (en) Array substrate and display panel
JP2008016832A (ja) 電界効果トランジスタ、tft駆動回路、パネルおよびディスプレイ
KR100275206B1 (ko) 엑사이머 레이저 방사에 의한 폴리실리콘 싱글일렉트론소자의 제조방법
JP2812244B2 (ja) 単一電子トンネル素子の作製方法
KR20060010704A (ko) 동일 평면 게이트 양자점 트랜지스터 제작
JPH10135472A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees