(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成24年4月13日 (2012.4.13)

特許第4970997号

(P4970997)

(45) 発行日 平成24年7月11日(2012.7.11)

(51) Int.Cl. HO1L 29/786 HO1L 21/336 HO1L 29/06 HO1L 29/41	F I (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L HO1L	29/78 618C 29/78 617V 29/06 601N 29/78 617S 29/44 S 請求項の数2 (全22頁) 最終頁に続
 (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日 (31) 優先権主張番号 (32) 優先日 (33) 優先権主張国 	特願2007-72887 (P2007-72887) 平成19年3月20日 (2007.3.20) 特開2007-294908 (P2007-294908A) 平成19年11月8日 (2007.11.8) 平成20年2月1日 (2008.2.1) 特願2006-93760 (P2006-93760) 平成18年3月30日 (2006.3.30) 日本国 (JP)	 (73)特許権者 000005821 パナソニック株式会社 大阪府門真市大字門真1006番地 (74)代理人 100101683 弁理士 奥田 誠司 (72)発明者 川島 孝啓 大阪府門真市大字門真1006番地 松下 電器産業株式会社内 (72)発明者 齋藤 徹 大阪府門真市大字門真1006番地 松下 電器産業株式会社内 (72)発明者 原田 健史 大阪府門真市大字門真1006番地 松下 電器産業株式会社内
		最終頁に続く

(54) 【発明の名称】ナノワイヤトランジスタの製造方法

(57)【特許請求の範囲】

【請求項1】

チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル 部分とを有する少なくとも1本のナノワイヤを用意する工程と、

前記ナノワイヤに接続されるソース電極及びドレイン電極、及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極を形成する工程と、

を備えるナノワイヤトランジスタの製造方法であって、

前記ナノワイヤを用意する工程<u>は</u>、

Siを含有する半導体単結晶から形成され、その長軸方向を横切る断面が多角形のナノ ワイヤ素材を形成する結晶成長工程と、

10

前記ナノワイヤ素材の表面を熱酸化することにより、前記表面に前記絶縁性シェル部分 を形成する熱酸化工程と、

を含み、

前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように前 記ナノワイヤ素材の表面を熱酸化する、ナノワイヤトランジスタの製造方法。

【請求項2】

前記ナノワイヤ素材の直径は35nm以上であり、

前記熱酸化工程では、前記絶縁性シェル部分の厚さが15nm以上になるまで熱酸化を 行う、請求項1に記載のナノワイヤトランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、ナノワイヤトランジス<u>タの</u>製造方法に関する。特に本発明は、半導体コア部 分の周囲をゲート絶縁膜で被覆したコア・シェル構造を有するナノワイヤを備えるトラン ジスタ<u>の製造方法</u>に関する。このようなナノワイヤトランジスタは、フレキシブル基板上 に薄膜トランジスタを形成して作製される電子デバイスやマイクロデバイスなどに利用可 能である。

【背景技術】

[0002]

従来のアクティブ型液晶表示装置や有機エレクトロルミネッセンス(EL)表示装置は 10 、ガラス基板上に多数の画素をマトリックス状に配置することによって形成されている。 ガラス基板上には行及び列状に走る走査線やデータ線が設けられており、個々の画素近傍 に配置されたトランジスタ(スイッチング素子)を介して画素に電気的に接続される。現 在の技術では、単結晶半導体層をガラス基板上に形成することができないため、非単結晶 である非晶質また多結晶のシリコンを用いた薄膜トランジスタ(TFT)がガラス基板状 に形成され、画素制御用のスイッチング素子として用いられている。

【 0 0 0 3 】

ガラス基板よりも軽量でフレキシブルな基板としてプラスティック基板を用いることも 検討されているが、このようなフレキシブル基板は、ガラス基板よりも低い温度で軟化す るため、上述の非晶質シリコンや多結晶シリコンを形成することもできない。このため、 より低い温度プロセスで製造可能なトランジスタ素子として、有機半導体TFTやナノワ イヤトランジスタが開発されつつある。

20

[0004]

非特許文献1は、トランジスタのチャネル領域として半導体薄膜ではなく、単結晶半導体のナノワイヤを用いるナノワイヤトランジスタを開示している。このナノワイヤトランジスタは、次のように製造される。

[0005]

まず、トランジスタ支持基板とは異なる結晶成長用基板を用意し、その上にシリコンナ ノワイヤを成長させた後、シリコンナノワイヤを成長用基板から剥離する。シリコンナノ ワイヤは、単結晶シリコンから形成されており、優れた結晶性を有している。ナノワイヤ の成長には、通常のフレキシブル基板が耐えられないような高温プロセスが必要であるが 、結晶成長用基板としては、このような高温プロセスに耐えられる基板が用いられる。 【0006】

30

次に、こうして得られた多数のシリコンナノワイヤを溶液中に分散させる。この溶液に 分散したシリコンナノワイヤをフレキシブル基板上に配置し、電極構造を形成することに より、最終的にナノワイヤトランジスタをフレキシブル基板上に形成することができる。 電極構造の形成は、プラスティック基板が耐えられるような比較的低い温度でも行うこと ができる。

【 0 0 0 7 】

このような方法で作製されたトランジスタによれば、そのチャネル領域が単結晶シリコ ⁴⁰ ンから形成されているため、フレキシブル基板上であっても、電子又は正孔の電界効果移 動度が100cm² V⁻¹ s⁻¹を超えるような優れたトランジスタ特性を達成することが可 能になる。

[0008]

次に、図1および図2を参照して、ナノワイヤトランジスタの従来例の構成と問題点を 説明する。図1は、従来のナノワイヤトランジスタの斜視図であり、図2(a)は、図1 のナノワイヤトランジスタの上面図、図2(b)は、そのA-A'線断面構造図である。 【0009】

図示されるナノワイヤトランジスタは、フレキシブル基板1と、フレキシブル基板1上 に形成されたゲート電極2と、ゲート電極2を覆うゲート絶縁膜4と、ゲート絶縁膜上に ⁵⁰ 設けられたナノワイヤ3、ソース電極5、及びドレイン電極6とを備えている。 【非特許文献1】"High performance thin film transi stors using semiconductor nanowires and na noribbons", Nature, vol.425, 2003, pp.274. 【発明の開示】

【発明が解決しようとする課題】

[0010]

図1及び図2に示されるナノワイヤトランジスタは、以下のような問題点を有している

[0011]

10

すなわち、フレキシブル基板1上では、プロセス温度に制約があるため、ゲート絶縁膜の形成温度も例えば200 以下にする必要がある。このため、塗布プロセスによる有機 絶縁膜や、低温でのCVD法やスパッタ法による無機絶縁膜によってゲート絶縁膜を形成 することになる。有機絶縁膜や低温で形成した無機絶縁膜は耐圧が低く、ゲート絶縁膜の 信頼性が低下する。

【0012】

このような低温プロセスによって形成されるゲート絶縁膜4では、チャネルとゲート絶 縁膜4との間における界面準位が増加し、キャリア移動度が低下するという問題もある。 また、有機絶縁膜は、膜中に固定電荷や可動イオンが存在するため、閾値電圧のシフト、 電流電圧特性のヒステリシスの発現、及び特性バラツキの増大という問題もある。

[0013]

本発明は、上記問題を解決するためになされたものであり、新規なトランジス<u>タの</u>製造 法を提供することを目的の一つとする。本発明の他の目的は、そのナノワイヤトランジス タを用いた電子装置を提供することにある。

【課題を解決するための手段】

[0029]

本発明によるナノワイヤトランジスタの製造方法は、チャネル領域として機能するコア 部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも1本のナ ノワイヤを用意する工程と、前記ナノワイヤに接続されるソース電極及びドレイン電極、 及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート 電極を形成する工程とを備えるナノワイヤトランジスタの製造方法であって、前記ナノワ イヤを用意する工程と、Siを含有する半導体単結晶から形成され、その長軸方向を横切 る断面が多角形のナノワイヤ素材を形成する結晶成長工程と、前記ナノワイヤ素材の表面 を熱酸化することにより、前記表面に前記絶縁性シェル部分を形成する熱酸化工程とを含 み、前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように 前記ナノワイヤ素材の表面を熱酸化する。

【 0 0 3 0 】

好ましい実施形態において、前記ナノワイヤ素材の直径は35nm以上であり、前記熱酸化工程では、前記絶縁性シェル部分の厚さが15nm以上になるまで熱酸化を行う。 【発明の効果】

【0032】

本発明のナノワイヤトランジスタの製造方法によれば、フレキシブル基板の軟化温度に 制約されることなく高品質のゲート絶縁膜を形成することができるため、特性バラツキが 低減されたナノワイヤトランジスタをフレキシブル基板上に集積させることができる。 【発明を実施するための最良の形態】

[0033]

本発明のナノワイヤトランジスタでは、チャネル領域として機能するコア部分と、前記 コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも1本のナノワイヤを備 えている。このコア部分はSiを含有する半導体単結晶から形成され、その長軸方向を横 切る断面の輪郭は曲線である。絶縁性シェル部分は、Siを含有する絶縁物から形成され

20

30

、ゲート絶縁膜の少なくとも一部として機能する。好ましい実施形態において、前記コア 部分の直径は20nm以上、前記絶縁性シェル部分の厚さは15nm以上である。好まし い実施形態において、前記絶縁性シェル部分は、Siの酸化物またはSiの窒化物から形 成されている。好ましい実施形態において、前記絶縁性シェル部分は前記ゲート電極に接 触している。好ましい実施形態において、前記ゲート絶縁膜の他の一部として機能する絶 縁層が前記絶縁性シェル部分と前記ゲート電極との間に設けられている。好ましい実施形 態において、前記絶縁性シェル部分は、前記ソース電極またはドレイン電極と前記コア部 分とが接触する領域からは除去されている。好ましい実施形態において、前記ナノワイヤ を支持する絶縁性基板を備える。好ましい実施形態において、前記ゲート電極上に前記ソ ース電極から前記ドレイン電極に向かう方向に対して平行に複数個の溝が形成されており 、前記溝に前記ナノワイヤが配置されている。好ましい実施形態において、前記ソース電 極及びドレイン電極上に前記ゲート電極に垂直な方向に複数個の溝が形成されており、こ の溝に前記ナノワイヤが配置されている。好ましい実施形態において、前記溝の長手方向 を横切る断面の形状は、V字型、U字型または矩型である。好ましい実施形態において、 前記基板が高分子材料、高分子材料及び無機材料の複合体から形成されている。本発明の 電子回路は、上記のナノワイヤトランジスタを備えていることを特徴とする。本発明の表 示パネルは、上記の電子回路を備えていることを特徴とする。本発明の表示装置は、上記 の表示パネルを備えていることを特徴とする。

【0034】

通常、Siを含有する半導体単結晶から形成されたナノワイヤの断面は、多角形(典型 20 的には正六角形)である。図20(a)、(b)は、それぞれ、そのようなナノワイヤ3 をゲート絶縁膜上に配置したときの断面を示している。

【0035】

図20(a)に示す配置例では、ナノワイヤ3の表面に現れる6つの結晶面(ファセット)のうちの1つがゲート絶縁膜の表面に接触している。一方、図20(b)に示す配置 例では、ナノワイヤ3の表面に現れるいずれの結晶面もゲート絶縁膜の表面には接触して いない。ナノワイヤ3は、長軸方向に延びているが、完全な直線状に延びているわけでは なく、湾曲している場合もあるため、図20(b)に示すような形態でナノワイヤ3が存 在することも多い。実際に多数のナノワイヤをゲート絶縁膜上に配置すると、図20(a)、(b)に示すような多様な形態が観察される。

【 0 0 3 6 】

本願発明者の実験によると、図20(a)の配置と図20(b)の配置との間でトラン ジスタ特性に大きな差異が生じることがわかった。ナノワイヤ3とゲート絶縁膜との配置 関係に依存して、ナノワイヤに及ぶゲート電界に差異が生じるためであると考えられる。 【0037】

これに対して、本願発明におけるナノワイヤの断面は、典型的には図20(c)に示す ナノワイヤ13が有しているような断面であるため、その配置状態によらず、ゲート界面 に形成されるゲート電界が均一化され、優れたトランジスタ特性を発揮させることが可能 になる。

【 0 0 3 8 】

本来、単結晶のナノワイヤの表面は、特定の結晶面から構成されるため、ナノワイヤの 断面は、直線から構成される輪郭を有している。このようなナノワイヤの表面を熱酸化し ても、通常の厚さの熱酸化膜を形成する場合は、ナノワイヤの断面形状に大きな変化は観 察されない。しかし、本願発明者の実験によると、相対的に直径の大きな単結晶ナノワイ ヤを用意し、その表面を熱酸化して充分な厚さの熱酸化膜を形成したところ、単結晶半導 体からなるコア部分の断面が直線を含まない曲面の輪郭を有することがわかった。コア部 分の断面が曲線によって囲まれる形状を有していれば、図20(a)、(b)を参照して 説明した問題は生じず、トランジスタ特性が向上することになる。

【0039】

また、後述するように、熱酸化膜を充分に厚く形成すると、半導体コア部分と絶縁性シ 50

30

ェル部分(熱酸化膜)との界面が良好な特性を有するものとなり、トランジスタのオフ電 流が低減されることもわかった。

(5)

【0040】

(実施形態1)

以下、本発明によるナノワイヤトランジスタの第1の実施形態を説明する。

[0041]

まず、図3を参照しながら、本実施形態のナノワイヤトランジスタに用いるコア・シェ ルナノワイヤの例を説明する。図3(a)は、コア・シェルナノワイヤ13の斜視図、図 3(b)は、図3(a)のB-B'線断面図である。

[0042]

10

20

図3に示すように、コア・シェルナノワイヤ13は、半導体コア部分13aと、絶縁性 シェル部分13bとを備えており、シェル部分13bはコア部分13aの周囲を被覆して いる。半導体コア部分13aは、例えば、Si、SiGeなどの、Siを含有するIV族 半導体から形成されている。一方、絶縁性シェル部分13bは、シリコン酸化膜、シリコ ン酸窒化膜などの絶縁物から形成されている。

【0043】

コア・シェルナノワイヤ13の長さは例えば1µm~100µm程度である。半導体コ ア部分13aの直径は、例えば2nm~1µm程度であり、好ましくは20nm~100 nm程度である。半導体コア部分13aの直径が20nmより小さくなると、量子効果が 発現し、特性の安定性が損なわれる可能性がある。絶縁性シェル部分13bの層厚は5n m~1µm程度であり、好ましくは15nm~100nm程度である。

【0044】

本実施形態では、コア・シェルナノワイヤ13のコア部分13aが単結晶シリコンから 形成され、シェル部分13bはシリコン酸化膜から形成されている。このシェル部分13 bは、酸化雰囲気でシリコンナノワイヤ素材の表面を熱酸化することにより得られたもの である。

【0045】

有機 E L ディプレイを駆動するために必要なトランジスタのゲート電極には10~15 Vの電圧が印加されため、10~15 V以上の耐圧を有するゲート絶縁膜を形成する必要 がある。例えば、最大の印加ゲート電圧が10 Vの場合、シリコン酸化膜の絶縁破壊電界 強度を6MV/cmと仮定すると、シリコン酸化膜の厚さを17nm以上に設定する必要 がある。ゲート電圧が15 Vの場合は、シリコン酸化膜の厚さを25 nm以上に設定する 必要がある。ナノワイヤトランジスタの動作マージンを拡大するためには、上述した厚さ よりもさらに余裕をもった膜厚設計をすることが好ましい。

【0046】

シリコンナノワイヤの表面には、上記の熱酸化を行う前から、空気中の酸素と反応して 約1~3nm程度の自然酸化膜(SiO_x)が存在している。このよう自然酸化膜は薄い ため、トランジスタのゲート絶縁膜に求められる耐圧を達成することはできない。さらに 、自然酸化膜は、シリコンと酸素の原子比率が1:2から外れており、膜中には大気雰囲 気から不純物が混入しているため、絶縁耐圧が低く、シリコンとの良好な界面も形成され ない。従って、自然酸化膜をゲート絶縁膜として機能させることは好ましくない。 【0047】

次に、図4(a)及び図4(b)を参照しながら、上述したコア・シェルナノワイヤ1 3を用いたナノワイヤトランジスタを説明する。図4(a)は、実施形態のナノワイヤト ランジスタの構成を模式的に示す上面図であり、図4(b)は、そのC-C'線断面図で ある。

【0048】

図4に示すナノワイヤトランジスタは、上述のコア・シェルナノワイヤ13のコア部分 13 a にそれぞれ電気的に接触するソース電極14及びドレイン電極15と、これらを支 持するプラスティック基板11とを備えている。 40

【0049】

ソース電極14及びドレイン電極15とコア・シェルナノワイヤ13とを電気的に接続 するため、ソース電極14及びドレイン電極15の少なくとも一部は、半導体コア部分1 3 aが剥き出しになった領域を介して電気的なコンタクトを形成している。 【0050】

本実施形態におけるプラスティック基板11の上面には、ゲート電極12が形成されて おり、ゲート電極12上にコア・シェルナノワイヤ13が配置されている(ボトムゲート 型構造)。ゲート電極12上には、シェル部分以外のゲート絶縁膜が設けられていない。 本実施形態では、コア・シェルナノワイヤ13の絶縁性シェル部分がゲート絶縁膜として 機能している。プラスティック基板11の表面は絶縁性を有しており、ゲート電極12と ソース電極14及びドレイン電極15との間を絶縁している。

【0051】

プラスティック基板11は、ポリイミドや芳香族エステルのような材料によって構成される材料から好適に形成される。ゲート電極12、ソース電極14及びドレイン電極15 は、チタン、金、アルミニウム、ニッケルのような金属材料から好適に形成される。 【0052】

ゲート電極12にゲート電圧を印加すると、コア・シェルナノワイヤ13のシェル部分 (シリコン酸化膜)13bを介してコア部分13aのチャネル領域における導電性が制御 される。

【0053】

本実施形態では、コア・シェルナノワイヤ13のコア部分13aにシリコン、シェル部 分13bにシリコン酸化膜を用い、このシリコン酸化膜をナノワイヤトランジスタのゲー ト絶縁膜として機能させている。このため、高耐圧で且つチャネル / ゲート絶縁膜界面準 位や絶縁膜中の固定電荷を低減したナノワイヤトランジスタを実現することができる。従 って、高信頼性で且つ高移動度なナノワイヤトランジスタをプラスティック基板上に実現 することができる。

【0054】

なお、図4に示されているナノワイヤトランジスタでは、複数のコア・シェルナノワイ ヤ13がいずれも線C-C'に平行な方向に配向されている。しかし、実際のトランジス タでは、複数のコア・シェルナノワイヤ13が交差したり、C-C'線に平行な方向から 傾斜して配置されていてもよい。

[0055]

以下、本実施形態におけるコア・シェルナノワイヤを製造する方法の好ましい実施形態 を説明する。

【0056】

まず、ナノワイヤ素材を作製する。具体的には、任意の基板上に触媒となる金属微粒子を配置する。触媒金属としては、例えば、コバルト、ニッケル、金、白金を用いるとよい。この触媒金属の基板への配置は、例えばスパッタ法や蒸着法などで1~10nm程度の薄膜を堆積させ、任意の雰囲気中で熱処理することで金属微粒子化する方法を用いることができる。あるいは、金属微粒子コロイドを基板上に塗布する方法を用いてもよい。 【0057】

次にCVD法を用いてナノワイヤを基板上に成長させる。シリコンナノワイヤを成長す る方法としては、例えば、ソースガスにシランやジシランを用い、基板温度を400~6 00 程度に加熱する。このあと、シリコンナノワイヤが成長した基板を酸化処理のため の装置内に挿入し、酸化処理を行う。こうして、絶縁性シェル部分13bで半導体コア部 分13aの周囲が被覆されたコア・シェルナノワイヤを得ることができる。 【0058】

図5(a)及び(b)は、中心軸(長軸方向)を含む平面に平行なコア・シェルナノワ イヤの断面TEM写真であり、図5(c)はシェル部分(シリコン酸化膜)の膜厚と酸化 処理時間との関係を示すグラフである。図5(a)は、酸化処理時間が2分の場合、図5 10

20

30

(b)は、酸化処理時間が6分の場合のTEM像を示している。

【 0 0 5 9 】

酸化開始前のナノワイヤ素材(シリコンナノワイヤ)の直径は約60nm程度であった。従来のナノワイヤの直径(約10~20nm)に比べると、直径の大きなナノワイヤ(例えば50~150nm)を用意し、その表面を熱酸化することにより比較的厚い熱酸化 膜(15nm以上)を形成している。

(7)

[0060]

シリコン酸化膜の厚さや膜質は、酸化の時間、温度、雰囲気に依存するため、形成すべきトランジスタの仕様に合わせて熱酸化の条件を決定する。本実施形態では、1100 の酸素雰囲気でラピットサーマルプロセスを行い、熱酸化膜を形成した。図5(c)からわかるように、酸化時間の増加に伴いシェル部分酸化膜厚が比例的に増大している。 【0061】

図6(a)は、熱酸化前におけるナノワイヤの中心軸(長軸)方向を垂直に横切る断面 のTEM写真である。図6(a)から明らかなように、コア部分の断面は多角形(六角形)である。これは、シリコン単結晶の結晶構造を反映したファセットがナノワイヤの表面 に現れていることを意味している。一方、図6(b)は、酸素流量6リットル/分の雰囲 気で1100、4分の熱酸化を行った場合に得られるコア・シェルナノワイヤの中心軸 (長軸)方向を垂直に横切る断面のTEM写真である。図6(b)から明らかなように、 コア部分の断面の輪郭は曲線(実質的に円または楕円)である。なお、酸化速度は結晶面 方位依存性を有しているため、仮に熱酸化前のナノワイヤの断面が正六角形である場合、 周囲から異方的に酸化が進行するため、コア部分の断面が真円になることなく、概略的に 楕円の形状になりやすい。本明細書における「曲線」とは、極率半径が無限になる部分(直線部分)を実質的に含まない線であり、極率半径が位置によって大きく変動しない曲線 である。

【0062】

このように、熱酸化前のシリコン結晶ナノワイヤ素材が多角形の断面形状を有していて も、その表面に15nm以上の厚さの熱酸化膜を形成すると、酸化の進行に伴ってシリコ ン結晶と熱酸化膜との界面が曲面を形成するようになる。このような断面に変化するメカ ニズムは不明である。熱酸化の進行に伴って、コア部分13aの直径は小さくなるが、最 終的にトランジスタに用いるコア・シェルナノワイヤ13のコア部分13aの直径は5n m以上であることが好ましい。

【0063】

ー般に、コア・シェルナノワイヤ13をゲート電極12上に配置するとき、コア・シェ ルナノワイヤ13のどの部分をゲート電極12に対向させるかの制御は困難である。した がって、コア部分13aの断面が多角形の場合、多角形の辺または頂点のいずれが、ゲー ト電極12に最も近い位置にくるかが不定である。トランジスタが完成した後、ゲート電 極12に電圧を印加すると、コア部分13aのうち最もゲート電極12に近い位置に導電 チャネルが形成される。このため、コア部分13aの断面が多角形であると、コア・シェ ルナノワイヤ13が回転角度に応じてトランジスタ特性が変動する可能性がある。しかし 、本実施形態におけるコア・シェルナノワイヤ13は、コア部分13aの断面の輪郭が曲 線であるため、このような問題が解決される。上記観点から、コア部分13aの断面の輪 郭は円または楕円であることが好ましい。

【0064】

なお、熱酸化の後、あるいは熱酸化に代えて、窒化工程を行っても高品質の絶縁性シェ ル部分13bを形成することができる。本実施形態のように、シリコンナノワイヤ素材を 用いる場合は、窒化工程を行うことにより、シリコン酸窒化膜やシリコン窒化膜で被覆さ れたナノワイヤを形成することができる。

[0065]

次に、上記の方法で作製したコア・シェルナノワイヤ13を溶媒に分散させる。具体的には、コア・シェルナノワイヤ13が成長した基板(不図示)からコア・シェルナノワイ ⁵⁰

10

ヤ13を剥離し、溶液に分散させる。コア・シェルナノワイヤ13を基板から剥離する方法は、例えば基板に超音波処理を施して機械的に剥離する方法や、基板表面を薄くエッチングすることによって剥離する方法を用いるとよい。分散液の溶媒としては、水溶液、有機溶媒、または、水と有機溶媒を混合したものを用いることができる。有機溶媒としては、例えばエタノール、プロパノール、ペンタノール、ヘキサノール、エチレングリコールなどのアルコール、エチレングリコールモノメチルエーテルなどのエステル、メチルエチルケトンなどのケトン類、ヘキサン、オクタンなどのアルカン、テトラヒドロフラン、クロロホルムのような溶媒を用いることができる。水と有機溶媒の混合液体としては、水とアルコールの混合液、水とテトラヒドロフランの混合液などが使用可能である。

【0066】

10

次に、図7Aから図7Fを参照して、本実施形態におけるトランジスタの製造方法を説 明する。

【0067】

まず、図7Aに示すように、リソグラフィー法を用いて、プラスティック基板11上に レジストマスク層16を形成する。レジストマスク層16は、ゲート電極12の形状及び 位置を規定する開口部を有している。フォトリソグラフイ法によるレジストマスク層16 を使用する代わりに、インクジェット法を用いて形成した他のマスク部材を用いてもよい

[0068]

図7Bに示すように、プラスティック基板11の上面のうちレジストマスク層16によ ²⁰ って覆われていない領域をエッチングすることにより、その領域に凹部を形成する。プラ スティック基板11のエッチングは、例えばCF₄や酸素ガスを用いた反応性イオンエッ チングによって行うことができる。ただし、このような凹部の形成は、ドライエッチング に限定されず、ウェットエッチングによって行っても良いし、ドライエッチング及びウェ ットエッチングを組み合わせて行っても良い。本実施形態では、凹部の深さを100~3 00nm程度に調節する。

[0069]

図7Cに示すように、プラスティック基板11上に、例えばスパッタ法によってゲート 金属17を堆積する。ゲート金属17は例えば厚さ100~300nm程度のアルミニウ ム膜である。ゲート金属17の堆積は、スパッタ法に限定されず、蒸着法、金属微粒子イ ンク塗布法を用いて行ってもよい。

[0070]

図7Dに示すように、ゲート金属17及びレジストマスク層16をプラスティック基板 11から除去する。具体的には、有機系のレジスト除去液を用いてレジストマスク層16 を溶解し、レジストマスク層16上に堆積したゲート金属17をレジストマスク層16と ともに除去(リフトオフ)する。こうして、ゲート金属17から所定パターンを有するゲ ート電極12を形成する。本実施形態では、ゲート金属17の膜厚をゲート電極形成領域 の凹部の深さと同程度に設定することにより、ゲート電極12の上面とプラスティック基 板11の上面とを整合させ、プラスティック基板11の表面に大きな段差が形成されない ようにしている。

[0071**]**

図7 E に示すように、複数のコア・シェルナノワイヤ13をゲート電極12上に配置す る。コア・シェルナノワイヤ13の配置は、液体の流れを利用して配置させる方法、コア ・シェルナノワイヤ13の転写法、コア・シェルナノワイヤ13の表面エネルギー制御に よって配置させる方法を用いて行うことができる。本実施形態では、コア・シェルナノワ イヤ13を配置すべき領域に、所望形状の複数の溝を有するモールド(不図示)を密着さ せ、この溝内に上述したコア・シェルナノワイヤ分散液をフローさせる(フロー法)。こ のようなフロー法を用いると、コア・シェルナノワイヤ13の位置をモールドの形状によ って制御することが可能であり、コア・シェルナノワイヤ13の方向は液体の流れによっ て規定することが可能となる。

50

40

[0072]

図7 Fに示すように、プラスティック基板11上にソース電極14及びドレイン電極1 5 を形成する。具体的には、まず、リソグラフィーにより、プラスティック基板11の上 面のうち、ソース電極14・ドレイン電極15が形成されるべき領域に開口部を有するレ ジストマスク層(不図示)を形成する。このレジストマスク層の開口部は、ソース電極1 4・ドレイン電極15とコア・シェルナノワイヤ13とが接触するコンタクト領域を規定 する。このコンタクト領域内に位置する絶縁性シェル部分13bをフッ酸溶液によりエッ チングし、コア部分13aを露出させた後、ソース・ドレイン電極材料であるニッケルを スパッタ法によりプラスティック基板11上に堆積する。このとき、ニッケルはレジスト の開口部内でコア・シェルナノワイヤ13のコア部分と直接に接触する。この後、レジス トマスク層上に堆積したニッケルをレジストマスク層とともにリフトオフする。なお、ソ ース・ドレイン電極14、15の形成は、インクジェット法により基板11の所定領域上 に電極材料を配置することによって行っても良い。

(9)

【0073】

本実施形態の製造方法によれば、コア・シェルナノワイヤをフレキシブル基板上に配置 する前に良質なゲート絶縁膜をナノワイヤに形成しているため、プラスティック基板の軟 化温度に制約されることなく、チャネル領域の特性に優れたナノワイヤトランジスタをフ レキシブル基板上に集積することが可能となる。

[0074]

(実施形態2)

次に、図8(a)及び(b)を参照しながら、本発明によるナノワイヤトランジスタの 第2の実施形態を説明する。図8(a)は、本実施形態のナノワイヤトランジスタの構成 を模式的に示す上面図であり、図8(b)は、そのD-D'線断面図である。

【0075】

図8に示すように、本実施形態のナノワイヤトランジスタが実施形態1のナノワイヤト ランジスタと大きく異なる点は、ゲート電極12に溝20が形成され、溝20内にはコア ・シェルナノワイヤ13が配置されている点にある。

【0076】

溝20の断面形状は、四角形に限らず、図9(a)及び(b)に記載のように、V字型やU字型であってもよい。本実施形態では、1つの溝20に1本のコア・シェルナノワイヤ13が配置されているが、1つの溝20に複数本のコア・シェルナノワイヤ13が配置 されてもよい。

[0077]

図9(c)は、2層構造のゲート電極を備える例を示している。この例では、下層のゲート電極に形成した溝内にナノワイヤを配置した後、それらのナノワイヤを覆う上層のゲート電極を形成している。この上層のゲート電極は、下地の凹凸を反映した凹凸表面を有しており、この凹凸表面の凹部に他のナノワイヤを配置している。

【0078】

図9(d)は、深さの異なる溝にコア・シェルナノワイヤ13を配置した場合における ゲート電界が半導体コア部分13aに影響を与える領域(導電性の変調される領域)13 cを模式的に示す。図9(d)に示すように、溝を有するゲート電極12を用いると、平 坦なゲート電極12を用いる場合に比べて、半導体コア部分13aのうちゲート電極12 に対向する領域の実効的な面積が増加する。その結果、半導体コア部分13a中の導電性 が変調される領域13cが増加することになる。従って、本実施形態のナノワイヤトラン ジスタでは、ゲート電極12によりチャネルの導電性を変調できる領域が増加するため、 電流駆動力やオン電流とオフ電流比を向上した高性能なナノワイヤトランジスタを実現す ることができる。

[0079]

本実施形態のナノワイヤトランジスタを製造する方法は、基本的には実施形態1におけ る製造方法と同様である。以下、図10及び図11を参照しながら、ゲート電極に溝を形 50

10

成する方法の一例を説明する。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

まず、図10(a)に示すようにプラスティック基板11上にゲート電極12を形成す る。ゲート電極12の上面がプラスティック基板11の上面よりも高くなるようにゲート 電極12を形成する。例えば、プラスティック基板11上にレジストマスクなどの剥離層 (図示せず)を堆積し、実施形態について説明した工程と同様の工程により、剥離層上に ゲート電極材料を堆積した後、剥離層とともにリフトオフを行えばよい。次に、図10(b) に示すようにインプリントリソグラフィー法を用いてゲート電極12上に溝20を形 成する。

[0081]

また、図11(a)に示すようにゲート電極12を形成した後、図11(b)に示すよ うにゲート電極12上をレーザー光22でスキャンすることにより、ゲート電極12上に 溝20を形成してもよい。レーザー光22として、例えばフェムト秒赤外レーザーを用い ると、基板温度を上昇させることなく加工することができる。ゲート電極12上にレジス ト層を形成した後、ホログラフィック露光及びエッチングを行うことにより、溝20を形 成することもできる。

[0082]

なお、溝20の側壁は、ゲート電極12の一部から構成されていることが好ましいが、 ゲート電極12の表面にスリット状絶縁層を形成し、そのスリットを溝20として利用し てもよい。この場合、溝20の側壁は絶縁体であるが、コア・シェルナノワイヤ13を所 定位置で保持する効果は充分に発揮することができる。溝20の深さは、コア・シェルナ ノワイヤ13の直径に応じて適切に設定される。例えば、溝20の深さは、コア・シェル ナノワイヤ13の直径の1/10以上5倍以下の範囲から設定され得る。

[0083]

本実施形態によれば、溝20にコア・シェルナノワイヤ13を配置させるため、溝20 の方向にコア・シェルナノワイヤ13を配向させることが容易になる。また、溝20の形 状及び大きさを調整することにより、ゲート電極12を横切るコア・シェルナノワイヤ1 3の本数をある程度制御することも可能となる。このため、ナノワイヤトランジスタの特 性バラツキを抑制することができる。

[0084]

なお、実施形態1におけるコア・シェルナノワイヤの半導体コア部分は、Si、SiG eなどの、Siを含有するIV族半導体から形成されているが、本実施形態におけるコア ・シェルナノワイヤ13の半導体部分は、Siを含有する半導体結晶から形成されている 必要はない。例えば、GaAs、InP、InAsなどのIII-V族半導体、またはΖ nS、ZnSe、CDSなどのII-VI族半導体から形成されていてもよい。また、絶 縁性シェル部分も、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、ハフニウム酸 化膜などの絶縁物から形成され得る

[0085]

(実施形態3)

次に、図12(a)及び(b)を参照しながら、本発明によるナノワイヤトランジスタ の第3の実施形態を説明する。図12(a)は、本実施形態のナノワイヤトランジスタの 構成を模式的に示す上面図であり、図12(b)は、そのE-E'線断面図である。 [0086]

図12に示すように、本実施形態のナノワイヤトランジスタが実施形態1のナノワイヤ トランジスタと大きく異なる点は、下部に位置するソース・ドレイン電極に溝が形成され 、溝内にはコア・シェルナノワイヤが配置されている点にある。

[0087]

本実施形態では、埋め込みソース電極23及び埋め込みドレイン電極24が基板11に 設けられており、これらの電極23、24の表面に複数の溝20が形成されている。溝2 0にはコア・シェルナノワイヤ13が配置されている。実施形態2について説明したよう

10

20



(11)

に、1つの溝20に複数本のコア・シェルナノワイヤ13が配置されてもよい。また、溝 20の断面形状も、四角形に限らず、V字型やU字型であってもよい。

[0088]

本実施形態では、ソース電極が、埋め込みソース電極23と上層ソース電極14によっ て構成され、また、ドレイン電極が、埋め込みドレイン電極24と上層ドレイン電極15 とによって構成されている。しかしながら、重要な点は、コア・シェルナノワイヤの下方 に位置する電極23,24に溝が形成されていることであり、これらが基盤11中に埋め 込まれている必要はない。なお、溝20は電極23、24だけではなく、ゲート電極12 にも形成されていてよい。

【 0 0 8 9 】

複数本のコア・シェルナノワイヤ13からチャネルが形成されるナノワイヤトランジス タは、各々が1本のコア・シェルナノワイヤからチャネルが形成された複数のトランジス タを並列に接続した構成と回路的には等価である。このため、個々のコア・シェルナノワ イヤ13の形状や材料特性により、キンクが発生する場合がある。本実施形態では、ソー ス電極及びドレイン電極に形成した溝20に長さの揃ったコア・シェルナノワイヤ13を 配置しているため、ナノワイヤトランジスタ特性のキンクを低減することができる。

【0090】

次に、本実施形態の製造方法を説明する。この製造方法は、基本的には前述の実施形態 について説明した方法と同様である。以下、図13を参照しながら、溝20を形成する方 法の一例を説明する。

【0091】

まず、図13(a)に示すように、ゲート電極12、埋め込みソース電極23及び埋め 込みドレイン電極24を基板11に形成する。これらの電極12、23、24は、基板1 1の表面より突出するように形成する。

[0092]

次に、インプリントリソグラフィー法を用いて、図13(b)に示すように電極23、 24に溝20を形成する。また、電極12は基板11の表面とほぼ同じ高さにする。次に 、図13(c)に示すように、ソース電極23及びドレイン電極24の溝20にコア・シェルナノワイヤ13を配置する。

【0093】

本実施形態の製造方法によれば、溝20にコア・シェルナノワイヤ13を配置させるため、溝20の方向にコア・シェルナノワイヤ13を配向することが容易である。また、溝20の形状により、ナノワイヤ13の配置本数をある程度制御することも可能となる。ソース電極23及びドレイン電極24に溝20を形成するため、長さの揃ったコア・シェルナノワイヤ13を配置することができる。このため、ナノワイヤトランジスタの製造バラッキを抑制することができる。

- [0094]
- (実施形態4)

図14及び図15を参照しながら、本発明によるナノワイヤトランジスタを備えるディ スプレイの実施形態を説明する。本実施形態のディプレイは、有機エレクトロルミネッセ ⁴⁰ ンス素子(有機EL素子)を用いたディスプレイである。

【 0 0 9 5 】

図14は、ディスプレイの構成を模式的に示す平面図であり、図15は、画素近傍の回 路図である。図14に示されるディスプレイは、フレキシブル基板40と、フレキシブル 基板4上にマトリックス状に配列された複数の画素45と、各画素を駆動するためのXド ライバ41及びYドライバ42と、これらのドライバ41、42を画素45に電気的に接 続するX走査電極43及びY走査電極44とを備えている。

[0096]

各画素45には、有機EL素子が配置されている。有機EL素子は、その近傍に配置されたナノワイヤトランジスタを含む回路で制御される。このナノワイヤトランジスタは、

10

30

50

前述の実施形態のいずれの構成を有していてもよい。フレキシブル基板40上には、ナノ ワイヤトランジスタを制御するための X 走査電極 4 3 、 Y 走査電極 4 4 、 X ドライバ 4 1 、及びYドライバ42が形成されている。

[0097]

図15を参照する。画素45は、スイッチ用トランジスタ50とドライバ用トランジス タ 5 1 とによって制御される。 Y ドライバ 4 2 から Y 走査電極 4 4 を介してスイッチ用ト ランジスタ50のソース電極に電圧が印加される。スイッチ用トランジスタ50のドレイ ン電極とドライバ用トランジスタ51のゲート電極とは電気的に接続されている。ドライ バ用トランジスタ51のドレイン電極は、画素の下部に配置された画素電極(図示せず) に電気的に接続されている。また、ドライバ用トランジスタ51のソース電極には、画素 を発光させるための電圧が印加される。

[0098]

ー方、スイッチ用トランジスタ50のゲート電極には、Xドライバ41からX走査電極 43を介して画像信号電圧が印加される。画像信号の電圧が印加されたスイッチ用トラン ジスタ50から、ドライバ用トランジスタ51のゲート電極に電圧が加えられる。これに よって、ドライバ用トランジスタ51から画素電極に電圧が加えられる。図示はしていな いが、画素上には透明電極が配置されている。画素電極と透明電極との間に電圧が加わる ことによって、画素部分が発光する。

【実施例】

[0099]

以下、図16に示す構成を有する実施例について、トランジスタ特性を説明する。

図16に示すナノワイヤトランジスタは、図4(a)及び図4(b)を参照しながら説 明した実施形態のナノワイヤナトランジスタに比較すると、ブラスティック基板11の表 面にSiNからなるゲート絶縁膜(厚さ:200nm)4が形成されている点で異なって いる。他の点では、図16の構成は、図4(b)に示す構成と同様である。

本実施例におけるコア・シェルナノワイヤ13のコア部分13aはシリコン、シェル部 分はシリコン酸化膜から形成されている。シリコン酸化膜は、シリコンナノワイヤを熱酸 化することによって形成されたものである。

 $\begin{bmatrix} 0 & 1 & 0 & 2 \end{bmatrix}$

ソース電極14とドレイン電極15との間に10ボルトの印加を印加した状態で、ゲー ト電極12に種々の大きさのゲート電圧を印加してトランジスタをON状態にした。その ときにソース電極14とドレイン電極15との間を流れるドレイン電流を測定した。測定 結果を図17に示す。図17は、横軸がゲート電圧、縦軸がドレイン電流のグラフである 。このグラフには、図1に示す構成を有する従来のナノワイヤトランジスタ(従来例)に ついて測定した結果も示されている。実施例におけるシェル部分13bの厚さは20nm 、ゲート絶縁膜4の厚さは実施例および従来TFTのいずれも200nmである。

[0103]

40 図17からわかるように、本実施例と従来TFTとを比較すると、本実施例では、トラ ンジスタの導通時におけるドレイン電流(オン電流:Ion)が相対的に大きく、また、非 導通時におけるドレイン電流(オフ電流:I。ィィ)が格段に小さい。オフ電流(I。ィィ)と 「リーク電流」を意味し、少ないことが好ましい。図17から明らかなように、本実施例 のトランジスタは従来例よりも格段に優れたトランジスタ特性を示している。

図18は、ドレイン電流とオン電流(I。,)およびオフ電流(I。,f)とシェル部分1 3 b の厚さとの関係を示すグラフである。グラフ左側の縦軸はゲート電圧が - 3 0 ボルト のときのオン電流(Ion)であり、グラフ右側の縦軸はオフ電流(Ioff)の最終値であ る。シェル部分13bが厚くなるほど、オフ電流(I_{off})が少なくなる。 [0105]

20

10

図19は、トランジスタのヒステリシス特性を示すグラフである。図17に示す例では、ゲート電圧を0ボルトから-30ボルトに低下させる場合と、ゲート電圧を0ボルトが -30ボルトから0ボルトに上昇させる場合との間でゲート-ドレイン特性が異なってい る。すなわち、ドレイン電流が1.0×10⁻⁸Aとなるときのゲート電圧の大きさがゲー ト電圧の増減方向によって異なっている。本明細書では、このようなゲート電圧の差異を 「ヒステリシス」と称することとする。図19は、このヒステリシスとシェル部分13b の厚さとの関係を示すグラフである。図19からわかるように、シェル部分13bの厚さ が15nmよりも小さくなると、ヒステリシスが大きくなる。

(13)

[0106]

以上の結果から、シェル部分13bの厚さは15nm以上に設定することが好ましく、 ¹⁰ 20nm以上にすることが更に好ましい。

【0107】

なお、形成すべきシェル部分13bの厚さは、熱酸化を行なう前におけるナノワイヤ素 材の直径に依存する。シェル部分13bの厚さは、ナノワイヤ素材の直径の15~75% の範囲に設定することが好ましい。この場合、熱酸化後におけるコア部分13aの直径は 、例えばシェル部分13bの厚さの0.3~6倍の範囲内になる。

【産業上の利用可能性】

【0108】

本発明のナノワイヤトランジスタは、フレキシブル基板を用いた電子デバイスやディス プレイ等に好適に用いられる。

【図面の簡単な説明】

【0109】

【図1】従来のナノワイヤトランジスタ構造斜視図である。

【図2】(a)は、図1のナノワイヤトランジスタの上面図、(b)は、そのA - A '線 断面構造図である。

【図3】(a)は、コア・シェルナノワイヤ13の斜視図、(b)は(a)のB-B'線 断面図である。

【図4】(a)は、実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であ り、(b)は、そのC-C'線断面図である。

【図5】(a)及び(b)は、中心軸を含む平面に平行なコア・シェルナノワイヤの断面 30 TEM写真であり、(c)はシェル部分(シリコン酸化膜)の膜厚と酸化処理時間との関 係を示すグラフである。

- 【図6】(a)は、熱酸化前におけるナノワイヤの中心軸(長軸)方向を垂直に横切る平面に平行な断面TEM写真であり、(b)は、熱酸化後におけるナノワイヤの中心軸(長軸)方向を垂直に横切る平面に平行な断面TEM写真である。
- 【図7A】本発明の実施形態1における製造方法を示す図である。
- 【図7B】本発明の実施形態1における製造方法を示す図である。
- 【図7C】本発明の実施形態1における製造方法を示す図である。
- 【図7D】本発明の実施形態1における製造方法を示す図である。
- 【図7E】本発明の実施形態1における製造方法を示す図である。
- 【図7F】本発明の実施形態1における製造方法を示す図である。

【図8】(a)は、実施形態1のナノワイヤトランジスタの構成を模式的に示す上面図であり、(b)は、そのD-D'線断面図である。

【図9】(a)及び(b)は、それぞれ、U字型及びV字型の溝を示す断面図であり、(c)は、他の溝構造を示す断面図であり、(d)は、深さの異なる溝にコア・シェルナノ ワイヤを配置した場合におけるゲート電界が半導体コア部分13aに影響を与える領域を 示す断面図である。

【図10】(a)及び(b)は、本発明の実施形態2における製造方法を示す図である。 【図11】(a)及び(b)は、本発明の実施形態2における他の製造方法を示す図であ る。 40

【図12】(a)は、本発明の実施形態3のナノワイヤトランジスタの構成を模式的に示 す上面図であり、(b)は、そのE-E'線断面図である。 【図13】(a)から(c)は、実施形態3における製造方法を示す図である。 【図14】本発明によるディスプレイの構成を示す平面図である。 【図15】図14のディスプレイにおける画素駆動用トランジスタの回路図である。 【図16】本発明の実施例におけるトランジスタ構成を示す断面図である。 【図17】実施例と従来例について得られたトランジスタ特性の測定結果を示すグラフで ある。 【図18】実施例について測定されたドレイン電流とシェル部分13bの厚さとの関係を 示すグラフである。 【図19】実施例のトランジスタにおけるヒステリシス特性を示すグラフである。 【図20】(a)、(b)は、それぞれ、そのようなナノワイヤをゲート絶縁膜上に配置 したときの断面を示す図であり、(c)は、本発明で使用するナノワイヤをゲート絶縁膜 上に配置したときの断面を示す図である。 【符号の説明】 [0110]1 基板 2 ゲート電極 3 ナノワイヤ 4 ゲート絶縁膜 5 ソース電極 6 ドレイン電極 1 1 プラスティック基板 12 ゲート電極 13 コア・シェルナノワイヤ 13a 半導体コア部分 13b 絶縁性シェル部分 ソース電極 14 15 ドレイン電極 16 レジスト ゲート金属 17 20 溝 2 1 モールド 22 レーザー光 23 埋め込みソース電極 2.4 埋め込みドレイン電極 4 0 フレキシブル基板 4 1 Xドライバ 42 Yドライバ 43 X走査電極 44 Y走査電極 45 画素 スイッチ用トランジスタ 50 5 1 ドライバ用トランジスタ

(14)

20

10

30









(ь)



【図3】

(a)







(a)



(b)





【図78】





【図7C】





【図7F】





【図8】

(a)



(b)





【図7E】

【図7D】







12







【図10】



(d)



【図11】







(b)



45 画素

30

20



(a)

(b)

(c)

【図14】







41 Xドライバ











-0 10 ゲート電圧 (V)

【図15】















shell ↔ 20 nm 20 nm



(b)







(b)

フロントページの続き

(51) Int.CI.

FΙ		
H 0 1 L	29/78	616T
H 0 1 L	29/78	617K
H 0 1 L	29/78	6 1 7 U

(72)発明者 七井 識成 大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72)発明者 竹内 孝之 大阪府門真市大字門真1006番地 松下電器産業株式会社内

審查官 柴山 将隆

(56)参考文献 特表2006-501690(JP,A) 国際公開第2004/111319(WO,A1) 特開昭62-290155(JP,A) 特開2002-075907(JP,A) 特開2006-080519(JP,A) Volker Schmidt etc., Diameter-Dependent Growth Direction of Epitaxial Silicon Nanowire s, NANO LETTERS, 2005年 3月24日, Vol.5, No.5, 2005, 931-935 Yufeng Zhao etc., What is the Ground-State Structure of the Thinnest Si Nanowires?, Ph ysical Review Letters, 2003年 7月17日, Vol.91, No.3, 035501-1 - 035501-4 S.Sharma, T.T.Kamins, R.Stanley Williams, Diameter Control of Ti-catalayzed silicon na nowires, Journal of Crystal Growth, 2004年 4月20日, 267, 613-618

(58)調査した分野(Int.Cl., DB名)

Η	0	1	L	2	1	/	3	3	6
Н	0	1	L	2	9	/	0	6	
Н	0	1	L	2	9	/	4	1	
Н	0	1	L	2	9	/	7	8	6