JP4734786B2

JP4734786B2 - Gallium nitride compound semiconductor substrate and manufacturing method thereof

Info

Publication number: JP4734786B2
Application number: JP2001203956A
Authority: JP
Inventors: 憲二川野
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2001-07-04
Filing date: 2001-07-04
Publication date: 2011-07-27
Anticipated expiration: 2021-07-04
Also published as: JP2003017420A

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体基板、及びその製造方法であって、特に貫通転位密度を低減したｎ型導電性を有する窒化ガリウム系化合物半導体基板に関するものである。
【０００２】
【従来の技術】
窒化ガリウム系化合物半導体は、発光波長が４００ｎｍ付近の短波長領域であるため、紫外から緑色までの発光光源とすることができ、半導体レーザダイオードとして用いた場合、従来の赤色レーザダイオードに比べて数倍の大容量メディアの再生装置、又は記憶装置として使用可能となる。さらに電界効果トランジスタ（ＦＥＴ）のような電子デバイスへの応用も期待されている。
【０００３】
このような窒化ガリウム系化合物半導体デバイスを作成するには、バルク単結晶の窒化ガリウムや窒化ガリウム系化合物半導体のホモエピタキシャル成長が可能な基板が望まれるが、このような基板等の作成は窒素の蒸気圧が高いために困難である。そのため、サファイアや炭化珪素、スピネル等の基板上に窒化ガリウム系化合物半導体をヘテロエピタキシャル成長させる。この窒化物半導体基板を基板として窒化ガリウム系化合物半導体を成長させている。
【０００４】
基板と、基板上に積層される窒化ガリウム系化合物半導体との格子定数差が大きければ、基板上に積層される窒化ガリウム系化合物半導体層に貫通転位が発生する。この貫通転位が多ければリーク電流が増大し、半導体レーザダイオード等の発光素子において大幅に寿命特性を低下させることになる。サファイア等の基板上に窒化ガリウム系化合物半導体を成長させる場合、バッファー層を介することにより、貫通転位を低減させることができる。例えば、特開平７−２０２２６５号公報、特開平７−１６５４９８号公報にはＺｎＯから成るバッファー層が報告されている。その他に、ＡｌＮやＧａＮバッファー層もあるものの、貫通転位密度は、１０^８個／ｃｍ^２〜１０^１０個／ｃｍ^２程度である。このようなバッファー層を介して基板上に成長させた窒化ガリウム系化合物半導体を素子とする半導体レーザダイオードや高出力発光ダイオードでは長時間の連続発振は期待できない。
【０００５】
そのため、より貫通転位密度を低減できる効果を有するＥＬＯ（Ｅpitaxial Lateral Overgrowth）法が報告されている。このＥＬＯ法とは、化合物半導体の横方向成長を利用した転位の低減方法である。例えば、下地層である窒化ガリウム系化合物半導体上に、開口部（窓部）を有する保護膜を例えばストライプ形状や島状に形成する。次に、この保護膜の開口部より露出した下地層の窒化ガリウム系化合物半導体を核として窒化ガリウム系化合物半導体を成長させる。下地層を核として成長させる窒化ガリウム系化合物半導体は開口部から縦方向に成長後、横方向にも成長する。この横方向成長とは、核からの連続成長であり保護膜上において横方向に成長するものである。これより貫通転位は窒化ガリウム系化合物半導体と同様に縦方向だけでなく横方向にも成長する。そのため、この横方向成長した貫通転位は、保護膜上で隣り合う核から成長した窒化ガリウム系化合物半導体同士が接合する接合部に集中する。そのため、保護膜の開口部、及び保護膜上の接合部には貫通転位は集中するものの、これらの領域を除いた横方向成長領域の表面には、低転位領域を形成することができる。その他、貫通転位密度を低減する方法として、垂直方向の成長速度が速く表面の荒れた第１の成長層を成長させ、その後、垂直方向の成長速度が第１の成長層よりも遅い第２の成長層を成長させて第１の成長層の窪みを埋める方法が特開２００１−１６８０４５号公報に記載されている。また、特開平１１−１３９９号公報には、シリコン不純物を１０ ¹⁸ 〜１０ ²⁰ ｃｍ ^-3 の範囲で調節して、ｎ型窒化ガリウム半導体基板を得る方法が記載されている。このようなｎ型窒化ガリウム半導体基板は、窒化ガリウム成長工程と研磨工程とを繰り返して形成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記に示すＥＬＯ法では保護膜のパターン形成等の工程が多く、効率よく量産するのは困難である。さらに、ＥＬＯ法では保護膜に開口部を設け、その開口部から露出した窒化ガリウム系化合物半導体を核として窒化ガリウム系化合物半導体を成長させるため、横方向成長領域には、低転位領域が得られるものの、開口部である窓部上部、及び保護膜上の窒化ガリウム系化合物半導体同士の接合部には転位が多く集中する。そのため、表面に低転位領域が均一となる基板を提供することは困難であり、低転位領域内に選択的にリッジストライプを形成しなければならない。よって、反りを有するウェハー上ではリッジストライプを形成するフォトリソ工程で歩留まりを低下させてしまう。その他に、ＥＬＯ法で得られる窒化物半導体基板は絶縁性の異種基板を有するものが主流であり、例えばサファイア基板上に窒化物半導体を形成したものである。そのため、放熱性が悪く高出力での長時間の連続発振は困難である。また、サファイア基板は絶縁性であるため、ｎ型電極、ｐ型電極を表面上に形成しなければならず、素子を成長させた後に段差を形成する工程が必要となる。これは対極面に電極を形成した素子と比較してチップ面積の節減にも不利である。また、サファイア基板にはヘキカイ性がないため、チップの分離にはダイシング工程が必要となりコスト高をまねく。
【０００７】
本発明の課題は、窒化ガリウム系化合物半導体基板表面に低転位領域を均等かつ広範囲で得ることである。また、異種基板を除去したｎ型低抵抗単体基板とすることで、量産効率を向上させた窒化ガリウム系化合物半導体基板を提供することである。
【０００８】
【課題を解決するための手段】
本発明の窒化ガリウム系化合物半導体基板は、Ｓｉドーピング濃度が１×１０^１９／ｃｍ^３以上である第１の窒化ガリウム系化合物半導体層と、該第１の窒化ガリウム系化合物半導体層上に積層された、該第１の窒化ガリウム系化合物半導体層よりもＳｉ濃度が小さく、ノンドープ、又はＳｉドーピング濃度が１×１０^１９／ｃｍ^３以下である第２の窒化ガリウム系化合物半導体層と、を備え、前記第１の窒化ガリウム系化合物半導体層は、窒化ガリウム系化合物半導体の島として成長されたものであって、前記第２の窒化ガリウム系化合物半導体層は、前記窒化ガリウム系化合物半導体の島が成長し隣接する島同士が合体して形成されたものであり、貫通転位密度が１×１０ ^８／ｃｍ ^２以下であることを特徴とする。
【０００９】
本発明における窒化ガリウム系化合物半導体基板の製造方法は、基板上に気相成長法により窒化ガリウム系化合物半導体層を成長させることにより形成される窒化ガリウム系化合物半導体基板の製造方法において、基板上にＳｉドーピング濃度が１×１０^１９／ｃｍ^３以上である第１の窒化ガリウム系化合物半導体層を形成する第１の工程と、第１の工程後、該第１の窒化ガリウム系化合物半導体層上に、該第１の窒化ガリウム系化合物半導体層よりもＳｉ濃度が小さく、ノンドープ、又はＳｉドーピング濃度が１×１０^１９／ｃｍ^３以下である第２の窒化ガリウム系化合物半導体層を形成する第２の工程とを備え、前記第１の工程において、前記第１の窒化ガリウム系化合物半導体層は、窒化ガリウム系化合物半導体の島であって、前記第２の工程において、前記第２の工程において、前記第２の窒化ガリウム系化合物半導体層は、前記窒化ガリウム系化合物半導体の島が成長し隣接する島同士が合体して形成されることを特徴とする。
【００１０】
このようにＳｉドーピング濃度が１×１０^１９／ｃｍ^３以上であるＳｉリッチ層と、このＳｉリッチ層上にＳｉドーピング濃度がノンドープ、又は１×１０^１９／ｃｍ^３以下であるＳｉプアー層を成長させる構成とすれば、転位の低減ができる。ここで、Ｓｉプアー層とはＳｉのノンドープも含むものとする。以下に転位の低減ができる理由を示す。Ｓｉリッチ層では、Ｓｉがドナーとしてだけではなく、コンタミナントとして成長層に作用する。そのためＳｉ、又はその化合物の不着密度の高い部位の成長が遅れることになる。つまり、基板上に成長させる窒化ガリウム系化合物半導体は成長速度差を有する面内分布となる。その結果、表面全体において成長速度の速い部分では選択的に核が生成され、窒化ガリウム系化合物半導体の表面に窒化ガリウム系化合物半導体の島の成長が起こる。次に成長させるＳｉプアー層では、前記窒化ガリウム系化合物半導体の島同士での合体が促進される。これは成長速度が速い結晶粒が隣接する結晶粒を覆うように成長するためである。ここで、前記窒化ガリウム系化合物半導体の島は基板と窒化ガリウム系化合物半導体との成長界面から伸びた貫通転位を有するものである。この貫通転位は島が成長することにより、縦方向に伸びるだけでなく、島の表面が斜面形状であるため、成長面である斜面に対して垂直に伸びることとなる。そのため、島が成長し、隣接する島同士で合体する過程で貫通転位は屈曲し貫通転位同士がループを形成することとなる。そのため、第１の窒化ガリウム系化合物半導体層での縦方向以外に伸びた貫通転位は第２の窒化ガリウム系化合物半導体層内において、ループを形成し、低減させることができる。さらに、第１の窒化ガリウム系化合物半導体層はＳｉドーピング濃度を５×１０^１９／ｃｍ^３以上とすれば島同士の間隔をより大きく形成することができるため第２の窒化ガリウム系化合物半導体層を成長させた時に転位をより低減させることができる。より好ましくは第１の窒化ガリウム系化合物半導体層のＳｉドーピング濃度を１×１０^２０／ｃｍ^３以上とする。また、第２の窒化ガリウム系化合物半導体層はＳｉドーピング濃度を１×１０^１８／ｃｍ^３以下とすれば、移動度を向上することができ、さらに好ましくはＳｉドーピング濃度を１×１０^１７／ｃｍ^３以下とする。具体的には、前記窒化ガリウム系化合物半導体基板にバッファー層を介し、第１の窒化ガリウム系化合物半導体層を成長させ、その上に成長させる第２の窒化ガリウム系化合物半導体層で貫通転位を低減させる。バッファー層を有するのみでは、貫通転位は単位面積あたり１×１０^８個／ｃｍ^２〜１×１０^１０個／ｃｍ^２程度であるが、上記構成により前記第２の窒化ガリウム系化合物半導体層の表面での貫通転位密度を均一に低減させることができ、１×１０^８個／ｃｍ^２以下、さらに好ましくは１×１０^６個／ｃｍ^２以下とすることができる。
【００１１】
さらに、第２の窒化ガリウム系化合物半導体層上に、Ｓｉドーピング濃度が１×１０^１９／ｃｍ^３以上である第３の窒化ガリウム系化合物半導体層と、該第３の窒化ガリウム系化合物半導体層上に積層され、該第３の窒化ガリウム系化合物半導体層よりもＳｉ濃度が小さく、ノンドープ、又はＳｉドーピング濃度が１×１０^１９／ｃｍ^３以下である第４の窒化ガリウム系化合物半導体層と、を備えることを特徴とする。
【００１２】
このように、Ｓｉリッチ層とＳｉプアー層とを成長させる構成を２回以上繰り返せば、さらに貫通転位同士がループを形成することにより、転位を低減させることができる。また、ハロゲン輸送法による気相成長法により厚膜成長をした場合には、サファイア等の異種基板を研削やレーザ照射により除去した窒化ガリウム系化合物半導体層のみから成る単体基板を形成することができる。そのため、サファイア基板のような絶縁体上に成長させた窒化物半導体基板であっても基板除去すること、及びＳｉリッチ層は高濃度でＳｉをドープすることで低抵抗のｎ型基板とすることができるため、電極を対極構造とすることが可能となる。ここで、異種基板の除去工程は窒化物半導体素子の成長前であっても、窒化物半導体素子の成長後であってもよい。
【００１３】
また、前記窒化ガリウム系化合物半導体基板における第１、及び／又は第２の窒化ガリウム系化合物半導体層は、一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）で示すことができる。さらに、GaNであれば２段階成長後の表面においてピットを少なくできる効果を有する。
【００１４】
また、Ｓｉドーピングの原料にはシラン系化合物を用いる。このシラン系化合物はＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＨ_３Ｃｌ、ＳｉＣｌ_４から成る群から選ばれる少なくとも１つである。これらの原料を用いれば、Ｓｉまたはそれらの化合物がコンタミナントだけではなく、効率よくドーパントにもなるため好ましい。
【００１５】
前記第１の窒化ガリウム系化合物半導体は例えばサファイアのような異種基板上に直接成長させるのであれば、格子定数や熱膨張係数の違いから転位密度は多くなる。そのため、下地層であるバッファー層を介することにより基板上に直接に窒化ガリウム系化合物半導体層を形成するよりも結晶性をより向上させることができる。具体的には、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）で示すことができ、７００℃以下の低温成長で形成する。この下地層のみを介して成長させた窒化ガリウム系化合物半導体は単位面積あたりの貫通転位が１０^８〜１０^１０個／ｃｍ^２となる。そのため、下地層の上にＳｉリッチ層とＳｉプアー層とを成長させることにより、より結晶性の良好な窒化物半導体基板を形成することができる。
【００１６】
さらに、第１の窒化ガリウム系化合物半導体層と前記第２の窒化ガリウム系化合物半導体層の成長速度は略同じ速度とすることができる。第１の工程において、第１の窒化ガリウム系化合物半導体層の島を成長させ、第２の工程において、第２の窒化ガリウム系化合物半導体層の形成によって島同士の合体を促進させることもできる。また、前記窒化ガリウム系化合物半導体基板の気相成長法としてはハロゲン輸送法による気相成長法、有機金属気相成長法、分子線エピタキシー法等がある。ハロゲン輸送法による気相成長法は成長速度が速いため、厚膜成長させることができ好ましい。また、薄膜で低欠陥化を実現するには横方向成長を制御しやすい有機金属気相成長法、分子線エピタキシー法などの他の気相成長法を用いても良い。
【００１７】
また、窒化ガリウム系化合物半導体基板の製造方法において、基板には、サファイア、炭化珪素、スピネル、又はシリコン等が挙げられる。これらは、窒化ガリウム系化合物半導体をエピタキシャル成長させることができ、また成長温度に対して耐熱性を有するものである。さらに、窒化ガリウム系化合物半導体層を積層後、研削や電磁波照射等による基板の剥離除去を可能とし、これにより窒化ガリウム系化合物半導体からなる単体基板を形成することができる。本発明においては、第１の窒化ガリウム系化合物半導体層をＳｉリッチ層とするため、基板除去面をｎ型窒化物半導体層とすることができる。そのため、貫通転位を低減した結晶性のよい窒化物単体基板において、電極を対極形成した窒化ガリウム系化合物半導体レーザ、または発光ダイオードを提供することができる。
【００１８】
【発明の実施の形態】
本発明の実施形態に係る窒化ガリウム系化合物半導体基板は、図１に示すように、Ｓｉドーピング濃度が１×１０^１９／ｃｍ^３以上である第１の窒化ガリウム系化合物半導体層３と、該第１の窒化ガリウム系化合物半導体層上に積層されたノンドープ、又はＳｉドーピング濃度が１×１０^１９／ｃｍ^３以下である第２の窒化ガリウム系化合物半導体層４と、を備える窒化ガリウム系化合物半導体基板である。
【００１９】
前記Ｓｉ原料にはシラン系化合物を用い、これらのシラン系化合物はＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＨ_３Ｃｌ、ＳｉＣｌ_４から成る群から選ばれる少なくとも１つである。
【００２０】
前記第１の窒化ガリウム系化合物半導体、及び第２の窒化ガリウム系化合物半導体は一般式をＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）とする。
【００２１】
効果１
本実施形態における発明は、Ｓｉドープを窒化ガリウム系化合物半導体の成長と同時に行うものであり、２段階成長することで表面を平坦化し広範囲に低欠陥領域を有する窒化ガリウム系化合物半導体基板を作製することができる。このような平坦化ができるのは、結晶の自然な横方向成長する作用によるものである。また、本実施形態に示す窒化ガリウム系化合物半導体基板において、転位の低減方法としては、ファセットを埋め込まずに転位を低減させるのではなく、ファセットを埋め込みながら成長させ、転位を低減させるものである。以上より、表面研磨等による平坦化をする必要もなく、効率よく窒化ガリウム系化合物半導体基板を形成することができる。
【００２２】
効果２
本発明は、基板を除去することで、低抵抗のｎ型単体基板を形成することができる。これは、転位の低減過程において、窒化ガリウム系化合物半導体層内に連続的にＳｉをドーピングするため、低抵抗のｎ型半導体層を形成することができるためである。このため、対極に電極を形成した構造とすることができ、チップ面積の節減に有利である。また、サファイア基板等異種基板がないため、チップの分離にダイシング工程が必要でなくなりコストの低減にもつながる。また、窒化ガリウム系化合物半導体から成る単体基板は劈開性を有し、半導体レーザを形成する場合には、劈開面を共振器ミラーとすることができ好ましい。また、基板を除去することにより、放熱性も向上するため長寿命化が期待できる。
【００２３】
以下に、本発明の一実施形態における窒化ガリウム系化合物半導体基板の製造工程を示すが、これに限定されるものでない。
【００２４】
本発明において、基板とは窒化物半導体層をエピタキシャル成長させることができる単結晶基板であればよく、基板の大きさや厚さ等は特に限定されない。この基板の具体例としては、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とし、好ましくはＣ軸配向の窒化物半導体層を成長させるサファイア、スピネル、炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン、ＺｎＳ、ＺｎＯ、ＳｉＯ_２、ＧａＡｓ、ＧａＰ、ダイヤモンド、ＮｄＧａＯ_３、その他に窒化物半導体等が挙げられる。窒化ガリウム系化合物半導体層を積層後、サファイア等の基板を除去してもよい。これらの基板は表面が平坦なものを使用するが、窒化ガリウム系化合物半導体層をエピタキシャル成長することができれば、特に限定しない。例えば基板の裏面にエッチング加工等をすることにより細かい荒れを形成する。この荒れにより基板除去を簡単にすることができる。また、反りを緩和するために基板に凹凸、斜面、階段形状、その他にはエアブリッジ構造を有するものであってもよい。
【００２５】
下地層２
前記基板上に８００℃以下の低温でバッファー層としてＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）層を介して第１の窒化ガリウム系化合物半導体を成長させる。これは、基板と窒化ガリウム系化合物半導体との格子定数不整合を緩和することで欠陥や割れを抑制するためである。ここで、低温とは７００℃以下、好ましくは４５０℃〜６５０℃の温度範囲である。この範囲内の温度でバッファー層を成長すれば、微細な核を均一性よく形成することができ好ましい。８００℃以上でバッファー層を成長させれば、均一な核生成が阻害され、その後、結晶が多結晶化するため結晶性を低下させてしまう。膜厚は１０オングストローム以上０．５μｍ以下で成長させる。さらに、下地層はバッファー層のみならず、２層構造としてもよい。これは、バッファー層（第１の下地層）上に第２の下地層を９５０℃以上の高温で成長させることにより、表面が鏡面であり平坦化した下地層とするためである。これより、後工程で成長させる窒化ガリウム系化合物半導体におけるピットの発生が抑制できる。また、この下地層は基板によっては省略することもできる。
【００２６】
窒化ガリウム系化合物半導体
次に、前記基板１上に下地層２を形成後、第１の窒化ガリウム系化合物半導体及び第２の窒化ガリウム系化合物半導体を成長させる。この窒化ガリウム系化合物半導体は一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）で表すことができる。但し、これらは互いに異なる組成であってもよい。また、Ｓｉの他には、ドーパントとしてＯまたはＧｅやＳｎ及びＳ等も用いることができ、これらにｐ型不純物をドープさせた窒化ガリウム系化合物半導体としてもよい。ｐ型不純物はＭｇ、Ｂｅ、Ｃｒ、Ｍｎ、Ｃａ、Ｚｎ等が挙げられる。
【００２７】
また、第１の窒化ガリウム系化合物半導体層の膜厚は５μｍ以上とする。好ましくは１５μｍ以上とする。これは、第１の窒化ガリウム系化合物半導体層の膜厚が５μｍ以下であれば、貫通転位を広範囲に屈曲させることができないからである。この膜厚で第１の窒化ガリウム系化合物半導体層を成長させることにより、第１の窒化ガリウム系化合物半導体層を成長後に貫通転位の伸びる方向を屈曲させることができる。次に前記第１の窒化ガリウム系化合物半導体層上に成長させる第２の窒化ガリウム系化合物半導体層を膜厚５μｍ以上、好ましくは１５μｍ以上成長させれば、第２の窒化ガリウム系化合物半導体層の成長時に貫通転位どうしでループを形成させることで貫通転位を低減させることができる。
【００２８】
窒化ガリウム系化合物半導体基板の製造方法として、基板上に下地層を介してハロゲン輸送法による気相エピタキシャル成長（ＨＶＰＥ）法により第１の窒化ガリウム系化合物半導体と、第２の窒化ガリウム系化合物半導体とを成長させる方法を以下に示す。ハライド気相エピタキシャル成長法は、短時間で厚膜を成長させることができるため、窒化物半導体の厚膜成長や、異種基板を剥離した窒化物半導体の単体基板の形成に有効である。
以下に本発明で用いた成長手法、成長工程、及び成長条件を示す。
【００２９】
本発明における、１気相成長手段としてIII族元素のハロゲン化物とＶ族元素を含む化合物（本発明では窒素を含む化合物）とを反応させ、基板上に気相成長を行うハロゲン輸送法による気相成長（halogen-transport vapor phase epitaxy：HVPE）法があげられる。
【００３０】
ハロゲンガスとしてはＨＣｌ等があり、キャリアガスと共にハロゲンガス管より導入される。このハロゲンガスとＧａ等の金属が反応することにより３族元素のハロゲン化物を生成させ、さらに、Ｎ源供給管より流入したアンモニアガスとが反応することにより窒化ガリウム系化合物半導体を基板上に成長させる。ＨＶＰＥ法において、還元ガス（例えば水素）を含む雰囲気では、反応管全体が抵抗加熱で熱せられているためにドーパントガスであるシラン系ガスは分解して、基板領域に到達する前に分解し、実効的なＳｉのドーピングは困難である。そのため、ドーパントガスとＨＣｌとを同時に導入することにより、シラン系ガスの分解を抑制して効率よくドープが可能である。
【００３１】
第１の窒化ガリウム系化合物半導体の成長条件としては、成長速度が５μｍ／ｈｏｕｒ以上であればよい。また、第１の窒化ガリウム系化合物半導体、及び第２の窒化ガリウム系化合物半導体は成長速度を同じ速度とすることができる。そのため、成長速度が異なることにより生ずる結晶性の差異により界面に発生する歪みが、緩和できる。ここで、第１の窒化ガリウム系化合物半導体は、好ましくは常圧又は微減圧で成長させる。
【００３２】
次に第１の窒化ガリウム系化合物半導体を成長後、この上に第２の窒化ガリウム系化合物半導体を以下の条件で成長させる。
【００３３】
第２の窒化ガリウム系化合物半導体は第１の窒化ガリウム系化合物半導体と同温、又はそれ以上の温度で成長させるのが好ましく、基板温度を９００℃以上とする。ただし、第１の窒化ガリウム系化合物半導体と第２の窒化ガリウム系化合物半導体との温度差が大きければ成長層界面に残留熱歪みが発生するため温度差が少ない方が好ましい。また、第２の窒化ガリウム系化合物半導体の膜厚としては、最上面が鏡面になれば特に限定されず１５μｍ以上であればよい。そのため、第２の窒化ガリウム系化合物半導体は膜厚を１５μｍ程度の成長が可能な気相成長法であればＭＯＣＶＤ法や他の気相成長法でも行うことができる。さらに、結晶の核密度の均一性や配向特性、及び大きさ、層の厚みの制御にはＭＯＣＶＤ法を用いるのが好ましい。
【００３４】
上記の成長方法により得られた窒化ガリウム系化合物半導体基板は、最上面が平坦であり、且つ鏡面となる低欠陥部分を広範囲で有する窒化ガリウム系化合物半導体基板と成る。なお、本発明により得られた窒化ガリウム系化合物半導体基板上に形成する素子は窒化ガリウム系化合物半導体を用いたものであれば発光素子や受光素子、又は電子デバイスでもよい。また、図３には本実施形態における発光素子として同一面上に電極を形成した半導体レーザ素子を示す。図４には電極を対極構造として形成した半導体レーザ素子を示す。
【００３５】
以上より得られる窒化ガリウム系化合物半導体基板は貫通転位密度が１×１０^８／ｃｍ^２以下、より好ましくは１×１０^７／ｃｍ^２以下である第２の窒化ガリウム系化合物半導体層を有するものとする。
【００３６】
【実施例】
以下、本発明における実施例を説明する。
［実施例１］
まず、基板１としてＣ面を主面とするサファイア基板を用い、ＭＯＣＶＤ装置にセットし、温度１０５０℃で１０分間のサーマルクリーニングを行い水分や表面の付着物を除去した。
【００３７】
次に、下地層を２層構造で成長させた。まず、温度を５１０℃にして、キャリアガスに水素、原料ガスにアンモニアとトリメチルガリウムを用い、ＧａＮより成るバッファー層を２００オングストロームの膜厚で成長させた。次に、バッファー層上にＧａＮから成り平坦性を有する層を成長温度１０５０℃において膜厚３μｍで形成した。本実施例では、成長時のキャリアガスとして水素を２０．５Ｌ／分、原料ガスとしてアンモニアを５Ｌ／分、トリメチルガリウムを２５ｃｃ／分間、流した。
【００３８】
基板上に下地層を成長後、第１の窒化ガリウム系化合物半導体、及び第２の窒化ガリウム系化合物半導体を成長させるためにＨＶＰＥ装置にセットする。
【００３９】
まず、Ｇａ源として、Ｇａメタルをボートに用意し、キャリアガスに窒素、及び／又は水素を用いてハロゲンガスであるＨＣｌガスを流すことによりＧａＣｌを生成する。キャリアガスに窒素、及び／又は水素を用いてＮ源であるアンモニアガスを流すことによりＧａＣｌとアンモニアガスとを反応させ基板領域にＧａＮを形成する。また、キャリアガスに窒素、及び／又は水素を用いてＳｉＣｌ₄を流すことでドーピングを行い、ＳｉドープＧａＮよりなる第１の窒化ガリウム系化合物半導体を基板上に成長させる。基板領域の温度は電気炉で１０３０℃に設定した。第１の窒化ガリウム系化合物半導体の成長速度を５０μｍ／ｈｏｕｒとして、ＧａＣｌ分圧は１．２５×１０^−３ａｔｍ、ＮＨ_３分圧は０．３７５ａｔｍとした。ＳｉＣｌ_４分圧は２．８７×１０^−７ａｔｍとした。この第１の窒化ガリウム系化合物半導体は膜厚５０μｍで成長させた。
【００４０】
次に、第１の窒化ガリウム系化合物半導体上に、第２の窒化ガリウム系化合物半導体をハロゲン輸送法による気相エピタキシャル成長法装置において成長させた。この時の成長条件としては、ＳｉＣｌ_４分圧を１．０×１０^−８ａｔｍとした以外は成長条件を第１の窒化ガリウム系化合物半導体と同様にして、第２の窒化ガリウム系化合物半導体を成長速度５０μｍ／ｈｏｕｒで膜厚は１００μｍで成長させた。
【００４１】
以上により得られた第２の窒化ガリウム系化合物半導体基板の表面は平坦かつ鏡面となり、ＳＩＭＳ分析ではＳｉ濃度は第１の窒化ガリウム系化合物半導体層は２×１０^１９／ｃｍ^２であり、第２の窒化ガリウム系化合物半導体層は２×１０^１８／ｃｍ^２であった。また、図２に示すようにＣＬ観察によると貫通転位密度は２×１０^７ｃｍ^−２程度であり、低欠陥である窒化ガリウム系化合物半導体基板を提供することができる。
【００４２】
［実施例２］
上記実施例１で得られた窒化ガリウム系化合物半導体基板上に第３の窒化ガリウム系化合物半導体層、第４の窒化ガリウム系化合物半導体層を成長させる。この第３の窒化ガリウム系化合物半導体層は第１の窒化ガリウム系化合物半導体層と成長条件を同じとし、また第４の窒化ガリウム系化合物半導体層は第２の窒化ガリウム系化合物半導体層と成長条件を同様とする。
【００４３】
以上より得られた窒化ガリウム系化合物半導体基板は厚膜成長した低転位の基板となるため、異種基板を除去した単体基板とすることができる。
【００４４】
［実施例３］
実施例１により得られた窒化ガリウム系化合物半導体基板より、研削によりサファイア基板を除去し、ＧａＮの単体基板とする。この単体基板上にレーザ素子を形成する。
【００４５】
（ｎ型コンタクト層１０２）
まず、ＧａＮの単体基板をMOCVD装置の反応容器にセットしＴＭＧ、ＴＭＡ、アンモニア、不純物ガスとしてシランガスを用い、１０５０℃でＳｉドープしたＡｌ_０．０５Ｇａ_０．９５Ｎよりなるｎ型コンタクト層１０２を４μｍの膜厚で成長させる。
【００４６】
（クラック防止層１０３）
次に、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を９００℃にしてＩｎ_０．０７Ｇａ_０．９３Ｎよりなるクラック防止層１０３を０．１５μｍの膜厚で成長させる。なお、このクラック防止層は省略可能である。
【００４７】
（ｎ型クラッド層１０４）
次に、温度を１０５０℃にして、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ_０．０５Ｇａ_０．９５ＮよりなるＡ層を２５Åの膜厚で成長させ、続いて、ＴＭＡを止め、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＧａＮよりなるＢ層を２５Åの膜厚で成長させる。この操作を２００回繰り返しＡ層とＢ層との積層構造とし、総膜厚１μｍの多層膜（超格子構造）よりなるｎ型クラッド層を成長させる。
【００４８】
（ｎ型ガイド層１０５）
次に、同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｎ型ガイド層１０５を０．１５μｍの膜厚で成長させる。このｎ型ガイド層１０５は、ｎ型不純物をドープしてもよい。
【００４９】
（活性層１０６）
次に、温度を９００℃にし、原料ガスにＴＭＩ（トリメチルインジウム）、ＴＭＧ及びアンモニアを用い、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＩｎ_０．０５Ｇａ_０．９５Ｎよりなる障壁層を１４０Åの膜厚、シランガスを止め、アンドープのＩｎ_０．１３Ｇａ_０．８７Ｎよりなる井戸層を４０Åの膜厚で、障壁層／井戸層／障壁層／井戸層の順に積層し、最後に障壁層として、ＴＭＩ、ＴＭＧ及びアンモニアを用い、アンドープのＩｎ_０．０５Ｇａ_０．９５Ｎを成長させる。活性層１０６は、総膜厚５００Åの多重量子井戸構造（ＭＱＷ）となる。
【００５０】
（ｐ型電子閉じ込め層１０７）
次に、活性層と同じ温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^１９／ｃｍ^３ドープしたＡｌ_０．３Ｇａ_０．７Ｎよりなるｐ型電子閉じ込め層１０７を１００Åの膜厚で成長させる。
【００５１】
（ｐ型ガイド層１０８）
次に、温度を１０５０℃にして、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｐ型ガイド層１０８を０．１５μｍの膜厚で成長させる。このｐ型ガイド層は、ｐ型不純物をドープしてもよい。
【００５２】
（ｐ型クラッド層１０９）
次に、１０５０℃でアンドープＡｌ_０．０５Ｇａ_０．９５ＮよりなるＡ層を２５Åの膜厚で成長させ、続いてＴＭＡを止め、Ｃｐ_２Ｍｇを用いて、ＭｇドープＧａＮよりなるＢ層を２５Åの膜厚で成長させ、それを９０回繰り返して総膜厚０．４５μｍの超格子層よりなるｐ型クラッド層１０９を成長させる。ｐ型クラッド層は、ＧａＮとＡｌＧａＮとを積層した超格子構造とする。ｐ型クラッド層１０９を超格子構造とすることによって、クラッド層全体のＡｌ混晶比を上げることができるので、クラッド層自体の屈折率が小さくなり、さらにバンドギャップエネルギーが大きくなるので、しきい値を低下させる上で非常に有効である。
【００５３】
（ｐ型コンタクト層１１０）
最後に、１０５０℃で、ｐ型クラッド層１０９の上に、ＴＭＧ、アンモニア、Ｃｐ_２Ｍｇを用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮよりなるｐ型コンタクト層１１０を１５０Åの膜厚で成長させる。
反応終了後、反応容器内において、ウェハーを窒素雰囲気中、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。
【００５４】
アニーリング後、窒化物半導体レーザ素子を積層させたＧａＮから成る単体基板を反応容器から取り出し、最上層のｐ型コンタクト層の表面にＳｉＯ_２よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）を用いてＣＦ_４ガスによりエッチングすることにより、ストライプ状の導波路領域としてリッジストライプを形成する。
【００５５】
次にリッジストライプ形成後、Ｚｒ酸化物（主としてＺｒＯ_２）よりなる絶縁保護膜を、エッチングにより露出したｐ型ガイド層１０８上に０．５μｍの膜厚で形成する。
【００５６】
ｐ型コンタクト層上にｐ型電極をＮｉとＡｕより形成する。ここで、ｐ型電極の膜厚としてはＮｉを１００Å、Ａｕを１３００Åとする。また、ｐ型電極と対極するように裏面となる第１の窒化ガリウム系化合物半導体層にはＴｉとＡｌよりｎ型電極を形成する。Ｔｉは２００Å、Ａｌを８０００Åの膜厚とする。このｐ型電極は、リッジ上にストライプ形成されており、同じくストライプ形成されているｎ型電極とは対極であり平行な方向で形成する。次に、ｐ型電極、ｎ型電極上にそれぞれパッド電極を形成する。ｐ型電極上にはｐ型パッド電極としてＲｈＯ（酸化ロジウム）／Ｐｔ／Ａｕを（３０００Å−１５００Å−６０００Å）の膜厚で形成する。また、ｎ型電極上にはｎ型パッド電極としてＮｉ／Ｔｉ／Ａｕを（１０００Å−１０００Å−８０００Å）の膜厚で形成する。
【００５７】
電極形成後、ｎ型電極側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面にＳｉＯ_２とＴｉＯ_２よりなる誘電体多層膜を共振器ミラーとして成膜する。その後、リッジストライプに平行な方向で、バーを切断してレーザチップとする。
【００５８】
以上のようにして得られたレーザ素子は、室温においてしきい値２．８ｋＡ／ｃｍ^２、５〜６０ｍＷの出力において発振波長４０５ｎｍの連続発振のレーザ素子が得られる。得られるレーザ素子の素子寿命は、１０００〜３００００時間を示す。
【００５９】
［実施例４］
実施例１により得られた窒化ガリウム系化合物半導体基板より、研削によりサファイア基板を除去し、ＧａＮの単体基板とする。この単体基板上の同一面上にｎ型電極とｐ型電極とを形成したレーザ素子を作成する。
【００６０】
まず、ＧａＮ基板をＭＯＣＶＤ装置の反応容器内にセットし、１０５０℃で窒化物半導体に、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニアを用い、Ａｌ_０．０５Ｇａ_０．９５Ｎよりなるアンドープｎ型コンタクト層１０１を１μｍの膜厚で成長させる。この層は、ＧａＮからなる窒化物半導体基板とｎ型コンタクト層をはじめとする半導体素子との間で、緩衝層としての機能を有する。ただし、このアンドープｎ型コンタクト層は省略することもできる。
【００６１】
次に、アンドープｎ型コンタクト層を成長後に実施例３と同様の条件でさらにｎ型コンタクト層１０２／クラック防止層１０３／ｎ型クラッド層１０４／ｎ型ガイド層１０５／活性層１０６／ｐ型電子閉じ込め層１０７／ｐ型ガイド層１０８／ｐ型クラッド層１０９／ｐ型コンタクト層１１０を成長させる。
【００６２】
その後、リッジ幅１．７μｍでリッジストライプ形成する。次に、ｎ型コンタクト層をエッチングにより露出する。その後、Ｚｒ酸化物（主としてＺｒＯ_２）よりなる絶縁保護膜を、エッチングにより露出したｐ型ガイド層１０８上に膜厚を０．５μｍ以下で形成する。その後、ストライプ形状に露出したｐ型コンタクト層上にｐ型電極をＮｉとＡｕより形成する。ここで、ｐ型電極の膜厚としてはＮｉ（１００Å）、Ａｕ（１３００Å）とする。また、ｐ型電極を形成した後に前記露出したｎ型コンタクト層上にｎ型電極を形成する。このｎ型電極はＴｉ／Ａｌを膜厚（２００Å−８０００Å）でｐ型電極と同一面上に平行に形成する。さらに、ｐ型電極、ｎ型電極上にそれぞれパッド電極を形成する。ｐ型電極上にはｐ型パッド電極としてＲｈＯ（酸化ロジウム）／Ｐｔ／Ａｕを（３０００Å−１５００Å−６０００Å）の膜厚で形成する。また、ｎ型電極上にはｎ型パッド電極としてＮｉ／Ｔｉ／Ａｕを（１０００Å−１０００Å−８０００Å）の膜厚で形成する。
【００６３】
電極形成後、基板の裏面側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面にＳｉＯ_２とＴｉＯ_２よりなる誘電体多層膜を共振器ミラーとして成膜する。その後、リッジストライプに平行な方向で、バーを切断してレーザチップとする。
【００６４】
以上のようにして得られたレーザ素子は、室温においてしきい値２．８ｋＡ／ｃｍ^２、５〜６０ｍＷの出力において発振波長４０５ｎｍの連続発振のレーザ素子が得られる。得られるレーザ素子の素子寿命は、１０００〜３００００時間となる。
【００６５】
［実施例５］
実施例１により得られたサファイア付きの窒化ガリウム系化合物半導体基板上にレーザ素子を形成する。まず、前記基板上にアンドープｎ型コンタクト層１０１を成長させる。基板をＭＯＣＶＤ装置の反応容器内にセットし、１０５０℃で窒化物半導体に、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニアを用い、Ａｌ_０．０５Ｇａ_０．９５Ｎよりなるアンドープｎ型コンタクト層１０１を１μｍの膜厚で成長させる。この層は、ＧａＮからなる窒化物半導体基板とｎ型コンタクト層をはじめとする半導体素子との間で、緩衝層としての機能を有する。
【００６６】
次に実施例３と同様の条件で以下の順に素子形成を行う。
アンドープｎ型コンタクト層を成長させた基板上にｎ型コンタクト層１０２／クラック防止層１０３／ｎ型クラッド層１０４／ｎ型ガイド層１０５／活性層１０６／ｐ型電子閉じ込め層１０７／ｐ型ガイド層１０８／ｐ型クラッド層１０９／ｐ型コンタクト層１１０の順で成長させる。
【００６７】
その後、リッジ幅１．７μｍでリッジストライプ形成する。次に、ｎ型コンタクト層をエッチングにより露出する。その後、Ｚｒ酸化物（主としてＺｒＯ_２）よりなる絶縁保護膜を、エッチングにより露出したｐ型ガイド層１０８上に膜厚を０．５μｍ以下で形成する。その後、ストライプ形状に露出したｐ型コンタクト層上にｐ型電極をＮｉとＡｕより形成する。ここで、ｐ型電極の膜厚としてはＮｉ（１００Å）、Ａｕ（１３００Å）とする。また、ｐ型電極を形成した後に前記露出したｎ型コンタクト層上にｎ型電極を形成する。このｎ型電極はＴｉ／Ａｌを膜厚（２００Å−８０００Å）でｐ型電極と同一面上に平行に形成する。さらに、ｐ型電極、ｎ型電極上にそれぞれパッド電極を形成する。ｐ型電極上にはｐ型パッド電極としてＲｈＯ（酸化ロジウム）／Ｐｔ／Ａｕを（３０００Å−１５００Å−６０００Å）の膜厚で形成する。また、ｎ型電極上にはｎ型パッド電極としてＮｉ／Ｔｉ／Ａｕを（１０００Å−１０００Å−８０００Å）の膜厚で形成する。
【００６８】
電極形成後、基板の裏面側をダイシングして、リッジストライプに垂直な方向でバー状に劈開し、劈開面にＳｉＯ_２とＴｉＯ_２よりなる誘電体多層膜を共振器ミラーとして成膜する。その後、リッジストライプに平行な方向で、バーを切断してレーザチップとする。以上より得られたレーザ素子の素子寿命は、５００〜１００００時間となる。
【００６９】
［実施例６］
実施例１により得られたサファイア付きの窒化ガリウム系化合物半導体基板上にレーザ素子を形成する。まず、前記基板上にアンドープｎ型コンタクト層１０１を成長させる。基板をＭＯＣＶＤ装置の反応容器内にセットし、１０５０℃で窒化物半導体に、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニアを用い、Ａｌ_０．０５Ｇａ_０．９５Ｎよりなるアンドープｎ型コンタクト層１０１を１μｍの膜厚で成長させる。この層は、ＧａＮからなる窒化物半導体基板とｎ型コンタクト層をはじめとする半導体素子との間で、緩衝層としての機能を有する。
【００７０】
前期アンドープｎ型コンタクト層１０１を成長させた基板上に、実施例３と同条件でｎ型コンタクト層１０２／クラック防止層１０３／ｎ型クラッド層１０４／ｎ型ガイド層１０５／活性層１０６／ｐ型電子閉じ込め層１０７／ｐ型ガイド層１０８／ｐ型クラッド層１０９／ｐ型コンタクト層１１０の順で半導体素子を成長させる。
【００７１】
次に、研削によりサファイア基板を除去し、さらに、リッジ幅１．７μｍでリッジストライプ形成する。次に、ｎ型コンタクト層をエッチングにより露出する。その後、Ｚｒ酸化物（主としてＺｒＯ_２）よりなる絶縁保護膜を、エッチングにより露出したｐ型ガイド層１０８上に膜厚を０．５μｍ以下で形成する。その後、ストライプ形状に露出したｐ型コンタクト層上にｐ型電極をＮｉとＡｕより形成する。ここで、ｐ型電極の膜厚としてはＮｉ（１００Å）、Ａｕ（１３００Å）とする。また、ｐ型電極を形成した後に前記露出したｎ型コンタクト層上にｎ型電極を形成する。このｎ型電極はＴｉ／Ａｌを膜厚（２００Å−８０００Å）でｐ型電極と同一面上に平行に形成する。さらに、ｐ型電極、ｎ型電極上にそれぞれパッド電極を形成する。ｐ型電極上にはｐ型パッド電極としてＲｈＯ（酸化ロジウム）／Ｐｔ／Ａｕを（３０００Å−１５００Å−６０００Å）の膜厚で形成する。また、ｎ型電極上にはｎ型パッド電極としてＮｉ／Ｔｉ／Ａｕを（１０００Å−１０００Å−８０００Å）の膜厚で形成する。
【００７２】
電極形成後、基板の裏面側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面にＳｉＯ_２とＴｉＯ_２よりなる誘電体多層膜を共振器ミラーとして成膜する。その後、リッジストライプに平行な方向で、バーを切断してレーザチップとする。以上より得られたレーザ素子の素子寿命は、１０００〜３００００時間となる。
【００７３】
［実施例７］
上記実施例３〜６において、ｎ型電極をＴｉ／Ａｌ（２００Å−８０００Å）、ｐ型電極をＮｉ／Ａｕ（１００Å−１５００Å）、ｎ型パッド電極とｐ型パッド電極とをＮｉ／Ｔｉ／Ａｕ（１０００Å−１０００Å−８０００Å）とする以外は同条件でレーザ素子を形成する。ここで得られるレーザ素子の寿命特性は５００〜１００００時間となる。
【００７４】
［実施例８］
Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板を基板１に用い、基板１上にＣＶＤ法によりＳｉＯ_２よりなる保護膜を０．５μｍの膜厚で成膜し、ストライプ状のフォトマスクを形成し、エッチングによりストライプ幅１４μｍ、窓部６μｍのＳｉＯ_２よりなる保護膜を形成する。なお、この保護膜のストライプ方向はサファイアＡ面に対して垂直な方向とする。
【００７５】
次に、ＭＯＣＶＤ法により、温度を５１０℃、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、保護膜の開口部上に窒化ガリウムよりなるバッファー層を２００オングストロームの膜厚で成長させる。その後、ＭＯＣＶＤ法により、減圧条件で温度を１０５０℃にして、原料ガスにＴＭＧ、アンモニア、シランガス、Ｃｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、窒化ガリウムよりなる第１の窒化物半導体層を１０μｍの膜厚で成長させる。この時、第１の窒化物半導体は、ＳｉＯ_２より成る保護膜の開口部を成長起点とし、第１の窒化物半導体層の断面形状がＴ字形状となるように形成する。
【００７６】
次に、ドライエッチングである等方性エッチングにより、温度１２０℃で、エッチングガスに酸素、ＣＦ_４を用い、ＳｉＯ_２保護膜を取り除く。さらに、横方向成長させた第１の窒化物半導体の側面および上面より、常圧でＭＯＣＶＤ法により、温度を１０５０℃にし、原料ガスにＴＭＧ、アンモニア、シランガス、Ｃｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、窒化ガリウムよりなる第２の窒化物半導体層を１５μｍの膜厚で成長させる。
【００７７】
以上より得られた基板上に第１の窒化ガリウム系化合物半導体、及び第２の窒化ガリウム系化合物半導体を成長させるためにＨＶＰＥ装置にセットする。Ｇａ源として、Ｇａメタルをボートに用意し、キャリアガスに窒素、及び／又は水素を用いてハロゲンガスであるＨＣｌガスを流すことによりＧａＣｌを生成する。キャリアガスに窒素、及び／又は水素を用いてＮ源であるアンモニアガスを流すことによりＧａＣｌとアンモニアガスとを反応させ基板領域にＧａＮを形成する。また、キャリアガスに窒素、及び／又は水素を用いてＳｉＣｌ₄を流すことでドーピングを行い、ＳｉドープＧａＮよりなる第１の窒化ガリウム系化合物半導体を基板上に成長させる。基板領域の温度は電気炉で１０３０℃に設定する。第１の窒化ガリウム系化合物半導体の成長速度を５０μｍ／ｈｏｕｒとして、ＧａＣｌ分圧は１．２５×１０^−３ａｔｍ、ＮＨ_３分圧は０．３７５ａｔｍとする。ＳｉＣｌ_４分圧は２．８７×１０^−７ａｔｍとする。この第１の窒化ガリウム系化合物半導体は膜厚５０μｍで成長させる。
【００７８】
次に、第１の窒化ガリウム系化合物半導体上に、第２の窒化ガリウム系化合物半導体をハロゲン輸送法による気相エピタキシャル成長法装置において成長させる。この時の成長条件としては、ＳｉＣｌ_４分圧を１．０×１０^−８ａｔｍとした以外は成長条件を第１の窒化ガリウム系化合物半導体と同様にして、第２の窒化ガリウム系化合物半導体を成長速度５０μｍ／ｈｏｕｒで膜厚は１００μｍで成長させる。
【００７９】
以上により得られる第２の窒化ガリウム系化合物半導体基板の表面は平坦かつ鏡面となり、貫通転位密度が１×１０^７ｃｍ^−２以下となる低欠陥な窒化ガリウム系化合物半導体基板を提供することができる。
【００８０】
［実施例９］
上記実施例において、第１の窒化ガリウム系化合物半導体の成長速度を５０μｍ／ｈｏｕｒとして、第２の窒化ガリウム系化合物半導体を成長速度１００μｍ／ｈｏｕｒで成長させる以外は同条件で窒化ガリウム系化合物半導体基板を形成する。以上により得られる第２の窒化ガリウム系化合物半導体基板の表面は平坦かつ鏡面となり、貫通転位密度が１×１０^８ｃｍ^−２以下となる低欠陥な窒化ガリウム系化合物半導体基板を提供することができる。
【００８１】
【発明の効果】
以上より本発明では、保護膜等を用いた横方向成長基板ではなく、基板全面の結晶欠陥を減らした低欠陥基板を提供することができる。そのため、ＥＬＯ法で得られた基板に比べてデバイス工程を簡略化することができ、量産効率を向上させた窒化ガリウム系化合物半導体基板を提供することが出来る。また、基板を除去することにより窒化物から成る低抵抗の単体基板とすることもできるため、放熱性が向上し窒化物半導体素子の寿命特性をよくすることができる。さらに、対極した電極構造が可能となりチップ面積の節減にも有利となる。
【００８２】
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図２】本発明の実施例１におけるＣＬ写真である。
【図３】本発明の一実施の形態における窒化物半導体レーザ素子の模式断面図である。
【図４】本発明の一実施の形態における窒化物半導体レーザ素子の模式断面図である。
【符号の簡単な説明】
１・・・基板
２・・・下地層
３・・・第１の窒化ガリウム系化合物半導体
４・・・第２の窒化ガリウム系化合物半導体
１０１・・・アンドープｎ型コンタクト層
１０２・・・ｎ型コンタクト層
１０３・・・クラック防止層
１０４・・・ｎ型クラッド層
１０５・・・ｎ型ガイド層
１０６・・・活性層
１０７・・・ｐ型電子閉じ込め層
１０８・・・ｐ型ガイド層
１０９・・・ｐ型クラッド層
１１０・・・ｐ型コンタクト層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gallium nitride compound semiconductor substrate and a method for manufacturing the same, and particularly to a gallium nitride compound semiconductor substrate having n-type conductivity with reduced threading dislocation density.
[0002]
[Prior art]
Gallium nitride compound semiconductors have a light emission wavelength in the short wavelength region around 400 nm, and therefore can be used as light emission light sources from ultraviolet to green. When used as semiconductor laser diodes, they are several in comparison with conventional red laser diodes. It can be used as a playback device or storage device for double the capacity of media. Furthermore, application to electronic devices such as field effect transistors (FETs) is also expected.
[0003]
In order to produce such a gallium nitride compound semiconductor device, a substrate capable of homoepitaxial growth of bulk single crystal gallium nitride or gallium nitride compound semiconductor is desired. Difficult due to high pressure. Therefore, a gallium nitride compound semiconductor is heteroepitaxially grown on a substrate such as sapphire, silicon carbide, or spinel. A gallium nitride compound semiconductor is grown using this nitride semiconductor substrate as a substrate.
[0004]
If the difference in lattice constant between the substrate and the gallium nitride compound semiconductor stacked on the substrate is large, threading dislocations are generated in the gallium nitride compound semiconductor layer stacked on the substrate. If there are many threading dislocations, the leakage current increases, and the life characteristics of the light emitting element such as a semiconductor laser diode are greatly deteriorated. When a gallium nitride compound semiconductor is grown on a substrate such as sapphire, threading dislocations can be reduced through a buffer layer. For example, JP-A-7-202265 and JP-A-7-165498 report a buffer layer made of ZnO. In addition, although there are AlN and GaN buffer layers, the threading dislocation density is 10⁸Piece / cm²-10¹⁰Piece / cm²Degree. A semiconductor laser diode or a high-power light emitting diode using a gallium nitride compound semiconductor grown on a substrate through such a buffer layer as an element cannot be expected to be continuously oscillated for a long time.
[0005]
  Therefore, an ELO (Epitaxial Lateral Overgrowth) method having an effect of further reducing the threading dislocation density has been reported. This ELO method is a method for reducing dislocations utilizing the lateral growth of a compound semiconductor. For example, a protective film having an opening (window) is formed in, for example, a stripe shape or an island shape on a gallium nitride-based compound semiconductor that is a base layer. Next, a gallium nitride compound semiconductor is grown with the underlying gallium nitride compound semiconductor exposed from the opening of the protective film as a nucleus. A gallium nitride compound semiconductor grown with the underlying layer as a nucleus grows in the vertical direction from the opening and then also grows in the horizontal direction. This lateral growth is continuous growth from the nucleus and grows laterally on the protective film. Thus, threading dislocations grow not only in the vertical direction but also in the horizontal direction, as in the case of gallium nitride compound semiconductors. Therefore, the threading dislocations grown in the lateral direction are concentrated at the junction where the gallium nitride compound semiconductors grown from the adjacent nuclei on the protective film are joined. Therefore, although threading dislocations concentrate on the opening of the protective film and the junction on the protective film, a low dislocation region can be formed on the surface of the lateral growth region excluding these regions.As another method for reducing the threading dislocation density, a first growth layer having a high vertical growth rate and a rough surface is grown, and then the vertical growth rate is lower than that of the first growth layer. Japanese Patent Application Laid-Open No. 2001-168045 discloses a method of growing a growth layer to fill a depression of the first growth layer. Japanese Patent Laid-Open No. 11-1399 discloses a silicon impurity of 10 ¹⁸ -10 ²⁰ cm ^-3 A method for obtaining an n-type gallium nitride semiconductor substrate by adjusting in the above range is described. Such an n-type gallium nitride semiconductor substrate is formed by repeating a gallium nitride growth process and a polishing process.
[0006]
[Problems to be solved by the invention]
However, the ELO method described above has many steps such as pattern formation of a protective film, and it is difficult to efficiently mass-produce. Further, in the ELO method, an opening is provided in the protective film, and the gallium nitride compound semiconductor is grown using the gallium nitride compound semiconductor exposed from the opening as a nucleus. Therefore, a low dislocation region is obtained in the lateral growth region. However, many dislocations are concentrated on the upper portion of the window, which is the opening, and the junction between the gallium nitride compound semiconductors on the protective film. Therefore, it is difficult to provide a substrate having a uniform low dislocation region on the surface, and a ridge stripe must be selectively formed in the low dislocation region. Therefore, the yield is lowered in the photolithography process for forming the ridge stripe on the warped wafer. In addition, a nitride semiconductor substrate obtained by the ELO method has an insulating heterogeneous substrate, and for example, a nitride semiconductor is formed on a sapphire substrate. For this reason, heat dissipation is poor and continuous oscillation at high output for a long time is difficult. In addition, since the sapphire substrate is insulative, an n-type electrode and a p-type electrode must be formed on the surface, and a step of forming a step after the element is grown is necessary. This is also disadvantageous in reducing the chip area as compared with an element in which an electrode is formed on the counter electrode surface. In addition, since the sapphire substrate is not flaky, a dicing process is required for chip separation, resulting in high costs.
[0007]
An object of the present invention is to obtain a low dislocation region uniformly and over a wide area on the surface of a gallium nitride compound semiconductor substrate. Another object of the present invention is to provide a gallium nitride compound semiconductor substrate with improved mass production efficiency by using an n-type low resistance single substrate from which a different substrate is removed.
[0008]
[Means for Solving the Problems]
The gallium nitride compound semiconductor substrate of the present invention has a Si doping concentration of 1 × 10¹⁹/ Cm³The first gallium nitride compound semiconductor layer and the Si concentration lower than that of the first gallium nitride compound semiconductor layer stacked on the first gallium nitride compound semiconductor layer, non-doped, or Si doping concentration is 1 × 10¹⁹/ Cm³A second gallium nitride compound semiconductor layer, which is:The first gallium nitride compound semiconductor layer is grown as an island of gallium nitride compound semiconductor, and the second gallium nitride compound semiconductor layer is formed of an island of the gallium nitride compound semiconductor. Growing and adjacent islands are combined to form threading dislocation density of 1 × 10 ⁸ / Cm ² IsIt is characterized by that.
[0009]
  The method for producing a gallium nitride compound semiconductor substrate according to the present invention is a method for producing a gallium nitride compound semiconductor substrate formed by growing a gallium nitride compound semiconductor layer on a substrate by vapor deposition. Si doping concentration is 1 × 10¹⁹/ Cm³The first step of forming the first gallium nitride compound semiconductor layer, and the first gallium nitride compound semiconductor layer on the first gallium nitride compound semiconductor layer after the first step. The Si concentration is lower than that, non-doped, or Si doping concentration is 1 × 10¹⁹/ Cm³A second step of forming a second gallium nitride compound semiconductor layer,In the first step, the first gallium nitride compound semiconductor layer is an island of gallium nitride compound semiconductor, and in the second step, the second nitridation is performed in the second step. The gallium compound semiconductor layer is formed by growing islands of the gallium nitride compound semiconductor and joining adjacent islands together.It is characterized by that.
[0010]
Thus, the Si doping concentration is 1 × 10¹⁹/ Cm³The Si-rich layer as described above, and the Si doping concentration on the Si-rich layer is non-doped, or 1 × 10¹⁹/ Cm³If the following Si poor layer is grown, dislocation can be reduced. Here, the Si poor layer includes non-doped Si. The reason why dislocation can be reduced will be described below. In the Si-rich layer, Si acts not only as a donor but also as a contaminant on the growth layer. For this reason, the growth of the site where Si or its compound has a high deposition density is delayed. That is, the gallium nitride compound semiconductor grown on the substrate has an in-plane distribution having a growth rate difference. As a result, nuclei are selectively generated in a portion having a high growth rate on the entire surface, and gallium nitride compound semiconductor islands grow on the surface of the gallium nitride compound semiconductor. Next, in the Si poor layer to be grown, the coalescence of the gallium nitride compound semiconductor islands is promoted. This is because crystal grains having a high growth rate grow so as to cover adjacent crystal grains. Here, the island of the gallium nitride compound semiconductor has threading dislocations extending from the growth interface between the substrate and the gallium nitride compound semiconductor. This threading dislocation not only extends in the vertical direction as the island grows, but also extends perpendicularly to the slope that is the growth surface because the surface of the island has a slope shape. Therefore, the threading dislocations bend and the threading dislocations form a loop in the process of island growth and coalescence between adjacent islands. Therefore, threading dislocations extending in a direction other than the longitudinal direction in the first gallium nitride-based compound semiconductor layer can be reduced by forming a loop in the second gallium nitride-based compound semiconductor layer. Further, the first gallium nitride compound semiconductor layer has a Si doping concentration of 5 × 10 5.¹⁹/ Cm³Since the distance between the islands can be formed larger as described above, dislocations can be further reduced when the second gallium nitride compound semiconductor layer is grown. More preferably, the Si doping concentration of the first gallium nitride-based compound semiconductor layer is 1 × 10²⁰/ Cm³That's it. The second gallium nitride compound semiconductor layer has a Si doping concentration of 1 × 10 5.¹⁸/ Cm³The mobility can be improved by the following, and more preferably, the Si doping concentration is 1 × 10 6.¹⁷/ Cm³The following. Specifically, the first gallium nitride compound semiconductor layer is grown on the gallium nitride compound semiconductor substrate via a buffer layer, and threading dislocations are reduced by the second gallium nitride compound semiconductor layer grown thereon. Let With only a buffer layer, threading dislocations are 1 × 10 per unit area⁸Piece / cm²~ 1x10¹⁰Piece / cm²However, with the above structure, the threading dislocation density on the surface of the second gallium nitride-based compound semiconductor layer can be reduced uniformly.⁸Piece / cm²Or less, more preferably 1 × 10⁶Piece / cm²It can be as follows.
[0011]
Furthermore, the Si doping concentration is 1 × 10 6 on the second gallium nitride compound semiconductor layer.¹⁹/ Cm³The third gallium nitride compound semiconductor layer is stacked on the third gallium nitride compound semiconductor layer., The Si concentration is lower than that of the third gallium nitride compound semiconductor layer,Non-doped or Si doping concentration is 1 × 10¹⁹/ Cm³And a fourth gallium nitride compound semiconductor layer which is the following.
[0012]
Thus, if the structure for growing the Si-rich layer and the Si poor layer is repeated twice or more, the threading dislocations form a loop to further reduce the dislocations. In addition, when a thick film is grown by vapor deposition using the halogen transport method, it is possible to form a single substrate consisting only of a gallium nitride compound semiconductor layer from which a dissimilar substrate such as sapphire is removed by grinding or laser irradiation. . Therefore, even a nitride semiconductor substrate grown on an insulator such as a sapphire substrate is removed, and the Si-rich layer is doped with Si at a high concentration to form a low-resistance n-type substrate. Therefore, the electrode can have a counter electrode structure. Here, the step of removing the heterogeneous substrate may be before the growth of the nitride semiconductor element or after the growth of the nitride semiconductor element.
[0013]
In addition, the first and / or second gallium nitride compound semiconductor layer in the gallium nitride compound semiconductor substrate has the general formula In_xAl_yGa_1-xyN (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1). Furthermore, GaN has the effect of reducing pits on the surface after two-stage growth.
[0014]
A silane compound is used as a raw material for Si doping. This silane compound is SiH₄, Si₂H₆, SiHCl₃, SiH₂Cl₂, SiH₃Cl, SiCl₄Is at least one selected from the group consisting of Use of these raw materials is preferable because Si or a compound thereof can be effectively used as a dopant as well as a contaminant.
[0015]
If the first gallium nitride compound semiconductor is directly grown on a heterogeneous substrate such as sapphire, for example, the dislocation density increases due to the difference in lattice constant and thermal expansion coefficient. Therefore, the crystallinity can be further improved by forming the gallium nitride compound semiconductor layer directly on the substrate through the buffer layer which is the base layer. Specifically, In_xAl_yGa_1-xyN (0.ltoreq.X <1, 0.ltoreq.Y <1, 0.ltoreq.X + Y <1), which is formed by low-temperature growth at 700.degree. C. or lower. The gallium nitride compound semiconductor grown only through this underlayer has 10 threading dislocations per unit area.⁸-10¹⁰Piece / cm²It becomes. Therefore, a nitride semiconductor substrate with better crystallinity can be formed by growing the Si rich layer and the Si poor layer on the base layer.
[0016]
  Furthermore, the growth rates of the first gallium nitride compound semiconductor layer and the second gallium nitride compound semiconductor layer can be made substantially the same. In the first step, islands of the first gallium nitride-based compound semiconductor layer can be grown, and in the second step, formation of the second gallium nitride-based compound semiconductor layer can be promoted. Also,Examples of the vapor phase growth method of the gallium nitride compound semiconductor substrate include a vapor phase growth method using a halogen transport method, a metal organic vapor phase growth method, and a molecular beam epitaxy method. The vapor phase growth method based on the halogen transport method is preferable because it can grow a thick film because of its high growth rate. In order to reduce the number of defects in a thin film, another vapor phase growth method such as a metal organic chemical vapor deposition method or a molecular beam epitaxy method in which the lateral growth can be easily controlled may be used.
[0017]
In the method for manufacturing a gallium nitride compound semiconductor substrate, examples of the substrate include sapphire, silicon carbide, spinel, or silicon. These can epitaxially grow a gallium nitride-based compound semiconductor and have heat resistance against the growth temperature. Further, after the gallium nitride compound semiconductor layer is stacked, the substrate can be peeled and removed by grinding, electromagnetic wave irradiation, or the like, whereby a single substrate made of a gallium nitride compound semiconductor can be formed. In the present invention, since the first gallium nitride compound semiconductor layer is an Si-rich layer, the substrate removal surface can be an n-type nitride semiconductor layer. Therefore, it is possible to provide a gallium nitride-based compound semiconductor laser or a light-emitting diode in which electrodes are formed as counter electrodes in a single crystal nitride substrate with reduced threading dislocations and good crystallinity.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
The gallium nitride compound semiconductor substrate according to the embodiment of the present invention is:As shown in FIG.Si doping concentration is 1 × 10¹⁹/ Cm³The first gallium nitride compound semiconductor layer 3 as described above, and the non-doped or Si doping concentration stacked on the first gallium nitride compound semiconductor layer is 1 × 10 6.¹⁹/ Cm³A gallium nitride compound semiconductor substrate comprising a second gallium nitride compound semiconductor layer 4 as described below.
[0019]
Si raw materials are silane compounds, and these silane compounds are SiH.₄, Si₂H₆, SiHCl₃, SiH₂Cl₂, SiH₃Cl, SiCl₄Is at least one selected from the group consisting of
[0020]
The first gallium nitride compound semiconductor and the second gallium nitride compound semiconductor have the general formula In_xAl_yGa_1-xyN (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1).
[0021]
Effect 1
The invention in the present embodiment is performed simultaneously with the growth of the gallium nitride compound semiconductor by Si doping. By performing the two-step growth, the surface is flattened and a gallium nitride compound semiconductor substrate having a low defect region in a wide range is manufactured. be able to. Such flattening is possible due to the natural lateral growth of the crystal. In the gallium nitride compound semiconductor substrate shown in the present embodiment, as a method for reducing dislocations, dislocations are not reduced without embedding facets, but grown while embedding facets to reduce dislocations. As described above, the gallium nitride compound semiconductor substrate can be formed efficiently without the need for planarization by surface polishing or the like.
[0022]
Effect 2
In the present invention, a low-resistance n-type single substrate can be formed by removing the substrate. This is because, in the process of reducing dislocations, Si is continuously doped in the gallium nitride compound semiconductor layer, so that a low-resistance n-type semiconductor layer can be formed. For this reason, it can be set as the structure which formed the electrode in the counter electrode, and it is advantageous to reduction of a chip area. In addition, since there is no heterogeneous substrate such as a sapphire substrate, a dicing process is not required for chip separation, leading to cost reduction. In addition, a single substrate made of a gallium nitride compound semiconductor has a cleavage property, and when a semiconductor laser is formed, the cleavage plane is preferably a resonator mirror. Further, by removing the substrate, the heat dissipation is improved, so that a long life can be expected.
[0023]
Although the manufacturing process of the gallium nitride-type compound semiconductor substrate in one Embodiment of this invention is shown below, it is not limited to this.
[0024]
In the present invention, the substrate may be a single crystal substrate capable of epitaxially growing a nitride semiconductor layer, and the size and thickness of the substrate are not particularly limited. As a specific example of this substrate, sapphire, spinel, silicon carbide (6H, 4H, 3C) on which a C-plane, R-plane, or A-plane is used as a main surface, and preferably a C-axis oriented nitride semiconductor layer is grown. ), Silicon, ZnS, ZnO, SiO₂, GaAs, GaP, diamond, NdGaO₃Other examples include nitride semiconductors. After laminating the gallium nitride compound semiconductor layer, the substrate such as sapphire may be removed. These substrates have a flat surface, but are not particularly limited as long as the gallium nitride compound semiconductor layer can be epitaxially grown. For example, fine roughness is formed by etching or the like on the back surface of the substrate. This roughening can simplify the removal of the substrate. Further, in order to alleviate the warpage, the substrate may have an unevenness, a slope, a staircase shape, etc., and an air bridge structure.
[0025]
Underlayer 2
In as a buffer layer at a low temperature of 800 ° C. or less on the substrate_xAl_yGa_1-xyA first gallium nitride compound semiconductor is grown through N (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1) layers. This is because defects and cracks are suppressed by relaxing the lattice constant mismatch between the substrate and the gallium nitride compound semiconductor. Here, the low temperature is a temperature range of 700 ° C. or lower, preferably 450 ° C. to 650 ° C. If the buffer layer is grown at a temperature within this range, fine nuclei can be formed with good uniformity. If the buffer layer is grown at a temperature of 800 ° C. or higher, uniform nucleation is inhibited, and the crystal is then polycrystallized, so that the crystallinity is lowered. The film thickness is grown from 10 angstroms to 0.5 μm. Furthermore, the underlayer may have a two-layer structure as well as the buffer layer. This is because the second underlayer is grown on the buffer layer (first underlayer) at a high temperature of 950 ° C. or higher to form a flattened underlayer with a mirror surface. Accordingly, the generation of pits in the gallium nitride compound semiconductor grown in the subsequent process can be suppressed. This underlayer can be omitted depending on the substrate.
[0026]
Gallium nitride compound semiconductor
Next, after forming the underlayer 2 on the substrate 1, a first gallium nitride compound semiconductor and a second gallium nitride compound semiconductor are grown. This gallium nitride compound semiconductor has the general formula In_xAl_yGa_1-xyN (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1). However, these may have different compositions. In addition to Si, O, Ge, Sn, S, or the like can be used as a dopant, and a gallium nitride-based compound semiconductor doped with a p-type impurity may be used. Examples of the p-type impurity include Mg, Be, Cr, Mn, Ca, and Zn.
[0027]
The film thickness of the first gallium nitride compound semiconductor layer is 5 μm or more. Preferably, it is 15 μm or more. This is because threading dislocations cannot be bent over a wide range if the thickness of the first gallium nitride compound semiconductor layer is 5 μm or less. By growing the first gallium nitride compound semiconductor layer with this thickness, the direction in which threading dislocations extend after the first gallium nitride compound semiconductor layer is grown can be bent. Next, if the second gallium nitride compound semiconductor layer grown on the first gallium nitride compound semiconductor layer is grown to a thickness of 5 μm or more, preferably 15 μm or more, the second gallium nitride compound semiconductor layer By forming a loop between threading dislocations during growth, threading dislocations can be reduced.
[0028]
As a method of manufacturing a gallium nitride compound semiconductor substrate, a first gallium nitride compound semiconductor, a second gallium nitride compound semiconductor, and a second gallium nitride compound semiconductor are formed on a substrate by a vapor phase epitaxial growth (HVPE) method using a halogen transport method through an underlayer. The method for growing the is shown below. The halide vapor phase epitaxial growth method can grow a thick film in a short time, and is therefore effective for forming a thick film of a nitride semiconductor or forming a single substrate of a nitride semiconductor from which a different kind of substrate is peeled off.
The growth technique, growth process, and growth conditions used in the present invention are shown below.
[0029]
In the present invention, as a vapor phase growth means in the present invention, a halogen transport method in which a halide of a group III element and a compound containing a group V element (a compound containing nitrogen in the present invention) are reacted to perform vapor phase growth on a substrate. The phase growth (halogen-transport vapor phase epitaxy: HVPE) method is mentioned.
[0030]
The halogen gas includes HCl and the like, and is introduced from the halogen gas pipe together with the carrier gas. The halogen gas reacts with a metal such as Ga to generate a halide of a group 3 element, and further, the ammonia gas flowing in from the N source supply pipe reacts to grow a gallium nitride compound semiconductor on the substrate. Let In the HVPE method, in an atmosphere containing a reducing gas (for example, hydrogen), since the entire reaction tube is heated by resistance heating, the silane-based gas that is a dopant gas is decomposed and decomposed before reaching the substrate region, Effective Si doping is difficult. Therefore, by simultaneously introducing the dopant gas and HCl, the decomposition of the silane gas can be suppressed and the doping can be performed efficiently.
[0031]
As a growth condition of the first gallium nitride compound semiconductor, the growth rate may be 5 μm / hour or more. The first gallium nitride compound semiconductor and the second gallium nitride compound semiconductor can have the same growth rate. Therefore, the distortion generated at the interface due to the difference in crystallinity caused by different growth rates can be alleviated. Here, the first gallium nitride compound semiconductor is preferably grown at normal pressure or slightly reduced pressure.
[0032]
Next, after a first gallium nitride compound semiconductor is grown, a second gallium nitride compound semiconductor is grown thereon under the following conditions.
[0033]
The second gallium nitride compound semiconductor is preferably grown at a temperature equal to or higher than that of the first gallium nitride compound semiconductor, and the substrate temperature is set to 900 ° C. or higher. However, if the temperature difference between the first gallium nitride compound semiconductor and the second gallium nitride compound semiconductor is large, it is preferable that the temperature difference is small because residual thermal distortion occurs at the growth layer interface. The thickness of the second gallium nitride compound semiconductor is not particularly limited as long as the uppermost surface is a mirror surface, and may be 15 μm or more. For this reason, the second gallium nitride compound semiconductor can be formed by MOCVD or another vapor deposition method as long as it is a vapor deposition method capable of growing to a thickness of about 15 μm. Furthermore, it is preferable to use the MOCVD method to control the uniformity of crystal nucleus density, orientation characteristics, size, and layer thickness.
[0034]
The gallium nitride compound semiconductor substrate obtained by the above growth method is a gallium nitride compound semiconductor substrate having a flat top surface and a wide range of low-defect portions serving as mirror surfaces. The element formed on the gallium nitride compound semiconductor substrate obtained by the present invention may be a light emitting element, a light receiving element, or an electronic device as long as it uses a gallium nitride compound semiconductor. FIG. 3 shows a semiconductor laser device in which electrodes are formed on the same surface as the light emitting device in the present embodiment. FIG. 4 shows a semiconductor laser device in which electrodes are formed as a counter electrode structure.
[0035]
The gallium nitride compound semiconductor substrate obtained as described above has a threading dislocation density of 1 × 10.⁸/ Cm²Or less, more preferably 1 × 10⁷/ Cm²It is assumed that the second gallium nitride compound semiconductor layer is as follows.
[0036]
【Example】
Examples of the present invention will be described below.
[Example 1]
First, a sapphire substrate having a C-plane as the main surface was used as the substrate 1 and set in an MOCVD apparatus, and thermal cleaning was performed at a temperature of 1050 ° C. for 10 minutes to remove moisture and surface deposits.
[0037]
Next, the underlayer was grown in a two-layer structure. First, the temperature was set to 510 ° C., hydrogen was used as the carrier gas, ammonia and trimethyl gallium were used as the source gas, and a buffer layer made of GaN was grown to a thickness of 200 Å. Next, a flat layer made of GaN and having a film thickness of 3 μm was formed on the buffer layer at a growth temperature of 1050 ° C. In this example, hydrogen was supplied at 20.5 L / min as a carrier gas during growth, ammonia was supplied at 5 L / min, and trimethylgallium was supplied at 25 cc / min as a source gas.
[0038]
After the base layer is grown on the substrate, it is set in an HVPE apparatus in order to grow the first gallium nitride compound semiconductor and the second gallium nitride compound semiconductor.
[0039]
First, Ga metal is prepared as a Ga source in a boat, and GaCl is generated by flowing HCl gas, which is a halogen gas, using nitrogen and / or hydrogen as a carrier gas. Nitrogen and / or hydrogen is used as a carrier gas and an ammonia gas as an N source is flowed to react GaCl and ammonia gas to form GaN in the substrate region. In addition, SiCl using nitrogen and / or hydrogen as a carrier gas_FourThe first gallium nitride compound semiconductor made of Si-doped GaN is grown on the substrate. The temperature of the substrate region was set to 1030 ° C. with an electric furnace. The growth rate of the first gallium nitride compound semiconductor is 50 μm / hour, and the GaCl partial pressure is 1.25 × 10^-3atm, NH₃The partial pressure was 0.375 atm. SiCl₄Partial pressure is 2.87 × 10^-7Atm. The first gallium nitride compound semiconductor was grown to a thickness of 50 μm.
[0040]
Next, a second gallium nitride compound semiconductor was grown on the first gallium nitride compound semiconductor in a vapor phase epitaxial growth apparatus using a halogen transport method. As growth conditions at this time, SiCl₄Partial pressure is 1.0 × 10^-8A second gallium nitride compound semiconductor was grown at a growth rate of 50 μm / hour and a film thickness of 100 μm under the same growth conditions as those of the first gallium nitride compound semiconductor except that it was set to atm.
[0041]
The surface of the second gallium nitride compound semiconductor substrate obtained as described above is flat and mirror-like, and in SIMS analysis, the Si concentration is 2 × 10 2 for the first gallium nitride compound semiconductor layer.¹⁹/ Cm²The second gallium nitride compound semiconductor layer is 2 × 10¹⁸/ Cm²Met. Further, as shown in FIG. 2, according to CL observation, the threading dislocation density is 2 × 10.⁷cm^-2Thus, a gallium nitride compound semiconductor substrate having a low defect can be provided.
[0042]
[Example 2]
A third gallium nitride compound semiconductor layer and a fourth gallium nitride compound semiconductor layer are grown on the gallium nitride compound semiconductor substrate obtained in Example 1 above. The third gallium nitride compound semiconductor layer has the same growth conditions as the first gallium nitride compound semiconductor layer, and the fourth gallium nitride compound semiconductor layer has the same growth conditions as the second gallium nitride compound semiconductor layer. The same shall apply.
[0043]
Since the gallium nitride compound semiconductor substrate obtained as described above becomes a low-dislocation substrate with a thick film grown, it can be a single substrate from which a heterogeneous substrate is removed.
[0044]
[Example 3]
The sapphire substrate is removed by grinding from the gallium nitride compound semiconductor substrate obtained in Example 1, and a single substrate of GaN is obtained. A laser element is formed on this single substrate.
[0045]
(N-type contact layer 102)
First, a single substrate of GaN is set in a reaction vessel of a MOCVD apparatus, TMG, TMA, ammonia, silane gas as impurity gas, and Si-doped Al at 1050 ° C._0.05Ga_0.95An n-type contact layer 102 made of N is grown to a thickness of 4 μm.
[0046]
(Crack prevention layer 103)
Next, using TMG, TMI (trimethylindium), and ammonia, the temperature is set to 900 ° C. and In_0.07Ga_0.93A crack prevention layer 103 made of N is grown to a thickness of 0.15 μm. This crack prevention layer can be omitted.
[0047]
(N-type cladding layer 104)
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al_0.05Ga_0.95An A layer made of N is grown to a thickness of 25 mm, then TMA is stopped, silane gas is used as an impurity gas, and Si is 5 × 10 5.¹⁸/ Cm³A B layer made of doped GaN is grown to a thickness of 25 mm. This operation is repeated 200 times to obtain a laminated structure of the A layer and the B layer, and an n-type cladding layer made of a multilayer film (superlattice structure) having a total film thickness of 1 μm is grown.
[0048]
(N-type guide layer 105)
Next, at the same temperature, an n-type guide layer 105 made of undoped GaN is grown to a thickness of 0.15 μm using TMG and ammonia as source gases. The n-type guide layer 105 may be doped with n-type impurities.
[0049]
(Active layer 106)
Next, the temperature is set to 900 ° C., TMI (trimethylindium), TMG, and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5.¹⁸/ Cm³Doped In_0.05Ga_0.95The barrier layer made of N is 140 mm thick, the silane gas is stopped, and undoped In_0.13Ga_0.87A well layer made of N is stacked in a thickness of 40 mm in the order of barrier layer / well layer / barrier layer / well layer, and finally, TMI, TMG and ammonia are used as the barrier layer, and undoped In_0.05Ga_0.95Grow N. The active layer 106 has a multiple quantum well structure (MQW) with a total film thickness of 500 mm.
[0050]
(P-type electron confinement layer 107)
Next, at the same temperature as the active layer, TMA, TMG, and ammonia are used as source gases, and Cp is used as an impurity gas.₂Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 10¹⁹/ Cm³Doped Al_0.3Ga_0.7A p-type electron confinement layer 107 made of N is grown to a thickness of 100 mm.
[0051]
(P-type guide layer 108)
Next, the temperature is set to 1050 ° C., TMG and ammonia are used as source gases, and a p-type guide layer 108 made of undoped GaN is grown to a thickness of 0.15 μm. This p-type guide layer may be doped with p-type impurities.
[0052]
(P-type cladding layer 109)
Next, undoped Al at 1050 ° C._0.05Ga_0.95A layer of N is grown to a thickness of 25 mm, then TMA is stopped, Cp₂Using Mg, a B layer made of Mg-doped GaN is grown to a thickness of 25 mm, and this is repeated 90 times to grow a p-type cladding layer 109 made of a superlattice layer having a total thickness of 0.45 μm. The p-type cladding layer has a superlattice structure in which GaN and AlGaN are stacked. By making the p-type cladding layer 109 a superlattice structure, the Al mixed crystal ratio of the entire cladding layer can be increased, so that the refractive index of the cladding layer itself is reduced and the band gap energy is increased. It is very effective in reducing the value.
[0053]
(P-type contact layer 110)
Finally, at 1050 ° C., on the p-type cladding layer 109, TMG, ammonia, Cp₂Mg is used, and Mg is 1 × 10²⁰/ Cm³A p-type contact layer 110 made of doped p-type GaN is grown to a thickness of 150 mm.
After completion of the reaction, the wafer is annealed at 700 ° C. in a nitrogen atmosphere in the reaction vessel to further reduce the resistance of the p-type layer.
[0054]
After annealing, the single substrate made of GaN on which the nitride semiconductor laser elements are stacked is taken out of the reaction vessel, and SiO is deposited on the surface of the uppermost p-type contact layer.₂A protective film made of CF and using RIE (reactive ion etching)₄Etching with gas forms a ridge stripe as a striped waveguide region.
[0055]
Next, after forming the ridge stripe, Zr oxide (mainly ZrO₂Is formed on the p-type guide layer 108 exposed by etching to a thickness of 0.5 μm.
[0056]
A p-type electrode is formed of Ni and Au on the p-type contact layer. Here, the thickness of the p-type electrode is set to 100 mm for Ni and 1300 mm for Au. In addition, an n-type electrode is formed of Ti and Al on the first gallium nitride compound semiconductor layer on the back surface so as to face the p-type electrode. Ti has a thickness of 200 mm and Al has a thickness of 8000 mm. The p-type electrode is formed in stripes on the ridge, and is formed in a direction parallel to and parallel to the n-type electrode similarly formed in stripes. Next, pad electrodes are formed on the p-type electrode and the n-type electrode, respectively. On the p-type electrode, RhO (rhodium oxide) / Pt / Au is formed as a p-type pad electrode with a film thickness of (3000Å-1500Å-6000Å). On the n-type electrode, Ni / Ti / Au is formed as an n-type pad electrode with a film thickness of (1000Å-1000Å-8000Å).
[0057]
After the electrode formation, the n-type electrode side is scribed and cleaved in a bar shape in the direction perpendicular to the ridge stripe, and the cleaved surface is made of SiO.₂And TiO₂A dielectric multilayer film is formed as a resonator mirror. Thereafter, the bar is cut into a laser chip in a direction parallel to the ridge stripe.
[0058]
The laser element obtained as described above has a threshold value of 2.8 kA / cm at room temperature.², A continuous oscillation laser element having an oscillation wavelength of 405 nm at an output of 5 to 60 mW can be obtained. The element lifetime of the obtained laser element is 1000 to 30000 hours.
[0059]
[Example 4]
The sapphire substrate is removed by grinding from the gallium nitride compound semiconductor substrate obtained in Example 1, and a single substrate of GaN is obtained. A laser element is formed in which an n-type electrode and a p-type electrode are formed on the same surface of the single substrate.
[0060]
First, a GaN substrate is set in a reaction vessel of a MOCVD apparatus, and TMG (trimethylgallium), TMA (trimethylaluminum), ammonia is used as a nitride semiconductor at 1050 ° C., and Al is used._0.05Ga_0.95An undoped n-type contact layer 101 made of N is grown to a thickness of 1 μm. This layer functions as a buffer layer between the nitride semiconductor substrate made of GaN and the semiconductor element including the n-type contact layer. However, this undoped n-type contact layer can be omitted.
[0061]
Next, after growing the undoped n-type contact layer, the n-type contact layer 102 / crack prevention layer 103 / n-type clad layer 104 / n-type guide layer 105 / active layer 106 / p-type electrons are further formed under the same conditions as in Example 3. A confinement layer 107 / p-type guide layer 108 / p-type cladding layer 109 / p-type contact layer 110 is grown.
[0062]
Thereafter, a ridge stripe is formed with a ridge width of 1.7 μm. Next, the n-type contact layer is exposed by etching. Then, Zr oxide (mainly ZrO₂Is formed on the p-type guide layer 108 exposed by etching with a film thickness of 0.5 μm or less. Thereafter, a p-type electrode is formed of Ni and Au on the p-type contact layer exposed in a stripe shape. Here, the film thickness of the p-type electrode is Ni (100 Å) and Au (1300 Å). Further, after forming the p-type electrode, an n-type electrode is formed on the exposed n-type contact layer. This n-type electrode is formed of Ti / Al with a film thickness (200Å-8000Å) in parallel on the same plane as the p-type electrode. Further, pad electrodes are formed on the p-type electrode and the n-type electrode, respectively. On the p-type electrode, RhO (rhodium oxide) / Pt / Au is formed as a p-type pad electrode with a film thickness of (3000Å-1500Å-6000Å). On the n-type electrode, Ni / Ti / Au is formed as an n-type pad electrode with a film thickness of (1000Å-1000Å-8000Å).
[0063]
After electrode formation, the back side of the substrate is scribed and cleaved in a bar shape in the direction perpendicular to the ridge stripe.₂And TiO₂A dielectric multilayer film is formed as a resonator mirror. Thereafter, the bar is cut into a laser chip in a direction parallel to the ridge stripe.
[0064]
The laser element obtained as described above has a threshold value of 2.8 kA / cm at room temperature.², A continuous oscillation laser element having an oscillation wavelength of 405 nm at an output of 5 to 60 mW can be obtained. The element lifetime of the obtained laser element is 1000 to 30000 hours.
[0065]
[Example 5]
A laser element is formed on the gallium nitride compound semiconductor substrate with sapphire obtained in Example 1. First, an undoped n-type contact layer 101 is grown on the substrate. The substrate is set in a reaction vessel of an MOCVD apparatus, and TMG (trimethylgallium), TMA (trimethylaluminum), ammonia is used as a nitride semiconductor at 1050 ° C., and Al is used._0.05Ga_0.95An undoped n-type contact layer 101 made of N is grown to a thickness of 1 μm. This layer functions as a buffer layer between the nitride semiconductor substrate made of GaN and the semiconductor element including the n-type contact layer.
[0066]
Next, element formation is performed in the following order under the same conditions as in Example 3.
On the substrate on which the undoped n-type contact layer is grown, n-type contact layer 102 / crack prevention layer 103 / n-type cladding layer 104 / n-type guide layer 105 / active layer 106 / p-type electron confinement layer 107 / p-type guide layer 108 / p-type cladding layer 109 / p-type contact layer 110 are grown in this order.
[0067]
Thereafter, a ridge stripe is formed with a ridge width of 1.7 μm. Next, the n-type contact layer is exposed by etching. Then, Zr oxide (mainly ZrO₂Is formed on the p-type guide layer 108 exposed by etching with a film thickness of 0.5 μm or less. Thereafter, a p-type electrode is formed of Ni and Au on the p-type contact layer exposed in a stripe shape. Here, the film thickness of the p-type electrode is Ni (100 Å) and Au (1300 Å). Further, after forming the p-type electrode, an n-type electrode is formed on the exposed n-type contact layer. This n-type electrode is formed of Ti / Al with a film thickness (200Å-8000Å) in parallel on the same plane as the p-type electrode. Further, pad electrodes are formed on the p-type electrode and the n-type electrode, respectively. On the p-type electrode, RhO (rhodium oxide) / Pt / Au is formed as a p-type pad electrode with a film thickness of (3000Å-1500Å-6000Å). On the n-type electrode, Ni / Ti / Au is formed as an n-type pad electrode with a film thickness of (1000Å-1000Å-8000Å).
[0068]
After electrode formation, the back side of the substrate is diced, cleaved in a bar shape in the direction perpendicular to the ridge stripe, and the cleaved surface is SiO.₂And TiO₂A dielectric multilayer film is formed as a resonator mirror. Thereafter, the bar is cut into a laser chip in a direction parallel to the ridge stripe. The element lifetime of the laser element obtained as described above is 500 to 10,000 hours.
[0069]
[Example 6]
A laser element is formed on the gallium nitride compound semiconductor substrate with sapphire obtained in Example 1. First, an undoped n-type contact layer 101 is grown on the substrate. The substrate is set in a reaction vessel of an MOCVD apparatus, and TMG (trimethylgallium), TMA (trimethylaluminum), ammonia is used as a nitride semiconductor at 1050 ° C., and Al is used._0.05Ga_0.95An undoped n-type contact layer 101 made of N is grown to a thickness of 1 μm. This layer functions as a buffer layer between the nitride semiconductor substrate made of GaN and the semiconductor element including the n-type contact layer.
[0070]
An n-type contact layer 102 / crack prevention layer 103 / n-type cladding layer 104 / n-type guide layer 105 / active layer 106 / p under the same conditions as in Example 3 on the substrate on which the undoped n-type contact layer 101 was grown in the previous period. A semiconductor element is grown in the order of the type electron confinement layer 107 / p type guide layer 108 / p type clad layer 109 / p type contact layer 110.
[0071]
Next, the sapphire substrate is removed by grinding, and a ridge stripe is formed with a ridge width of 1.7 μm. Next, the n-type contact layer is exposed by etching. Then, Zr oxide (mainly ZrO₂Is formed on the p-type guide layer 108 exposed by etching with a film thickness of 0.5 μm or less. Thereafter, a p-type electrode is formed of Ni and Au on the p-type contact layer exposed in a stripe shape. Here, the film thickness of the p-type electrode is Ni (100 Å) and Au (1300 Å). Further, after forming the p-type electrode, an n-type electrode is formed on the exposed n-type contact layer. This n-type electrode is formed of Ti / Al with a film thickness (200Å-8000Å) in parallel on the same plane as the p-type electrode. Further, pad electrodes are formed on the p-type electrode and the n-type electrode, respectively. On the p-type electrode, RhO (rhodium oxide) / Pt / Au is formed as a p-type pad electrode with a film thickness of (3000Å-1500Å-6000Å). On the n-type electrode, Ni / Ti / Au is formed as an n-type pad electrode with a film thickness of (1000Å-1000Å-8000Å).
[0072]
After electrode formation, the back side of the substrate is scribed and cleaved in a bar shape in the direction perpendicular to the ridge stripe.₂And TiO₂A dielectric multilayer film is formed as a resonator mirror. Thereafter, the bar is cut into a laser chip in a direction parallel to the ridge stripe. The element lifetime of the laser element obtained as described above is 1000 to 30000 hours.
[0073]
[Example 7]
In Examples 3 to 6, the n-type electrode is Ti / Al (200 （-8000Å), the p-type electrode is Ni / Au (100Å-1500Å), the n-type pad electrode and the p-type pad electrode are Ni / Ti / Au The laser element is formed under the same conditions except that (1000 とする -1000Å-8000Å). The lifetime characteristic of the laser element obtained here is 500 to 10,000 hours.
[0074]
[Example 8]
A sapphire substrate having a C surface as a main surface and an orientation flat surface as an A surface is used as the substrate 1, and the substrate 1 is subjected to SiO 2 by CVD.₂A protective film is formed to a thickness of 0.5 μm, a striped photomask is formed, and etching is performed to form a SiO 2 film having a stripe width of 14 μm and a window portion of 6 μm.₂A protective film is formed. The stripe direction of the protective film is a direction perpendicular to the sapphire A plane.
[0075]
Next, by MOCVD, the temperature is 510 ° C., the carrier gas is hydrogen, the source gas is ammonia and TMG (trimethylgallium), and a buffer layer made of gallium nitride is formed on the opening of the protective film to a thickness of 200 Å. Grow in. Thereafter, the temperature is set to 1050 ° C. under a reduced pressure condition by MOCVD, and TMG, ammonia, silane gas, Cp are used as source gases.₂Using Mg (cyclopentadienylmagnesium), a first nitride semiconductor layer made of gallium nitride is grown to a thickness of 10 μm. At this time, the first nitride semiconductor is SiO 2₂The first nitride semiconductor layer is formed so that the cross-sectional shape of the first nitride semiconductor layer is T-shaped, with the opening of the protective film formed as a growth starting point.
[0076]
Next, by isotropic etching, which is dry etching, at a temperature of 120 ° C., oxygen and CF are used as an etching gas.₄Using SiO₂Remove the protective film. Furthermore, from the side and top surfaces of the first nitride semiconductor grown in the lateral direction, the temperature is raised to 1050 ° C. by MOCVD at normal pressure, and TMG, ammonia, silane gas, Cp are used as source gases.₂A second nitride semiconductor layer made of gallium nitride is grown to a thickness of 15 μm using Mg (cyclopentadienyl magnesium).
[0077]
In order to grow the first gallium nitride compound semiconductor and the second gallium nitride compound semiconductor on the substrate obtained as described above, they are set in the HVPE apparatus. Ga metal is prepared as a Ga source in a boat and GaCl is generated by flowing HCl gas, which is a halogen gas, using nitrogen and / or hydrogen as a carrier gas. Nitrogen and / or hydrogen is used as a carrier gas and an ammonia gas as an N source is flowed to react GaCl and ammonia gas to form GaN in the substrate region. In addition, SiCl using nitrogen and / or hydrogen as a carrier gas_FourThe first gallium nitride compound semiconductor made of Si-doped GaN is grown on the substrate. The temperature of the substrate region is set to 1030 ° C. with an electric furnace. The growth rate of the first gallium nitride compound semiconductor is 50 μm / hour, and the GaCl partial pressure is 1.25 × 10^-3atm, NH₃The partial pressure is 0.375 atm. SiCl₄Partial pressure is 2.87 × 10^-7Atm. The first gallium nitride compound semiconductor is grown to a thickness of 50 μm.
[0078]
Next, a second gallium nitride compound semiconductor is grown on the first gallium nitride compound semiconductor in a vapor phase epitaxial growth apparatus using a halogen transport method. As growth conditions at this time, SiCl₄Partial pressure is 1.0 × 10^-8The second gallium nitride compound semiconductor is grown at a growth rate of 50 μm / hour and a film thickness of 100 μm under the same growth conditions as the first gallium nitride compound semiconductor except that it is atm.
[0079]
The surface of the second gallium nitride compound semiconductor substrate obtained as described above is flat and mirror-like, and the threading dislocation density is 1 × 10.⁷cm^-2A low-defect gallium nitride compound semiconductor substrate can be provided as follows.
[0080]
[Example 9]
In the above embodiment, the growth rate of the first gallium nitride compound semiconductor is 50 μm / hour, and the second gallium nitride compound semiconductor is grown at a growth rate of 100 μm / hour, and the gallium nitride compound semiconductor substrate is used under the same conditions. Form. The surface of the second gallium nitride compound semiconductor substrate obtained as described above is flat and mirror-like, and the threading dislocation density is 1 × 10.⁸cm^-2A low-defect gallium nitride compound semiconductor substrate can be provided as follows.
[0081]
【The invention's effect】
As described above, the present invention can provide a low-defect substrate in which crystal defects on the entire surface of the substrate are reduced, not a laterally grown substrate using a protective film or the like. Therefore, the device process can be simplified as compared with the substrate obtained by the ELO method, and a gallium nitride compound semiconductor substrate with improved mass production efficiency can be provided. Further, by removing the substrate, a single substrate of low resistance made of nitride can be obtained, so that heat dissipation is improved and the life characteristics of the nitride semiconductor device can be improved. Furthermore, a counter electrode structure is possible, which is advantageous for reducing the chip area.
[0082]
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 2 is a CL photograph in Example 1 of the present invention.
FIG. 3 is a schematic cross-sectional view of a nitride semiconductor laser device according to an embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view of a nitride semiconductor laser device according to an embodiment of the present invention.
[Brief description of symbols]
1 ... Board
2 ... Underlayer
3... First gallium nitride compound semiconductor
4. Second gallium nitride compound semiconductor
101: Undoped n-type contact layer
102: n-type contact layer
103 ... Crack prevention layer
104 ... n-type cladding layer
105 ... n-type guide layer
106 ... Active layer
107 ... p-type electron confinement layer
108 ... p-type guide layer
109 ... p-type cladding layer
110 ... p-type contact layer

Claims

In a method of manufacturing a gallium nitride compound semiconductor substrate formed by growing a gallium nitride compound semiconductor layer on a substrate by a vapor deposition method,
Forming a first gallium nitride compound semiconductor layer having a Si doping concentration of 1 × 10 ¹⁹ / cm ³ or more on a substrate;
After the first step, the Si concentration is lower than that of the first gallium nitride compound semiconductor layer on the first gallium nitride compound semiconductor layer, and the doping concentration of non-doped or Si is 1 × 10 ¹⁹ / cm. ^A second step of forming a second gallium nitride compound semiconductor layer that is ³ or less ,
In the first step, the first gallium nitride compound semiconductor layer is an island of gallium nitride compound semiconductor,
In the second step, the second gallium nitride compound semiconductor layer is formed by growing islands of the gallium nitride compound semiconductor and combining adjacent islands with each other . A method for manufacturing a semiconductor substrate.

In the first step, fabrication of the gallium nitride-based compound semiconductor substrate according to claim 1 to form the first gallium nitride-based compound semiconductor layer through the base layer made of gallium nitride compound semiconductor on the substrate Method.

It said first and / or second gallium nitride-based compound semiconductor layer, according to claim 1 or 2 method for producing a gallium nitride compound semiconductor substrate according to a gallium nitride.

After the second step, a third step of forming a third gallium nitride compound semiconductor layer having a Si doping concentration of 1 × 10 ¹⁹ / cm ³ or more, and after the third step, the third nitridation A fourth gallium nitride compound semiconductor having a Si concentration lower than that of the third gallium nitride compound semiconductor layer and non-doped or having a Si doping concentration of 1 × 10 ¹⁹ / cm ³ or less on the gallium compound semiconductor layer. A method for producing a gallium nitride compound semiconductor substrate according to any one of claims 1 to 3 , further comprising a fourth step of forming a layer.

The vapor phase growth method method for producing a gallium nitride compound semiconductor substrate according to any one of claims 1 to 4, which is a vapor deposition method using a halogen transport method.

The substrate is sapphire, silicon carbide, spinel, or a manufacturing method of a gallium nitride-based compound semiconductor substrate according to any one of claims 1 to 5, wherein the silicon.

A first gallium nitride compound semiconductor layer having a Si doping concentration of 1 × 10 ¹⁹ / cm ³ or more;
The Si concentration is lower than that of the first gallium nitride compound semiconductor layer stacked on the first gallium nitride compound semiconductor layer, and the non-doped or Si doping concentration is 1 × 10 ¹⁹ / cm ³ or less. A second gallium nitride compound semiconductor layer,
The first gallium nitride compound semiconductor layer is grown as an island of a gallium nitride compound semiconductor,
The second gallium nitride compound semiconductor layer is formed by growing islands of the gallium nitride compound semiconductor and combining adjacent islands with a threading dislocation density of 1 × 10 ⁸ / cm ² or less. A gallium nitride-based compound semiconductor substrate, wherein:

The gallium nitride compound semiconductor substrate according to claim 7 , wherein the threading dislocation density of the second gallium nitride compound semiconductor layer is 1 × 10 ⁶ / cm ² or less.

The gallium nitride compound semiconductor substrate according to claim 7 or 8 , wherein the first and / or second gallium nitride compound semiconductor layer is made of gallium nitride.

A third gallium nitride compound semiconductor layer having a Si doping concentration of 1 × 10 ¹⁹ / cm ³ or more on a substrate on which the first and second gallium nitride compound semiconductor layers are stacked; A fourth gallium nitride layer stacked on the gallium nitride compound semiconductor layer, having a Si concentration lower than that of the third gallium nitride compound semiconductor layer and having a non-doping or Si doping concentration of 1 × 10 ¹⁹ / cm ³ or less; A gallium nitride compound semiconductor substrate according to any one of claims 7 to 9 , further comprising a compound compound semiconductor layer.