JP4442181B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4442181B2 JP4442181B2 JP2003347797A JP2003347797A JP4442181B2 JP 4442181 B2 JP4442181 B2 JP 4442181B2 JP 2003347797 A JP2003347797 A JP 2003347797A JP 2003347797 A JP2003347797 A JP 2003347797A JP 4442181 B2 JP4442181 B2 JP 4442181B2
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- layer
- connection
- thin film
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 208
- 239000010408 film Substances 0.000 claims description 149
- 239000010409 thin film Substances 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 11
- 230000001939 inductive effect Effects 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims 1
- 239000010953 base metal Substances 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 238000007747 plating Methods 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000945 filler Substances 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 239000003365 glass fiber Substances 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229920006231 aramid fiber Polymers 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、集積回路が形成されて接続パッドを有する半導体基板が配線基板に埋め込まれ、接続パッドに接続される外部接続用の端子が配線基板上に形成されるようにしたものがある。また、このような半導体装置において、半導体基板上に設けられた絶縁膜上に２つの端子部を有する薄膜回路素子が設けられ、薄膜回路素子の両端子部が絶縁膜上に設けられた接続配線を介して接続パッドに接続されるように構成されたものがある。そして、薄膜回路素子として薄膜コイル素子（誘導素子）を設けるようにしたものがある。（例えば、特許文献１参照）
しかしながら、上記従来の半導体装置では、半導体基板上に薄膜回路素子として薄膜コイル素子を設けるようにした場合、薄膜コイル素子は渦巻き状の形状を有するため、２つの端子部のうちの一方の内端部は渦巻き状の形状の中央部に形成され、該内端部を接続パッドに接続するためにはそれ専用の接続配線を絶縁膜下に形成し、この接続配線に薄膜コイル素子の内端部を接続させるためのそれ専用のコンタクトホールを絶縁膜に形成しなければならず、製造工程数が増加するという問題がある。
そこで、この発明は、製造工程数を増加することなく、薄膜回路素子を形成することができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた少なくとも１層の上層絶縁膜と、前記上層絶縁膜の何れかの層上に前記半導体構成体の再配線の接続パッド部に電気的に接続されて設けられ、外部接続用の接続パッド部を備える少なくとも１層の上層再配線と、２つの端部を有し、前記再配線と前記上層再配線の何れかの層の一方と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記再配線と前記上層再配線の何れかの層の他方と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線と、を備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は前記再配線と同一の平面上に設けられ、前記接続配線は前記上層再配線と同一の平面上に設けられていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は前記上層再配線と同一の平面上に設けられ、前記接続配線は前記再配線と同一の平面上に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項７に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えていることを特徴とする半導体装置。
請求項８に記載の発明は、請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項７に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とするものである。
請求項１１に記載の発明は、請求項７に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項１２に記載の発明は、請求項５または１１に記載の発明において、前記上層再配線の前記外部接続用の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項１３に記載の発明は、請求項１または７に記載の発明において、前記半導体構成体は、前記再配線に接続された柱状電極と、前記柱状電極の上端面を除き、少なくとも前記半導体基板の上面を覆う封止膜と、を有するものであることを特徴とするものである。
請求項１４に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた少なくとも１層の絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜の何れかの層上に前記半導体構成体の再配線の接続パッド部に電気的に接続されて設けられ、外部接続用の接続パッド部を備える少なくとも１層の上層再配線と、２つの端部を有し、前記再配線と前記上層再配線の何れかの層とのうちの一方と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記再配線と前記上層再配線の何れかの層の他方と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、前記再配線と前記上層再配線の何れかの層の一方と前記薄膜回路素子とを同一の材料によって同時に形成し、前記再配線と前記上層再配線の何れかの層の他方と前記接続配線とを同一の材料によって同時に形成することを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記再配線と前記薄膜回路素子とを同一の平面上に形成し、前記上層再配線と前記接続配線とを同一の平面上に形成することを特徴とするものである。
請求項１６に記載の発明は、請求項１４に記載の発明において、前記上層再配線と前記薄膜回路素子とを同一の平面上に形成し、前記再配線と前記接続配線とを同一の平面上に形成することを特徴とするものである。
請求項１７に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、前記複数層の上層再配線のうちの１層と前記薄膜回路素子とを同一の材料によって同時に形成し、前記複数層の上層再配線のうちの他の１層と前記接続配線とを同一の材料によって同時に形成することを特徴とするものである。
請求項１８に記載の発明は、請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に形成することを特徴とするものである。
請求項１９に記載の発明は、請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に形成することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は前記再配線と同一の平面上に設けられ、前記接続配線は前記上層再配線と同一の平面上に設けられていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は前記上層再配線と同一の平面上に設けられ、前記接続配線は前記再配線と同一の平面上に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項７に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えていることを特徴とする半導体装置。
請求項８に記載の発明は、請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項７に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とするものである。
請求項１１に記載の発明は、請求項７に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項１２に記載の発明は、請求項５または１１に記載の発明において、前記上層再配線の前記外部接続用の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項１３に記載の発明は、請求項１または７に記載の発明において、前記半導体構成体は、前記再配線に接続された柱状電極と、前記柱状電極の上端面を除き、少なくとも前記半導体基板の上面を覆う封止膜と、を有するものであることを特徴とするものである。
請求項１４に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた少なくとも１層の絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜の何れかの層上に前記半導体構成体の再配線の接続パッド部に電気的に接続されて設けられ、外部接続用の接続パッド部を備える少なくとも１層の上層再配線と、２つの端部を有し、前記再配線と前記上層再配線の何れかの層とのうちの一方と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記再配線と前記上層再配線の何れかの層の他方と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、前記再配線と前記上層再配線の何れかの層の一方と前記薄膜回路素子とを同一の材料によって同時に形成し、前記再配線と前記上層再配線の何れかの層の他方と前記接続配線とを同一の材料によって同時に形成することを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記再配線と前記薄膜回路素子とを同一の平面上に形成し、前記上層再配線と前記接続配線とを同一の平面上に形成することを特徴とするものである。
請求項１６に記載の発明は、請求項１４に記載の発明において、前記上層再配線と前記薄膜回路素子とを同一の平面上に形成し、前記再配線と前記接続配線とを同一の平面上に形成することを特徴とするものである。
請求項１７に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、前記複数層の上層再配線のうちの１層と前記薄膜回路素子とを同一の材料によって同時に形成し、前記複数層の上層再配線のうちの他の１層と前記接続配線とを同一の材料によって同時に形成することを特徴とするものである。
請求項１８に記載の発明は、請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に形成することを特徴とするものである。
請求項１９に記載の発明は、請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に形成することを特徴とするものである。
この発明によれば、接続パッドと接続パッドに接続される再配線を有する半導体基板が埋め込まれ、再配線に接続されて形成される上層再配線を介して外部接続用の端子が形成される半導体装置およびその製造方法において、例えば、再配線と上層再配線の一方と同一の平面上に薄膜回路素子を設け、再配線と上層再配線の他方と同一の平面上に接続配線を薄膜回路素子の一端部に接続されて設けているので、再配線と上層再配線の一方と薄膜回路素子とを同一の材料によって同時に形成し、再配線と上層再配線の他方と接続配線とを同一の材料によって同時に形成することができ、したがって製造工程数を増加することなく、薄膜回路素子を形成することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の一部の平面図を示し、図２は図１のII−II線に沿う断面図を示し、図３は図１のIII−III線に沿う断面図を示す。この半導体装置は平面方形状のベース板１を備えている。ベース板１は、ガラス繊維、アラミド繊維、液晶繊維等にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂、ＰＰＥ（ポリフェニレンエーテル）等を含浸させたもの、シリコン、ガラス、セラミックス、樹脂単体等の絶縁材料、あるいは、銅やアルミニウム等の金属材料からなっている。
図１はこの発明の第１実施形態としての半導体装置の一部の平面図を示し、図２は図１のII−II線に沿う断面図を示し、図３は図１のIII−III線に沿う断面図を示す。この半導体装置は平面方形状のベース板１を備えている。ベース板１は、ガラス繊維、アラミド繊維、液晶繊維等にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂、ＰＰＥ（ポリフェニレンエーテル）等を含浸させたもの、シリコン、ガラス、セラミックス、樹脂単体等の絶縁材料、あるいは、銅やアルミニウム等の金属材料からなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。ただし、この場合、半導体構成体２は、後述する渦巻き状の薄膜コイル素子を形成する構成の一部を有する。以下に、半導体構成体２の構成について説明する。
半導体構成体２は平面方形状のシリコン基板（半導体基板）４を備えている。シリコン基板４は接着層３を介してベース板１に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５、６が集積回路に接続されて設けられている。この場合、符号６で示す接続パッドは、後述する渦巻き状の薄膜コイル素子の両端部に接続されるものであり、シリコン基板４上に少なくとも２つ設けられている。
接続パッド５、６の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド５、６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
両開口部８、１０を介して露出された接続パッド５、６の上面から保護膜９の上面の所定の箇所にかけて、銅等からなる下地金属層１１、１２、１３が設けられている。下地金属層１１、１２、１３の上面全体には銅からなる再配線１４および第１、第２の接続配線１５、１６が設けられている。
保護膜９の上面には銅等からなる薄膜コイル素子用下地金属層１７が渦巻き状に設けられている。薄膜コイル素子用下地金属層１７の上面全体には銅からなる薄膜コイル素子（薄膜回路素子）１８が設けられている。薄膜コイル素子１８の内端部は正方形状の接続パッド部１９となっている。薄膜コイル素子１８の外端部を含む下地金属層１７は、第１の接続配線１５を含む下地金属層１２を介して一方の薄膜コイル素子用の接続パッド６に接続されている。
再配線１４の接続パッド部上面には銅からなる柱状電極２０が設けられている。薄膜コイル素子１８の接続パッド部１９上面には柱状電極２１が設けられている。第２の接続配線１６の接続パッド部上面には銅からなる柱状電極２２が設けられている。再配線１４、第１、第２の接続配線１５、１６および薄膜コイル素子１８を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）２３がその上面が柱状電極２０、２１、２２の上面と面一となるように設けられている。
このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜７を含み、さらに、保護膜９、再配線１４、第１、第２の接続配線１５、１６、薄膜コイル素子１８、柱状電極２０、２１、２２、封止膜２３を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層２４がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層２４は、例えば、熱可塑性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものである。
半導体構成体２および絶縁層２４の上面には上層絶縁膜２５がその上面を平坦とされて設けられている。上層絶縁膜２５は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものである。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
上層絶縁膜２５の上面には銅等からなる上層下地金属層２６、２７が設けられている。上層下地金属層２６、２７の上面全体には銅からなる上層再配線２８および第３の接続配線２９が設けられている。上層再配線２８を含む上層下地金属層２６は、柱状電極２０の上面中央部に対応する部分における上層絶縁膜２５に設けられた開口部３０を介して柱状電極２０の上面に接続されている。
第３の接続配線２９の一端部を含む上層下地金属層２７は、柱状電極２１の上面中央部に対応する部分における上層絶縁膜２５に設けられた開口部３１を介して柱状電極２１の上面に接続されている。第３の接続配線２９の他端部を含む上層下地金属層２７は、柱状電極２２の上面中央部に対応する部分における上層絶縁膜２５に設けられた開口部３２を介して柱状電極２２の上面に接続されている。したがって、薄膜コイル素子１８の接続パッド部１９は、柱状電極２１、第３の接続配線２９を含む上層下地金属層２７、柱状電極２２、第２の接続配線１６を含む下地金属層１３を介して他方の薄膜コイル素子用の接続パッド６に接続されている。
上層再配線２８を含む上層絶縁膜２５の上面にはソルダーレジスト等からなるオーバーコート膜（最上層絶縁膜）３３が設けられている。上層再配線２８の接続パッド部に対応する部分におけるオーバーコート膜３３には開口部３４が設けられている。開口部３４内およびその上方には半田ボール３５が上層再配線２８の接続パッド部に接続されて設けられている。複数の半田ボール３５は、図１では、オーバーコート膜３３の上面外周部のみに図示しているが、実際には、オーバーコート膜３３の上面にマトリクス状に配置されている。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール３５の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層再配線２８の接続パッド部（オーバーコート膜３３の開口部３４内の部分）のサイズおよびピッチを柱状電極２０のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層再配線２８の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の側面の外側に設けられた絶縁層２４に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール３５のうち、少なくとも最外周の半田ボール３５は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明する。ただし、この場合、図示の都合上、図２に示す半導体装置の製造方法について説明し、図３に示す第２の接続配線１６および柱状電極２２等についてはその説明を省略する。まず、半導体構成体２の製造方法について説明する。
図４に示すように、ウエハ状態のシリコン基板４上にアルミニウム系金属等からなる接続パッド５、６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド５、６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５、６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図５に示すように、両開口部８、１０を介して露出された接続パッド５、６の上面を含む保護膜９の上面全体に下地金属層４１を形成する。この場合、下地金属層４１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層５５の場合も同様である。
次に、下地金属層４１の上面にメッキレジスト膜４２をパターン形成する。この場合、再配線１４形成領域、第１の接続配線１５形成領域および薄膜コイル素子１８形成領域に対応する部分におけるメッキレジスト膜４２には開口部４３、４４、４５が形成されている。次に、下地金属層４１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４２の開口部４３、４４、４５内の下地金属層４１の上面に再配線１４、第１の接続配線１５および薄膜コイル素子１８を形成する。次に、メッキレジスト膜４２を剥離する。
次に、図６に示すように、再配線１４、第１の接続配線１５および薄膜コイル素子１８を含む下地金属層４１の上面にメッキレジスト膜４６をパターン形成する。この場合、柱状電極２０形成領域および柱状電極２１形成領域に対応する部分におけるメッキレジスト膜４６には開口部４７、４８が形成されている。次に、下地金属層４１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４６の開口部４７、４８内の再配線１４の接続パッド部上面および薄膜コイル素子１８の接続パッド部１９上面に柱状電極２０、２１を形成する。
次に、メッキレジスト膜４６を剥離し、次いで、柱状電極２０、２１、再配線１４、第１の接続配線１５および薄膜コイル素子１８をマスクとして下地金属層４１の不要な部分をエッチングして除去すると、図７に示すように、再配線１４下、第１の接続配線１５下および薄膜コイル素子１８下にのみ下地金属層１１、１２、１７が残存される。
次に、図８に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極２０、２１、再配線１４、第１の接続配線１５および薄膜コイル素子１８を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜２３をその厚さが柱状電極２０、２１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極２０、２１の上面は封止膜２３によって覆われている。
次に、封止膜２３および柱状電極２０、２１の上面側を適宜に研磨し、図９に示すように、柱状電極２０、２１の上面を露出させ、且つ、この露出された柱状電極２０、２１の上面を含む封止膜２３の上面を平坦化する。ここで、柱状電極２０およびコイル素子用柱状電極１７の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極２０、２１の高さにばらつきがあるため、このばらつきを解消して、柱状電極２０、２１の高さを均一にするためである。
次に、図１０に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図１１に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図２に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体２を用いて、図２に示す半導体装置を製造する場合の一例について説明する。まず、図１２に示すように、図２に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が方形状のベース板１を用意する。次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、第１の絶縁材料２４ａを形成し、さらにその上面にシート状の第２の絶縁材料２５ａを配置する。第１の絶縁材料２４ａは、例えば、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものからなる。
シート状の第２の絶縁材料２５ａは、限定する意味ではないが、ビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。しかしながら、第２の絶縁材料２５ａとして、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いるようにしてもよい。
次に、図１３に示す一対の加熱加圧板５３、５４を用いて、第１および第２の絶縁材料２４ａ、２５ａを加熱加圧する。かくして、図１３に示すように、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板１の上面に絶縁層２４が形成され、半導体構成体２および絶縁層２４の上面に上層絶縁膜２５が形成される。
この場合、上層絶縁膜２５の上面は、上側の加熱加圧板５３の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜２５の上面を平坦化するための研磨工程は不要である。このため、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体２に対して上層絶縁膜２５の上面の平坦化を一括して簡単に行なうことができる。
次に、図１４に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、柱状電極２０、２１の上面中央部に対応する部分における上層絶縁膜２５に開口部３０、３１を形成する。次に、必要に応じて、開口部３０、３１内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１５に示すように、開口部３０、３１を介して露出された柱状電極２０、２１の上面を含む上層絶縁膜２５の上面全体に上層下地金属層５５を形成する。次に、上層下地金属層５５の上面にメッキレジスト膜５６をパターン形成する。この場合、上層再配線２８形成領域および第３の接続配線２９形成領域に対応する部分におけるメッキレジスト膜５６には開口部５７、５８が形成されている。
次に、上層下地金属層５５をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５６の開口部５７、５８内の上層下地金属層５５の上面に上層再配線２８および第３の接続配線２９を形成する。次に、メッキレジスト膜５６を剥離し、次いで、上層再配線２８および第３の接続配線２９をマスクとして上層下地金属層５５の不要な部分をエッチングして除去すると、図１６に示すように、上層再配線２８および第３の接続配線２９下にのみ上層下地金属層２６、２７が残存される。
次に、図１７に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線２８および第３の接続配線２９を含む上層絶縁膜２５の上面にソルダーレジスト等からなるオーバーコート膜３３を形成する。この場合、上層再配線２８の接続パッド部に対応する部分におけるオーバーコート膜３３には開口部３４が形成されている。
次に、開口部３４内およびその上方に半田ボール３５を上層再配線２８の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、オーバーコート膜３３、上層絶縁膜２５、絶縁層２４およびベース板１を切断すると、図２に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、図５に示す工程において、下地金属層４１の上面に再配線１４、第１の接続配線１５および薄膜コイル素子１８を同一の材料によって同時に形成し、図６に示す工程において、再配線１４の接続パッド部上面および薄膜コイル素子１８の接続パッド１９上面に柱状電極２０、２１を同一の材料によって同時に形成し、図１５に示す工程において、上層下地金属層５５の上面に上層再配線２８および第３の接続配線２９を同一の材料によって同時に形成しているので、製造工程数を増加することなく、渦巻き状の薄膜コイル素子１８を形成することができる。
また、上記製造方法では、ベース板１上に複数の半導体構成体２を接着層３を介して配置し、複数の半導体構成体２に対して、特に、上層再配線２８、第３の接続配線２９および半田ボール３５の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１３に示す工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１８はこの発明の第２実施形態としての半導体装置の図２同様の断面図を示し、図１９は同半導体装置の図３同様の断面図を示す。この半導体装置において、図２および図３に示す場合と大きく異なる点は、上層絶縁膜２５の上面に薄膜コイル素子１８を設けた点である。
図１８はこの発明の第２実施形態としての半導体装置の図２同様の断面図を示し、図１９は同半導体装置の図３同様の断面図を示す。この半導体装置において、図２および図３に示す場合と大きく異なる点は、上層絶縁膜２５の上面に薄膜コイル素子１８を設けた点である。
この場合、半導体構成体２の保護膜７の上面には第１の接続配線１５および第２の接続配線１６が各接続パッド６、６に接続されて設けられている。第１、第２の接続配線１５、１６の接続パッド部上面には柱状電極２１、２２が設けられている。薄膜コイル素子１８の外端部は、上層絶縁膜２５の上面に設けられた第３の接続配線２９および上層絶縁膜２５に設けられた開口部３１を介して柱状電極２１の上面に接続されている。薄膜コイル素子１８の内端部は、上層絶縁膜２５に設けられた開口部３２を介して柱状電極２２の上面に接続されている。
そして、この半導体装置では、保護膜７の上面に再配線１４および第１、第２の接続配線１５、１６が同一の材料によって同時に形成され、再配線１４の接続パッド部上面および第１、第２の接続配線１５、１６の接続パッド上面に柱状電極２０、２１、２２が同一の材料によって同時に形成され、上層絶縁膜２５の上面に上層再配線２８、薄膜コイル素子１８および第３の接続配線２９が同一の材料によって同時に形成されている。したがって、この場合も、製造工程数を増加することなく、渦巻き状の薄膜コイル素子１８を形成することができる。
（第３実施形態）
上記第１実施形態では、図２および図３に示すように、上層絶縁膜２５上に上層再配線２８を１層だけ形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図２０および図２１に示すこの発明の第３実施形態のように、２層としてもよい。この場合、図２０は図２同様の断面図を示し、図２１は図３同様の断面図を示す。
上記第１実施形態では、図２および図３に示すように、上層絶縁膜２５上に上層再配線２８を１層だけ形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図２０および図２１に示すこの発明の第３実施形態のように、２層としてもよい。この場合、図２０は図２同様の断面図を示し、図２１は図３同様の断面図を示す。
この半導体装置では、半導体構成体２および絶縁層２４の上面にビルドアップ材等からなる第１の上層絶縁膜６１が設けられている。第１の上層絶縁膜６１の上面のほぼ中央部を除く領域には上層下地金属層６２を含む第１の上層再配線６３が第１の上層絶縁膜６１に設けられた開口部６４を介して半導体構成体２の柱状電極２０の上面に接続されて設けられている。
第１の上層絶縁膜６１の上面には上層下地金属層６５を含む薄膜コイル素子６６が設けられている。薄膜コイル素子６６の外端部は、第１の上層絶縁膜６１の上面に設けられた上層下地金属層６７を含む第３の接続配線６８および第１の上層絶縁膜６１に設けられた開口部６９を介して半導体構成体２の柱状電極２１の上面に接続されて設けられている。
第１の上層再配線６３、薄膜コイル素子６６および第３の接続配線６８を含む第１の上層絶縁膜６１の上面にはビルドアップ材等からなる第２の上層絶縁膜７０が設けられている。第２の上層絶縁膜７０の上面のほぼ中央部を除く領域には上層下地金属層７１を含む第２の上層再配線７２が第２の上層絶縁膜７０に形成された開口部７３を介して第１の上層再配線６３の接続パッド部に接続されて設けられている。
第２の上層絶縁膜７０の上面には上層下地金属層７４を含む第４の接続配線７５が設けられている。第４の接続配線７５の一端部は、第２の上層絶縁膜７０に設けられた開口部７６を介して薄膜コイル素子６６の内端部に接続されている。第４の接続配線７５の他端部は、第２の上層絶縁膜７０に設けられた開口部７６を介して、第１の上層絶縁膜６１の上面に設けられた上層下地金属層７８を含む中継接続パッド７９に接続されている。上層下地金属層７８を含む中継接続パッド７９は、第１の上層絶縁膜６１に設けられた開口部８０を介して半導体構成体２の柱状電極２２の上面に接続されている。
第２の上層再配線７２および第４の接続配線７５を含む第２の上層絶縁膜７０の上面にはソルダーレジスト等からなるオーバーコート膜８１が設けられている。第２の上層再配線７２の接続パッド部に対応する部分におけるオーバーコート膜８１には開口部８２が設けられている。開口部８２内およびその上方には半田ボール８３が第２の上層再配線７２の接続パッド部に接続されて設けられている。
そして、この半導体装置では、第１の上層絶縁膜６１の上面に第１の上層再配線６３、薄膜コイル素子６６、第３の接続配線６８および中継接続パッド７９が同一の材料によって同時に形成され、第２の上層絶縁膜７０の上面に第２の上層再配線７２および第４の接続配線７５が同一の材料によって同時に形成されている。したがって、この場合も、製造工程数を増加することなく、渦巻き状の薄膜コイル素子６６を形成することができる。
（第４実施形態）
図２２はこの発明の第４実施形態としての半導体装置の図２０同様の断面図を示し、図２３は同半導体装置の図２１同様の断面図を示す。この半導体装置において、図２０および図２１に示す場合と大きく異なる点は、第２の上層絶縁膜７０の上面に薄膜コイル素子６６を設けた点である。
図２２はこの発明の第４実施形態としての半導体装置の図２０同様の断面図を示し、図２３は同半導体装置の図２１同様の断面図を示す。この半導体装置において、図２０および図２１に示す場合と大きく異なる点は、第２の上層絶縁膜７０の上面に薄膜コイル素子６６を設けた点である。
この場合、薄膜コイル素子６６の外端部は、第２の上層絶縁膜７０の上面に設けられた第４の接続配線７５および中継接続パッド７９を介して半導体構成体２の柱状電極２１の上面に接続されている。薄膜コイル素子６６の内端部は、第１の上層絶縁膜６１の上面に設けられた第３の接続配線６８を介して半導体構成体２の柱状電極２２の上面に接続されている。
そして、この半導体装置では、第１の上層絶縁膜６１の上面に第１の上層再配線６３、第３の接続配線６８および中継接続パッド７９が同一の材料によって同時に形成され、第２の上層絶縁膜７０の上面に第２の上層再配線７２、薄膜コイル素子６６および第４の接続配線７５が同一の材料によって同時に形成されている。したがって、この場合も、製造工程数を増加することなく、渦巻き状の薄膜コイル素子６６を形成することができる。
（その他の実施形態）
なお、上記各実施形態において、半導体構成体２は、外部接続用電極として、再配線１４の接続パッド部上に設けられた柱状電極２０を有するものとしたが、これに限定されるものではない。例えば、半導体構成体２は、外部接続用電極としての接続パッド部を有する再配線１４のみを有するものであってもよい。また、ベース板１は、１枚の部材に限らず、絶縁膜および配線が交互に積層された多層印刷回路板としてもよい。
なお、上記各実施形態において、半導体構成体２は、外部接続用電極として、再配線１４の接続パッド部上に設けられた柱状電極２０を有するものとしたが、これに限定されるものではない。例えば、半導体構成体２は、外部接続用電極としての接続パッド部を有する再配線１４のみを有するものであってもよい。また、ベース板１は、１枚の部材に限らず、絶縁膜および配線が交互に積層された多層印刷回路板としてもよい。
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５、６ 接続パッド
７ 絶縁膜
９ 保護膜
１４ 再配線
１５ 第１の接続配線
１６ 第２の接続配線
１８ 薄膜コイル素子
２０、２１、２２ 柱状電極
２３ 封止膜
２４ 絶縁層
２５ 上層絶縁膜
２８ 上層再配線
２９ 第３の接続配線
３３ オーバーコート膜
３５ 半田ボール
２ 半導体構成体
３ 接着層
４ シリコン基板
５、６ 接続パッド
７ 絶縁膜
９ 保護膜
１４ 再配線
１５ 第１の接続配線
１６ 第２の接続配線
１８ 薄膜コイル素子
２０、２１、２２ 柱状電極
２３ 封止膜
２４ 絶縁層
２５ 上層絶縁膜
２８ 上層再配線
２９ 第３の接続配線
３３ オーバーコート膜
３５ 半田ボール
Claims (19)
- ベース板と、
前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、
前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、
前記半導体構成体および前記絶縁層上に設けられた少なくとも１層の上層絶縁膜と、
前記上層絶縁膜の何れかの層上に前記半導体構成体の再配線の接続パッド部に電気的に接続されて設けられ、外部接続用の接続パッド部を備える少なくとも１層の上層再配線と、
２つの端部を有し、前記再配線と前記上層再配線の何れかの層の一方と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、
前記再配線と前記上層再配線の何れかの層の他方と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線と、
を備えていることを特徴とする半導体装置。 - 請求項１に記載の発明において、前記薄膜回路素子は前記再配線と同一の平面上に設けられ、前記接続配線は前記上層再配線と同一の平面上に設けられていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記薄膜回路素子は前記上層再配線と同一の平面上に設けられ、前記接続配線は前記再配線と同一の平面上に設けられていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
- 請求項５に記載の発明において、前記外部接続用の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- ベース板と、
前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、
前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、
前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、
前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、
２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、
前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線と、
を備えていることを特徴とする半導体装置。 - 請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項７に記載の発明において、前記接続配線は、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項７に記載の発明において、前記薄膜回路素子は、渦巻き状の形状を備える誘導素子であることを特徴とする半導体装置。
- 請求項７に記載の発明において、前記上層絶縁膜上に、前記上層再配線の前記外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
- 請求項５または１１に記載の発明において、前記上層再配線の前記外部接続用の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項１または７に記載の発明において、前記半導体構成体は、前記再配線に接続された柱状電極と、該柱状電極の上端面を除き、少なくとも前記半導体基板の上面を覆う封止膜と、を有するものであることを特徴とする半導体装置。
- ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた少なくとも１層の絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜の何れかの層上に前記半導体構成体の再配線の接続パッド部に電気的に接続されて設けられ、外部接続用の接続パッド部を備える少なくとも１層の上層再配線と、２つの端部を有し、前記再配線と前記上層再配線の何れかの層とのうちの一方と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記再配線と前記上層再配線の何れかの層の他方と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、
前記再配線と前記上層再配線の何れかの層の一方と前記薄膜回路素子とを同一の材料によって同時に形成し、
前記再配線と前記上層再配線の何れかの層の他方と前記接続配線とを同一の材料によって同時に形成することを特徴とする半導体装置の製造方法。 - 請求項１４に記載の発明において、前記再配線と前記薄膜回路素子とを同一の平面上に形成し、前記上層再配線と前記接続配線とを同一の平面上に形成することを特徴とする半導体装置の製造方法。
- 請求項１４に記載の発明において、前記上層再配線と前記薄膜回路素子とを同一の平面上に形成し、前記再配線と前記接続配線とを同一の平面上に形成することを特徴とする半導体装置の製造方法。
- ベース板と、前記ベース板上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた再配線を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた複数層の上層絶縁膜と、前記各上層絶縁膜上に層間で互いに接続され、且つ、前記半導体構成体の再配線の接続パッド部に接続されて設けられ、外部接続用の接続パッド部を備える複数層の上層再配線と、２つの端部を有し、前記複数層の上層再配線のうちの１層と同一の平面上に設けられ、一端部が前記接続パッドに電気的に接続された薄膜回路素子と、前記複数層の上層再配線のうちの他の１層と同一の平面上に設けられ、前記薄膜回路素子の他端部および前記接続パッドに電気的に接続された接続配線とを備えた半導体装置の製造方法において、
前記複数層の上層再配線のうちの１層と前記薄膜回路素子とを同一の材料によって同時に形成し、
前記複数層の上層再配線のうちの他の１層と前記接続配線とを同一の材料によって同時に形成することを特徴とする半導体装置の製造方法。 - 請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より上層の絶縁膜上に形成することを特徴とする半導体装置の製造方法。
- 請求項１７に記載の発明において、前記接続配線を、前記複数層の上層絶縁膜における前記薄膜回路素子が設けられた層より下層の絶縁膜上に形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003347797A JP4442181B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003347797A JP4442181B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005116714A JP2005116714A (ja) | 2005-04-28 |
| JP4442181B2 true JP4442181B2 (ja) | 2010-03-31 |
Family
ID=34540199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003347797A Expired - Lifetime JP4442181B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4442181B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| JP4731984B2 (ja) * | 2005-05-10 | 2011-07-27 | 株式会社フジクラ | 半導体装置およびその製造方法 |
| US7582556B2 (en) | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| JP2008210933A (ja) * | 2007-02-26 | 2008-09-11 | Casio Comput Co Ltd | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177954B2 (ja) * | 1997-11-20 | 2001-06-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Ｉｃパッケージの製造方法 |
| JP2002016173A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP3938759B2 (ja) * | 2002-05-31 | 2007-06-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4010236B2 (ja) * | 2002-12-04 | 2007-11-21 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-10-07 JP JP2003347797A patent/JP4442181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005116714A (ja) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945483B2 (ja) | 半導体装置の製造方法 | |
| KR100595891B1 (ko) | 반도체장치 | |
| JP4012496B2 (ja) | 半導体装置 | |
| US7550833B2 (en) | Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof | |
| JP3925809B2 (ja) | 半導体装置およびその製造方法 | |
| JP4851794B2 (ja) | 半導体装置 | |
| TW200527647A (en) | A semiconductor device and its fabrication method | |
| JP4285707B2 (ja) | 半導体装置 | |
| JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
| JP3925503B2 (ja) | 半導体装置 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP4513302B2 (ja) | 半導体装置 | |
| JP4316624B2 (ja) | 半導体装置 | |
| JP4442181B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009246404A (ja) | 半導体装置の製造方法 | |
| JP4316622B2 (ja) | 半導体装置の製造方法 | |
| JP4316623B2 (ja) | 半導体装置の製造方法 | |
| JP4321758B2 (ja) | 半導体装置 | |
| JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 | |
| JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
| JP4461801B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004221418A (ja) | 半導体装置およびその製造方法 | |
| JP4209341B2 (ja) | 半導体装置およびその製造方法 | |
| JP4561079B2 (ja) | 半導体装置の製造方法 | |
| JP3955059B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4442181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |