JP4333115B2 - Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus - Google Patents
Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- JP4333115B2 JP4333115B2 JP2002309757A JP2002309757A JP4333115B2 JP 4333115 B2 JP4333115 B2 JP 4333115B2 JP 2002309757 A JP2002309757 A JP 2002309757A JP 2002309757 A JP2002309757 A JP 2002309757A JP 4333115 B2 JP4333115 B2 JP 4333115B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- semiconductor device
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の半導体素子を含んで構成される半導体装置の製造方法と当該製造方法を用いて製造される半導体装置、電気光学装置及び電子機器に関する。
【0002】
【従来の技術】
液晶表示装置やEL(エレクトロルミネセンス)表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体素子を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、活性領域(チャネル形成領域)を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴(微細孔)を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μm程度のシリコンの結晶粒を形成する技術がいくつかの文献において提案されていた(非特許文献1及び非特許文献2)。これらの技術を用いて形成される、大きな結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【0004】
【非特許文献1】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【0005】
【非特許文献2】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【0006】
【発明が解決しようとする課題】
上述した従来の方法では、数μm程度の大きな結晶粒を形成することが可能となるものの、得られる結晶粒の面方位については制御されておらず、それぞれの結晶粒の面方位についてランダムな状態となっていた。薄膜トランジスタの電気的特性の更なる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【0007】
よって、本発明は、面方位が制御された結晶粒からなる半導体膜を用いて半導体素子を形成することを可能とする半導体装置の製造方法を提供することを目的とする。
【0008】
また、本発明は、電気的特性の良好な半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の製造方法は、基板上に半導体素子を形成する半導体装置の製造方法であって、基板上に第1絶縁膜を堆積する第1絶縁膜堆積工程と、第1絶縁膜上に金属含有物質から成り半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、結晶化促進膜上に第2絶縁膜を堆積する第2絶縁膜堆積工程と、第2絶縁膜及び結晶化促進膜を貫通して第1絶縁膜に至る微細孔を開け、当該微細孔の底部付近に結晶化促進膜を露出させる微細孔形成工程と、第2絶縁膜上及び微細孔内に半導体膜を堆積する半導体膜堆積工程と、基板に熱処理を施し、半導体膜の微細孔の底部付近を含む領域を固相状態にて結晶化させて結晶成分含有半導体膜を得る熱処理工程と、微細孔内の結晶成分含有半導体膜を起点として半導体膜を溶融結晶化させて結晶性半導体膜を得る溶融結晶化工程と、を含む。
【0010】
半導体膜の結晶化を行う際の起点としての微細孔の底部近傍に、金属含有物質からなる結晶化促進材料と半導体膜とを固相状態にて結晶化させて結晶成分含有半導体膜を形成しているので、その後に半導体膜の溶融結晶化を行うことにより、微細孔を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された半導体膜(結晶性半導体膜)を形成することが可能になる。この略単結晶状態と見なせ、かつ面方位も制御された良質な半導体膜を用いて半導体素子を形成することにより、半導体装置の高性能化を図ることが可能になる。
【0011】
ここで本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【0012】
また、本発明に係る製造方法は、上記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含むことが好ましい。ここで本明細書において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、N型やP型半導体の組み合わせにより製造可能な素子を含む。また本明細書において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。本発明に係る結晶性半導体膜を用いることにより、電気的特性に優れた半導体素子、半導体装置を得ることが可能となる。なお、結晶化促進膜として、遮光性を有するものを用いた場合には、半導体素子の半導体膜により構成される部分(例えば、薄膜トランジスタであれば活性領域等)に対する光の入射を結晶化促進膜によって遮り、半導体膜に光励起による起電力や暗電流の発生を防ぐことも可能となる。
【0013】
上述した結晶化促進材料はニッケル、鉄、コバルト、白金、パラジウムのうちいずれかを含む物質とすることが好適である。また、結晶化促進材料は珪素化合物(シリサイド)とすることも好適である。このような結晶化促進材料を用いることにより、結晶粒の面方位を効果的に制御することが可能になる。
【0014】
また、第2絶縁膜の膜厚と微細孔の孔径との比が2.75よりも大きくなるように形成することが好ましい。より好ましくは、第2絶縁膜の膜厚と微細孔の孔径との比が5よりも大きくなるように形成するとよい。更に好ましくは、第2絶縁膜の膜厚と微細孔の孔径との比が11よりも大きくなるように形成するとよい。上記した条件で微細孔を形成することにより、微細孔の上部へ表れる結晶粒の結晶方位を特定の方向へ優先的に揃えることが可能となり、半導体膜の結晶化を行う際には、微細孔の上部に表れた結晶粒の面方位に基づいて、半導体膜の面方位を整えることが可能となる。
【0015】
また、微細孔の孔径は45nm以上190nm以下とすることが好ましい。この条件で微細孔を形成することにより、微細孔内で1つの結晶核を優先的に成長させる作用をより確実に得ることが可能となる。
【0016】
上述した半導体膜堆積工程において堆積される半導体膜は、その膜厚を30nm以上100nm以下とすることが好適である。また当該半導体膜の厚みは微細孔の孔径の0.52倍以上0.67倍以下とすることが好適である。このような条件で半導体膜を堆積することにより、溶融結晶化の際に結晶化の進む方向をほぼ半導体膜の膜厚方向と略直交する方向のみにし、他の方向へ結晶化が進みにくくすることが可能となり、結晶性半導体膜のより一層の均質化を図ることができる。
【0017】
また、半導体膜形成工程において成膜される半導体膜は珪素(シリコン)を主構成元素とすることが好ましい。係る半導体膜としては、例えば非晶質又は多晶質のシリコン膜を用いることが好適である。これにより、微細孔を略中心とした範囲に略単結晶状態であり、かつ面方位の制御された良質なシリコン膜を形成し、この良質なシリコン膜を用いて半導体素子を形成することが可能になる。
【0018】
上述した熱処理は、300℃以上550℃以下の温度で行うことが好ましい。熱処理の温度の下限を300℃程度とするのは、半導体膜と結晶化促進材料の化合物を必要十分に形成するためである。また、熱処理の温度の上限を550℃程度とするのは以下のような理由による。すなわち、電気光学装置などに用いられる半導体装置を形成する場合には、材料コスト等の観点から、絶縁基板として安価なガラス基板(例えばソーダ石灰ガラス等)を用いることが多い。この場合に、ソーダ石灰ガラス等の一般的に用いられるガラスの軟化点は550℃程度であるので、製造プロセス中に加えられる熱によって絶縁基板の軟化を生じないようにするために、絶縁基板に加わる温度の上限を軟化点に対応して550℃程度としておく必要があるからである。
【0019】
また、上記熱処理における処理時間t(秒)は、処理温度T(℃)、ボルツマン定数kB=8.617×10−5eV・K−1、ε=0.783eV、t0=1.59×10−3(秒)としたときに、
t≧t0・exp{ε/kB(T+273.16)}、
の関係を満たすように設定するとよい。これにより、熱処理の処理時間を的確に設定することが可能となる。ここで、上記「処理温度」とは、基本的には、熱処理の対象となる基板の基板温度を示すが、工業的な便宜上、基板に熱を加えるための高温炉等の容器内の温度をもって代用してもよい。この場合には、実験等を行い、雰囲気温度T(℃)の容器内に基板を置いてからどの程度の時間を経過すると基板温度が雰囲気温度とほぼ同じになるかを予め確かめておき、当該時間が経過して基板温度がほぼT(℃)となった時点から、上記計算式により求められる処理時間t(秒)の計測を開始するとよい。
【0020】
また、半導体膜の溶融結晶化はレーザ照射によって行うことが好適である。これにより、溶融結晶化を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【0021】
また、上記溶融結晶化は、微細孔以外の領域にある半導体膜が膜厚方向全域に渡って溶融する条件にて行われることが好ましい。また当該溶融結晶化は、微細孔内にある結晶成分含有半導体膜が膜厚方向全域に渡って溶融しない条件にて行われることが更に好ましい。このような条件を満たすことにより、半導体膜の溶融結晶化をより良好に行うことが可能となる。
【0022】
また本発明は、上述した製造方法を用いて製造される半導体装置でもある。具体的には、本発明に係る半導体装置は、絶縁基板上に形成された半導体素子を含む半導体装置であって、絶縁基板上に堆積された第1絶縁膜と、当該第1絶縁膜上に堆積されており金属含有物質からなる結晶化促進膜と、当該結晶化促進膜上に堆積された第2絶縁膜と、第2絶縁膜及び結晶化促進膜を貫通して第1絶縁膜に至りその底部近傍に結晶化促進膜が露出するように形成された微細孔と、微細孔を埋設して第2絶縁膜上に堆積され、微細孔を起点として溶融結晶化された結晶化半導体膜と、を含んで構成される。また、上記結晶性半導体膜は、少なくとも半導体素子の形成領域に相当する大きさを有することが望ましい。
【0023】
上述した本発明に係る半導体装置は、特に電気光学装置に用いて好適である。具体的には、本発明に係る半導体装置を所望の配置状態(例えばマトリクス状)に配設し、画素を駆動する駆動素子として用いて電気光学装置を構成することにより、性能のよい電気光学装置を得ることが可能となる。そして、このような電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【0024】
ここで本明細書において「電気光学装置」とは、本発明に係る半導体装置を備え、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【0025】
また本明細書において「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA(携帯型情報端末)、電子手帳、ICカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0027】
図1及び図2は、一実施形態の半導体装置の製造方法について説明する図である。
【0028】
(第1絶縁膜堆積工程)
図1(a)に示すように、ガラス等の絶縁材料からなる基板10上に、第1絶縁膜としての酸化シリコン膜11を堆積する。酸化シリコン膜11はプラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、あるいはスパッタリング法等の物理気相堆積法により成膜可能である。例えば本実施形態では、PECVD法により厚さ100nm程度の酸化シリコン膜11を堆積する。なお、基板10を構成する絶縁材料はガラスに限定されるものではない。
【0029】
(結晶化促進膜形成工程)
図1(b)に示すように、酸化シリコン膜11上に、金属含有物質からなり半導体膜の結晶化を促進する性質を有する結晶化促進膜としてのニッケル膜12を堆積する。ニッケル膜12はPECVD法、LPCVD法、スパッタリング法等によって成膜可能である。また金属含有物質としては、コバルト、白金、パラジウム及びタングステンのうち何れかを含む物質、あるいは珪素化合物(シリサイド)を用いてもよい。
【0030】
なお、本実施形態におけるニッケル膜のように、結晶化促進膜として遮光性を有するものを用いた場合には、その上側に形成される半導体素子の半導体膜部分(例えば、薄膜トランジスタであれば活性領域等)に対する光の入射を結晶化促進膜によって遮り、半導体膜に光励起による起電力や暗電流の発生を防ぐことも可能となる。
【0031】
(第2絶縁膜堆積工程)
次に、図1(c)に示すように、ニッケル膜12上に第2絶縁膜としての酸化シリコン膜13を堆積する。酸化シリコン膜13はPECVD法、LPCVD法、スパッタリング法等により成膜可能である。
【0032】
(微細孔形成工程)
次に、図1(d)に示すように、酸化シリコン膜13(第2絶縁膜)およびニッケル膜12(結晶化促進膜)を貫通して酸化シリコン膜11(第1絶縁膜)に至る微細孔14を開け、当該微細孔14の底部近傍の側壁にニッケル膜12を露出させる。この微細孔14は、1つの結晶核のみを優先的に成長させる役割を担うためのものである。以降の説明ではこの微細孔を「グレイン・フィルタ」と称することとする。グレイン・フィルタ14は、例えばグレイン・フィルタ14の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜13上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜13上のフォトレジスト膜を除去することによって形成することができる。また、グレイン・フィルタ14は円筒状に形成することが好適であるが、円筒状以外の形状(例えば、円錐状、角柱状、角錐状など)としてもよい。
【0033】
ここで、グレイン・フィルタ14の孔径は45nm〜190nmとすることが好適である。また、グレイン・フィルタ14の孔径は、後に酸化シリコン膜13上に形成される半導体膜(本実施形態ではシリコン膜)の膜厚の1.5〜1.9倍となるように形成することが好適である。例えば本実施形態では、シリコン膜の膜厚を50nmとし、グレイン・フィルタ14の孔径を75nm(=50nm×1.5)とする。また本実施形態では、酸化シリコン膜13の厚みを825nmとしている。酸化シリコン膜13及びグレイン・フィルタ14の寸法をこのような値とする理由については後述する。
【0034】
(半導体膜堆積工程)
次に、図2(a)に示すように、酸化シリコン膜13上およびグレイン・フィルタ14内にシリコン(珪素)を主構成元素とする半導体膜を形成する。本実施形態では半導体膜として非晶質(又は多結晶)のシリコン膜16を形成する。このシリコン膜16は、LPCVD法などの成膜法によって30nm〜100nm程度の膜厚に形成することが好適である。
【0035】
別の観点からは、本工程において堆積されるシリコン膜16の厚みは上記グレイン・フィルタ14の孔径の0.52倍以上0.67倍以下であることが望ましい。例えば、上記したようにグレイン・フィルタ14の孔径を75nmとした場合には、シリコン膜16の厚みは39nm〜50nm程度の範囲が好適となる。
【0036】
(熱処理工程)
次に、図2(b)に示すように基板10に対して熱処理を加え、シリコン膜16のグレイン・フィルタ14の底部付近を含む領域を固相状態にて結晶化させて、結晶成分含有半導体膜(本例ではシリコンとニッケルの化合物NiSi2)を得る。後に詳述する様に、この熱処理工程によって少なくともグレイン・フィルタ(微細孔)14内の半導体膜は、半導体膜に垂直な方向が<111>となるように結晶化する。この熱処理は300℃〜550℃程度の温度にて行うことが好適である。熱処理の温度の下限を300℃程度とするのは、結晶成分含有半導体膜を必要十分に形成するためである。また、熱処理の温度の上限を550℃程度とするのは以下のような理由による。すなわち、材料コスト等の観点からは基板10として安価なガラス基板(例えばソーダ石灰ガラス等)を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が550℃程度であるので、製造中に加えられる熱によって基板10の軟化を生じないようにするために、基板10に加わる温度の上限を軟化点に対応して550℃程度より低くする必要があるからである。以上のような理由から、本実施形態では、熱処理を行う際に好適な温度として、300℃〜550℃という範囲を採用している。
【0037】
また、熱処理時の処理温度と処理時間の関係についても、本願発明者による詳細な検討によって好適な条件が見いだされている。以下に、熱処理の好適条件を説明する。熱処理を行う際の処理時間t(秒)は、処理温度T(℃)、ボルツマン定数kB=8.617×10−5eV・K−1、ε=0.783eV、t0=1.59×10−3(秒)としたときに、
t≧t0・exp{ε/kB(T+273.16)} …(1)、
の関係を満たすように設定するとよい。
【0038】
図3は、上記(1)式に基づいて、熱処理時の処理温度T(℃)と処理時間t(秒)の関係を示した図(グラフ)である。例えば処理温度を300℃とした場合には、処理時間を12206秒(約3時間23分)以上とすればよいことが分かる。同様に処理温度を400℃とした場合には、処理時間を1158秒(約19分)以上とすればよいことが分かる。処理温度を500℃とした場合には、処理時間を202秒以上とすればよいことが分かる。処理温度を550℃とした場合には、処理時間を99秒以上とすればよいことが分かる。また、生産性等の観点からは、処理時間は30000秒(約8時間)以下とすることが実用的である。このような観点から、熱処理の処理時間tは、図3において斜線により示すような範囲内で設定することが好適である。
【0039】
図4は、上記したような結晶化を行うために好適なグレイン・フィルタ14の形状について説明する図である。グレイン・フィルタ14は、酸化シリコン膜(第2絶縁膜)13の膜厚hとグレイン・フィルタ14の孔径rの比h/rが2.75よりも大きくなるように形成することが好ましい。すなわち、グレイン・フィルタ14の中心軸(図示のz軸)でニッケル膜(結晶化促進膜)12からグレイン・フィルタ14の側壁方向へ見た角度をφとおくと、h/r>2.75とした場合には、角度φが20°より小さくなる。ニッケル(Ni)などの結晶化促進物質にてシリコンの固相結晶化を進めると結晶は線状に成長し、その成長方向は<111>となる。従って、グレイン・フィルタ14内において、シリコン結晶粒の結晶方位は{111}面がz軸方向に向かうようになる。また、{111}面とそれに近い{331}面とは約22°の角度を持っている。このため、h/r>2.75としてφ<20°となるようにしてグレイン・フィルタ14を形成することにより、{111}面と約22°の角度を持つ{331}面はグレイン・フィルタ14の側壁へ向かって成長するようになる。これにより、グレイン・フィルタ14の上部のシリコン結晶粒は{111}面が優先的に表れるようになり、後にシリコン膜の溶融結晶化を行う際にはこの{111}面に基づいて面方位を整えることができる。
【0040】
また、h/r>5としてグレイン・フィルタ14を形成した場合には、上述した角度φが11°より小さくなり、グレイン・フィルタ14を略中心として形成されるシリコン結晶粒の面方位のずれをさらに抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ14に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して10°以下となることが確かめられている。
【0041】
さらに、h/r>11としてグレイン・フィルタ14を形成した場合には、上述した角度φが5°より小さくなりグレイン・フィルタ14を略中心として形成されるシリコン結晶粒の面方位のずれをより一層抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ14に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して5°以下となることが確かめられている。このような検討結果に基づいて、本実施形態では、グレイン・フィルタ14内の酸化シリコン膜13の膜厚hを孔径r(=75nm)の11倍の825nmにしている。
【0042】
(溶融結晶化工程)
次に、図2(c)に示すようにシリコン膜16に対してレーザ照射を行うことにより、グレイン・フィルタ14内の結晶成分含有半導体膜を起点としてシリコン膜16を溶融結晶化させて結晶性半導体膜を形成する。これにより、図2(d)に示すようにグレイン・フィルタ14を中心とした結晶性半導体膜、具体的には大粒径の結晶粒からなる略単結晶のシリコン膜18が形成される。この溶融結晶化の際に、グレイン・フィルタ14内に形成されたシリコンとニッケルの化合物が結晶の面方位を整える作用を奏することにより、シリコン膜18の面方位を特定の方向にほぼ制御することが可能になる。
【0043】
上述したレーザ照射は、例えば波長308nm、パルス幅100ns〜300nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるようにして行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどがシリコン膜16の表面付近で吸収される。これはXeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm−1と比較的に大きいためである。このようにしてレーザ照射の条件を適宜に選択することにより、グレイン・フィルタ14内にある結晶成分含有半導体膜が膜厚方向全域に渡って完全には溶融せず、必ずある程度の非溶融状態の部分が残る一方で、グレイン・フィルタ14以外の領域にあるシリコン膜16が膜厚方向全域に渡って完全に溶融するようにする。これにより、レーザ照射後のシリコンの結晶成長はグレイン・フィルタ14の底部近傍で先に始まり、シリコン膜16の表面付近、すなわち略完全溶融状態の部分へ進行する。グレイン・フィルタ14の底部には{111}面が現れた結晶粒が残留する。こうして半導体膜に垂直な方向が<111>となる結晶を種として、シリコン膜16の略完全溶融状態の部分では結晶成長が進行するようになる。
【0044】
(素子形成工程)
上述したようにしてシリコン膜16の溶融結晶化を行うことにより、グレイン・フィルタ14を略中心として、略単結晶状態であり、かつ面方位が制御されたシリコン膜18を形成することができる。このようにして得られたシリコン膜18を用いることにより、高性能な半導体素子(例えば薄膜トランジスタや薄膜ダイオード等)を形成することができる。
【0045】
次に、薄膜トランジスタを例にして、本発明に係る結晶性半導体膜(シリコン膜18)を用いて半導体素子を形成する際の工程を説明する。本発明に係る結晶性半導体膜を薄膜トランジスタの活性領域に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。
【0046】
図5は、薄膜トランジスタの形成工程について説明する図である。まず、図5(a)に示すように、シリコン膜18をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【0047】
次に、図5(b)に示すように、酸化シリコン膜13およびシリコン膜18の上面に電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等の成膜法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は薄膜トランジスタのゲート絶縁膜として機能する。
【0048】
次に、図5(c)に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極22及びゲート配線膜(図示せず)を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことによりシリコン膜18にソース領域24、ドレイン領域25及び活性領域26を形成する。例えば本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってN型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに250℃〜400℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【0049】
次に、図5(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの成膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。次に酸化シリコン膜20、28のそれぞれを貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース電極30及びドレイン電極32を形成する。これにより、図5(d)に示すように金属含有物質からなり半導体膜の結晶化を促進する結晶化促進膜としてのニッケル膜12がグレイン・フィルタ14の底部近傍に配置され、当該グレイン・フィルタ14を起点として溶融結晶化が行われて形成されたシリコン膜18を用いて活性領域26等が形成された薄膜トランジスタTが得られる。
【0050】
このように本実施形態では、非晶質(又は多晶質)のシリコン膜16の溶融結晶化を行う際の起点としてのグレイン・フィルタ14の底部近傍の側壁に金属含有物質からなる結晶化促進膜としてのニッケル膜12を露出させておき、グレイン・フィルタ14内のシリコン膜16を固相状態にて結晶化させることにより面方位が{111}となる結晶成分含有半導体膜を形成している。これにより、シリコン膜16の溶融結晶化を行う際に、グレイン・フィルタ14を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された略単結晶のシリコン膜18(結晶性半導体膜)を形成することが可能になる。この結晶粒径が大きく面方位も制御された良質なシリコン膜18を用いて薄膜トランジスタTを形成しているので、薄膜トランジスタの高性能化を図ることが可能になる。このような本実施形態に係る薄膜トランジスタは、例えば電気光学装置などの各種装置に用いて好適である。次に、本発明に係る表示装置(電気光学装置)及び電子機器の具体例について説明する。
【0051】
図6は、本発明に係る一実施形態の電気光学装置について説明する図である。図6に示すように、電気光学装置100は表示領域111内に画素領域112を配置して構成される。画素領域112は有機EL発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域115からは発光制御線(Vgp)および書き込み制御線が各画素領域に供給されている。ドライバ領域116からは電流線(Idata)および電源線(Vdd)が各画素領域に供給されている。書き込み制御線と定電流線Idataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。なお、ドライバ領域115及び116についても本発明に係る薄膜トランジスタを使用することが可能である。
【0052】
図7は、本発明に係る電気光学装置を適用可能な電子機器の例を示す図である。図7(a)は携帯電話への適用例であり、当該携帯電話230は、アンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図7(b)はビデオカメラへの適用例であり、当該ビデオカメラ240は、受像部241、操作部242、音声入力部243、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は、ファインダや表示部として利用可能である。図7(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250は、カメラ部251、操作部252、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は、表示部として利用可能である。
【0053】
図7(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260は、バンド261、光学系収納部262および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図7(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は、筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図7(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は、筐体282に光学系281および本発明に係る電気光学装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。
【0054】
また、本発明に係る電気光学装置100は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置や有機EL表示装置などを適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【0055】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、半導体素子の具体例として薄膜トランジスタについて説明していたが、本発明の適用範囲はこれに限定されるものではなく、他にも薄膜ダイオードなど各種の半導体素子について本発明を適用することが可能である。
【図面の簡単な説明】
【図1】 一実施形態の半導体装置の製造方法について説明する図である。
【図2】 一実施形態の半導体装置の製造方法について説明する図である。
【図3】 熱処理時の処理温度と処理時間の関係を示した図である。
【図4】 グレイン・フィルタの好適な形状について説明する図である。
【図5】 薄膜トランジスタの形成工程について説明する図である。
【図6】 一実施形態の電気光学装置について説明する図である。
【図7】 電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10…基板、 11…酸化シリコン膜(第1絶縁膜)、 12…ニッケル膜(結晶化促進膜)、 13…酸化シリコン膜(第2絶縁膜)、 14…グレイン・フィルタ(微細孔)、 16…非晶質のシリコン膜(半導体膜)、 18…略単結晶のシリコン膜(結晶性半導体膜)、 100…電気光学装置、 T…薄膜トランジスタ[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a semiconductor device including a semiconductor element such as a thin film transistor, and a semiconductor device, an electro-optical device, and an electronic apparatus manufactured using the manufacturing method.
[0002]
[Prior art]
In an electro-optical device such as a liquid crystal display device or an EL (electroluminescence) display device, pixels are switched using a thin film circuit including a semiconductor element such as a thin film transistor. In a conventional thin film transistor, an active region (channel formation region) is formed using an amorphous silicon film. A thin film transistor in which an active region is formed using a polycrystalline silicon film has also been put into practical use. By using a polycrystalline silicon film, electrical characteristics such as mobility are improved as compared with the case of using an amorphous silicon film, and the performance of the thin film transistor can be improved.
[0003]
In order to further improve the performance of the thin film transistor, a technique for forming a semiconductor film made of large crystal grains and preventing a crystal grain boundary from entering the formation region of the thin film transistor has been studied. For example, there are several techniques for forming silicon crystal grains of several μm by forming fine holes (fine holes) on a substrate and crystallizing a semiconductor film using the fine holes as a starting point for crystal growth. (Non-patent
[0004]
[Non-Patent Document 1]
"Single Crystal Thin Film Transistors", IBM TECHNICAL DISCLOSURE BULLETIN Aug. 1993 pp257-258
[0005]
[Non-Patent Document 2]
`` Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass '', R.Ishihara et al., Proc.SPIE 2001, vol.4295, p.14-23
[0006]
[Problems to be solved by the invention]
In the conventional method described above, large crystal grains of about several μm can be formed, but the plane orientation of the obtained crystal grains is not controlled, and the plane orientation of each crystal grain is in a random state. It was. In order to further improve the electrical characteristics of the thin film transistor, it is desired to establish a manufacturing method capable of forming a semiconductor film by controlling the crystal plane orientation.
[0007]
Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device, which enables a semiconductor element to be formed using a semiconductor film made of crystal grains whose surface orientation is controlled.
[0008]
Another object of the present invention is to provide a semiconductor device with good electrical characteristics.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a manufacturing method of the present invention is a manufacturing method of a semiconductor device in which a semiconductor element is formed on a substrate, and a first insulating film deposition step of depositing a first insulating film on the substrate; A crystallization promoting film deposition step of depositing a crystallization promoting film made of a metal-containing material on the first insulating film and promoting crystallization of the semiconductor film; and a second insulation depositing the second insulating film on the crystallization promoting film. A film deposition step, a micropore forming step of opening a microhole extending through the second insulating film and the crystallization promoting film to the first insulating film, and exposing the crystallization promoting film in the vicinity of the bottom of the microhole, (2) A semiconductor film deposition process for depositing a semiconductor film on the insulating film and in the micropores, and heat treatment of the substrate to crystallize the region including the vicinity of the bottom of the micropores of the semiconductor film in a solid state to contain crystal components A heat treatment step for obtaining a semiconductor film and a crystal component-containing semiconductor film in the micropores Containing semiconductor film and melt crystallization to obtain a crystalline semiconductor film by melt crystallization as a point, a.
[0010]
A crystal component-containing semiconductor film is formed by crystallizing a crystallization-promoting material made of a metal-containing substance and a semiconductor film in a solid state near the bottom of the micropore as a starting point for crystallization of the semiconductor film. Therefore, by performing melt crystallization of the semiconductor film after that, a semiconductor film (crystalline semiconductor film) in which the crystal grains are large and the plane orientation is controlled in a range centered on the fine hole is formed. Is possible. By forming a semiconductor element using a high-quality semiconductor film which can be regarded as a substantially single crystal state and whose plane orientation is controlled, it is possible to improve the performance of the semiconductor device.
[0011]
Here, in the present specification, “substantially single crystal” means not only a single crystal grain but also a state close to this, that is, the number of crystals combined is small, and the properties of the semiconductor thin film In view of the above, the case where the semiconductor thin film has properties equivalent to those of a semiconductor thin film formed from a single crystal is also included.
[0012]
Moreover, it is preferable that the manufacturing method according to the present invention further includes an element forming step of forming a semiconductor element using the crystalline semiconductor film. Here, in the present specification, the “semiconductor element” includes various transistors, diodes, resistors, inductors, capacitors, and other elements that can be manufactured by a combination of N-type and P-type semiconductors, regardless of active elements and passive elements. . In this specification, a “semiconductor device” is a device including the semiconductor element, for example, a device including an integrated circuit or the like. By using the crystalline semiconductor film according to the present invention, a semiconductor element and a semiconductor device having excellent electrical characteristics can be obtained. In the case where a light-shielding film is used as the crystallization promoting film, the light is incident on a portion of the semiconductor element constituted by the semiconductor film (for example, an active region in the case of a thin film transistor). It is also possible to prevent generation of electromotive force and dark current due to photoexcitation in the semiconductor film.
[0013]
The crystallization promoting material described above is preferably a substance containing any of nickel, iron, cobalt, platinum, and palladium. The crystallization promoting material is preferably a silicon compound (silicide). By using such a crystallization promoting material, it becomes possible to effectively control the plane orientation of the crystal grains.
[0014]
Further, it is preferable to form the second insulating film so that the ratio between the thickness of the second insulating film and the hole diameter of the fine holes is larger than 2.75. More preferably, the second insulating film is formed so that the ratio of the film thickness of the second insulating film to the hole diameter of the fine holes is larger than 5. More preferably, the second insulating film may be formed so that the ratio between the thickness of the second insulating film and the diameter of the fine holes is larger than 11. By forming micropores under the above conditions, it becomes possible to preferentially align the crystal orientation of the crystal grains appearing above the micropores in a specific direction. When crystallizing a semiconductor film, the micropores The plane orientation of the semiconductor film can be adjusted on the basis of the plane orientation of the crystal grains appearing on the upper part.
[0015]
Moreover, it is preferable that the hole diameter of a micropore shall be 45 nm or more and 190 nm or less. By forming micropores under these conditions, it is possible to more reliably obtain the action of preferentially growing one crystal nucleus in the micropore.
[0016]
The semiconductor film deposited in the above-described semiconductor film deposition step preferably has a thickness of 30 nm to 100 nm. The thickness of the semiconductor film is preferably 0.52 times or more and 0.67 times or less the hole diameter of the fine holes. By depositing the semiconductor film under such conditions, the direction of crystallization during melt crystallization is made only in a direction substantially perpendicular to the film thickness direction of the semiconductor film, and crystallization is difficult to proceed in other directions. This makes it possible to further homogenize the crystalline semiconductor film.
[0017]
Moreover, it is preferable that the semiconductor film formed in the semiconductor film forming step has silicon (silicon) as a main constituent element. As such a semiconductor film, for example, an amorphous or polycrystalline silicon film is preferably used. As a result, it is possible to form a high-quality silicon film having a substantially single crystal state and a controlled plane orientation within a range centered on the fine hole, and to form a semiconductor element using this high-quality silicon film. become.
[0018]
The heat treatment described above is preferably performed at a temperature of 300 ° C. or higher and 550 ° C. or lower. The reason why the lower limit of the heat treatment temperature is about 300 ° C. is that the semiconductor film and the compound of the crystallization promoting material are formed sufficiently and sufficiently. Moreover, the upper limit of the temperature of heat processing shall be about 550 degreeC for the following reasons. That is, when a semiconductor device used for an electro-optical device or the like is formed, an inexpensive glass substrate (for example, soda lime glass) is often used as an insulating substrate from the viewpoint of material cost. In this case, since the softening point of commonly used glass such as soda lime glass is about 550 ° C., in order to prevent the insulating substrate from being softened by heat applied during the manufacturing process, This is because the upper limit of the applied temperature needs to be about 550 ° C. corresponding to the softening point.
[0019]
Further, the processing time t (second) in the heat treatment is as follows: processing temperature T (° C.), Boltzmann constant k B = 8.617 × 10 −5 eV · K −1 , ε = 0.833 eV, t 0 = 1.59. When x10 −3 (seconds)
t ≧ t 0 · exp {ε / k B (T + 273.16)},
It is better to set so as to satisfy the relationship. This makes it possible to accurately set the heat treatment time. Here, the “processing temperature” basically indicates the substrate temperature of the substrate to be heat-treated. For industrial convenience, the temperature in a container such as a high-temperature furnace for heating the substrate is used. You may substitute. In this case, an experiment or the like is performed, and it is confirmed in advance how much time has passed since the substrate was placed in a container having an ambient temperature T (° C.), and the substrate temperature becomes substantially the same as the ambient temperature. The measurement of the processing time t (seconds) obtained by the above calculation formula may be started from the point in time when the substrate temperature becomes approximately T (° C.).
[0020]
In addition, it is preferable that the semiconductor film be melt-crystallized by laser irradiation. This makes it possible to efficiently perform melt crystallization. Various lasers such as an excimer laser, a solid-state laser, and a gas laser can be considered.
[0021]
The melt crystallization is preferably performed under the condition that the semiconductor film in the region other than the micropores is melted over the entire film thickness direction. Further, the melt crystallization is more preferably performed under the condition that the crystal component-containing semiconductor film in the micropores does not melt over the entire thickness direction. By satisfying such a condition, it becomes possible to perform melt crystallization of the semiconductor film better.
[0022]
The present invention is also a semiconductor device manufactured using the manufacturing method described above. Specifically, a semiconductor device according to the present invention is a semiconductor device including a semiconductor element formed on an insulating substrate, the first insulating film deposited on the insulating substrate, and the first insulating film on the first insulating film. The deposited crystallization promoting film made of a metal-containing material, the second insulating film deposited on the crystallization promoting film, the second insulating film and the crystallization promoting film are penetrated to reach the first insulating film. A fine hole formed so that the crystallization promoting film is exposed in the vicinity of the bottom, and a crystallized semiconductor film that is deposited on the second insulating film by filling the fine hole and is melt-crystallized starting from the fine hole; , Including. The crystalline semiconductor film desirably has a size corresponding to at least a region where a semiconductor element is formed.
[0023]
The above-described semiconductor device according to the present invention is particularly suitable for use in an electro-optical device. Specifically, an electro-optical device having good performance is provided by arranging the semiconductor device according to the present invention in a desired arrangement state (for example, in a matrix) and using the driving device for driving pixels as an electro-optical device. Can be obtained. By using such an electro-optical device, it is possible to configure a high-quality electronic device.
[0024]
Here, in the present specification, the “electro-optical device” refers to a general device including the semiconductor device according to the present invention and including an electro-optical element that emits light by electrical action or changes the state of light from the outside. Includes both those that emit light themselves and those that control the transmission of light from the outside. For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electroluminescent element that emits light by applying electrons generated by applying an electric field to a light emitting plate. A display device provided.
[0025]
In this specification, the “electronic device” means a general device having a certain function including the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, a mobile phone, a video camera, a personal computer, a head mounted display, a rear or front projector, a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device. , PDAs (portable information terminals), electronic notebooks, IC cards, electronic bulletin boards, advertising displays, and the like.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0027]
1 and 2 are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment.
[0028]
(First insulating film deposition step)
As shown in FIG. 1A, a
[0029]
(Crystallization promotion film forming process)
As shown in FIG. 1B, a
[0030]
When a light-shielding film is used as the crystallization promoting film like the nickel film in the present embodiment, the semiconductor film portion of the semiconductor element formed on the upper side (for example, an active region in the case of a thin film transistor) Etc.) can be blocked by the crystallization promoting film to prevent the electromotive force and dark current from being generated by photoexcitation in the semiconductor film.
[0031]
(Second insulating film deposition process)
Next, as shown in FIG. 1C, a
[0032]
(Micropore formation process)
Next, as shown in FIG. 1 (d), the silicon oxide film 13 (second insulating film) and the nickel film 12 (crystallization promoting film) penetrate through the silicon oxide film 11 (first insulating film). The
[0033]
Here, the pore diameter of the
[0034]
(Semiconductor film deposition process)
Next, as shown in FIG. 2A, a semiconductor film containing silicon (silicon) as a main constituent element is formed on the
[0035]
From another viewpoint, it is desirable that the thickness of the
[0036]
(Heat treatment process)
Next, as shown in FIG. 2B, the
[0037]
In addition, with regard to the relationship between the treatment temperature and the treatment time during heat treatment, suitable conditions have been found by detailed examination by the inventors of the present application. Below, the suitable conditions of heat processing are demonstrated. The treatment time t (second) for the heat treatment is as follows: treatment temperature T (° C.), Boltzmann constant k B = 8.617 × 10 −5 eV · K −1 , ε = 0.833 eV, t 0 = 1.59. When x10 −3 (seconds)
t ≧ t 0 · exp {ε / k B (T + 273.16)} (1),
It is better to set so as to satisfy the relationship.
[0038]
FIG. 3 is a graph (graph) showing the relationship between the treatment temperature T (° C.) and the treatment time t (seconds) during the heat treatment based on the above equation (1). For example, when the processing temperature is 300 ° C., it is understood that the processing time may be 12206 seconds (about 3 hours 23 minutes) or more. Similarly, when the processing temperature is 400 ° C., it is understood that the processing time may be 1158 seconds (about 19 minutes) or more. It can be seen that when the processing temperature is 500 ° C., the processing time may be 202 seconds or longer. It can be seen that when the treatment temperature is 550 ° C., the treatment time may be 99 seconds or more. From the viewpoint of productivity and the like, it is practical to set the processing time to 30000 seconds (about 8 hours) or less. From such a point of view, it is preferable to set the heat treatment time t within a range shown by hatching in FIG.
[0039]
FIG. 4 is a diagram for explaining the shape of the
[0040]
Further, when the
[0041]
Further, when the
[0042]
(Melt crystallization process)
Next, as shown in FIG. 2C, the
[0043]
The laser irradiation described above is preferably performed using, for example, an XeCl pulse excimer laser having a wavelength of 308 nm and a pulse width of 100 ns to 300 ns so that the energy density is about 0.4 to 1.5 J / cm 2 . By performing laser irradiation under such conditions, most of the irradiated laser is absorbed near the surface of the
[0044]
(Element formation process)
By performing melt crystallization of the
[0045]
Next, taking a thin film transistor as an example, a process for forming a semiconductor element using the crystalline semiconductor film (silicon film 18) according to the present invention will be described. By using the crystalline semiconductor film according to the present invention for an active region of a thin film transistor, a high-performance thin film transistor with low off-state current and high mobility can be formed.
[0046]
FIG. 5 is a diagram illustrating a thin film transistor forming process. First, as shown in FIG. 5A, the
[0047]
Next, as shown in FIG. 5B, a
[0048]
Next, as shown in FIG. 5C, a
[0049]
Next, as shown in FIG. 5D, a
[0050]
As described above, in the present embodiment, crystallization promotion made of a metal-containing material is formed on the side wall in the vicinity of the bottom of the
[0051]
FIG. 6 is a diagram illustrating an electro-optical device according to an embodiment of the invention. As shown in FIG. 6, the electro-
[0052]
FIG. 7 is a diagram illustrating an example of an electronic apparatus to which the electro-optical device according to the invention can be applied. FIG. 7A shows an application example to a mobile phone. The
[0053]
FIG. 7D shows an application example to a head-mounted display. The head-mounted
[0054]
Further, the electro-
[0055]
In addition, this invention is not limited to the content of embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, in the above-described embodiment, the thin film transistor has been described as a specific example of the semiconductor element. However, the scope of application of the present invention is not limited to this, and the present invention is applied to various semiconductor elements such as a thin film diode. It is possible to apply.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment.
FIG. 2 is a diagram illustrating a method for manufacturing the semiconductor device of one embodiment.
FIG. 3 is a diagram showing a relationship between a processing temperature and a processing time during heat treatment.
FIG. 4 is a diagram illustrating a preferred shape of a grain filter.
FIGS. 5A and 5B are diagrams illustrating a process for forming a thin film transistor. FIGS.
FIG. 6 is a diagram illustrating an electro-optical device according to an embodiment.
FIG. 7 is a diagram illustrating an example of an electronic apparatus to which the electro-optical device can be applied.
[Explanation of symbols]
DESCRIPTION OF
Claims (20)
基板上に第1絶縁膜を堆積する第1絶縁膜堆積工程と、
前記第1絶縁膜上に金属含有物質から成り半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、
前記結晶化促進膜上に第2絶縁膜を堆積する第2絶縁膜堆積工程と、
前記第2絶縁膜及び前記結晶化促進膜を貫通して前記第1絶縁膜に至る微細孔を開け、当該微細孔の底部付近に前記結晶化促進膜を露出させる微細孔形成工程と、
前記第2絶縁膜上及び前記微細孔内に半導体膜を堆積する半導体膜堆積工程と、
前記基板に熱処理を施し、前記半導体膜の前記微細孔の底部付近を含む領域を固相状態にて結晶化させて結晶成分含有半導体膜を得る熱処理工程と、
前記微細孔内の前記結晶成分含有半導体膜を起点として前記半導体膜を溶融結晶化させて結晶性半導体膜を得る溶融結晶化工程と、を含む半導体装置の製造方法。A method of manufacturing a semiconductor device in which a semiconductor element is formed on a substrate,
A first insulating film deposition step of depositing a first insulating film on the substrate;
A crystallization promoting film deposition step of depositing a crystallization promoting film made of a metal-containing material on the first insulating film to promote crystallization of the semiconductor film;
A second insulating film deposition step of depositing a second insulating film on the crystallization promoting film;
Forming a microhole penetrating the second insulating film and the crystallization promoting film to reach the first insulating film, and exposing the crystallization promoting film in the vicinity of the bottom of the microhole;
A semiconductor film deposition step of depositing a semiconductor film on the second insulating film and in the fine holes;
A heat treatment step of performing a heat treatment on the substrate to obtain a crystal component-containing semiconductor film by crystallizing a region including the vicinity of the bottom of the micropore in the semiconductor film in a solid state;
And a melt crystallization step of obtaining a crystalline semiconductor film by melt crystallization of the semiconductor film starting from the crystal component-containing semiconductor film in the micropore.
t≧t0・exp{ε/kB(T+273.16)}、
の関係を満たすように設定される、請求項1乃至12のいずれかに記載の半導体装置の製造方法。The heat treatment time t (seconds) is as follows: treatment temperature T (° C.), Boltzmann constant k B = 8.617 × 10 −5 eV · K −1 , ε = 0.833 eV, t 0 = 1.59 × 10. -3 (seconds)
t ≧ t 0 · exp {ε / k B (T + 273.16)},
The method for manufacturing a semiconductor device according to claim 1, wherein the method is set so as to satisfy the relationship.
前記絶縁基板上に堆積された第1絶縁膜と、
当該第1絶縁膜上に堆積されており金属含有物質からなる結晶化促進膜と、
当該結晶化促進膜上に堆積された第2絶縁膜と、
前記第2絶縁膜及び前記結晶化促進膜を貫通して前記第1絶縁膜に至りその底部近傍に前記結晶化促進膜が露出するように形成された微細孔と、
前記微細孔を埋設して前記第2絶縁膜上に堆積され、前記微細孔を起点として溶融結晶化された結晶化半導体膜と、を含む半導体装置。A semiconductor device including a semiconductor element formed on an insulating substrate,
A first insulating film deposited on the insulating substrate;
A crystallization promoting film made of a metal-containing material and deposited on the first insulating film;
A second insulating film deposited on the crystallization promoting film;
A fine hole formed so as to penetrate the second insulating film and the crystallization promoting film to reach the first insulating film and to expose the crystallization promoting film in the vicinity of the bottom thereof;
A semiconductor device comprising: a crystallized semiconductor film embedded in the fine hole and deposited on the second insulating film, and melt-crystallized from the fine hole as a starting point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002309757A JP4333115B2 (en) | 2002-10-24 | 2002-10-24 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002309757A JP4333115B2 (en) | 2002-10-24 | 2002-10-24 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146590A JP2004146590A (en) | 2004-05-20 |
JP4333115B2 true JP4333115B2 (en) | 2009-09-16 |
Family
ID=32455474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002309757A Expired - Fee Related JP4333115B2 (en) | 2002-10-24 | 2002-10-24 | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4333115B2 (en) |
-
2002
- 2002-10-24 JP JP2002309757A patent/JP4333115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004146590A (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193206B2 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
JP4900756B2 (en) | Semiconductor device manufacturing method, electro-optical device, integrated circuit, and electronic apparatus | |
JP2003197526A (en) | Semiconductor device, its manufacturing method, display unit, and electronic apparatus | |
JP4259081B2 (en) | Manufacturing method of semiconductor device | |
JP4019377B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP4333115B2 (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
JP4626796B2 (en) | Electro-optical device manufacturing method and electronic apparatus | |
JP4734944B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2008060532A (en) | Semiconductor device | |
JP4247661B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
JP4264968B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
JP4310615B2 (en) | Manufacturing method of semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP2007189106A (en) | Semiconductor device, method of manufacturing same, integrated circuit, electrooptical device, and electronic equipment | |
JP4288654B2 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
JP4539041B2 (en) | Method for manufacturing thin film semiconductor device | |
JP4560708B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005340466A (en) | Semiconductor device, electro-optical device, integrated circuit, and electronic apparatus | |
JP4655448B2 (en) | Thin film transistor manufacturing method | |
JP4711042B2 (en) | Semiconductor film manufacturing method and semiconductor device manufacturing method | |
JP2004228160A (en) | Manufacturing method of semiconductor device, electro-optical device, and electronic apparatus | |
JP2005327966A (en) | Semiconductor device, electrooptical device, integrated circuit and electronic apparatus | |
JP2004356235A (en) | Method for manufacturing semiconductor film and semiconductor device, integrated circuit, circuit board, electro-optical device, and electronic apparatus | |
JP4155039B2 (en) | Thin film transistor, electro-optical device, electronic equipment | |
JP2005026330A (en) | Semiconductor device, method for manufacturing the same semiconductor device, electro-optical device, and electronic apparatus | |
JP2006086436A (en) | Method of manufacturing semiconductor apparatus, electro-optical device and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |