JP4319591B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP4319591B2
JP4319591B2 JP2004208703A JP2004208703A JP4319591B2 JP 4319591 B2 JP4319591 B2 JP 4319591B2 JP 2004208703 A JP2004208703 A JP 2004208703A JP 2004208703 A JP2004208703 A JP 2004208703A JP 4319591 B2 JP4319591 B2 JP 4319591B2
Authority
JP
Japan
Prior art keywords
resin
power module
insulating substrate
modulus
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004208703A
Other languages
English (en)
Other versions
JP2006032617A (ja
Inventor
太佐男 曽我
大助 川瀬
主税 田中
英一 森崎
和弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004208703A priority Critical patent/JP4319591B2/ja
Publication of JP2006032617A publication Critical patent/JP2006032617A/ja
Application granted granted Critical
Publication of JP4319591B2 publication Critical patent/JP4319591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、家電用、産業用、自動車用等に広く用いられる半導体パワーモジュールの改良に関する。
半導体スイッチング素子を内蔵した半導体パワーモジュールは、スイッチング素子の発熱量の大きさを考慮し、高熱伝導性でかつ高電気絶縁性の材料からなる絶縁板を用いるのが一般的である。発熱量の大きな中〜大容量の製品では、絶縁板として、熱伝導率の高いセラミックが主として用いられているが、より低コスト化と同時に、長寿命化による信頼性の向上の両立が要求されている。
特許文献１には、半導体モジュールの低コスト化及び長寿命化封止技術として、モジュール内の部品をプリコート材あるいはバッファコート材で全面保護し、その上にエポキシ系樹脂を注入することにより封止する構造が開示されている。具体的には、その図２に示すように、シリコーンゲルなどのゲル状物をバッファコート材として用いている。
また、特許文献２には、樹脂封止型半導体装置において、封止樹脂とリードフレームとの間に軟らかい樹脂を介在させることにより、温度変化に対してリードフレームと封止樹脂との界面に生ずるせん断応力を緩和し、耐湿性を向上させる技術が示されている。
なお、特許文献３，４には、パワー素子実装用の絶縁基板として、セラミック絶縁基板に高純度溶融アルミを直接に接合させた複合部材が開示されている。
特開平６−５７４２号公報（段落番号０００３〜０００６、図２） 特開平１１−１６３０２３号公報（要約、その他全体） 特開平１１−２６３６７６号公報（全体） 特開２００１−１４４２２４号公報（全体）
特許文献１に開示されたシリコーンゲルなどのバッファコート材は、その図２に示されたように、部品類を厚く全面保護しており、部品類に対して、エポキシ樹脂による保持力が活かされず、素子表面のはんだ等の寿命向上には繋がらない。
また、特許文献２では、温度変化に対してリードフレームと封止樹脂との界面に生ずるせん断応力が緩和され、この部分の耐湿性は向上するものの、半導体素子等のモジュール内収納部品に対する応力的拘束力の配慮が無く、寿命向上には結びつかない。
本発明の目的は、低コストで、耐湿性及び耐温度サイクル性に富み、長寿命の半導体パワーモジュールを提供することである。
本発明の望ましい実施態様によれば、セラミック絶縁基板に直接アルミを接合した複合材を絶縁基板とし、これにはんだにより半導体素子を接着し、この半導体素子を含む部品を収納するケース内において、これら収納部品の表面を軟らかい被覆樹脂で薄く覆うとともに、その上から封止樹脂を充填して比較的硬く硬化させ、半導体パワーモジュールを構成する。
また、本発明の望ましい実施態様においては、絶縁基板上に半導体チップをはんだ付けし、この半導体チップとその表面に接続されたワイヤを含む部品をケースに収納し、これら収納部品を比較的軟らかい被覆樹脂で覆い、この被覆樹脂の上から、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、前記被覆樹脂を、ポリイミド系又はポリアミドイミド系の樹脂で形成し、前記封止樹脂を、線膨張係数が１４〜２４×１０−６／℃、室温（１５〜２０℃）におけるヤング率が３〜２０ＧＰａのエポキシ系樹脂で形成する。
さらに、本発明の望ましい実施態様においては、被覆樹脂の上から、この被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、前記被覆樹脂を、前記収納部品の表面の実質的全域を、５０μｍ以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成し、前記封止樹脂を、線膨張係数が１４〜２４×１０−６／℃のエポキシ系樹脂で形成する。
本発明の望ましい実施態様によれば、複合材絶縁基板と、軟らかい被覆樹脂及び所定の物性の封止樹脂の組合せによって、耐温度サイクル性や対湿性に富み長寿命の半導体パワーモジュールを、１層だけのはんだ付け工程などにより経済的に提供することができる。
より具体的には、従来、２階層ではんだ付けした工程が、（１）メタライズ、はんだ材等の材料、プロセス工程が簡素化され、はんだ付けは１階層で済む大幅なコストの低減、（２）界面及びろう付け部での熱損出がなくなることによる熱性能向上、（３）柔らかい純アルミ（９９〜９９．９９９％）を直接接合した複合絶縁基板と、軟らかい被覆樹脂、並びに、エポキシ系封止樹脂の組合せによって、低コストで、小型・軽量、高信頼性で長寿命の半導体パワーモジュールを提供できる。
本発明のその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
以下に、本発明による実施形態について図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態による半導体パワーモジュールの断面図である。Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等のセラミック絶縁基板１０２の両面に、高純度アルミ放熱基板４、溶融アルミによる導電部６，１５を直接接合したＡｌ・セラミックス複合絶縁部材を用いる。Ａｌ−セラミックス界面の接合原理は特許文献４に開示されている。基板１０２の反りを柔らかい高純度Ａｌの変形で開放する構造であり、脆いセラミック基板１０２の場合にも界面破壊発生を未然に防いでいる。
このＡｌ２Ｏ３セラミック絶縁基板１０２上には、９９〜９９．９９％純度のＡｌが直接張り合わされており、このＡｌ表面の接続に必要な箇所をＮｉもしくはＮｉ／Ａｕフラッシュめっきを施す。また、Ｓｎ−３Ａｇ−０．５ＣｕのＰｂフリーはんだペーストを塗布し、この上に、薄膜メタライズを施したＭＯＳＦＥＴ、ＩＧＢＴなどのパワー半導体チップ１及び外部リード２を位置決めする。その後、チップ１、リード２等の部品を一括して窒素で置換後、真空はんだ３付けでリフロー接続を行う。洗浄後、Ａｌ線８の超音波ワイヤボンド（ＷＢと略す）接続により、導電部６を介して外部リード２が接続される。
次に、柔軟なポリイミド系あるいはポリアミドイミド系樹脂９を、実装した基板表面側の全域に溶媒で薄め、均一に薄く散布もしくは塗布し、硬化させる。この被覆樹脂９は、硬化後の厚さが１０〜５０μｍであり、Ｓｉチップ、Ａｌ等に対して密着力がある。なお、ポリアミドイミド系樹脂９は、ケース１１０内に収納した部品の全体に亘って均一に散布もしくは塗布するが、部分的に厚くなっても良い。この被覆樹脂９の上から、エポキシ系封止樹脂１０をポッテイングして硬化させる。封止樹脂１０は、低ヤング率で、かつはんだの線膨張係数（２１×１０−６／℃）にほぼ合わせた線膨張係数（１４〜２４×１０−６／℃）を持つエポキシ系樹脂である。
この構造により、パワーサイクル、温度サイクル試験においても、エポキシ系樹脂構造の弱点とされる樹脂とＳｉチップ、セラミック絶縁基板、Ａｌ等の界面における応力による剥離破壊及びそれに伴う耐湿性の低下を防止する。ポリイミド系樹脂９は、チップ１、セラミック絶縁基板１０２、アルミ４，６，１５及びエポキシ系封止樹脂１０との密着力に優れ、柔らかく変形性に富み、かつ耐熱性でＴｇが高い（約２６０℃）。これを薄く塗布することで、応力、歪みが強く作用する界面において、ポリイミド系樹脂９自体が変形し、界面における剥離、破壊等を防止し、耐湿性を確保する。
他方、はんだ３の寿命向上には、低ヤング率で、はんだ３に合わせた線膨張係数を有するエポキシ系封止樹脂１０の拘束効果が必要である。封止樹脂１０は、Ｓｉチップ１、セラミック絶縁基板１０２、Ａｌベース基板４等を拘束し、かつ素子部、チップ外周部の応力集中を緩和させる。
本発明の第１の実施態様において採用したセラミック基板は、セラミック絶縁基板１０２に、高純度溶融アルミ（Ａｌ）の放熱基板４と、同じく高純度溶融アルミ（Ａｌ）の導電部６及び１５を直接に接合した構造である。これに、１階層のはんだ付けで、はんだ３により半導体チップ１等を固着する。これらをケース１１０内に収納し、まず、実装面全体を軟らかい被覆樹脂９及び比較的硬い封止樹脂１０で封止することによって、チップ１、セラミック基板１０２、Ａｌ基板４等をポリイミドを介して応力的に拘束し、はんだ３の寿命を向上させる。これにより、チップ端部、素子部、セラミック端部等の応力集中を緩和させ、樹脂との界面剥離防止、チップ及びセラミック破壊防止、Ａｌの疲労破壊防止を図る。この結果、低コスト、高性能、高信頼半導体パワーモジュールを実現することができる。
ところで、樹脂封止半導体パワーモジュールでは、封止樹脂１０のヤング率が高すぎると、チップ１、セラミック１０２等の割れ等の破壊が起き、耐圧破壊の惧れがある。そこで、室温（１５〜２０℃）における前記エポキシ系封止樹脂１０のヤング率を３〜２０ＧＰａとする。より望ましくは、ヤング率を５〜１０ＧＰａとする。エポキシ系封止樹脂１０のヤング率が比較的高くても可能な理由は、軟らかいポリイミド被覆樹脂９との複合作用による。このはんだ３の寿命向上とともに、チップ端部、素子部の応力による樹脂との界面剥離防止、チップ破壊防止及びモジュール反り防止を図ることができる。また、パワーモジュールの熱放散性を考慮し、下面は柔らかく接触し易い高純度Ａｌ４が露出した構造としている。
さらに、ワイヤ８が、テープ、リードフレーム構造とした場合は、チップ上はんだの大幅な寿命向上、素子部の破壊防止を図ることができる。ポリイミド系被覆樹脂９を５０μｍ以下に薄く塗布することで、弱点であるエポキシ樹脂１０の界面近傍での見掛け上のヤング率を大幅に下げ、かつ、エポキシ樹脂１０による拘束力で端部での応力集中を緩和することができる。
このように、高純度溶融アルミの導電部を直接に接合した複合材セラミック絶縁基板と組合せて、軟らかく比較的線膨張係数及びヤング率が低く密着力のあるポリイミド被覆樹脂９と、低膨張化したエポキシ系封止樹脂１０の保持力とで機能を分担させた。これによって、工程を簡易化して経済的に、厳しい環境においても耐えられる高信頼、長寿命の半導体パワーモジュールを提供することができる。
なお、被覆樹脂９は、ポリイミド樹脂に限らずポリイミドとシリコーンの変性体、フィラーを含むポリイミド等、封止樹脂１０より硬度が低いものであれば適用できる。
また、封止樹脂１０は、前記物性の選定に加え、ガラス転移温度（Ｔｇ）が１５０℃以上の樹脂を使用することにより、ガラス転移温度に達することによる線膨張係数の急激な（２〜３倍）上昇を避けることで、半導体パワーモジュールの信頼性を向上できる。
以上に述べた本発明の第１の実施形態を要約すると次の通りである。まず、絶縁基板１０２と、この絶縁基板上にはんだ３を介して固着された半導体チップ１と、この半導体チップ表面に接続されたワイヤ８を備えている。これらの部品は、ケース１１０に収納され、このケース内で前記半導体チップ１と前記ワイヤ８を含む収納部品の表面を、比較的軟らかい被覆樹脂９で薄く覆っている。そして、この被覆樹脂９の上に、この被覆樹脂９よりも硬い封止樹脂１０を充填した半導体パワーモジュールを対象とする。
ここで、前記絶縁基板は、セラミック絶縁基板１０２に直接アルミ導電部４及び６を接合した複合基板で形成され、前記はんだ３は、線膨張係数が約２１×１０−６／℃のはんだ材で形成されている。また、前記被覆樹脂９は、前記収納部品の表面の実質的全域を、５０μｍ以下の厚さで覆うポリイミド系又はポリアミドイミド系の樹脂で形成されている。最後に、前記封止樹脂１０は、線膨張係数が１４〜２４×１０−６／℃、室温（１５〜２０℃）におけるヤング率が３〜２０ＧＰａのエポキシ系樹脂で形成されている。
封止用のエポキシ系樹脂の条件としてはチップ寸法、試験条件の厳しさ等にもよるが、低ヤング率で、かつはんだの線膨張係数に合わせることは言うまでもない。軟らかいポリイミド樹脂の塗布によりエポキシ系樹脂のヤング率としては、高めの最大２０ＧＰaでもチップ破壊を防止できる。
図２は、本発明の実施例に用いる封止樹脂のゴム配合率と石英フィラーの配合量を示す図であり、フィラーとゴムの配合率に対する基板の端子部破壊による断線を調べた評価結果である。薄膜で配線を施した破壊し易いソーダガラス基板（熱膨張係数；９．３×１０−６／℃）上にＳｉチップをはんだバンプで接続した。その隙間及び周囲に樹脂を充填し、硬化後、温度サイクル試験（−４０〜１００℃）を実施し、樹脂物性による素子、基板の端子部破壊による断線を調べる評価法を採用した。パワーモジュール構造そのものではないが、樹脂の基板及びチップへの熱応力的影響を調べるのに適した評価法である。フィラーの適正範囲は広く見積もると２０〜６０ｖｏｌ％である。ゴムはエポキシ樹脂１００ｇｆに対する重量部で表示した。ゴムを分散する配合率が２０重量部（１６．７％に相当）以上では分散が不均一になると共に、それ自体の線膨張係数が大きく、混入後の線膨張係数が大となり、耐熱疲労性を低下させる原因となる。判定法として、樹脂のない裸チップ構造（シリコーンゲル構造と同等）の寿命よりも短い場合を×とし、長い場合を程度に応じ、優れる：△印、大幅に優れる：○印とした。その結果から、ゴム配合量としては、均一分散性を考慮し、１０±５ｍａｓｓ％（５〜１５ｍａｓｓ％）が望ましいことが分かる。なお、ゴムの効果はヤング率をそれ程大きく変えないが、入っていないとガラス割れを起こしていることから、熱衝撃時の急激な温度変化に対し、衝撃緩和効果がある。
図３は、本発明の実施例に用いる封止樹脂の線膨張係数とヤング率のグラフであり、エポキシ系樹脂に対するフィラー、可撓化剤添加と充填樹脂物性との関係を示す。Ｓｉチップ等への密着性に優れるエポキシ系樹脂の機械的性質を決めるフィラー配合量と可撓化剤添加量が、線膨張係数及びヤング率に及ぼす影響、及び可撓化剤添加量による線膨張係数対ヤング率の関係への影響について示す。エポキシ化合物としてＡＥＲ−８５０１（アデカ社製）、ＣＥＬ−２０２１Ｐ（ダイセル社製）を用い、硬化剤は酸無水物でＭＨＡＣ−Ｐ（日立化成社製）、可撓化剤はＸ−２２−１６６Ｃ（信越化学社製）を用いた。他に、分散剤Ｓ−２（日立化成社製）、界面活性剤Ａ−１８７（日本ユニカ社製）、充填剤ＦＢ−３０Ｘ（電気化学社製）を用いた。一液性の無溶剤系で、２５℃での粘度は５２０Ｐｏｉｓｅで、ポッテイング用として使用した。不純物濃度測定は硬化物を１００メッシュ以下に粉砕し、この微粉末５ｇｆと脱イオン水５０ｍｌをテフロン（登録商標）〜ＳＵＳ二重容器に入れ、１２０℃で２４０ｈ保持し、抽出イオン成分をイオンクロマトグラフを用いて行った。Ｎａ＋，Ｋ＋；１ｐｐｍ、Ｃｌ−；５ｐｐｍである。硬化条件は１１０℃（１０ｈ）／２００℃（１０ｈ）で、Ｔｇは１７０℃ある。なお、パワーモジュールのポッテイング用、モールド用としては一液性樹脂である必要はなく、使い易い二液性樹脂で良い。また、溶剤が抜け易い構造であれば、無溶剤系でなく樹脂組成等の制約の少ない溶剤系で良いので、流動性から開放され、広い範囲の樹脂系が選べる利点がある。上記組成で配合量を変えた各種の検討を行った。
図３（ａ）は、上記エポキシ系樹脂に石英フィラーの配合量（ｖｏｌ％）を変えた場合の線膨張係数とヤング率の関係を示す。エポキシ化合物と充填剤を合計した体積％（ｖｏｌ％）である。エポキシの線膨張係数とヤング率の関係は逆相関の関係にあり、図２で得た結果の適正フィラー配合量；２０〜６０ｖｏｌ％に相当する線膨張係数の範囲は概略（５０〜１４）×１０−６／℃である。線膨張係数が大きくなっても、ヤング率が下がることにより寿命は向上するが、モジュールの反りが大きくなるので、線膨張係数を上げられない制約がある。
Ｐｂフリーの代表的なＳｎ−３Ａｇ−０．５Ｃｕはんだの線膨張係数；２１×１０−６／℃に相当するフィラー配合量は、この樹脂系では約５５ｖｏｌ％である。その時のヤング率はこのエポキシ素材では室温で約８ＧＰａになる。従って、はんだに近く、モジュール基板が反らないエポキシ系樹脂の線膨張係数の適正な範囲として、（１４〜２４）×１０−６／℃と定めると、この樹脂系における適正フィラー配合量としては、概略４５〜６０ｖｏｌ％になる。エポキシの素材が柔らかい場合は、フィラーを配合しても配合比率の割りにヤング率が低い樹脂となる。また、粒度分布等でも配合量が変わるので、配合量と線膨張係数の関係は一つの目安である。但し、エポキシ系樹脂材料のアプローチとして、線膨張係数をはんだに合わせて、ヤング率を下げることは困難な状況にあるので、予め界面により柔らかいポリイミド系樹脂薄く塗布する２層化した複合樹脂構造で、物性としての評価はできないが、各々の機能を引き出すことを考えた。
図３（ｂ）は、同一エポキシ樹脂系でフィラーが５０ｖｏｌ％の入っている樹脂にゴムの可撓化剤を添加した場合の物性を示す。可撓化剤として高温で変質しないシリコーン系としてエポキシシリコーン、アミノシリコーン、ヒドロキシシリコーン等が可能である。ここでは溶解度の観点で優れるエポキシシリコーン；信越化学（株）社製Ｘ−２２−１６６Ｃを用いた。ベースの樹脂が決まると線膨張係数とヤング率はフィラー量で決まり、可撓化剤の添加量の及ぼす影響は少ない。可撓化剤は微細粒として分散することが前提であり、１５ｍａｓｓ％以上では均一分散できなくなり、逆に、線膨張係数が増すデメリットから１０±５％レベルが望ましい。
図４は、本発明の実施例に用いる封止樹脂の線膨張係数、チップ応力、はんだ歪のグラフであり、樹脂構造パワーモジュールの設計指針を得るための封止用エポキシ系樹脂の線膨張係数に対するチップ応力、はんだ歪を示している。図４（ａ）のグラフ中に示す断面モデル構造で、パワーサイクル試験における半導体チップ端部Ｂの相当応力、はんだのクラック起点Ａの相当歪の有限要素法による３次元弾塑性解析を行った。温度プロファイルは、実績のある１２０℃→２０℃→１２０℃→２０℃の変化で、１．５サイクルの温度変化で発生した半導体チップ端部Ｂの相当応力振幅及びはんだのクラック起点Ａでの相当歪振幅を求めた。なお、半導体チップ表面に作用する応力として、相当応力の他に主応力、σｘ、σｙ、σｚ等での評価も行ったが、ほぼ相当応力に比例していることから、ここでは相当応力で評価した。図４（ａ），（ｂ）中に示した枠は樹脂の線膨張係数の適正領域（１４〜２４）×１０−６／℃を示す。
図４（ａ）から、樹脂のヤング率はチップ端部の応力に直接に影響を与えることが分かる。同一ヤング率の場合、ヤング率が低い１５ＧＰａレベルでは、樹脂の線膨張係数が（１４〜２４）×１０−６／℃の広い範囲で、相当応力は変わらない。適正領域では更にその傾向が強い。ヤング率が約２０ＧＰａを超える（ここでは曲線は省略）とチップ表面部にかかる相当応力は、線膨張係数が３０×１０−６／℃以上になると急激に上昇する傾向がある。樹脂のヤング率が高いと、相当応力は樹脂の線膨張係数が低い程小さくなる。即ち、ヤング率が約２０ＧＰａレベルまでは、チップに作用する相当応力は樹脂のヤング率に依存し、線膨張係数に余り依存しない。
図４（ｂ）から、同一ヤング率の場合、樹脂１０のヤング率が高い程、はんだのクラック起点Ａの相当歪は小さくなり、かつ樹脂１０の線膨張係数が下がる程、相当歪は小さくなることが分かる。しかも、破線で示したシリコーンゲル充填構造の値と比べると、樹脂の線膨張係数が（１０〜４０）×１０−６／℃の広い範囲で、はんだの相当歪は低い値を示し、はんだの寿命はシリコーンゲル充填構造より長いことを意味している。実際のパワーサイクル加速試験でも、この樹脂構造では、Ａｌ線のワイヤボンド部でショートしても、はんだに起因する寿命低下は生じていないことを確認した。これは、樹脂１０によりはんだ３の応力集中を緩和する作用と考えられ、有限要素法解析でも確認できた。
図５は、本発明の実施例に用いる封止樹脂の線膨張係数に対するチップ応力とはんだ歪みのグラフである。図５中に示した枠は、樹脂の線膨張係数の適正領域（１４〜２４）×１０−６／℃を示す。横軸に樹脂の線膨張係数をとり、縦軸にはんだのクラック起点Ａの相当歪（左）と半導体チップ表面素子端部Ｂに作用する相当応力（右）をプロットしたものである。破線は、シリコーンゲルで全体を充填した場合のはんだのクラック起点の相当歪である。樹脂１０の線膨張係数が（１４〜２４）×１０−６／℃の範囲で、本実施形態の樹脂被覆構造（窓枠部の上段）は、シリコーンゲルで全体を被覆した構造よりも、はんだ３のクラック起点Ａでの相当歪は小さい。従って、本実施形態の物性を有する樹脂１０を用いると、シリコーンゲル封止構造に比べ、はんだの歪は小さいことから、はんだによる断線はより少なくなる。また、半導体チップ端部Ｂの相当応力σ（窓枠部）も小さく、Ｓｉの破壊応力（１００ＭＰａ）以下にあり、素子部の破壊、界面での剥離等が起こり難いことから、良好な結果が得られた。
図６は、本発明の実施例に用いる封止樹脂のヤング率と樹脂による拘束の関係を示す解析結果のグラフである。樹脂のヤング率を変えた場合に、半導体チップ１（１０×０．５ｍｍ厚さ）とＡｌ２Ｏ３基板１０３（１０×１ｍｍ厚さ）間に樹脂１０を入れ、１５０℃から−５５℃に変化させた。このとき、最外周部の両者の相対変位（ΔＬ）を２次元熱弾塑性解析で求め縦軸に示した。樹脂１０の線膨張係数は２５×１０−６／℃として計算した。図６より、変位を拘束する樹脂１０のヤング率は少なくとも１ＧＰａ以上であることが分かる。更に、チップを拘束する効果が確実に現われる樹脂１０のヤング率は３ＧＰａ以上である。１５ＧＰａ以上では変位は余り変わらないが、Ｓｉチップ１の界面に作用する応力が大きくなり、チップ素子部への影響、チップ界面剥離、素子部の破壊、チップ割れ等を起こしやすくなる。このため、弱い半導体チップ表面を保護する意味からも、ヤング率の高い樹脂は問題である。また、製品により、弱い素子もあり、高歩留まりで高信頼性を確保するにはヤング率を下げることが重要である。有限要素法による３次元弾塑性解析でも物性による違いを確認できた。なお、ヤング率（曲げ弾性率）の測定に当っては、硬化物を５×１０×１００ｍｍに切削し、ＪＩＳ−６９１１規定の曲げ試験片を作製した。これを、島津製作所製オートグラフＤＳＳ−５０００を用い、曲げ速度１ｍｍ／ｍｉｎ、支点間距離８０ｍｍの両端指示中央集中荷重法によって測定した。
図７は、本発明の第２の実施形態による半導体パワーモジュールの断面構造図である。同図（ａ）はトランスファモールド方式で作製する工程を示し、この場合はフェライト板１１６を上面の金型１１７の離型剤が施された裏面に固定して作製した場合の断面を示す一例である。上下の金型１１７は、ヒータを埋め込んだ上下のプラテンで固定される。図１と同一符号は同一物を示す。１１８は樹脂注入口、１１９は樹脂排出口である。
図７（ｂ）は金型を取り外したパワーモジュールの断面である。モールドした樹脂１０は、ベース基板４から離れ難い形状になっている。
一般にはフェライト層（板）がない構造であるが、この場合はチップ上部及びその周辺をフェライト層（板）を取り付け、応力的負担のない位置に高周波ノイズ対策、電磁的遮断効果を持たせた構造とした。フェライト板１１６を上面の金型１１７の離型剤が施された裏面に固定して作製した場合の断面を示す一例である。該フェライトの板、フェライト層は応力的には影響のない場所にあるので、フェライト粉末を耐熱性のある接着剤で固着した板でも良く、あるいは封止用樹脂のフィラー材として混合しても可能である。この場合、低熱膨張の石英フィラーとは異なるので、強度面、低膨張化で劣るフェライトフィラーは密着力、強度には影響しない場所での使用が可能である。フェライト粉末として一例として、ＮｉＦｅ２Ｏ４・ＺｎＦｅ２Ｏ４があるが、これに限定されるものではない。
上下の金型１１７はヒータを埋め込んだ上下のプラテンで固定される。図７（ｂ）は金型を取り外したパワーモジュールの断面である。モールドした樹脂１０はベース基板４から剥がれ難いようにＡｌ板の端部は加工されている。
以上の構造でパワーサイクル試験を行った結果、ジャンクション温度Ｔｊ：５０〜１５０℃では、１００００サイクルでも破壊せず、はんだのクラック進展は殆ど認められないことが分かった。
以上の実施形態によれば、セラミック絶縁基板に高純度Ａｌを直接に接合した構造を使用することで、材料、工程が不要になる。また、Ｐｂフリー化も容易になり、トータルでの大幅なコスト削減を可能にし、かつ信頼性を向上し、小型・軽量の半導体パワーモジュールを提供することができる。
図８は、本発明の第３の実施形態による半導体パワーモジュールの平面構造図である。この実施形態では、エポキシ系樹脂によるチップへの応力緩和、界面における水の侵入経路を長く、複雑にすることによる耐湿性向上策を施したものであり、Ａｌ溶湯で直接に接合せしめたＡｌ−セラミック複合基板のＡｌ電極部を加工した例である。
図８（ａ）は、切削加工、ダイシング加工等で溝７１，７２を形成した例である。一方、図８（ｂ）は、エポキシ系樹脂による応力集中の激しい場所であるチップ四隅の位置に、エッチングによる窪み７２１を加工した例である。
図９は、図８のＡ−Ａ´断面図である。図１と同一符号は同一物を示す。これらより、チップ１、セラミック基板１０２、樹脂間で作用する応力集中部の応力を分散させて、端部界面での樹脂との剥離防止、チップ破壊防止を図る。なお、四隅の溝７２１は、チップ等の位置決め用としても活用できる。また、樹脂はチップ表面側の全体を覆うので、セラミック基板１０２端部近傍での応力集中を緩和する。このため、Ａｌベース基板４の周囲に溝７１を加工を施すことで、セラミック基板の強度が低い場合、セラミック破壊を防止することができる。溝は７１は、四角にする必要はなく、図８（ａ）に示すように、直線的にして交叉させても良い。
図１０は、図９の実施形態における丸く破線で囲ったＣ部の拡大図である。図１と同一符号は同一物を示す。セラミック絶縁基板１０２の表面には、溶融アルミによる導電部６，１５が直接接合されている。これら導電部６と１５の隙間で溝７２を形成している。この溝７２を含めた収納部品の表面全体に、ポリイミド被覆樹脂９が塗布され、更に、エポキシ系封止樹脂１０を充填した状態を示している。
図１１は、本発明の第４の実施形態による半導体パワーモジュールの断面構造図である。図１と同一符号は同一物を示す。この実施形態は、Ａｌベース基板４の実装面側で、セラミック絶縁基板１０２の周囲を取り囲むように、溝７１を形成したものである。この溝７１は、予め機械加工、エッチング等により形成することで、セラミック絶縁基板１０２とＡｌベース基板４間の外周部界面において、エポキシ系樹脂１０からの応力がストレートに伝わらないように開放させている。また、図９及び図１０と同様に、チップ１のＡｌ導電部１５と、リード線２のＡｌ導電部６との間にも溝７２を形成している。この溝７２は、界面における水の浸透する距離を長くする役割を果たすので耐湿性を向上させる効果もある。
図１２は、本発明の第５の実施形態による半導体パワーモジュールの断面構造図である。図１と同一符号は同一物を示す。この実施形態では、リードフレームの伸び剛性による影響が、直接に素子部に及ぼさないようにベローズ型リードフレーム１７を採用した例である。パワー素子のため大電流を流す必要から、チップ当たり１０本レベルの直径３００μｍのＡｌ線を超音波ワイヤボンディング（ＷＢ）で接続する方式に比べ、ＷＢより放熱効果に優れるリードフレームが注目されている。Ａｌ線の代わりに、Ｃｕリードフレーム等をはんだ付けする方式である。チップのジャンクション部の真上にＣｕリードがあるため、熱はリード上で均熱化され、熱衝撃は緩和される。しかし、ジャンクション部で直接はんだ付けされる構造のため、接合部の温度は高く、融点が低いはんだでは熱疲労による劣化に課題がある。そこで、耐熱性のあるポリイミド樹脂及び既述の物性を有し、かつ、１７０℃レベルの高Ｔｇエポキシ系樹脂で封止することで、樹脂によるはんだの熱疲労劣化を防止し、大幅な寿命向上が期待できる。リードフレームとしては、無酸素Ｃｕ以外は、軟らかい高純度Ａｌリード(ＮｉもしくはＮｉ／Ａｕフラッシュめっき)、熱伝導率がＣｕ並みに優れ、線膨張係数が約６×１０−６／℃であるＣｕ−Ｃ複合板等が望ましい。Ｃｕ−Ｃ複合板は、Ｃｕと高純度カーボングラファイトのナノレベルの粒径で作られた粉末もしくは繊維を焼結した複合材である。Ｃｕ−Ｃの場合は、アルミナ並みの線膨張係数であることから、Ｃｕに比べＳｉチップへの応力的負担が少なく、樹脂で補強することで高信頼性を確保できる。
鉛フリーはんだとしては高温のＳｎ−５Ｓｂ（融点：２３２〜２４０℃）を使用することで、パワーサイクルに対してもジャンクション部での温度上昇に対しての温度マージンを確保できる。更に、高温対応としては、２８０℃でも強度を確保できるＣｕ粒子混入Ｓｎ系はんだ複合材等がある。
以上の実施形態によれば、汎用のＡｌ２Ｏ３基板、ＡｌＮ基板、Ｓｉ３Ｎ４基板、ＳｉＣ基板等の絶縁基板に対して、実用的には９９〜９９．９９％の純度の柔らかいＡｌを直接接合した基板の使用により、基板の反りを抑制し、基板破壊を防止することができる。
また、２つの異なった機能を有する樹脂の組合せにより、大型チップ、厳しいパワーサイクル、温度サイクル試験に対してもより耐えられる構造となり、はんだの熱疲労寿命と耐湿性を同時に向上させる。これに伴ない、モジュールの反りを抑え、かつ素子部の保護を兼ねた長寿命の半導体パワーモジュールを提供することができる。
本発明の第１の実施形態による半導体パワーモジュールの断面図。 本発明の実施例に用いる封止樹脂のゴム配合率と石英フィラー配合量図。 本発明の実施例に用いる封止樹脂の線膨張係数とヤング率のグラフ。 本発明の実施例に用いる封止樹脂の線膨張係数、チップ応力、はんだ歪のグラフ。 本発明の実施例に用いる封止樹脂の線膨張係数に対するチップ応力とはんだ歪みのグラフ。 本発明の実施例に用いる封止樹脂のヤング率と樹脂による拘束の関係を示す解析結果のグラフ。 本発明の第２の実施形態による半導体パワーモジュールの断面構造図。 本発明の第３の実施形態による半導体パワーモジュールの平面構造図。 図８のＡ−Ａ´断面図。 図９の実施形態における丸く破線で囲ったＣ部の拡大図。 本発明の第４の実施形態による半導体パエアーモジュールの断面構造図。 本発明の第５の実施形態による半導体パワーモジュールの断面構造図。
符号の説明
１…半導体チップ、２…外部リード、３…はんだ、４…ベース基板（溶融Ａｌ）、５…メタライズ膜（溶融Ａｌ／Ｎｉ／Ａｕフラッシュめっき）、６…導電部（溶融Ａｌ）、７，７１，７２…溝、７２１…窪み、８…Ａｌ線、９…ポリイミド系の被覆樹脂、１０…エポキシ系の封止樹脂、１４…薄膜導電部、１５…導電部（溶融Ａｌ）、１７…ベローズ型リードフレーム、１０２…セラミックス絶縁基板、１１０…ケース、１１６…フェライト。

Claims (4)

  1. 絶縁基板と、この絶縁基板上にはんだを介して固着された半導体チップと、この半導体チップ表面に接続されたワイヤと、前記半導体チップと前記ワイヤを含む収納部品の表面を覆う比較的軟らかい被覆樹脂と、これらの部品を収納するケースと、前記被覆樹脂の上に、前記被覆樹脂よりも硬い封止樹脂を充填した半導体パワーモジュールにおいて、
    前記絶縁基板を、セラミック絶縁基板に直接アルミを接合した複合基板で形成し、
    前記被覆樹脂を、前記ケースに収納された前記収納部品全体の表面に、ポリイミド系又はポリアミドイミド系の樹脂を散布又は塗布し、その後、硬化させて、前記収納部品の表面の実質的全域を５０μｍ以下の厚さで覆う線膨張係数が６０×１０−６／℃以下で、室温（１５〜２０℃）におけるヤング率が３ＧＰａ以下のポリイミド系又はポリアミドイミド系の樹脂で形成し、
    前記封止樹脂を、線膨張係数が１４〜２４×１０−６／℃、室温（１５〜２０℃）におけるヤング率が３〜２０ＧＰａで、その中にシリコーン系ゴムの可撓化剤を、１０±５ｍａｓｓ％分散され、ガラス転移温度（Ｔｇ）が１５０℃以上のエポキシ系樹脂で形成したことを特徴とする半導体パワーモジュール。
  2. 請求項１において、前記半導体チップの表面に接続されたワイヤは、テープ又はリードフレームであることを特徴とする半導体パワーモジュール。
  3. 請求項１において、前記絶縁基板の他面に固着されたベース基板と、前記絶縁基板の外側で前記ベース基板に形成した溝を備えたことを特徴とする半導体パワーモジュール。
  4. 請求項１において、前記絶縁基板の一面に形成した電子部品搭載のための導電部と、この導電部に前記半導体チップを固着するはんだと、前記半導体チップの外側で前記導電部に形成した溝を備えたことを特徴とする半導体パワーモジュール。
JP2004208703A 2004-07-15 2004-07-15 半導体パワーモジュール Expired - Lifetime JP4319591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004208703A JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208703A JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2006032617A JP2006032617A (ja) 2006-02-02
JP4319591B2 true JP4319591B2 (ja) 2009-08-26

Family

ID=35898597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208703A Expired - Lifetime JP4319591B2 (ja) 2004-07-15 2004-07-15 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP4319591B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222053A (zh) * 2010-09-24 2013-07-24 半导体元件工业有限责任公司 电路装置
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP4957220B2 (ja) * 2006-12-04 2012-06-20 株式会社デンソー 電子パッケージ
JP5340544B2 (ja) * 2007-01-22 2013-11-13 株式会社デンソー 電子装置およびその製造方法
JP4697475B2 (ja) * 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
JP5556007B2 (ja) * 2008-12-12 2014-07-23 株式会社デンソー 電子装置
JP2011165871A (ja) 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP5395699B2 (ja) * 2010-02-16 2014-01-22 株式会社東芝 半導体装置
JP5212417B2 (ja) * 2010-04-12 2013-06-19 三菱電機株式会社 パワー半導体モジュール
CN103250242B (zh) * 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5974428B2 (ja) * 2011-07-14 2016-08-23 三菱電機株式会社 半導体装置
JP5763467B2 (ja) * 2011-08-08 2015-08-12 本田技研工業株式会社 電子装置の製造方法及び電子装置
JP5928485B2 (ja) 2012-02-09 2016-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US20150130042A1 (en) * 2012-03-22 2015-05-14 Fuji Electric Co., Ltd. Semiconductor module with radiation fins
CN104412382B (zh) * 2012-07-05 2017-10-13 三菱电机株式会社 半导体装置
WO2014009997A1 (ja) 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
JP5987719B2 (ja) * 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
JP2014187264A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
DE112013007390B4 (de) 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
JP6252412B2 (ja) 2014-09-10 2017-12-27 三菱電機株式会社 半導体装置
JP6525327B2 (ja) * 2016-02-26 2019-06-05 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP6627600B2 (ja) * 2016-03-23 2020-01-08 三菱マテリアル株式会社 パワーモジュールの製造方法
JP6743728B2 (ja) 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
CN108695165A (zh) * 2017-04-07 2018-10-23 宁波舜宇光电信息有限公司 基于模制工艺的半导体封装方法和半导体装置
WO2018184572A1 (zh) 2017-04-07 2018-10-11 宁波舜宇光电信息有限公司 基于模制工艺的半导体封装方法和半导体装置
JP6907697B2 (ja) * 2017-05-18 2021-07-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017201726A (ja) * 2017-08-16 2017-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
US11315850B2 (en) 2017-08-24 2022-04-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6927117B2 (ja) * 2018-03-29 2021-08-25 信越化学工業株式会社 パワーモジュール
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
US20230361011A1 (en) * 2022-05-04 2023-11-09 Semiconductor Components Industries, Llc Molded power modules
WO2024214425A1 (ja) * 2023-04-13 2024-10-17 富士電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222053A (zh) * 2010-09-24 2013-07-24 半导体元件工业有限责任公司 电路装置
US9271397B2 (en) 2010-09-24 2016-02-23 Semiconductor Components Industries, Llc Circuit device
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
US10104775B2 (en) 2013-09-30 2018-10-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
CN104517913B (zh) * 2013-09-30 2019-01-04 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2006032617A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP4319591B2 (ja) 半導体パワーモジュール
JP4492448B2 (ja) 半導体パワーモジュール
US20220123187A1 (en) Method of manufacturing a light emitting device
JP5602077B2 (ja) 半導体装置
JP4525636B2 (ja) パワーモジュール
EP0421005B1 (en) Process of assembling an electronic package
JP4030930B2 (ja) 半導体パワーモジュール
JP2013016629A (ja) 半導体モジュール
JP2006179538A (ja) 半導体パワーモジュール
JPS61218139A (ja) 半導体装置
JP6057926B2 (ja) 半導体装置
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US20150380374A1 (en) Semiconductor device
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
US20190273041A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6057927B2 (ja) 半導体装置
JP2005311019A (ja) 半導体パワーモジュール
JP4521015B2 (ja) 半導体装置の製造方法
JP3702877B2 (ja) 樹脂封止型半導体装置、これに用いるダイボンド材および封止材
JP2004327558A (ja) 半導体装置
JP2016143846A (ja) 半導体装置
JP2006179732A (ja) 半導体パワーモジュール
JP2009147123A (ja) 半導体装置及びその製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2008078679A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4319591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term