JP4218337B2

JP4218337B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4218337B2
Application number: JP2002363529A
Authority: JP
Inventors: 修谷口; 義克石月; 康男山岸; 孝司表; 正孝水越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-12-16
Filing date: 2002-12-16
Publication date: 2009-02-04
Anticipated expiration: 2022-12-16
Also published as: JP2004200216A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に表面に回路パターンが形成された半導体基板を薄化し高密度実装する方法に関する。
近年、携帯電話やデジタルカメラ等の携帯用電子機器の小型・軽量化の進展に伴って、それらに用いられる電子回路の小型化に対する要求が厳しくなっている。その要求に応えるためには回路パターンの微細化・高集積化は勿論のこと、回路パターンが形成された半導体チップの高密度実装が必要となる。
【０００２】
【従来の技術】
半導体チップを高密度に実装するためには、半導体チップの厚みを出来るだけ薄くするとともに複数の半導体チップを積層してパッケージ基板に直接実装する方法が有効である。
半導体基板の厚みを薄くする上で半導体基板を直接研磨装置に装着して研磨する方法が一般的であるが、この方法では、研磨後の半導体基板の強度低下によりハンドリングが困難となり破損等の事故が生じやすくなる。たとえば、６００μm 程度の厚みを有する直径１５０mmのシリコンウェーハを直接研磨装置で研磨した場合、５０μm 以下に薄化することは実際上困難である。そのため、半導体基板を支持体等によって補強することが必要となる。
【０００３】
通常は、図６に示したように、トランジスタや配線等からなる回路パターン23が形成された半導体基板21の表面に接着テープ24を介して支持体22を貼り合わせる。このように半導体基板21を支持体22に仮止めした状態で半導体基板21の裏面を研磨し、たとえば、５０μm 程度まで薄化する。そして、半導体基板21を支持体22に仮止めしたままダイシングソー等を用いてチップに分割し支持体22から剥離する。
【０００４】
この方法によれば、半導体基板の強度は支持体により補強されているので研磨工程やその後の工程における破損等の事故を防ぐことができ且つハンドリングにも問題は生じない。また、接着テープ自体を支持体として用い、上記例と同様に接着テープで半導体基板を仮止めした状態で研磨し、そのあとで半導体基板から接着テープを剥離する方法も用いられる。
【０００５】
次に、複数の半導体チップを積層してパッケージ基板に実装する従来の方法（特許文献１）では、表面に回路パターンが形成された半導体チップの裏面に、表面へ達する貫通孔を形成し内部を導電物質で埋め込んで貫通電極を形成する。半導体チップの表面及び裏面には貫通電極に接続する電極パッド及び電極パッド間を相互接続する配線パターンを形成する。そして、この上に同様な構成を有する他の半導体基チップを積層し電極パッドを介して接続する。このような積層工程を繰り返すことにより３個以上の半導体チップを積層することができる。
【０００６】
以上のように、複数の半導体チップを積層することにより実装密度を向上させ、また、積層された半導体チップを貫通電極を介して電気的に接続することにより配線長を最小限に抑え高周波特性の劣化を防ぐことが可能となる。
【０００７】
【特許文献１】
特開２００１−１２７２４３号公報
【０００８】
【発明が解決しようとする課題】
半導体基板を接着テープにより支持体に仮止めし研磨する方法を用いた場合、研磨後に半導体基板を支持体から剥離するため、接着剤が溶融する程度の温度で加熱するかあるいは紫外線等の光照射により接着力を低下させた状態で支持体から半導体基板を引き離す方向に力を印加する。しかし、支持体は接着剤によって半導体基板の裏面全面に付着しているため、引き離す際に半導体基板に不均一な歪が加わり易く、薄化により強度が低下している半導体基板が破損する可能性が高くなるという問題がある。半導体基板をチップに分割した後剥離する場合にも同様にチップの破損が生じやすくなる。
【０００９】
また、積層する半導体チップ数とともに増加する全体の厚みを抑えるには個々の半導体チップの厚みを薄くする必要がある。しかし、薄化した半導体基板を支持体から剥離したあとで貫通電極等の形成工程を進めることは、前述のようにハンドリングや半導体基板の破損等の問題により困難であり、そのため、半導体基板を支持体に仮止めしたままの状態で裏面に貫通電極や配線パターンを形成しなければならない。
【００１０】
ところが、貫通電極や配線パターンを形成するために通常用いられるフォトレジスト工程及び膜形成工程では処理温度は１００℃を上回る一方、半導体基板を仮止めするときに用いられる接着テープの使用許容温度は１００℃程度に抑えられる。従って、接着テープを用いて半導体基板を仮止めする方法では、薄化された半導体基板の裏面に貫通電極や配線パターンを形成することは難しく、従って、薄化した半導体チップを積層し貫通電極で電気的接続をとる実装方法を用いることができない。
【００１１】
そこで、本発明は半導体基板を薄化し高密度で実装する方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明は、表面に回路パターンを有する半導体基板を支持体に仮止めした状態で該半導体基板の裏面を研磨により薄化し、その後該半導体基板をチップに分割し該支持体から剥離する半導体装置の製造方法において、該半導体基板の仮止めは、該半導体基板の表面に形成された第１の電極パッドと該支持体の表面に形成された第２の電極パッドを第１のハンダを介して突き合わせ、該第１のハンダの溶融温度以上の温度で加熱することにより行い、該第１の電極パッドの面積を該第２の電極パッドの面積より大きくしたことを特徴とする。
【００１３】
また、本発明は、該第１の電極パッドは、該半導体基板の表面に形成されているチップ分割用のダイシングラインに重なって形成されていることを特徴とする。
また、本発明は、薄化した半導体基板の裏面に、表面へ達する貫通電極及び配線を形成することを特徴とする。
【００１４】
また、本発明は、貫通電極及び配線が形成された半導体基板の裏面に、表面に回路パターンが形成された他の半導体基板を第１のハンダより溶融温度の高い第２のハンダを介して接合した状態で薄化し貫通電極及び配線を形成する工程を繰り返すことを特徴とする。
また、本発明は、第２のハンダに代えて金属バンプを用いることを特徴とする。
【００１５】
また、本発明は、半導体基板をチップに分割し支持体から剥離する際、該半導体基板上のダイシングラインに沿ってダイシングソーの先端が第１のハンダ又は金属バンプに達するまで切断した後、第１のハンダの溶融温度以上の温度で加熱することを特徴とする。
【００１６】
【発明の実施の形態】
図１は本発明の実施例を説明する断面図であり、半導体基板１の表面を下に向けて支持体２と対向させた状態を示している。半導体基板１の表面には、通常の半導体製造工程を用いてトランジスタ、配線、電極パッド等からなる図示しない回路パターンが形成されている。支持体２は半導体基板１の強度を補強するために用いられ、耐熱性樹脂基板やダミ−半導体基板からなる。半導体基板１の表面には支持体２に仮止めするための電極パッド４、回路パターンや他の半導体基板と電気的接続をとるための電極パッド３が形成されており、また、半導体基板１の表面と対向する支持体２の表面にも電極パッド４と対応する位置に電極パッド５が形成されている。電極パッド３、４、５はアルミニウムや金等を用いて形成される。７は回路パターン領域、８はダイシングライン領域を示している。
【００１７】
半導体基板１を支持体２に仮止めする際には、同図に見られるように、半導体基板１の表面を支持体２の表面に対向させた状態で電極パッド４、５をハンダ６を介して突き合わせる。そして、半導体基板１を支持体２に押圧しつつハンダ６の溶融温度以上の温度で加熱する。
ハンダ６として錫（Ｓｎ）／鉛（Ｐｂ）共晶を用いた場合、組成比により溶融温度を所望値に設定することができる。たとえば、Ｓｎ／Ｐｂ比を６５／３５としたとき溶融温度は約１８０℃、５／９５としたとき約３００℃とすることができる。
【００１８】
図２（ａ）、（ｂ）は図１に示した半導体基板１の平面図であり、回路パターン７がマトリクス状に繰り返し形成され、その間に半導体基板１をチップに分離するためのダイシングライン８が形成されている。図中に示したＡＡ線に沿った断面図が図１に対応している。半導体基板１と支持体２の仮止め強度を保持するため、電極パッド４、５の面積は回路パターン７に影響を及ぼさない限りできるだけ大きい方が望ましい。図２（ａ）はダイシングライン８に重ねて電極パッド４を細長い長方形に形成した例を示している。電極パッド４の形状はこのような形状及び位置に限られるものではなく、たとえば、図２（ｂ）に示したように、回路パターン７側へ大きくはみ出して形成することにより仮止め強度をより大きくすることもできる。
【００１９】
なお、本実施例では、図１に見られるように、ダイシングライン８に沿って形成された電極パッド４のみを支持体２への仮止め用として用いているが、電極パッド３を支持体２への仮止め用として用いることもできる。この場合には、支持体２の表面にも電極パッド３と対応する位置に電極パッドを形成する必要がある。
【００２０】
以上のように支持体２に仮止めされた半導体基板１を後工程でチップに分割し支持体２から剥離する際には、支持体２から半導体基板１を引き離す力を印加しながらハンダ６の溶融温度以上の温度で加熱処理するが、図１に見られるように電極パッド４の面積を電極パッド５の面積より大きく設定しておくと、ハンダ６と電極パッド４との接着力が電極パッド５との接着力に優ることになり、この接着力の差によってハンダ６を電極パッド４に残すことができる。逆に、電極パッド５の面積を大きくすることによりハンダ６を支持体２側に残すこともできる。電極パッド４、５の面積比や面積の絶対値の差及びハンダの溶融温度と加熱温度との関係を適切に設定することにより、ハンダ６を半導体基板１側にのみ残すことが可能となる。
【００２１】
また、図１に示した実施例では、電極パッド材料となる導電膜のパターニング寸法によって電極パッド４、５の面積を所望値に設定しているが、図３に示したように、電極パッド４、５を同一形状にパターニングした後、電極パッド５を覆う絶縁保護膜９を形成し、この絶縁保護膜９に対して必要な面積の穴あけ加工を行うことにより電極パッド５の実質的な面積を設定することもできる。
【００２２】
次に、支持体２に仮止めされた半導体基板１を研磨装置に装着し裏面を研磨する。半導体基板１の強度は支持体２により補強されているため、半導体基板１の研磨装置への装着及び取り出し時のハンドリングは容易となり且つ破損等の事故を防ぐことができる。たとえば、６２５μm の厚みを持つ半導体基板を５０μm 以下にまで容易に薄くすることができる。
【００２３】
次に、図４に示したように、薄化された半導体基板１を支持体２に仮止めした状態で半導体基板１の裏面に、表面に達する貫通電極10及び電極パッド11を形成する。この工程では、仮止めされた半導体基板１の裏面に通常のフォトリソグラフィ技術を用いて貫通電極パターンを形成し、この貫通電極パターンをマスクにしてドライエッチングにより表面の電極パッド３、４に達する貫通孔を形成する。そして、ＣＶＤ法を用いて全面に絶縁膜を堆積し、貫通孔の底面の絶縁膜を選択的にエッチング除去した後導電膜で埋め込むことにより貫通電極10が形成される。導電膜の埋め込みに際しては、最初にＣＶＤ法により薄い導電膜を形成しこれをシード膜としてメッキにより埋め込むことができる。さらに、半導体基板１の裏面に貫通電極10と接続する電極パッド11を形成する。
【００２４】
続いて、半導体基板１をチップに分割するため、図４に示したように、ダイシンクライン８に沿ってダイシングソーが半導体基板１に対して矢印方向に挿入され、これによって半導体基板１が切断される。半導体基板１がダイシングライン８と重なっている電極パッド４でのみ支持体２に仮止めされている場合、ダイシングソーの先端が支持体２に達するまで切断すると、分割されたチップが散乱し破損等の事故が生じる恐れがある。これを避けるため、ダイシングソーの先端が半導体基板１を通過しハンダ６に達した時点で切断を中止する。これにより半導体基板１がハンダ６を介して支持体２と接合している状態を保持させる。半導体基板１上の全てのダイシングライン８にそって上述のような切断を行った後に、ハンダ６の溶融温度以上の温度で加熱し支持体２から個々のチップを剥離する。前述のように、電極パッド４の面積を電極パッド５の面積より大きく設定しているため、ハンダ６を電極パッド４に残した状態で剥離することができる。
【００２５】
電極パッド３を仮止め用として用いている場合には、各チップの電極パッド３に残されたハンダを外部接続用端子としてそのまま利用することが可能となり、これによりチップ実装工程が簡略化される。
次に、上述した方法を複数の半導体チップを積層し実装する工程に適用した例を説明する。図５は図４に示した半導体基板１の裏面に、表面に回路パターンが形成された他の半導体基板12を積層した状態を示している。半導体基板12の表面には半導体基板１と同様に回路パターンとともに電極パッド13が形成されている。この半導体基板12の表面を半導体基板１の裏面に対向させ、電極パッド11、13をハンダ14を介して突き合わせる。そして、半導体基板12を半導体基板１側へ押圧しながらハンダ14の溶融温度以上の温度で加熱する。
【００２６】
その後、半導体基板１と同様な工程を用いて半導体基板12の裏面を研磨により薄化し貫通電極15、電極パッド16を形成する。以上のような工程を繰り返すことにより複数の半導体基板を積層した後、ダンシングソーを用いて前述した方法によりチップに分割し支持体２から剥離する。
ハンダ６としてＳｎ／Ｐｂ比が６５／３５、ハンダ14としてＳｎ／Ｐｂ比が５／９５の共晶ハンダを用いた場合、ハンダ６、14の溶融温度はそれぞれ１８０℃、３００℃となる。従って、積層された半導体基板を支持体から剥離するためには、１８０℃以上３００℃以下の温度で加熱すればよいことになる。
【００２７】
上記実施例では、半導体基板12を半導体基板１にハンダ14を介して接続しているが、電極パッド11あるいは電極パッド13上にボールボンディング法により予め金バンプを形成しておき、超音波により接続することもできる。この場合には接合温度を１８０℃以下に抑えることができるため、ハンダ６は溶融せず半導体基板１を支持体２に仮止めした状態で半導体基板を積層することができる。
【００２８】
（付記１）表面に回路パターンを有する半導体基板を支持体に仮止めした状態で該半導体基板の裏面を研磨により薄化し、その後該半導体基板をチップに分割し該支持体から剥離する半導体装置の製造方法において、
該半導体基板の仮止めは、該半導体基板の表面に形成された第１の電極パッドと該支持体の表面に形成された第２の電極パッドを第１のハンダを介して突き合わせ、該第１のハンダの溶融温度以上の温度で加熱することにより行い、該第１の電極パッドの面積を該第２の電極パッドの面積より大きくしたことを特徴とする半導体装置の製造方法。
【００２９】
（付記２）該第１の電極パッドは、該半導体基板の表面に形成されているチップ分割用のダイシングラインに重なって形成されていることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）薄化した半導体基板の裏面に、表面へ達する貫通電極及び配線を形成することを特徴とする付記１乃至２記載の半導体装置の製造方法。
【００３０】
（付記４）貫通電極及び配線が形成された半導体基板の裏面に、表面に回路パターンが形成された他の半導体基板を第１のハンダより溶融温度の高い第２のハンダを介して接合した状態で薄化し貫通電極及び配線を形成する工程を繰り返すことを特徴とする付記３記載の半導体装置の製造方法。
（付記５）第２のハンダに代えて金属バンプを用いることを特徴とする付記４記載の半導体装置の製造方法。
【００３１】
（付記６）半導体基板をチップに分割し支持体から剥離する際、該半導体基板上のダイシングラインに沿ってダイシングソーの先端が第１のハンダ又は金属バンプに達するまで切断した後、第１のハンダの溶融温度以上の温度で加熱することを特徴とする付記１乃至５記載の半導体装置の製造方法。
【００３２】
【発明の効果】
以上のように、本発明によれば半導体基板を破損することなく薄化することが可能となり、さらに、薄化した半導体基板を積層し貫通電極によって電気的に接続することが可能となるので、電子機器の小型化・高性能化を進める上で有益である。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図（その１）
【図２】本発明の実施例を示す平面図
【図３】本発明の実施例を示す断面図（その２）
【図４】本発明の実施例を示す断面図（その３）
【図５】本発明の実施例を示す断面図（その４）
【図６】従来例を示す断面図
【符号の説明】
１、12 半導体基板
２支持体
３、４、５電極パッド
６、14 ハンダ
10 貫通電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for thinning and mounting a semiconductor substrate having a circuit pattern formed on the surface thereof.
In recent years, with the progress of miniaturization and lightening of portable electronic devices such as mobile phones and digital cameras, the demand for miniaturization of electronic circuits used therein has become severe. In order to meet the demand, not only miniaturization and high integration of circuit patterns but also high-density mounting of semiconductor chips on which circuit patterns are formed is necessary.
[0002]
[Prior art]
In order to mount the semiconductor chips at high density, it is effective to reduce the thickness of the semiconductor chips as much as possible and to stack a plurality of semiconductor chips and directly mount them on the package substrate.
In order to reduce the thickness of the semiconductor substrate, a method of polishing by directly mounting the semiconductor substrate on a polishing apparatus is common, but this method makes it difficult to handle due to the strength reduction of the semiconductor substrate after polishing and causes an accident such as damage Is likely to occur. For example, when a 150 mm diameter silicon wafer having a thickness of about 600 μm is directly polished by a polishing apparatus, it is practically difficult to reduce the thickness to 50 μm or less. For this reason, it is necessary to reinforce the semiconductor substrate with a support or the like.
[0003]
Usually, as shown in FIG. 6, a support 22 is bonded to the surface of a semiconductor substrate 21 on which a circuit pattern 23 made of a transistor, wiring, or the like is formed via an adhesive tape 24. In this manner, the back surface of the semiconductor substrate 21 is polished in a state in which the semiconductor substrate 21 is temporarily fixed to the support 22 and is thinned to about 50 μm, for example. Then, the semiconductor substrate 21 is temporarily fixed to the support 22 and divided into chips using a dicing saw or the like, and peeled off from the support 22.
[0004]
According to this method, since the strength of the semiconductor substrate is reinforced by the support, it is possible to prevent accidents such as breakage in the polishing process and subsequent processes, and no problem is caused in handling. Also, a method of using the adhesive tape itself as a support, polishing the semiconductor substrate with the adhesive tape temporarily fixed in the same manner as in the above example, and then peeling the adhesive tape from the semiconductor substrate is also used.
[0005]
Next, in a conventional method (Patent Document 1) in which a plurality of semiconductor chips are stacked and mounted on a package substrate, a through-hole reaching the front surface is formed on the back surface of the semiconductor chip on which a circuit pattern is formed. A through electrode is formed by embedding with a conductive material. On the front and back surfaces of the semiconductor chip, electrode pads connected to the through electrodes and wiring patterns interconnecting the electrode pads are formed. Then, another semiconductor base chip having the same configuration is stacked thereon and connected through electrode pads. By repeating such a stacking process, three or more semiconductor chips can be stacked.
[0006]
As described above, the mounting density is improved by stacking a plurality of semiconductor chips, and the wiring length is minimized by electrically connecting the stacked semiconductor chips through the through electrodes. It becomes possible to prevent deterioration.
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 2001-127243
[Problems to be solved by the invention]
When using a method in which the semiconductor substrate is temporarily fixed to the support with an adhesive tape and polished, the semiconductor substrate is peeled off from the support after polishing, so that the adhesive is heated at a temperature at which the adhesive melts or is irradiated with light such as ultraviolet rays. A force is applied in the direction in which the semiconductor substrate is pulled away from the support in a state where the adhesive force is reduced by the above. However, since the support is attached to the entire back surface of the semiconductor substrate by an adhesive, non-uniform strain is likely to be applied to the semiconductor substrate when it is pulled away, and the semiconductor substrate whose strength is reduced by thinning may be damaged. There is a problem that becomes high. Similarly, when the semiconductor substrate is divided into chips and then peeled off, the chips are easily damaged.
[0009]
Further, in order to suppress the overall thickness that increases with the number of stacked semiconductor chips, it is necessary to reduce the thickness of each semiconductor chip. However, it is difficult to proceed with the formation process of the through electrode after peeling the thinned semiconductor substrate from the support due to problems such as handling and damage to the semiconductor substrate as described above. A through electrode or a wiring pattern must be formed on the back surface while temporarily fixed to the body.
[0010]
However, the processing temperature exceeds 100 ° C. in the photoresist process and the film forming process that are usually used for forming the through electrode and the wiring pattern, and the allowable use temperature of the adhesive tape used for temporarily fixing the semiconductor substrate is 100. It can be suppressed to about ℃. Therefore, with the method of temporarily fixing the semiconductor substrate using an adhesive tape, it is difficult to form a through electrode or a wiring pattern on the back surface of the thinned semiconductor substrate. A mounting method that takes electrical connection cannot be used.
[0011]
Therefore, an object of the present invention is to provide a method for thinning a semiconductor substrate and mounting it at a high density.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, the present invention reduces the thickness of the back surface of the semiconductor substrate by polishing with the semiconductor substrate having a circuit pattern on the surface temporarily fixed to the support, and then divides the semiconductor substrate into chips to support the substrate. In the method of manufacturing a semiconductor device that is peeled off from the body, the temporary fixing of the semiconductor substrate includes a first electrode pad formed on the surface of the semiconductor substrate and a second electrode pad formed on the surface of the support. The first electrode pad has an area larger than the area of the second electrode pad. The first electrode pad has an area larger than the area of the second electrode pad. To do.
[0013]
Further, the present invention is characterized in that the first electrode pad is formed so as to overlap a dicing line for chip division formed on the surface of the semiconductor substrate.
Further, the present invention is characterized in that a through electrode and a wiring reaching the front surface are formed on the back surface of the thinned semiconductor substrate.
[0014]
Further, according to the present invention, another semiconductor substrate having a circuit pattern formed on the front surface is bonded to the back surface of the semiconductor substrate on which the through electrode and the wiring are formed via the second solder having a melting temperature higher than that of the first solder. In this state, the process of thinning and forming the through electrode and the wiring is repeated.
The present invention is characterized in that metal bumps are used in place of the second solder.
[0015]
Further, in the present invention, when the semiconductor substrate is divided into chips and separated from the support, after cutting the dicing saw along the dicing line on the semiconductor substrate until the tip of the dicing saw reaches the first solder or metal bump, Heating is performed at a temperature equal to or higher than the melting temperature of one solder.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention, and shows a state in which the surface of a semiconductor substrate 1 faces the support 2 with the surface facing downward. On the surface of the semiconductor substrate 1, a circuit pattern (not shown) composed of transistors, wirings, electrode pads and the like is formed by using a normal semiconductor manufacturing process. The support 2 is used to reinforce the strength of the semiconductor substrate 1 and is made of a heat resistant resin substrate or a dummy semiconductor substrate. On the surface of the semiconductor substrate 1, there are formed electrode pads 4 for temporarily fixing to the support 2, and electrode pads 3 for electrical connection with circuit patterns and other semiconductor substrates. An electrode pad 5 is also formed on the surface of the support 2 facing the surface at a position corresponding to the electrode pad 4. The electrode pads 3, 4, and 5 are formed using aluminum, gold, or the like. Reference numeral 7 denotes a circuit pattern area, and 8 denotes a dicing line area.
[0017]
When the semiconductor substrate 1 is temporarily fixed to the support 2, the electrode pads 4 and 5 are placed through the solder 6 with the surface of the semiconductor substrate 1 facing the surface of the support 2 as shown in FIG. And match. Then, the semiconductor substrate 1 is heated at a temperature equal to or higher than the melting temperature of the solder 6 while being pressed against the support 2.
When tin (Sn) / lead (Pb) eutectic is used as the solder 6, the melting temperature can be set to a desired value depending on the composition ratio. For example, the melting temperature can be about 180 ° C. when the Sn / Pb ratio is 65/35 and about 300 ° C. when the ratio is 5/95.
[0018]
FIGS. 2A and 2B are plan views of the semiconductor substrate 1 shown in FIG. 1, in which circuit patterns 7 are repeatedly formed in a matrix shape, and a dicing line 8 for separating the semiconductor substrate 1 into chips therebetween. Is formed. A cross-sectional view along the line AA shown in the figure corresponds to FIG. In order to maintain the temporary fixing strength between the semiconductor substrate 1 and the support 2, it is desirable that the area of the electrode pads 4 and 5 is as large as possible as long as the circuit pattern 7 is not affected. FIG. 2A shows an example in which the electrode pad 4 is formed in an elongated rectangle so as to overlap the dicing line 8. The shape of the electrode pad 4 is not limited to such a shape and position. For example, as shown in FIG. 2B, the temporary fixing strength is increased by forming the electrode pad 4 so as to protrude greatly toward the circuit pattern 7 side. You can also
[0019]
In this embodiment, as shown in FIG. 1, only the electrode pad 4 formed along the dicing line 8 is used for temporary fixing to the support 2, but the electrode pad 3 is used for the support 2. It can also be used for temporary fixing. In this case, it is necessary to form an electrode pad on the surface of the support 2 at a position corresponding to the electrode pad 3.
[0020]
As described above, when the semiconductor substrate 1 temporarily fixed to the support 2 is divided into chips in a subsequent process and separated from the support 2, the force of the solder 6 is applied while applying a force for separating the semiconductor substrate 1 from the support 2. Although heat treatment is performed at a temperature equal to or higher than the melting temperature, as shown in FIG. 1, if the area of the electrode pad 4 is set larger than the area of the electrode pad 5, the adhesive force between the solder 6 and the electrode pad 4 is increased. Therefore, the solder 6 can be left on the electrode pad 4 due to the difference in the adhesive force. Conversely, the solder 6 can be left on the support 2 side by increasing the area of the electrode pad 5. By appropriately setting the area ratio of the electrode pads 4 and 5 and the difference between the absolute values of the areas and the relationship between the melting temperature of the solder and the heating temperature, the solder 6 can be left only on the semiconductor substrate 1 side.
[0021]
In the embodiment shown in FIG. 1, the area of the electrode pads 4 and 5 is set to a desired value depending on the patterning dimensions of the conductive film to be the electrode pad material, but as shown in FIG. 5 is patterned into the same shape, an insulating protective film 9 covering the electrode pad 5 is formed, and a necessary area is drilled in the insulating protective film 9 to reduce the substantial area of the electrode pad 5. It can also be set.
[0022]
Next, the semiconductor substrate 1 temporarily fixed to the support 2 is mounted on a polishing apparatus and the back surface is polished. Since the strength of the semiconductor substrate 1 is reinforced by the support 2, handling when the semiconductor substrate 1 is attached to and removed from the polishing apparatus is easy and accidents such as breakage can be prevented. For example, a semiconductor substrate having a thickness of 625 μm can be easily thinned to 50 μm or less.
[0023]
Next, as shown in FIG. 4, through electrodes 10 and electrode pads 11 reaching the front surface are formed on the back surface of the semiconductor substrate 1 in a state where the thinned semiconductor substrate 1 is temporarily fixed to the support 2. In this process, a through electrode pattern is formed on the back surface of the temporarily fixed semiconductor substrate 1 by using a normal photolithography technique, and the through electrode reaching the surface electrode pads 3 and 4 is formed by dry etching using the through electrode pattern as a mask. Form holes. Then, an insulating film is deposited on the entire surface using the CVD method, the insulating film on the bottom surface of the through hole is selectively removed by etching, and then the through electrode 10 is formed by embedding with a conductive film. When embedding the conductive film, a thin conductive film is first formed by CVD, and this can be embedded as a seed film by plating. Furthermore, an electrode pad 11 connected to the through electrode 10 is formed on the back surface of the semiconductor substrate 1.
[0024]
Subsequently, in order to divide the semiconductor substrate 1 into chips, as shown in FIG. 4, a dicing saw is inserted in the arrow direction with respect to the semiconductor substrate 1 along the die sync line 8, thereby cutting the semiconductor substrate 1. The When the semiconductor substrate 1 is temporarily fixed to the support 2 only by the electrode pad 4 that overlaps the dicing line 8, if the tip of the dicing saw is cut until it reaches the support 2, the divided chips are scattered and damaged. An accident may occur. In order to avoid this, the cutting is stopped when the tip of the dicing saw passes through the semiconductor substrate 1 and reaches the solder 6. As a result, the state in which the semiconductor substrate 1 is bonded to the support 2 via the solder 6 is maintained. After performing the above-described cutting along all the dicing lines 8 on the semiconductor substrate 1, each chip is peeled from the support 2 by heating at a temperature equal to or higher than the melting temperature of the solder 6. As described above, since the area of the electrode pad 4 is set to be larger than the area of the electrode pad 5, the solder 6 can be peeled off while remaining on the electrode pad 4.
[0025]
When the electrode pad 3 is used for temporary fixing, the solder left on the electrode pad 3 of each chip can be used as it is as an external connection terminal, thereby simplifying the chip mounting process. .
Next, an example in which the above-described method is applied to a process of stacking and mounting a plurality of semiconductor chips will be described. FIG. 5 shows a state in which another semiconductor substrate 12 having a circuit pattern formed on the front surface is laminated on the back surface of the semiconductor substrate 1 shown in FIG. Similar to the semiconductor substrate 1, an electrode pad 13 is formed on the surface of the semiconductor substrate 12 together with a circuit pattern. The front surface of the semiconductor substrate 12 is opposed to the back surface of the semiconductor substrate 1, and the electrode pads 11 and 13 are abutted through the solder 14. Then, the semiconductor substrate 12 is heated to a temperature equal to or higher than the melting temperature of the solder 14 while pressing the semiconductor substrate 12 toward the semiconductor substrate 1 side.
[0026]
Thereafter, the back surface of the semiconductor substrate 12 is thinned by polishing using the same process as the semiconductor substrate 1 to form the through electrode 15 and the electrode pad 16. After a plurality of semiconductor substrates are stacked by repeating the above-described steps, the semiconductor substrate is divided into chips by the method described above using a dancing saw and peeled off from the support 2.
When eutectic solder having a Sn / Pb ratio of 65/35 as the solder 6 and a Sn / Pb ratio of 5/95 as the solder 14 is used, the melting temperatures of the solders 6 and 14 are 180 ° C. and 300 ° C., respectively. Therefore, in order to peel the laminated semiconductor substrate from the support, it is only necessary to heat at a temperature of 180 ° C. or higher and 300 ° C. or lower.
[0027]
In the above embodiment, the semiconductor substrate 12 is connected to the semiconductor substrate 1 via the solder 14, but gold bumps are formed in advance on the electrode pads 11 or 13 by the ball bonding method and connected by ultrasonic waves. You can also In this case, since the bonding temperature can be suppressed to 180 ° C. or lower, the semiconductor substrate can be laminated in a state where the solder 6 is not melted and the semiconductor substrate 1 is temporarily fixed to the support 2.
[0028]
(Appendix 1) A semiconductor device in which a semiconductor substrate having a circuit pattern on its surface is temporarily fixed to a support, and the back surface of the semiconductor substrate is thinned by polishing, and then the semiconductor substrate is divided into chips and peeled from the support In the manufacturing method,
The temporary fixing of the semiconductor substrate is performed by abutting the first electrode pad formed on the surface of the semiconductor substrate with the second electrode pad formed on the surface of the support through a first solder, A method for manufacturing a semiconductor device, wherein the first electrode pad area is made larger than the second electrode pad area by heating at a temperature equal to or higher than the melting temperature of the solder.
[0029]
(Supplementary note 2) The method of manufacturing a semiconductor device according to supplementary note 1, wherein the first electrode pad is formed so as to overlap a dicing line for chip division formed on a surface of the semiconductor substrate.
(Supplementary note 3) The method of manufacturing a semiconductor device according to supplementary notes 1 or 2, wherein a through electrode and a wiring reaching the front surface are formed on the back surface of the thinned semiconductor substrate.
[0030]
(Appendix 4) A state in which another semiconductor substrate having a circuit pattern formed on the front surface is bonded to the back surface of the semiconductor substrate on which the through electrode and the wiring are formed via a second solder having a melting temperature higher than that of the first solder. 4. The method of manufacturing a semiconductor device according to appendix 3, wherein the step of forming a through electrode and a wiring by thinning is repeated.
(Additional remark 5) It replaces with 2nd solder and uses metal bump, The manufacturing method of the semiconductor device of Additional remark 4 characterized by the above-mentioned.
[0031]
(Appendix 6) When the semiconductor substrate is divided into chips and peeled from the support, the first substrate is cut along the dicing line on the semiconductor substrate until the tip of the dicing saw reaches the first solder or metal bump, and then the first The method for manufacturing a semiconductor device according to any one of appendices 1 to 5, wherein heating is performed at a temperature equal to or higher than a melting temperature of the solder.
[0032]
【The invention's effect】
As described above, according to the present invention, the semiconductor substrate can be thinned without being damaged, and further, the thinned semiconductor substrate can be stacked and electrically connected by the through electrode. This is useful in reducing the size and performance of electronic equipment.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an embodiment of the present invention (part 1).
FIG. 2 is a plan view showing an embodiment of the present invention. FIG. 3 is a sectional view showing the embodiment of the present invention (part 2).
FIG. 4 is a sectional view showing an embodiment of the present invention (part 3).
FIG. 5 is a sectional view showing an embodiment of the present invention (part 4).
FIG. 6 is a sectional view showing a conventional example.
1, 12 Semiconductor substrate 2 Support body 3, 4, 5 Electrode pad 6, 14 Solder
10 Through electrode

Claims

In a manufacturing method of a semiconductor device in which a semiconductor substrate having a circuit pattern on the surface is temporarily fixed to a support, the back surface of the semiconductor substrate is thinned by polishing, and then the semiconductor substrate is divided into chips and separated from the support.
The temporary fixing of the semiconductor substrate is performed by abutting the first electrode pad formed on the surface of the semiconductor substrate with the second electrode pad formed on the surface of the support through a first solder, A method for manufacturing a semiconductor device, wherein the first electrode pad area is made larger than the second electrode pad area by heating at a temperature equal to or higher than the melting temperature of the solder.

2. The method of manufacturing a semiconductor device according to claim 1, wherein the first electrode pad is formed so as to overlap a dicing line for chip division formed on the surface of the semiconductor substrate.

3. The method of manufacturing a semiconductor device according to claim 1, wherein a through electrode and a wiring reaching the front surface are formed on the back surface of the thinned semiconductor substrate.

Thinned and penetrated in a state where another semiconductor substrate having a circuit pattern formed on the front surface is bonded to the back surface of the semiconductor substrate on which the through electrode and the wiring are formed via the second solder having a melting temperature higher than that of the first solder. 4. The method of manufacturing a semiconductor device according to claim 3, wherein the step of forming the electrode and the wiring is repeated.

When the semiconductor substrate is divided into chips and peeled from the support, the semiconductor substrate is cut along the dicing line on the semiconductor substrate until the tip of the dicing saw reaches the first solder or the metal bump, and then the melting temperature of the first solder 5. The method of manufacturing a semiconductor device according to claim 1, wherein heating is performed at the above temperature.