JP4212164B2 - Parallel power supply - Google Patents
Parallel power supply Download PDFInfo
- Publication number
- JP4212164B2 JP4212164B2 JP30878498A JP30878498A JP4212164B2 JP 4212164 B2 JP4212164 B2 JP 4212164B2 JP 30878498 A JP30878498 A JP 30878498A JP 30878498 A JP30878498 A JP 30878498A JP 4212164 B2 JP4212164 B2 JP 4212164B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- main switch
- switch element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は電源装置にかかり、特に、複数台を並列接続して運転させるのに適した同期整流型の電源装置に関する。
【0002】
【従来の技術】
スイッチング電源の技術分野では、近年では、高効率の同期整流型の電源装置が主流になっている。
【0003】
図7(a)、(b)の符号202は、従来技術の電源装置であり、一側電圧供給回路211と、主スイッチ素子210と、トランス220と、第1、第2の整流素子206、207と、インダクタンス素子208と、出力コンデンサ209とを有している。トランス220は、一次巻線221と二次巻線222とで構成されており、主スイッチ素子210と、第1、第2の整流素子206、207は、それぞれnチャネルMOSFETで構成されている。
【0004】
一次巻線221の一端は、一次側電圧供給回路211の高電圧側の端子に接続されており、他端は、主スイッチ素子210のドレイン端子に接続されている。
【0005】
主スイッチ素子210のソース端子は、一次側のグラウンド電位に接続されており、ドレイン端子は一次巻線221の一端に接続されている。主スイッチ素子210のゲート端子は制御回路203に接続されており、制御回路203の出力信号によって、導通と遮断を繰り返すように構成されている。一次側電圧供給回路211は、商用の交流電圧を変換し、直流電圧を生成しており、一次側整流回路221が出力する直流電圧は、一次巻線221と主スイッチ素子210の直列接続回路に印加されるように構成されている。
【0006】
二次巻線222の一端には、インダクタンス素子208の一端が接続されており、該インダクタンス素子208の他端は二次側の出力端子223にされている。他方、二次巻線222の他端には、第1の二次側整流素子206のドレイン端子が接続されており、該第1の二次側整流素子206のソース端子は、グラウンド端子224にされている。
【0007】
従って、二次巻線222の一端は、インダクタンス素子208を介して出力端子223に接続されており、他端は、第1の二次側整流素子206を介してグラウンド端子224に接続されている。
【0008】
第1の二次側整流素子206のソース端子には、第2の二次側整流素子207のソース端子が接続されている。該第2の二次側整流素子207のドレイン端子は、二次巻線222とインダクタンス素子208が接続された部分に接続されている。
【0009】
第1の二次側整流素子206のゲート端子は、二次巻線222とインダクタンス素子208が接続された部分に接続されており、他方、第2の二次側整流素子207のゲート端子は、二次巻線222と第1の二次側整流素子206とが接続された部分に接続されている。
【0010】
一次巻線221と二次巻線222とは、一次巻線221の一次側電圧供給回路211側の一端と、二次巻線222の出力端子223側の一端とが同極性になるように磁気結合されており、主スイッチ素子210が導通し、トランス220内の一次巻線221に、一次側電圧供給回路211から供給される電流I1が流れると、二次巻線222の出力端子223側に正電圧、グラウンド端子224側に負電圧が誘起される。
【0011】
二次巻線222に誘起された電圧により、第1の二次側整流素子206のドレイン端子の電位がソース端子の電位よりも低くなる。このとき、第1の二次側整流素子206内の寄生ダイオードが順バイアスされるが、ゲート端子には、二次巻線222に誘起された電圧により、正電圧が印加されているので、第1の二次側整流素子206は、通常動作とは逆方向に導通し、ソース端子側からドレイン端子側に向け、図7(a)の電流I2を流す。
【0012】
電流I2による電圧降下は、第1の二次側整流素子206の寄生ダイオードを導通させない程度に小さくなっており、この電流I2が流れると、出力端子223とグラウンド端子224の間に接続された出力コンデンサ209及び負荷212に、低損失で電力が供給される。
【0013】
この間(第1の二次側整流素子206が逆方向に導通している間)、二次巻線222に誘起された電圧により、第2の二次側整流素子207のドレイン端子には、ソース端子よりも高い電圧が印加されており、また、ゲート端子には負電圧が印加されているから、第2の二次側整流素子207には電流は流れない。
【0014】
次に、主スイッチ素子210が導通から遮断に転じると、二次巻線222の出力端子223側の一端に負電圧、グラウンド端子224側の一端に正電圧が誘起される。その電圧により、電流I2を流していた第1の二次側整流素子206のドレイン端子の電位がソース端子の電位よりも高くなり、また、ゲート端子には負電圧が印加されるので、第1の二次側整流素子206は遮断する。
【0015】
このとき、第2の二次側整流素子207では、二次巻線222に誘起された電圧により、ゲート端子に正電圧が印加されるから、導通可能な状態になる。また、第2の二次側整流素子207は、インダクタンス素子208に生じた起電力により、ドレイン端子の電位がソース端子の電位よりも低くなるから、逆方向に導通し、インダクタンス素子208に蓄積された磁気エネルギーにより、同図(b)に示すように、負荷212に電力を供給する方向の電流I3を流す。
【0016】
上記制御装置203内には発振器と基準電圧発生回路が設けられており、PWM方式で主スイッチ素子210を駆動しており、スイッチングの周期が一定になっている。
【0017】
また、上記の電源装置202は、フォワード型であるため、出力端子223の出力電圧は、主スイッチ素子210の導通時間と、一次側電圧供給回路211が出力する電圧、一次巻線221と二次巻線222の巻線比によって決まる。
【0018】
制御装置203は、出力端子223とグラウンド端子224間の出力電圧を検出しており、主スイッチ素子210の導通時間を制御しているので、一次側電圧供給回路211の電圧変動等により、一次側電圧供給回路211の電圧が変動しても、出力電圧は一定に維持されている。
【0019】
上記電源装置202は、複数台を並列接続し、出力電流を増やすことができる。
しかしながら、複数台の電源装置202を並列接続する場合には、出力電圧が完全に一致せず、そのため、各電源202のうち、出力電圧が高く設定されているものから、負荷212が消費するよりも大きな出力電流が出力され、余分な電流は、出力電圧が低く設定されている電源装置に流入してしまう。
【0020】
図8は、2台の電源装置2021、2022を並列接続して運転する場合を示しており、一方の電源装置2021側から、他方の電源装置2022に向けて、電流I5が流入している。
【0021】
この電流I5が二次巻線2222に流れると、一次巻線2212に電圧が誘起され、その電圧によって、主スイッチ素子2102のドレイン端子に負電圧が印加される。そのとき、主スイッチ素子210のゲート端子に正電圧が印加されていると、主スイッチ素子2102のソース端子からドレイン端子に向けて逆電流I6が流れてしまい、その結果、並列接続された電源装置全体の効率を悪化させ、また、各電源装置2021、2022の劣化を早めてしまうという問題がある。
【0022】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、逆電流が流れない同期整流型の電源装置を提供することにある。
【0023】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、電源装置が複数台並列接続され、負荷に電力を供給する並列型電源装置であって、前記電源装置は、互いに磁気結合された一次巻線と二次巻線が設けられたトランスと、前記一次巻線に直列接続された主スイッチ素子と、MOSトランジスタで構成された第一、第二の整流素子と、前記一次巻線と前記主スイッチ素子に電流を供給する一次側電圧供給回路と、前記二次巻線に直列接続されたインダクタンス素子とを有し、前記主スイッチ素子の導通と遮断を制御する制御回路と、前記主スイッチ素子が導通し、前記一次側電圧供給回路から、前記一次巻線に電流が供給される導通期間と、前記主スイッチ素子が遮断する遮断期間とが交互に繰り返され、少なくとも、前記導通期間中には、前記二次巻線に誘起された電圧により、前記第一の整流素子が導通し、前記第二の整流素子が遮断して前記二次巻線と前記インダクタンス素子とに電流が流され、前記遮断期間中には、前記二次巻線に誘起された電圧により、前記第一の整流素子が遮断し、前記第二の整流素子が導通し、前記インダクタンス素子に蓄積されたエネルギーによって前記負荷に電流を供給するように構成され、前記主スイッチ素子に流れる電流を検出する電流検出回路と、前記電流検出回路の出力から、前記導通期間中に前記主スイッチ素子に流れる電流の向きが、前記一次側電圧供給回路から供給される電流とは逆向の逆電流であることを検出すると前記導通期間を長くさせる逆電流抑制回路が設けられたことを特徴とする。
【0024】
請求項2記載の発明は、請求項1記載の電源装置であって、前記電流検出回路は、一次側検出巻線と、前記一次側検出巻線と磁気結合された二次側検出巻線とを有し、前記主スイッチ素子に電流が流れたときに、前記一次側検出巻線にも電流が流れるように構成され、前記逆電流抑制回路は、前記二次側検出巻線に誘起された電圧を検出するように構成されたことを特徴とする電源装置。
【0025】
請求項3記載の発明は、請求項2記載の電源装置であって、前記一次側検出巻線は、前記主スイッチ素子に直列接続されたことを特徴とする。
【0026】
請求項4記載の発明は、請求項2記載の電源装置であって、前記一次側検出巻線は、前記二次巻線に直列接続されたことを特徴とする。
【0029】
請求項5記載の発明は、請求項1乃至請求項4のいずれか1項記載の電源装置であって、前記制御回路には、前記出力電圧をサンプリングした電圧と基準電圧との差電圧を増幅する増幅器と、所定周波数で発振する発振器と、前記増幅器が出力する電圧と、前記発振器が出力する電圧とを比較する比較器とが設けられ、前記比較器の比較結果を示す電圧が前記主スイッチ素子に出力されるように構成され、前記出力電圧の変動量に応じて、前記主スイッチ素子の前記導通期間と前記遮断期間のいずれか一方又は両方を変化させ、前記出力電圧を一定に維持するように構成されたことを特徴とする。
【0030】
請求項6記載の発明は、請求項5記載の電源装置であって、前記逆電流抑制回路は、前記増幅器の非反転入力端子に入力される電圧と、反転入力端子に入力される電圧の、いずれか一方又は両方の電圧を操作することで、前記比較器が出力する電圧を制御するように構成されたことを特徴とする。
【0031】
請求項7記載の発明は、請求項5記載の電源装置であって、前記逆電流抑制回路は、前記比較器に入力される電圧を操作し、該比較器が出力する電圧を制御するように構成されたことを特徴とする。
【0034】
本発明は上記のように構成されており、トランスと、主スイッチ素子と、インダクタンス素子とを有している。トランス内には一次巻線と、該一次巻線と磁気結合された二次巻線とが設けられており、主スイッチ素子が導通する導通期間では、一次側電圧供給回路から一次巻線に電流が流されるようになっている。
【0035】
そのとき、二次巻線に誘起された電圧により、二次巻線にインダクタンス素子に電流が流れるようになっており、例えば、主スイッチ素子が遮断する遮断期間中には、インダクタンスに蓄積されたエネルギーによって負荷側に電流を供給するように接続すると、二次巻線に流れる電流が平滑され、直流の出力電圧が得られる。
【0036】
本発明の電源装置は、主スイッチ素子に流れる電流とその向きを検出する電流検出回路と逆電流抑制回路を有している。
【0037】
一次側電圧供給回路が主スイッチ素子に供給する電流を順方向とし、その逆向きの電流を逆電流とすると、導通期間中の電流検出回路の検出結果が、逆電流を示していた場合には、逆電流抑制回路は、主スイッチ素子の導通期間を長くし、順方向の電流を増やすようになっている。
【0038】
従って、電源装置を複数台並列接続させた場合でも、出力電流が均等化し、出力電流負担が平均化され、電源装置の寿命が長くなる。また、逆電流に起因する損失も小さくすることができる。
【0039】
電流検出回路は、一次側検出巻線と、該一次側検出巻線に磁気結合された二次側巻線とで構成させ、一次側検出巻線を主スイッチ素子に直列接続し、逆電流抑制回路が二次巻線に誘起された電圧の極性を検出し、主スイッチ素子に流れた電流の向きを判別するようにすることができる。主スイッチ素子に抵抗素子を直列接続して電流の向きを検出するよりも損失が小さい。
【0040】
また、一次側検出巻線を二次巻線に直列接続し、二次側検出巻線に誘起された電圧の極性で主スイッチ素子に流れる電流の向きを検出するようにしてもよい。
【0041】
主スイッチ素子の導通期間を長くする際に、逆電流制御回路が直接主スイッチ素子を制御してもよいが、制御回路が主スイッチ素子の導通/遮断動作を制御している場合には、逆電流抑制回路が制御回路を制御することで、間接的に主スイッチング素子の導通期間を長くしてもよい。
【0042】
出力電圧を定電圧化する際に、制御回路内で出力電圧がサンプリングされ、その電圧と基準電圧との誤差が増幅器で検出されている場合、増幅器の入力端子(非反転入力端子又は反転入力端子のいずれか一方又は両方の端子)の電圧を操作することで、導通期間を長くすることができる。
【0043】
PWM型の制御方法で主スイッチ素子が駆動されている場合、比較器により、発振器が出力する鋸歯状波と、誤差増幅を行った増幅器の出力電圧とが比較され、比較結果によって主スイッチ素子の導通期間が決定されるから、比較器に入力される増幅器の出力電圧、又は発振器の出力電圧を操作することで、導通期間を長くすることができる。
【0044】
主スイッチ素子の遮断期間中に逆電流が流れる場合があるが、そのときに逆電流抑制回路が動作すると、主スイッチ素子が導通してしまうので、遮断期間中の逆電流は無視するようにするとよい。
【0045】
【発明の実施の形態】
図1を参照し、符号2は、本発明の一例の並列型電源装置であり、同じ構成の電源装置3が複数個並列に接続されている(図1では、2台の電源装置31、32が示されている)。
【0046】
各電源装置3は、一次側電圧供給回路11と、トランス20と、主スイッチ素子10と、制御回路50Aと、第1、第2の二次側整流素子6、7と、インダクタンス素子8と、出力コンデンサ9を有している。
【0047】
トランス20は、一次巻線21と二次巻線22とで構成されており、主スイッチ素子10と、第1、第2の整流素子6、7とは、それぞれnチャネルMOSFETで構成されている。
【0048】
一次側電圧供給回路11は、商用交流電源を整流平滑し、直流電源を出力するように構成されており、一次巻線21の一端は、一次側電圧供給回路11の高電圧側の端子25に接続され、他端は、主スイッチ素子10のドレイン端子に接続されている。
【0049】
また、この電源装置3は、電流検出回路30と逆電流抑制回路40とを有しており、主スイッチ素子10のソース端子は、電流検出回路30を介して、一側電圧供給回路11の低電位側の端子26に接続されている。
【0050】
従って、一次巻線21と、主スイッチ素子10と、電流検出回路30とは直列接続されており、一次側電圧供給回路11は、その直列接続回路に直流電圧を印加するようになっている。
【0051】
二次巻線22の一端には、インダクタンス素子8の一端が接続されており、該インダクタンス素子8の他端は二次側の出力端子23にされている。他方、二次巻線22の他端には、第1の二次側整流素子6のドレイン端子が接続されており、該第1の二次側整流素子6のソース端子は、二次側のグラウンド端子24にされている。
【0052】
従って、二次巻線22の一端は、インダクタンス素子8を介して出力端子23に接続されており、他端は、第1の二次側整流素子6を介してグラウンド端子24に接続されている。
【0053】
第1の二次側整流素子6のソース端子には、第2の二次側整流素子7のソース端子が接続されている。該第2の二次側整流素子7のドレイン端子は、二次巻線22とインダクタンス素子8が接続された部分に接続されている。
【0054】
第1の二次側整流素子6のゲート端子は、二次巻線22とインダクタンス素子8が接続された部分に接続されており、他方、第2の二次側整流素子7のゲート端子は、二次巻線22と第1の二次側整流素子6とが接続された部分に接続されている。
【0055】
一次巻線21と二次巻線22とは、一次巻線21の高電位側と、二次巻線222の出力端子23側とが同極性になるように磁気結合されている。
【0056】
主スイッチ素子10のゲート端子は制御回路50Aに接続されており、制御回路50Aが出力する信号によって導通と遮断を繰り返すように構成されており、主スイッチ素子10が導通し、トランス20内の一次巻線21に電流が流れると、二次巻線22の出力端子23側に正電圧、グラウンド端子24側に負電圧が誘起され、第1の二次側整流素子6が逆方向に導通し、そのソース端子側からドレイン端子側に向かう方向に電流が流れ、出力コンデンサ9及び負荷12に電力を供給する。
【0057】
次に、主スイッチ素子10が導通状態から遮断状態に転じると、二次巻線22に誘起された電圧により、第1の二次側整流素子6は遮断し、第2の二次側整流素子7が導通し、インダクタンス素子8に蓄積された磁気エネルギーにより、同じ方向に電流が流れ続け、出力コンデンサ9及び負荷12に電力を供給する。
【0058】
主スイッチ素子10の導通状態と遮断状態の切り替えは、制御装置50Aにより、PWM方式で制御されている。
【0059】
このPWM制御方法を説明すると、図2を参照し、制御回路50Aは、抵抗51、52と、基準電圧発生器53と、増幅器54と、比較器55と、発振器56とを有している。出力端子23とグラウンド端子24の間の電圧は、抵抗51、52によって分圧され、サンプリング電圧が生成されており、そのサンプリング電圧が増幅器54の反転入力端子に入力されている。
【0060】
増幅器54の非反転入力端子には、基準電圧発生器53が出力する基準電圧が入力されており、サンプリングされた電圧と、基準電圧とが比較され、その結果は、後段の増幅器55の非反転入力端子に出力されている。
【0061】
比較器55の反転入力端子には、発振器56が生成する鋸歯状波が入力されており、比較器55によって、増幅器54が出力する電圧が鋸歯状波と比較されている。
【0062】
増幅器54から入力される電圧が、鋸歯状波の電圧よりも高い場合は、比較器55は、高電圧を出力し、逆の場合には、低電圧(グラウンド電圧)を出力する。
【0063】
比較器55が出力する電圧は、主スイッチ素子10のゲート端子に印加されている。主スイッチ素子10は、比較器55から高電圧が出力される間は導通し(導通期間)、低電圧が出力される間は遮断する(遮断期間)。この導通期間と遮断期間の周波数は、鋸歯状波の周波数になっている。
【0064】
増幅器54が比較器55に出力する電圧は、出力端子23の出力電圧によって変動する。例えば、一次側電圧供給回路の出力電圧低下等により、出力端子23の出力電圧が低下した場合には、増幅器54の出力電圧は大きくなり、その結果、比較器55が高電圧を出力する時間は長くなり、主トランジスタ10の導通期間が長くなる。その結果、出力電圧は上昇する。
逆に、出力端子23の出力電圧が高くなった場合には、主トランジスタ10の遮断期間が長くなり、出力電圧は低下する。
【0065】
このように、増幅器54と比較器55の動作により、出力端子23の出力電圧変動が打ち消されるので、出力端子23の電圧は、結局、基準電圧発生器53の出力電圧と、抵抗51、52の値で決まる一定電圧に維持される。
【0066】
この電源装置3の電流検出回路30は、一次側検出巻線31と、二次側検出巻線32を有している。また、逆電流抑制回路40は、整流ダイオード41と、整流トランジスタ42と、平滑回路43と、ツェナーダイオード48と、制御トランジスタ46と抵抗44、45と、定電圧回路47とを有している。整流トランジスタ42はnチャネルMOSFETで構成されており、制御トランジスタ46はpnpトランジスタで構成されている。
【0067】
一次側検出巻線31の一端は、主スイッチ素子10のソース端子に接続されており、他端は一次側のグラウンド端子26に接続されている(一次側検出巻線31が主スイッチ素子10に直列接続されている。)。
【0068】
二次側検出巻線32には、抵抗44が並列接続されており、また、該二次側検出巻線32の一端は、逆電流抑制回路40内の整流ダイオード41のアノード端子に接続されている。その整流ダイオード41のカソード端子は整流トランジスタ42のドレイン端子に接続され、該整流トランジスタ42のソース端子は二次側のグラウンド端子24(グラウンド電圧)に接続されている。
【0069】
他方、二次側検出巻線32の他端は、平滑回路43及びツェナーダイオード48のアノード端子に接続されており、該ツェナーダイオード48のカソード端子は、制御トランジスタ46のベース端子に接続されている。制御トランジスタ46のコレクタ端子は、制御回路50A内の比較器55の非反転入力端子に接続されており、また、エミッタ端子は定電圧回路47に接続されている。
【0070】
整流トランジスタ42のゲート端子は、主スイッチ素子10のゲート端子に接続されており、主スイッチ素子10と一緒に、制御回路50Aによって導通又は遮断するように構成されている。
【0071】
一次側検出巻線31の主スイッチ素子10側の一端と、二次側検出巻線32のツェナーダイオード48のアノード端子側に接続された一端とは同極性にされている。主スイッチ素子10に、ソース端子からドレイン端子に向け、逆電流I10が流れると、一次側検出巻線31のグラウンド端子26側に正電圧、主スイッチ素子10のソース端子側に負電圧が誘起される。
それに伴い、二次側検出巻線32には、整流ダイオード41のアノード側に正電圧、ツェナーダイオード48のアノード端子側に負電圧が誘起される。
【0072】
定電圧回路47の出力電圧は、二次側検出巻線32に電圧が誘起されない場合は、ツェナーダイオード48を導通させない大きさに設定されており、二次側検出巻線32に誘起された電圧により、ツェナーダイオード48のアノード端子に負電圧が印加されると、ツェナーダイオード48両端の電圧が大きくなり、ツェナーダイオード48は導通する。
【0073】
他方、整流トランジスタ42のドレイン端子には、整流ダイオード41を介して正電圧が印加されている。このとき、制御回路50Aにより、整流トランジスタ42のゲート端子と主スイッチ素子10のゲート端子には同じ極性の電圧が印加されるから、主スイッチ素子10が導通期間にある場合に限り、整流トランジスタ42は導通する。
【0074】
制御トランジスタ46の導通は、平滑回路43によって維持されるから、その結果、一旦逆電流によって制御トランジスタ46が導通すると、その導通は維持される。
【0075】
その結果、二次側検出巻線32に誘起された電圧により、電流I11が流れる。この電流I11は、整流ダイオード41から、整流トランジスタ42の、定電圧回路47のグラウンド電位側に流れ込み、また、定電圧回路47の正電圧側から、制御トランジスタ46のベース・エミッタ間に接続された抵抗45を通り、ツェナーダイオード48を介して、二次側検出巻線32に流れ込む。
【0076】
電流I11が抵抗45に流れることにより、制御トランジスタ46のベース・エミッタ間の電圧が大きくなると、制御トランジスタ46が導通する。制御トランジスタ46が導通すると、比較器55の非反転入力端子の電圧は、増幅器54が出力する電圧とは無関係に、定電圧回路47が出力する電圧まで上昇する。その結果、主トランジスタ10の導通期間が長くなり、出力電流量が増大する。
【0077】
図1の並列型電源2において、一方の電源装置31から他方の電源装置32に向けて逆電流が供給されていた場合、上記他方の電源装置32内の電流検出回路30と逆電流抑制回路40とが動作し、出力電流が増大する。
出力端子23の電圧が一定であれば、負荷12で消費される電力も一定であるから、増加した分は、逆電流を供給していた電源装置31の出力電流が減少する。
【0078】
逆電流が検出された導通期間内では、平滑回路43によって制御トランジスタ46の導通が維持されるが、平滑回路43は、遮断期間にリセットされるから、次の導通期間には、再度逆電流が流入し、電流検出回路30と逆電流抑制回路40が動作を開始する。結局、導通期間毎に逆電流抑制回路40が動作し、2台の電源装置31、32が制御される。
【0079】
このように、電流検出回路30と逆電流抑制回路40により、逆電流が抑制されると、各電源装置31、32の出力電流量は均等に配分され、両方の電源装置31、32から負荷12に電流が供給されるようになる。
【0080】
上記のように、逆電流抑制回路40が動作しても、主スイッチ素子10に逆電流が流れ続けた場合には、主スイッチ素子10は、鋸歯状波の1周期中に必ず遮断するようになっており、主スイッチ素子10が導通したままにならないようになっている。
【0081】
なお、主スイッチ素子10の遮断期間中に、そのソース端子の電圧がドレイン端子の電圧よりも高くなった場合、主スイッチ素子10内の寄生ダイオードが順バイアスされ、逆電流と同じ向きの電流が流れる。
【0082】
この場合、逆電流抑制回路40内の整流トランジスタ42は、ドレイン端子の電圧がソース端子の電圧よりも高い状態でゲート端子に低電圧が印加されるから、整流トランジスタ42には電流が流れず、制御トランジスタ46が導通することはない。
【0083】
次に、本発明の第2例の電源装置を説明する。
図3を参照し、符号4は、並列接続型電源装置2に用いることができる電源装置を示している。
【0084】
この電源装置4も、上記電源装置2と同様に、一次側電圧供給回路11と、トランス20と、主スイッチ素子10と、逆電流抑制回路40と、制御回路50Bと、第1、第2の二次側整流素子6、7と、インダクタンス素子8と、出力コンデンサ9を有している。
【0085】
トランス20は、一次巻線21と二次巻線22とで構成されており、主スイッチ素子10と、第1、第2の整流素子6、7は、それぞれnチャネルMOSFETで構成されている。
【0086】
制御回路50B内の増幅器54の反転入力端子には、上記制御回路50Aと同様に、出力端子23の出力電圧が抵抗51、52で分圧された電圧が入力されている。
【0087】
逆電流抑制回路40内の定電圧回路47は、基準電圧発生器53を兼ねており、その定電圧回路47の出力電圧は、制御回路50B内に設けられた抵抗63、64の直列接続回路で分圧され、増幅器54の非反転入力端子に入力されている。
【0088】
逆電流抑制回路40内に設けられた制御トランジスタ46のコレクタ端子は、増幅器54の非反転入力端子に直結されている。従って、逆電流によって制御トランジスタ43が導通すると、増幅器54の非反転入力端子には、定電圧回路47が出力する電圧が直接印加され、増幅器54が出力する電圧が高くなる。
従って、比較器55が高電圧を出力する時間が長くなり、それに伴い、主スイッチ素子10の導通期間が長くなり、逆電流が小さくなる。
【0089】
次に、本発明の第3例の電源装置を説明する。
図4を参照し、符号5は、上記電源装置3、4と同様に、並列型電源装置2を構成できる電源装置である。
【0090】
この電源装置5は、制御回路50C内に、npnトランジスタで構成された補助トランジスタ66が設けられており、逆電流抑制回路40内の制御トランジスタ46のコレクタ端子は、電流制限抵抗65を介して、補助トランジスタ66のベース端子に接続されている。補助トランジスタ66のエミッタ端子はグラウンド電位に接続されており、これ応端子は増幅器54の反転入力端子に接続されている。
【0091】
この制御回路50Cの他の構成は、図2に示した制御回路50Aと同じ構成である。主スイッチ素子10の導通期間内に逆電流が流れ、制御トランジスタ46が導通すると、補助トランジスタ66が導通し、増幅器54の反転入力端子の電圧がグラウンド電位にされる。その結果、出力端子23の出力電圧とは無関係に、比較器55の出力電圧が高電圧になり、主スイッチ素子10に流れる電流が増加する。
【0092】
以上説明した電源装置3〜5は、電流検出回路30の一次側検出巻線31が、主スイッチ素子10に直列接続されていたが、本発明は、主スイッチ素子10に抵抗素子を直列接続し、その両端の電圧を、逆電流抑制回路40に入力させてもよい。
【0093】
また、図5の符号6で示す本発明の第4例の電源装置のように、一次側検出巻線31を二次巻線22に直列接続し、二次側に流入する電流を検出することで、主スイッチ素子10に流れる逆電流を検出し、主スイッチ素子を制御してもよい。
【0094】
同図の符号I12は、他の電源装置から二次側に流入した電流を示しており、この電流I12によって、一次側に逆電流I10が誘起されている。
【0095】
上記電源3〜5では、逆電流I10を直接検出していたが、この電源装置6では、二次側に流入する電流I12を検出し、主スイッチ素子10が導通期間にある場合、制御トランジスタ46によって、比較器55の非反転入力端子を制御しており、その結果、導通期間中に逆電流I10が流れると、主スイッチ素子10の導通期間が長くなるように構成されている。
【0096】
次に、図6の符号7は、本発明の第5例の電源装置であり、複数台を並列接続して運転させることができる。
【0097】
この電源装置7は、一次側電源回路70と、主スイッチ素子85と、副スイッチ素子86と、トランス80と、制御回路50Dと、2個のコンデンサ87、88とを有している。
【0098】
主スイッチ素子85と副スイッチ素子86は、nチャネルMOSトランジスタで構成されており、主スイッチ素子85のドレイン端子は、副スイッチ素子86のソース端子に接続されている。また、各コンデンサ87、88の一端は互いに接続され、一次側電圧供給回路71が構成されている。各コンデンサ87、88の他端は、副スイッチ素子86のドレイン端子と、一次側のグラウンド電位にそれぞれ接続されている。
【0099】
主スイッチ素子85のソース端子は、電流検出回路30内の一次側検出巻線31の一端に接続されており、該一次側検出巻線31の他端は、一次側のグラウンド電位に接続されている。
【0100】
トランス80内には、一次巻線81と、該一次巻線81と磁気結合された2個の二次巻線82A、82Bが設けられている。
【0101】
一次巻線81の一端は、主及び副スイッチ素子85、86が接続された部分に接続されており、他端は、2個のコンデンサ87、88が互いに接続された部分に接続されている。
【0102】
この制御回路50D内には、インバータ61とレベルシフト回路62とが設けられており、制御回路50D内の比較器55の出力は、主スイッチ素子85のゲート端子に出力されると共に、インバータ61とレベルシフト回路62とを介して副スイッチ素子86のゲート端子に出力されている。従って、主スイッチ素子85と副スイッチ素子86とは、一方が導通状態にあるときは、他方は遮断状態になるように構成されている。
【0103】
一次側電圧供給回路71内の、グラウンド電位側のコンデンサ87には、正電圧が充電されており、制御回路50Dが主スイッチ素子85を導通させると、そのコンデンサ87から一次巻線81に電流が供給される。
【0104】
一次側電源回路70内にはインダクタンス素子72が設けられており、主スイッチ素子85が導通すると、そのインダクタンス素子72に電流が流れ、主スイッチ素子85が導通から遮断に転じると、インダクタンス素子72に蓄積されたエネルギーにより、一次巻線81に逆向きに電流を流す。
【0105】
制御回路50Dは、主スイッチ素子85の遮断期間中に副スイッチ素子86を導通させ、コンデンサ88を放電、及び充電させ、主スイッチ素子85のスイッチング動作の損失を減らす。
【0106】
このように、制御回路50Dが、主スイッチ素子85と副スイッチ素子86を交互に導通させるとトランス80内の一次巻線81に交流電流が流れる。
【0107】
この電源装置7の二次側には、インダクタンス素子78と、出力コンデンサ79と、2個の整流素子76、77とが設けられている。2個の二次巻線82A、82Bは、直列接続されており、互いに接続された部分はインダクタンス素子78の一端に接続されている。インダクタンス素子78の他端から、出力端子23が取り出されている。
2個の二次巻線82A、82Bの他端は、整流素子76、77を介して、それぞれ二次側のグラウンド端子24に接続されている。
【0108】
各整流素子76、77は、それぞれnチャネルMOSトランジスタで構成されており、ドレイン端子側を二次巻線82A、82Bの一端に接続されており、ゲート端子を、ドレイン端子が接続されていない方の二次巻線82B、82Aの一端に接続されている。
【0109】
各整流素子76、77は、二次巻線82B、82Aに誘起された電圧によって、逆方向に交互に導通し、一次巻線81から二次巻線82A、82Bに伝達されたエネルギーにより、ソース端子側からドレイン端子側に交互に電流を流す。
【0110】
出力端子23とグラウンド端子24の間には出力コンデンサ79が設けられており、整流素子76、77を流れる電流は、インダクタンス素子78と出力コンデンサで平滑され、負荷89に供給される。
【0111】
この電源装置7でも、電流検出回路30内の二次側検出巻線32に、逆電流抑制回路40が接続されており、逆電流抑制回路40内の制御トランジスタ46のコレクタ端子は、図2に示した制御回路50Aと同様に、制御回路50D内の比較器55の非反転入力端子に接続されている。
【0112】
比較器55の出力は、主スイッチ素子85のゲート端子と、逆電流抑制回路40内の整流トランジスタ42のゲート端子に入力されており、主スイッチ素子85の導通期間中に、主スイッチ素子85に逆電流が流れると、比較器55から高電圧が出力され、主スイッチ素子85の導通期間が長くなるようにされている。
【0113】
【発明の効果】
逆電流が流れた場合、主スイッチ素子に流れる順方向の電流量が大きくなるので、並列接続された各電源の負担が均等化する。
【図面の簡単な説明】
【図1】本発明の第1例の電源装置のブロック図
【図2】その電源装置の内部回路図
【図3】本発明の電源装置の第2例の内部回路図
【図4】本発明の電源装置の第3例の内部回路図
【図5】本発明の電源装置の第4例の内部回路図
【図6】本発明の電源装置の第5例の内部回路図
【図7】(a)、(b):従来技術の電源装置を説明するための図
【図8】従来技術の電源装置を並列接続した状態を説明するための図
【符号の説明】
2……並列型電源装置
3〜7……電源装置
8……インダクタンス素子
10……主スイッチ素子
11、71……一次側電圧供給回路
20、80……トランス
21、81……一次巻線
22、82A、82B……二次巻線
30……電流検出回路
31……一次側検出巻線
32……二次側検出巻線
40……逆電流抑制回路
50、50A、50B、50C、50D……制御回路
54……増幅器
55……比較器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device, and more particularly to a synchronous rectification type power supply device suitable for operating a plurality of devices connected in parallel.
[0002]
[Prior art]
In the technical field of switching power supplies, high-efficiency synchronous rectification type power supply devices have become mainstream in recent years.
[0003]
[0004]
One end of the
[0005]
The source terminal of the
[0006]
One end of the
[0007]
Accordingly, one end of the
[0008]
The source terminal of the second
[0009]
The gate terminal of the first secondary side rectifying
[0010]
The
[0011]
Due to the voltage induced in the
[0012]
Current I 2 The voltage drop due to the current I is reduced to such an extent that the parasitic diode of the first secondary side rectifying
[0013]
During this time (while the first secondary side rectifying
[0014]
Next, when the
[0015]
At this time, the second secondary-side rectifying
[0016]
An oscillator and a reference voltage generation circuit are provided in the
[0017]
Further, since the
[0018]
Since the
[0019]
A plurality of the
However, when a plurality of
[0020]
FIG. 8 shows two
[0021]
This current I Five Is the secondary winding 222 2 The primary winding 221 2 A voltage is induced in the
[0022]
[Problems to be solved by the invention]
The present invention was created to solve the above-described disadvantages of the prior art, and an object thereof is to provide a synchronous rectification type power supply device in which a reverse current does not flow.
[0023]
[Means for Solving the Problems]
In order to solve the above problem, the invention according to claim 1 A plurality of power supply devices are connected in parallel and supply power to a load, the power supply device, A transformer provided with a primary winding and a secondary winding magnetically coupled to each other, a main switch element connected in series with the primary winding, A first and a second rectifying element composed of MOS transistors; A primary side voltage supply circuit for supplying a current to the primary winding and the main switch element; and an inductance element connected in series to the secondary winding, and a control for controlling conduction and interruption of the main switch element. A conduction period in which a current is supplied to the primary winding from the primary side voltage supply circuit and a cutoff period in which the main switch element is interrupted, and at least , During the conduction period, due to the voltage induced in the secondary winding, The first rectifier element is conducted, the second rectifier element is shut off, and the Current is passed through the secondary winding and the inductance element. During the interruption period, the first rectifying element is interrupted by the voltage induced in the secondary winding, the second rectifying element is conducted, and the energy accumulated in the inductance element Configured to supply current to the load, A current detection circuit for detecting a current flowing through the main switch element; and a current supplied from the primary-side voltage supply circuit based on an output of the current detection circuit and a direction of a current flowing through the main switch element during the conduction period Is provided with a reverse current suppressing circuit for extending the conduction period when it is detected that the reverse current is reverse.
[0024]
The invention according to
[0025]
The invention according to
[0026]
A fourth aspect of the present invention is the power supply apparatus according to the second aspect, wherein the primary side detection winding is connected in series to the secondary winding.
[0029]
[0030]
[0031]
[0034]
The present invention is configured as described above, and includes a transformer, a main switch element, and an inductance element. In the transformer, a primary winding and a secondary winding magnetically coupled to the primary winding are provided. During the conduction period in which the main switch element is conductive, current is supplied from the primary voltage supply circuit to the primary winding. Will be washed away.
[0035]
At that time, due to the voltage induced in the secondary winding, a current flows through the inductance element in the secondary winding. For example, during the cutoff period when the main switch element is cut off, the current is accumulated in the inductance. If the connection is made so that a current is supplied to the load side by energy, the current flowing through the secondary winding is smoothed, and a DC output voltage is obtained.
[0036]
The power supply device of the present invention includes a current detection circuit and a reverse current suppression circuit that detect the current flowing through the main switch element and its direction.
[0037]
When the current supplied to the main switch element by the primary side voltage supply circuit is the forward direction and the reverse current is the reverse current, the detection result of the current detection circuit during the conduction period shows a reverse current. The reverse current suppression circuit extends the conduction period of the main switch element and increases the forward current.
[0038]
Therefore, even when a plurality of power supply devices are connected in parallel, the output current is equalized, the output current burden is averaged, and the life of the power supply device is prolonged. Further, loss due to the reverse current can be reduced.
[0039]
The current detection circuit is composed of a primary side detection winding and a secondary side winding magnetically coupled to the primary side detection winding, and the primary side detection winding is connected in series to the main switch element to suppress reverse current. The circuit can detect the polarity of the voltage induced in the secondary winding and determine the direction of the current flowing through the main switch element. Loss is smaller than detecting the direction of current by connecting a resistance element in series with the main switch element.
[0040]
Alternatively, the primary side detection winding may be connected in series to the secondary winding, and the direction of the current flowing through the main switch element may be detected by the polarity of the voltage induced in the secondary side detection winding.
[0041]
When extending the conduction period of the main switch element, the reverse current control circuit may directly control the main switch element. However, if the control circuit controls the conduction / cutoff operation of the main switch element, the reverse current control circuit may The current suppression circuit may control the control circuit to indirectly increase the conduction period of the main switching element.
[0042]
When making the output voltage constant, if the output voltage is sampled in the control circuit and an error between the voltage and the reference voltage is detected by the amplifier, the amplifier input terminal (non-inverting input terminal or inverting input terminal) By operating the voltage of either one or both terminals), the conduction period can be lengthened.
[0043]
When the main switch element is driven by the PWM type control method, the comparator compares the sawtooth wave output from the oscillator with the output voltage of the amplifier that has amplified the error. Since the conduction period is determined, the conduction period can be lengthened by manipulating the output voltage of the amplifier input to the comparator or the output voltage of the oscillator.
[0044]
A reverse current may flow during the cutoff period of the main switch element, but if the reverse current suppression circuit operates at that time, the main switch element becomes conductive, so the reverse current during the cutoff period is ignored. Good.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
Referring to FIG. 1,
[0046]
Each
[0047]
The
[0048]
The primary side
[0049]
The
[0050]
Therefore, the primary winding 21, the
[0051]
One end of the
[0052]
Accordingly, one end of the secondary winding 22 is connected to the
[0053]
The source terminal of the second
[0054]
The gate terminal of the first secondary
[0055]
The primary winding 21 and the secondary winding 22 are magnetically coupled so that the high potential side of the primary winding 21 and the
[0056]
The gate terminal of the
[0057]
Next, when the
[0058]
Switching between the conductive state and the cutoff state of the
[0059]
The PWM control method will be described. Referring to FIG. 2, the
[0060]
The reference voltage output from the
[0061]
A sawtooth wave generated by the
[0062]
When the voltage input from the
[0063]
The voltage output from the
[0064]
The voltage output from the
On the contrary, when the output voltage of the
[0065]
As described above, the operation of the
[0066]
The
[0067]
One end of the primary side detection winding 31 is connected to the source terminal of the
[0068]
A
[0069]
On the other hand, the other end of the secondary detection winding 32 is connected to the smoothing
[0070]
The gate terminal of the rectifying
[0071]
One end of the primary side detection winding 31 on the
Accordingly, a positive voltage is induced on the secondary side detection winding 32 on the anode side of the
[0072]
The output voltage of the
[0073]
On the other hand, a positive voltage is applied to the drain terminal of the rectifying
[0074]
Since the conduction of the
[0075]
As a result, due to the voltage induced in the secondary side detection winding 32, the current I 11 Flows. This current I 11 Flows from the
[0076]
Current I 11 When the voltage between the base and emitter of the
[0077]
In the
If the voltage at the
[0078]
During the conduction period in which the reverse current is detected, the smoothing
[0079]
As described above, when the reverse current is suppressed by the
[0080]
As described above, when the reverse current continues to flow through the
[0081]
When the voltage of the source terminal becomes higher than the voltage of the drain terminal during the cutoff period of the
[0082]
In this case, the
[0083]
Next, a power supply device according to a second example of the present invention will be described.
Referring to FIG. 3,
[0084]
Similarly to the
[0085]
The
[0086]
Similarly to the
[0087]
The
[0088]
The collector terminal of the
Therefore, the time for the
[0089]
Next, a power supply device according to a third example of the present invention will be described.
Referring to FIG. 4,
[0090]
In the
[0091]
The other configuration of the
[0092]
In the
[0093]
In addition, as in the power supply device of the fourth example of the present invention indicated by
[0094]
Symbol I in the figure 12 Indicates the current flowing into the secondary side from another power supply device, and this current I 12 By means of the reverse current I on the primary side Ten Has been induced.
[0095]
In the
[0096]
Next, the code |
[0097]
The
[0098]
The
[0099]
The source terminal of the
[0100]
In the
[0101]
One end of the primary winding 81 is connected to a portion to which the main and
[0102]
An
[0103]
The
[0104]
An
[0105]
The
[0106]
As described above, when the
[0107]
An
The other ends of the two
[0108]
Each of the rectifying
[0109]
The rectifying
[0110]
An
[0111]
Also in this
[0112]
The output of the
[0113]
【The invention's effect】
When a reverse current flows, the amount of forward current flowing through the main switch element increases, so that the burden on each power source connected in parallel is equalized.
[Brief description of the drawings]
FIG. 1 is a block diagram of a power supply device according to a first example of the present invention.
FIG. 2 is an internal circuit diagram of the power supply device
FIG. 3 is an internal circuit diagram of a second example of the power supply device of the present invention.
FIG. 4 is an internal circuit diagram of a third example of the power supply device of the present invention.
FIG. 5 is an internal circuit diagram of a fourth example of the power supply device of the present invention.
FIG. 6 is an internal circuit diagram of a fifth example of the power supply device of the present invention.
FIGS. 7A and 7B are diagrams for explaining a conventional power supply device;
FIG. 8 is a diagram for explaining a state in which power supply devices of the prior art are connected in parallel;
[Explanation of symbols]
2 ... Parallel power supply
3-7 …… Power supply
8 …… Inductance element
10 …… Main switch element
11, 71... Primary side voltage supply circuit
20, 80 ... Trans
21, 81 ... Primary winding
22, 82A, 82B ... secondary winding
30 …… Current detection circuit
31 …… Primary side detection winding
32 …… Secondary side detection winding
40 …… Reverse current suppression circuit
50, 50A, 50B, 50C, 50D ... Control circuit
54 …… Amplifier
55 …… Comparator
Claims (7)
前記電源装置は、
互いに磁気結合された一次巻線と二次巻線が設けられたトランスと、
前記一次巻線に直列接続された主スイッチ素子と、
MOSトランジスタで構成された第一、第二の整流素子と、
前記一次巻線と前記主スイッチ素子に電流を供給する一次側電圧供給回路と、
前記二次巻線に直列接続されたインダクタンス素子とを有し、
前記主スイッチ素子の導通と遮断を制御する制御回路と、
前記主スイッチ素子が導通し、前記一次側電圧供給回路から、前記一次巻線に電流が供給される導通期間と、
前記主スイッチ素子が遮断する遮断期間とが交互に繰り返され、
少なくとも、前記導通期間中には、前記二次巻線に誘起された電圧により、前記第一の整流素子が導通し、前記第二の整流素子が遮断して前記二次巻線と前記インダクタンス素子とに電流が流され、
前記遮断期間中には、前記二次巻線に誘起された電圧により、前記第一の整流素子が遮断し、前記第二の整流素子が導通し、前記インダクタンス素子に蓄積されたエネルギーによって前記負荷に電流を供給するように構成され、
前記主スイッチ素子に流れる電流を検出する電流検出回路と、
前記電流検出回路の出力から、前記導通期間中に前記主スイッチ素子に流れる電流の向きが、前記一次側電圧供給回路から供給される電流とは逆向の逆電流であることを検出すると前記導通期間を長くさせる逆電流抑制回路が設けられたことを特徴とする電源装置。 A plurality of power supply devices connected in parallel, and a parallel power supply device that supplies power to a load,
The power supply device
A transformer provided with a primary winding and a secondary winding magnetically coupled to each other;
A main switch element connected in series to the primary winding;
A first and a second rectifying element composed of MOS transistors;
A primary side voltage supply circuit for supplying a current to the primary winding and the main switch element;
An inductance element connected in series to the secondary winding;
A control circuit for controlling conduction and interruption of the main switch element;
A conduction period in which the main switch element is conducted and current is supplied from the primary voltage supply circuit to the primary winding;
The interruption period in which the main switch element is interrupted is repeated alternately,
At least during the conduction period, the voltage induced in the secondary winding causes the first rectifier element to conduct, the second rectifier element to shut off, and the secondary winding and the inductance element Doo current is applied to,
During the interruption period, the first rectifier element is interrupted by the voltage induced in the secondary winding, the second rectifier element is conducted, and the load accumulated by the energy accumulated in the inductance element Configured to supply current to
A current detection circuit for detecting a current flowing through the main switch element;
When it is detected from the output of the current detection circuit that the direction of the current flowing through the main switch element during the conduction period is a reverse current opposite to the current supplied from the primary side voltage supply circuit, the conduction period A power supply device, characterized in that a reverse current suppression circuit is provided to lengthen the length.
前記主スイッチ素子に電流が流れたときに、前記一次側検出巻線にも電流が流れるように構成され、
前記逆電流抑制回路は、前記二次側検出巻線に誘起された電圧を検出するように構成されたことを特徴とする請求項1記載の電源装置。The current detection circuit has a primary side detection winding, and a secondary side detection winding magnetically coupled to the primary side detection winding;
When a current flows through the main switch element, the primary detection winding is configured to flow a current,
The power supply apparatus according to claim 1, wherein the reverse current suppression circuit is configured to detect a voltage induced in the secondary detection winding.
前記制御回路には、前記出力電圧をサンプリングした電圧と基準電圧との差電圧を増幅する増幅器と、
所定周波数で発振する発振器と、
前記増幅器が出力する電圧と、前記発振器が出力する電圧とを比較する比較器とが設けられ、
前記比較器の比較結果を示す電圧が前記主スイッチ素子に出力されるように構成され、
前記出力電圧の変動量に応じて、前記主スイッチ素子の前記導通期間と前記遮断期間のいずれか一方又は両方を変化させ、前記出力電圧を一定に維持するように構成されたことを特徴とする電源装置。The power supply device according to any one of claims 1 to 4 ,
In the control circuit, an amplifier that amplifies a differential voltage between a voltage obtained by sampling the output voltage and a reference voltage;
An oscillator that oscillates at a predetermined frequency;
A comparator for comparing the voltage output from the amplifier with the voltage output from the oscillator;
A voltage indicating a comparison result of the comparator is configured to be output to the main switch element;
According to a variation amount of the output voltage, one or both of the conduction period and the cutoff period of the main switch element are changed to maintain the output voltage constant. Power supply.
前記逆電流抑制回路は、前記増幅器の非反転入力端子に入力される電圧と、反転入力端子に入力される電圧の、いずれか一方又は両方の電圧を操作することで、前記比較器が出力する電圧を制御するように構成されたことを特徴とする電源装置。The power supply device according to claim 5 ,
The reverse current suppression circuit outputs one or both of a voltage input to a non-inverting input terminal of the amplifier and a voltage input to an inverting input terminal, and the comparator outputs the voltage. A power supply device configured to control a voltage.
前記逆電流抑制回路は、前記比較器に入力される電圧を操作し、該比較器が出力する電圧を制御するように構成されたことを特徴とする電源装置。The power supply device according to claim 5 ,
The power supply device, wherein the reverse current suppression circuit is configured to operate a voltage input to the comparator and control a voltage output from the comparator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30878498A JP4212164B2 (en) | 1998-10-29 | 1998-10-29 | Parallel power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30878498A JP4212164B2 (en) | 1998-10-29 | 1998-10-29 | Parallel power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000139074A JP2000139074A (en) | 2000-05-16 |
JP4212164B2 true JP4212164B2 (en) | 2009-01-21 |
Family
ID=17985273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30878498A Expired - Lifetime JP4212164B2 (en) | 1998-10-29 | 1998-10-29 | Parallel power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4212164B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6490183B2 (en) * | 2000-12-29 | 2002-12-03 | Ericsson, Inc. | Method and apparatus for minimizing negative current build up in DC-DC converters with synchronous rectification |
TWI575837B (en) * | 2015-12-29 | 2017-03-21 | 律源興業股份有限公司 | Switching power? supply and a power supply apparatus that incorporates? the same |
-
1998
- 1998-10-29 JP JP30878498A patent/JP4212164B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000139074A (en) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778048B2 (en) | Switching power supply apparatus | |
US7023186B2 (en) | Two stage boost converter topology | |
CN1906835B (en) | Power factor improving circuit and switching power supply | |
JP5832177B2 (en) | Power factor correction circuit | |
US6466462B2 (en) | DC/DC converter having a control circuit to reduce losses at light loads | |
JP4315097B2 (en) | Switching power supply | |
JP2009153234A (en) | Switching power supply device | |
KR20080004704A (en) | Single stage power factor correction circuit by boundary conduction mode | |
JPH0767328A (en) | Power supply device for switching regulator | |
JP2002153054A (en) | Switching power circuit | |
JP3733440B2 (en) | Switching power supply | |
US9564819B2 (en) | Switching power supply circuit | |
US20190386574A1 (en) | Power supply and power supply unit | |
JP4212164B2 (en) | Parallel power supply | |
JP5767408B2 (en) | Switching power supply circuit | |
JP4730498B2 (en) | Switching power supply | |
MXPA02002049A (en) | Switch mode power supply. | |
JP2005073403A (en) | Rush current suppressing circuit | |
JP2007104881A (en) | Switching power supply unit | |
KR20200097722A (en) | Isolated switching power supply | |
JP4289000B2 (en) | Power factor correction circuit | |
JP3571959B2 (en) | Switching power supply | |
JP6717426B2 (en) | Power converter | |
JP4246511B2 (en) | DC-DC converter | |
JPH114578A (en) | Voltage converter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080507 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |