JP4203435B2 - 多層樹脂配線基板 - Google Patents

多層樹脂配線基板 Download PDF

Info

Publication number
JP4203435B2
JP4203435B2 JP2004060910A JP2004060910A JP4203435B2 JP 4203435 B2 JP4203435 B2 JP 4203435B2 JP 2004060910 A JP2004060910 A JP 2004060910A JP 2004060910 A JP2004060910 A JP 2004060910A JP 4203435 B2 JP4203435 B2 JP 4203435B2
Authority
JP
Japan
Prior art keywords
conductor layer
plane conductor
resin
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004060910A
Other languages
English (en)
Other versions
JP2005005673A (ja
Inventor
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004060910A priority Critical patent/JP4203435B2/ja
Priority to TW093113582A priority patent/TWI315656B/zh
Priority to CN2004100446095A priority patent/CN1551708B/zh
Priority to US10/846,923 priority patent/US7164085B2/en
Publication of JP2005005673A publication Critical patent/JP2005005673A/ja
Application granted granted Critical
Publication of JP4203435B2 publication Critical patent/JP4203435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層樹脂配線基板に係り、特にはスタックトビア構造体に特徴を有する多層樹脂配線基板に関するものである。
従来、樹脂絶縁層内に形成されたビアを介して異層間の導体パターンを層間接続した構造の多層樹脂配線基板がよく知られている。特に近年においては、配線基板の小型化等を目的として、樹脂絶縁層内にてフィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体を備える多層樹脂配線基板も各種提案されている（例えば、特許文献１参照）。
特開２０００−１０１２４３号公報（図８等）
ところで、従来の多層樹脂配線基板の場合、特定のスタックトビア構造体にクラックが発生しやすく、このことが配線基板の信頼性を低下させる原因となっていた。そこで、本願発明者が調査を行ったところ、クラックが発生していたスタックトビア構造体は、樹脂絶縁層の内層及び外層に存在する比較的広い面積のプレーン導体層（いわゆるベタパターン）にその両端が直接的に接続している、という共通点があった。また、フィルドビアの積み上げ段数が多くて樹脂絶縁層が厚くなるほど、クラックの発生も顕著になる傾向があった。さらにクラックは、フィルドビア同士の連結部分に発生しやすく、特にスタックトビア構造体の内端側で多く発生しやすいという傾向もあった。
本発明は上記の課題に鑑みてなされたものであり、その目的は、フィルドビア構造体にクラックが生じにくく信頼性に優れた多層樹脂配線基板を提供することにある。
上記課題を解決すべく本願発明者が鋭意研究を行ったところ、以下のような知見を得た。即ち、クラックが発生しやすいスタックトビア構造体では、その両端がプレーン導体層によっていわば両持ち支持され、両端以外の部分は樹脂絶縁層内に位置している。プレーン導体層及びスタックトビア構造体は、通常銅などの導電性金属材料を用いて形成されるため、いずれも基板厚さ方向と直交する方向の熱膨張係数は相対的に小さい（例えば２０ｐｐｍ／℃以下）。一方、樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数は、上記の値よりも相対的に大きい（例えば３０ｐｐｍ／℃以上）。それゆえ、多層樹脂配線基板がサーマルショックに遭遇すると、金属と樹脂との熱膨張係数差に起因して基板厚さ方向と直交する方向に応力が加わる。この場合、樹脂絶縁層部分における膨張量及び収縮量のほうが相対的に大きいことから、両持ち支持されているスタックトビア構造体に対してその横方向から曲げ応力が加わり、これがフィルドビア同士の連結部分にクラックをもたらす原因となっている。そこで、本願発明者はこのような新規の知見に基づいてさらに鋭意研究を行い、遂には下記のような課題解決手段を想到するに到ったのである。
即ち上記課題を解決するための手段としては、第１主面及び第２主面を有する基材と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置された第１プレーン導体層と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置され、前記第１プレーン導体層よりも外層側に位置する第２プレーン導体層と、前記第１プレーン導体層及び前記第２プレーン導体層の間に介在された樹脂絶縁層と、前記樹脂絶縁層に形成されたフィルドビアと、前記樹脂絶縁層内に位置し、前記フィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体と、前記樹脂絶縁層に形成され、前記第１プレーン導体層及び前記第２プレーン導体層よりも面積の小さいランド部を有するコンフォーマルビアとを備え、前記スタックトビア構造体は第１端及び第２端を有し、前記第１端は前記第２プレーン導体層に直接的に接続されている一方、前記第２端は前記コンフォーマルビアのランド部に直接的に接続され、前記第２プレーン導体層は、前記基材の第１主面側に形成されたＩＣチップ接続用パッドの周囲に配置されかつ当該ＩＣチップ接続用パッドよりも面積の広いチップコンデンサ搭載用のパッドであり、前記第１プレーン導体層は、前記基材に形成されたスルーホールの蓋めっき部であることを特徴とする多層樹脂配線基板がある。
また、上記課題を解決するための別の手段としては、第１主面及び第２主面を有する基材と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置された第１プレーン導体層と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置され、前記第１プレーン導体層よりも外層側に位置する第２プレーン導体層と、前記第１プレーン導体層及び前記第２プレーン導体層の間に介在された樹脂絶縁層と、前記樹脂絶縁層に形成されたフィルドビアと、前記樹脂絶縁層内に位置し、前記フィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体と、前記樹脂絶縁層に形成され、前記第１プレーン導体層及び前記第２プレーン導体層よりも面積の小さいランド部を有する直接接続回避用フィルドビアとを備え、前記スタックトビア構造体は第１端及び第２端を有し、前記第１端は前記第２プレーン導体層に直接的に接続されている一方、前記第２端は前記直接接続回避用フィルドビアのランド部に直接的に接続され、前記直接接続回避用フィルドビアのビア底面は前記第１プレーン導体層に直接的に接続され、前記第２プレーン導体層は、前記基材の前記第１主面側に形成されたＩＣチップ接続用パッドの周囲に配置されかつ当該ＩＣチップ接続用パッドよりも面積の広いチップコンデンサ搭載用のパッドであり、前記第１プレーン導体層は、前記基材に形成されためっきスルーホールの蓋めっき部であることを特徴とする多層樹脂配線基板がある。
従って、上記発明では、スタックトビア構造体の第１端のみがプレーン導体層に直接的に接続される一方で、第２端についてはコンフォーマルビアまたは直接接続回避用フィルドビアを介して間接的にプレーン導体層に接続されている。つまり、プレーン導体層に対する第２端の直接的な接続が回避されていて、いわばこのスタックトビア構造体はプレーン導体層に対して片持ち支持されている。ゆえに、スタックトビア構造体に対してその横方向から曲げ応力が加わったとしても、両持ち支持されている場合とは異なり、曲げ応力による影響が出にくい。よって、フィルドビア同士の連結部分にクラックが生じにくくなり、信頼性に優れた多層樹脂配線基板を実現することができる。
多層樹脂配線基板を構成する基材としては、例えば、樹脂基材、セラミック基材、金属基材などが挙げられる。これらの基材は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。
樹脂基材としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基材が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基材を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基材等を使用してもよい。セラミック基材としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる基材等がある。前記金属基材としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる基材などが挙げられる。なお、前記基材には第１主面及び第２主面を貫通するめっきスルーホールなどが形成されていてもよい。
多層樹脂配線基板を構成する第１プレーン導体層は、第１主面側及び第２主面側の少なくともいずれかに配置されている。第１プレーン導体層とは、比較的広い面積を有する導体層であって、例えば、上記めっきスルーホールのランド部や蓋めっき部、グランド用パターン、電源用パターンなどがこれに該当する。第１プレーン導体層の面積は特に限定されるべきではないが、強いて言えば０．１ｍｍ2以上であることがよく、さらには０．２ｍｍ2以上であることがよい。その理由は、上記面積が０．１ｍｍ2以上になることで両持ち支持による弊害が顕著になり、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が生じやすくなるからである。
第１プレーン導体層の形成用材料や形成手法は、導電性や樹脂絶縁層との密着性などを考慮して適宜選択される。第１プレーン導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。また、第１プレーン導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやＣＶＤ等の手法により金属層を形成した後にエッチングを行うことで第１プレーン導体層を形成したり、導電性ペースト等の印刷により第１プレーン導体層を形成したりすることも可能である。
第１プレーン導体層の基板厚さ方向と直交する方向の熱膨張係数は特に限定されるべきではないが、強いて言えば２０．０ｐｐｍ／℃以下であることがよい。その理由は、後述する樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数との差が大きい場合に大きな曲げ応力が加わるため、本願発明の解決課題が発生しやすくなるからである。
ここで「熱膨張係数」とは、基板厚さ方向（Ｚ方向）に対して直交する方向（ＸＹ方向）の熱膨張係数（ＣＴＥ）のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
多層樹脂配線基板を構成する第２プレーン導体層は、第１主面側及び第２主面側の少なくともいずれかに配置され、樹脂絶縁層を介して第１プレーン導体層よりも外層側に位置している。より具体的にいうと、第１主面側に第１プレーン導体層が配置されている場合、第１主面側に設けられた樹脂絶縁層を介して、第１主面側の第１プレーン導体層の外層側に第１主面側の第２プレーン導体層が配置されている。第２主面側に第１プレーン導体層が配置されている場合、第２主面側に設けられた樹脂絶縁層を介して、第２主面側の第１プレーン導体層の外層側に第２主面側の第２プレーン導体層が配置されている。第２プレーン導体層とは、比較的広い面積を有する導体層であって、例えばチップコンデンサ等のような電子部品を搭載するためのパッドなどがこれに該当する。第２プレーン導体層の面積は特に限定されるべきではないが、強いて言えば０．１ｍｍ2以上であることがよく、さらには０．２ｍｍ2以上であることがよい。その理由は、上記面積が０．１ｍｍ2以上になることで両持ち支持による弊害が顕著になり、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が生じやすくなるからである。
第２プレーン導体層の形成用材料や形成手法も、導電性や樹脂絶縁層との密着性などを考慮して適宜選択される。第２プレーン導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。また、第２プレーン導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。
第２プレーン導体層の基板厚さ方向と直交する方向の熱膨張係数は特に限定されるべきではないが、強いて言えば２０．０ｐｐｍ／℃以下であることがよい。その理由は、後述する樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数との差が大きい場合に大きな曲げ応力が加わるため、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が発生しやすくなるからである。
多層樹脂配線基板を構成する樹脂絶縁層は、第１プレーン導体層及び第２プレーン導体層の間に介在することで、両者を電気的に絶縁している。基材の片側面において前記樹脂絶縁層は２層以上積層されている。
樹脂絶縁層は例えば熱硬化性を有する樹脂を用いて形成される。熱硬化性樹脂の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等が挙げられる。これらの中でも、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）を選択することが好ましい。例えば、エポキシ樹脂としては、いわゆるＢＰ（ビスフェノール）型、ＰＮ（フェノールノボラック）型、ＣＮ（クレゾールノボラック）型のものを用いることがよい。特には、ＢＰ（ビスフェノール）型を主体とするものがよく、ＢＰＡ（ビスフェノールＡ）型やＢＰＦ（ビスフェノールＦ）型が最もよい。
第１プレーン導体層及び第２プレーン導体層の間に位置する樹脂絶縁層の厚さの総和は４０μｍ以上、さらには６０μｍ以上、さらには９０μｍ以上、特には１２０μｍ以上であることがよい。その理由は、樹脂絶縁層が厚くなるほどスタックトビアの横方向に大きな曲げ応力が加わるため、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が発生しやすくなるからである。
樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数は特に限定されるべきではないが、強いて言えば３０．０ｐｐｍ／℃以上である場合、さらには４０．０ｐｐｍ／℃以上である場合に本発明を適用することが有効である。また、第１プレーン導体層及び第２プレーン導体層の基板厚さ方向と直交する方向の熱膨張係数と、樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数との差が１０．０ｐｐｍ／℃以上の場合、さらには２０．０ｐｐｍ／℃以上の場合に本発明を適用することが有効である。その理由は、熱膨張係数差が大きい場合に大きな曲げ応力が加わるため、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が発生しやすくなるからである。
多層樹脂配線基板を構成するスタックトビア構造体は、樹脂絶縁層内に位置し、フィルドビアを２段以上かつ略同軸上に積み上げて互いに接続した構造を有している。フィルドビアは樹脂絶縁層に形成されていて、内部が導体（通常は銅めっき）で埋められることによりビア上面が略平坦になっている。別のフィルドビアの底面は、その略平坦なビア上面に対して接続される。かかるフィルドビアは、例えば、樹脂絶縁層にビア用孔を開口した後、その孔の内部に電解銅めっきを施してビア上面を略平坦にすることにより形成される。または、樹脂絶縁層にビア用孔を開口した後、その孔の内部に無電解銅めっきを施し、さらにビア内の窪みに電解銅めっきや導電性ペーストなどを充填してビア上面を略平坦にすることにより形成される。
前記フィルドビアの直径は特に限定されるべきではないが、強いて言えば８５μｍ未満であることがよく、さらには７０μｍ未満であることがよい。その理由は、フィルドビアが小径になるほどスタックトビア構造体が細長くなって横方向からの曲げ応力に弱くなるため、フィルドビア同士の連結部分におけるクラックの発生、という本願発明の解決課題が発生しやすくなるからである。ここでフィルドビアを「略同軸上に積み上げる」とは、例えば、複数のフィルドビアの中心軸のずれ量が０μｍ以上３０μｍ以下の範囲内で、フィルドビアを積み上げることをいうものとする。
以下、本発明を具体化した一実施形態のビルドアップ多層樹脂配線基板１１を図１〜図９に基づき詳細に説明する。
図１，図３に示されるように、本実施形態の多層樹脂配線基板１１は、ＢＴ樹脂からなる厚さ６００μｍ〜８００μｍ程度かつ略矩形状の基材１２を、コア材として備えている。図２において基材１２の上面（即ち第１主面）１３には上面側ビルドアップ層１５が形成され、基材１２の下面（即ち第２主面）１４には下面側ビルドアップ層１６が形成されている。基材１２の所定箇所には、上面１３及び下面１４を連通させる直径２００μｍ〜３００μｍ程度のめっきスルーホール１７が多数形成されている。めっきスルーホール１７内にある空洞部には、銅フィラー入りのエポキシ樹脂が充填されることにより、樹脂充填体１８が形成されている。めっきスルーホール１７の両端面には、銅めっきを施すことによって、樹脂充填体１８を塞ぐ蓋めっき部１９が形成されている。本実施形態において、めっきスルーホール１７のランド部２０及び蓋めっき部１９は面一に形成されており、両者によって比較的広い面積（０．１ｍｍ2以上）の第１プレーン導体層が構成されている。
上面側ビルドアップ層１５は、樹脂絶縁層２１，４１，６１，８１と、図示しない導体層とを交互に積層した構造を有している。下面側ビルドアップ層１６は、樹脂絶縁層２２，４２，６２，８２と、図示しない導体層とを交互に積層した構造を有している。
基材１２の上面１３及び下面１４には第１層めの導体層が形成されている。第１層めの導体層の厚さ約３５μｍであって、コア材である基材１２に貼着された銅箔に由来する。第１プレーン導体層を構成するランド部２０及び蓋めっき部１９も、この第１層めの導体層に属している。
第１層めの樹脂絶縁層２１，２２は、その厚さが２０μｍまたは３０μｍに設定されていて、無機フィラー入りのエポキシ樹脂からなる。基材１２の上面１３側に位置する第１層めの樹脂絶縁層２１は、第１層めの導体層を覆うようにして形成されている。一方、基材１２の下面１４側に位置する第１層めの樹脂絶縁層２２は、第１層めの導体層を覆うようにして形成されている。
第１層めの樹脂絶縁層２１，２２上には厚さ約１５μｍの銅からなる第２層めの導体層（図示略）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第２層めの樹脂絶縁層４１，４２が形成されている。第２層めの樹脂絶縁層４１，４２上には厚さ約１５μｍの銅からなる第３層めの導体層（図示略）がそれぞれ形成され、さらにその表面上には感光性エポキシ樹脂からなる厚さ３０μｍの第３層めの樹脂絶縁層６１，６２が形成されている。第３層めの樹脂絶縁層６１，６２上には厚さ約１５μｍの銅からなる第４層めの導体層（図示略）がそれぞれ形成され、さらにその表面上には感光性エポキシ樹脂からなる厚さ３０μｍの第４層めの樹脂絶縁層８１，８２が形成されている。第４層めの樹脂絶縁層８１，８２上には厚さ約１５μｍの銅からなるパッド７３，７５，９４（第５層めの導体層）がそれぞれ形成され、さらにそれらの表面上には図示しないソルダーレジストが形成されている。
前記パッド７５はＩＣチップ９７をフリップチップ接続するためのパッドであって、基材１２の上面１３側かつ基板略中央部にて多数格子状に配置されている（図１，図２参照）。第２プレーン導体層である前記パッド７３は、チップコンデンサ９１を搭載するためのパッドであって、基材１２の上面１３側かつ前記パッド７５の周囲に配置されている（図１，図２参照）。前記パッド９４は、端子ピン９２を取り付けるためのパッドであって、基材１２の下面１４側のほぼ全域に配置されている。チップコンデンサ搭載用のパッド７３は縦０．３ｍｍ×横０．７ｍｍの矩形状であって、その面積は約０．２１ｍｍ2となっている。
第１層めの樹脂絶縁層２１，２２には、電解銅めっきによってコンフォーマルビア２５，２６（完全に銅めっきが埋まらない形態のビア）がそれぞれ形成されている。なお、これらのコンフォーマルビア２５，２６は、後述するスタックトビア構造体３５の構成要素ではない。第２層めの樹脂絶縁層４１，４２には、電解銅めっきによって第１フィルドビア３１，３２がそれぞれ形成されている。第３層めの樹脂絶縁層６１，６２には、電解銅めっきによって第２フィルドビア５１，５２がそれぞれ形成されている。第４層めの樹脂絶縁層８１，８２には、電解銅めっきによって第３フィルドビア７１，７２がそれぞれ形成されている。なお、第１フィルドビア３１，３２、第２フィルドビア５１，５２及び第３フィルドビア７１，７２の直径は、いずれも約６９μｍに設定されている。
図３，図４に示されるように、上面側ビルドアップ層１５においては、第１フィルドビア３１、第２フィルドビア５１及び第３フィルドビア７１が略同軸上に積み上げられるとともに、それらが互いに接続されている。その結果、上面側ビルドアップ層１５内には３段構造のスタックトビア構造体３５が形成されている。一方、下面側ビルドアップ層１６においては、第１フィルドビア３２、第２フィルドビア５２及び第３フィルドビア７２が互いに接続されてはいるものの、略同軸上には積み上げられていない。よって、下面側ビルドアップ層１６内にはスタックトビア構造体３５は特段形成されていない。
図４に示されるように、スタックトビア構造体３５の外端である第１端３６、つまり第３フィルドビア７１のビア上面は、第２プレーン導体層であるチップコンデンサ搭載用パッド７３に対して直接的に接続されている。一方、スタックトビア構造体３５の内端である第２端３７、つまり第１フィルドビア３１のビア底面は、第１プレーン導体層を構成するランド部２０及び蓋めっき部１９には直接的には接続されず、それらの位置を避けて配置されている。即ち、第１フィルドビア３１のビア底面は、コンフォーマルビア２５のランド部２７に対して接続されている。従って本実施形態の場合、スタックトビア構造体３５の第２端３７は、コンフォーマルビア２５を介して、第１プレーン導体層に間接的に接続されていると把握してもよい。なお、コンフォーマルビア２５と、スタックトビア構造体３５を構成する第１フィルドビア３１、第２フィルドビア５１及び第３フィルドビア７１とは、互いに同軸上には存在していない。また、コンフォーマルビア２５のランド部２７は、その面積が０．１ｍｍ2よりも相当小さいため、本実施形態でいう第１プレーン導体層にも第２プレーン導体層にも該当しない。
また本実施形態の場合、第１プレーン導体層及び第２プレーン導体層の基板厚さ方向と直交する方向の熱膨張係数は約１７．０ｐｐｍ／℃となっている。これに対して、樹脂絶縁層２１，４１，６１，８１の基板厚さ方向と直交する方向の熱膨張係数は約５５．０ｐｐｍ／℃となっている。従って、両者の熱膨張係数差は約３８．０ｐｐｍ／℃である。
次に、上記構成の多層樹脂配線基板１１の製造手順について説明する。
まず、基材両面に銅箔を貼着した両面銅張積層板を用意する。そして、ＹＡＧレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでめっきスルーホール１７を形成した後、そのめっきスルーホール１７内に樹脂充填体１８を充填形成する。さらに、銅めっきを行って蓋めっき部１９を形成し、さらに基材両面の銅箔のエッチングを行って第１層めの導体層をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。
次に、基材１２の上面１３及び下面１４に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、コンフォーマルビア２５，２６が形成されるべき位置に盲孔を有する第１層めの樹脂絶縁層２１，２２を形成する。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部にコンフォーマルビア２５，２６を形成するとともに、第１層めの樹脂絶縁層２１，２２上に第２層めの導体層を形成する。
次に、第１層めの樹脂絶縁層２１，２２上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、第１フィルドビア３１，３２が形成されるべき位置に盲孔を有する第２層めの樹脂絶縁層４１，４２を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に第１フィルドビア３１，３２を形成するとともに、第２層めの樹脂絶縁層４１，４２上に第３層めの導体層を形成する。
次に、第２層めの樹脂絶縁層４１，４２上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、第２フィルドビア５１，５２が形成されるべき位置に盲孔を有する第３層めの樹脂絶縁層６１，６２を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に第２フィルドビア５１，５２を形成するとともに、第３層めの樹脂絶縁層６１，６２上に第４層めの導体層を形成する。
次に、第３層めの樹脂絶縁層６１，６２上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、第３フィルドビア７１，７２が形成されるべき位置に孔を有する第４層めの樹脂絶縁層８１，８２を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に第３フィルドビア７１，７２を形成するとともに、第４層めの樹脂絶縁層８１，８２上にパッド７３，７５，９４（第５層めの導体層）を形成する。第１フィルドビア３１、第２フィルドビア５１及び第３フィルドビア７１からなる本実施形態のスタックトビア構造体３５は、この段階で完成する。
この後、ソルダーレジストを形成した後、パッド７３，７５，９４の表面上に無電解ニッケルめっき及び無電解金めっきを順次施す。さらに、フリップチップ接続用のパッド７５上にはんだバンプ７７を形成し、かつ、ピン取付用のパッド９４上にはんだ付けによって端子ピン９２を取り付ける。以上の結果、両面にビルドアップ層１５，１６を備える所望の多層樹脂配線基板１１が完成する。さらに、この多層樹脂配線基板１１にＩＣチップ９７やチップコンデンサ９１等を搭載すれば、オーガニックパッケージが完成する。
次に、上記の多層樹脂配線基板１１を対象として行ったビアピーリングテストの具体的方法及びその結果について述べる。
このテストでは、まず、多層樹脂配線基板１１に−５５℃〜１２５℃のサーマルショックを１００回与えた後、例えばＲＩＥ（反応性イオンエッチング）等を行ってフィルドビア３１，５１，７１の周囲の樹脂絶縁層２１，４１，６１，８１を除去した（図５参照）。次いで、ピール用治具１０１を用いてフィルドビア３１，５１，７１のランド部を下側から上方に引っ掛けて持ち上げるようにした（図６参照）。図７は、ビア底面にクラックが生じる前にランド部にクラックが生じて折れたモード（即ちグッドモード）を示している。図８は、ランド部にクラックが生じて折れる前にビア底面にクラックが生じて剥離したモード（フェイラーモード）を示している。
そして、図４に示されるように、第１端３６が第２プレーン導体層に直接的に接続される一方、第２端３７が第１プレーン導体層に直接的には接続されていないスタックトビア構造体３５を備えるものを、実施例のサンプルとして位置づけた。これに対し、第１端３６が第２プレーン導体層に直接的に接続され、かつ、第２端３７が第１プレーン導体層に直接的に接続されたスタックトビア構造体を備えるものを、比較例（従来例）のサンプルとして位置づけた。
これら２種のサンプルにおける３箇所（即ち、第１フィルドビア３１、第２フィルドビア５１及び第３フィルドビア５１の３箇所）について、上記の方法によりビアピーリングテストを行った。そして、第１フィルドビア３１、第２フィルドビア５１、第３フィルドビア７１の各々についてクラックの発生状況（つまりフェイラーモードの発生数）を調査した。なお、調査数はそれぞれ１６００個とした。その結果を図９の表に示す。
図９の表に示されるように、実施例のサンプルでは、第１フィルドビア３１、第２フィルドビア５１、第３フィルドビア７１の全てにおいてグッドモードとなり、フェイラーモードは何ら発生しなかった。一方、比較例のサンプルでは、唯一、第３フィルドビア７１においてフェイラーモードが発生しなかったが、第１フィルドビア３１及び第２フィルドビア５１においてはフェイラーモードが発生した。なお、フェイラーモードの発生率は、第２フィルドビア５１よりも第１フィルドビア３１にて多くなる傾向があった。以上の結果からも明白なように、本実施例のサンプルのスタックトビア構造体３５には優れた信頼性が付与されていることが実証された。
従って、本実施形態によれば以下の効果を得ることができる。
即ち、本実施形態では、スタックトビア構造体３５の第１端３６のみが第２プレーン導体層であるパッド７３に直接的に接続される一方で、第２端３７については第１プレーン導体層に直接的には接続されない構造となっている。よって、このスタックトビア構造体３５は、いわば第２プレーン導体層に対して片持ち支持されていると言ってよい。ゆえに、スタックトビア構造体３５に対してその横方向から曲げ応力が加わったとしても、第１プレーン導体層及び第２プレーン導体層に両持ち支持されている場合とは異なり、曲げ応力による影響が出にくい。よって、コンフォーマルビア２５のランド部２７と第１フィルドビア３１との連結部分、第１フィルドビア３１と第２フィルドビア５１との連結部分、第２フィルドビア５１と第３フィルドビア７１との連結部分にクラックが生じにくくなる。従って、従来のものに比べて信頼性に優れた多層樹脂配線基板１１を実現することができる。
なお、本発明は上記の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内において任意に変更することができる。
・例えば、実施形態では３段に積み上げたスタックトビア構造体３５を例示したが、４段、５段または６段や、それ以上に積み上げたスタックトビア構造体について本発明を適用してもよい。
・また実施形態では、スタックトビア構造体３５の第２端３７を、コンフォーマルビア２５のランド部２７に直接的に接続することで、第１プレーン導体層がある位置を避けるようにしていた。勿論、これに限定されず、コンフォーマルビア２５のランド部２７以外の比較的小面積の導体部分に直接的に接続するようにしてもよい。
・実施形態では、スタックトビア構造体３５の第２端３７をコンフォーマルビア２５に接続していたが、スタックトビア構造体３５の構成要素ではない直接接続回避用フィルドビア１２５に接続するようにしてもよい（図１０参照）。ただし、この場合には実施形態の場合と同様に、スタックトビア構造体３５及び直接接続回避用フィルドビア１２５を互いに同軸上に存在しないように配置する必要がある。図１０において具体的には、スタックトビア構造体３５の第２端３７を直接接続回避用フィルドビア１２５のランド部２７に直接的に接続する配置態様が採られている。その結果、第２端３７と蓋めっき部１９との直接的な接続が回避されている。また、基材１２の下面１４側にあるコンフォーマルビア２６を、直接接続回避用フィルドビア１２５に変更しても構わない。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）第１主面及び第２主面を有する基材と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置された第１プレーン導体層と、前記第１主面側及び前記第２主面側の少なくともいずれかに配置され、前記第１プレーン導体層よりも外層側に位置する第２プレーン導体層と、前記第１プレーン導体層及び前記第２プレーン導体層の間に介在された樹脂絶縁層と、前記樹脂絶縁層に形成されたフィルドビアと、前記樹脂絶縁層内に位置し、前記フィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体と、前記樹脂絶縁層に形成され、前記第１プレーン導体層及び前記第２プレーン導体層よりも面積の小さいランド部を有するとともに、前記スタックトビア構造体の構成要素ではないビアとを備え、前記スタックトビア構造体は第１端及び第２端を有し、前記第１端は前記第２プレーン導体層に直接的に接続されている一方、前記第２端は前記スタックトビア構造体の構成要素ではないビアのランド部に直接的に接続され、前記スタックトビア構造体の構成要素ではないビアの底面は前記第１プレーン導体層に直接的に接続されていることを特徴とする多層樹脂配線基板。
（２）前記フィルドビアの直径は８５μｍ未満であることを特徴とする前記（１）に記載の多層樹脂配線基板。
（３）前記第２プレーン導体層は、チップコンデンサ搭載用のパッドであることを特徴とする前記（１）または（２）に記載の多層樹脂配線基板。
（４）前記第１プレーン導体層及び前記第２プレーン導体層の面積は、いずれも０．１ｍｍ2以上であることを特徴とする前記（１）乃至（３）のいずれか１項に記載の多層樹脂配線基板。
（５）前記第１プレーン導体層及び前記第２プレーン導体層の間に位置する前記樹脂絶縁層の厚さの総和は６０μｍ以上であることを特徴とする前記（１）乃至（４）のいずれか１項に記載の多層樹脂配線基板。
（６）前記第１プレーン導体層及び前記第２プレーン導体層の基板厚さ方向と直交する方向の熱膨張係数は２０．０ｐｐｍ／℃以下であり、前記樹脂絶縁層の基板厚さ方向と直交する方向の熱膨張係数は３０．０ｐｐｍ／℃以上であることを特徴とする前記（１）乃至（５）のいずれか１項に記載の多層樹脂配線基板。
本発明を具体化した一実施形態の多層樹脂配線基板の全体概略図。 実施形態の多層樹脂配線基板の概略平面図。 実施形態の多層樹脂配線基板の要部拡大概略断面図。 実施形態の多層樹脂配線基板におけるスタックトビア構造体の拡大概略断面図。 実施形態の多層樹脂配線基板について行ったビアピーリングテストを説明するためのフィルドビア（樹脂絶縁層を除去した状態）の断面図。 同じくビアピーリングテストを説明するためのフィルドビア及びピール用治具の断面図。 同じくビアピーリングテストを説明するためのフィルドビア（グッドモード）の断面図。 同じくビアピーリングテストを説明するためのフィルドビア（フェイラーモード）の断面図。 実施例及び比較例についてビアピーリングテストを行った結果を示す表。 別の実施形態の多層樹脂配線基板を示す要部拡大概略断面図。
符号の説明
１１…多層樹脂配線基板
１２…基材
１３…第１主面である上面
１４…第２主面である下面
１９…第１プレーン導体層を構成する蓋めっき部
２０…第１プレーン導体層を構成するランド部
３１，３２，５１，５２，７１，７２…フィルドビア
３５…スタックトビア構造体
４１，４２，６１，６２，８１，８２…樹脂絶縁層
７３…第２プレーン導体層としてのチップコンデンサ搭載用のパッド

Claims (4)

  1. 第１主面及び第２主面を有する基材と、
    前記第１主面側及び前記第２主面側の少なくともいずれかに配置された第１プレーン導体層と、
    前記第１主面側及び前記第２主面側の少なくともいずれかに配置され、前記第１プレーン導体層よりも外層側に位置する第２プレーン導体層と、
    前記第１プレーン導体層及び前記第２プレーン導体層の間に介在された樹脂絶縁層と、
    前記樹脂絶縁層に形成されたフィルドビアと、
    前記樹脂絶縁層内に位置し、前記フィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体と、
    前記樹脂絶縁層に形成され、前記第１プレーン導体層及び前記第２プレーン導体層よりも面積の小さいランド部を有するコンフォーマルビアと
    を備え、
    前記スタックトビア構造体は第１端及び第２端を有し、前記第１端は前記第２プレーン導体層に直接的に接続されている一方、前記第２端は前記コンフォーマルビアのランド部に直接的に接続され、前記コンフォーマルビアのビア底面は前記第１プレーン導体層に直接的に接続され、前記第２プレーン導体層は、前記基材の第１主面側に形成されたＩＣチップ接続用パッドの周囲に配置されかつ当該ＩＣチップ接続用パッドよりも面積の広いチップコンデンサ搭載用のパッドであり、前記第１プレーン導体層は、前記基材に形成されためっきスルーホールの蓋めっき部であることを特徴とする多層樹脂配線基板。
  2. 第１主面及び第２主面を有する基材と、
    前記第１主面側及び前記第２主面側の少なくともいずれかに配置された第１プレーン導体層と、
    前記第１主面側及び前記第２主面側の少なくともいずれかに配置され、前記第１プレーン導体層よりも外層側に位置する第２プレーン導体層と、
    前記第１プレーン導体層及び前記第２プレーン導体層の間に介在された樹脂絶縁層と、
    前記樹脂絶縁層に形成されたフィルドビアと、
    前記樹脂絶縁層内に位置し、前記フィルドビアを複数段かつ略同軸上に積み上げて互いに接続した構造のスタックトビア構造体と、
    前記樹脂絶縁層に形成され、前記第１プレーン導体層及び前記第２プレーン導体層よりも面積の小さいランド部を有する直接接続回避用フィルドビアと
    を備え、
    前記スタックトビア構造体は第１端及び第２端を有し、前記第１端は前記第２プレーン導体層に直接的に接続されている一方、前記第２端は前記直接接続回避用フィルドビアのランド部に直接的に接続され、前記直接接続回避用フィルドビアのビア底面は前記第１プレーン導体層に直接的に接続され、前記第２プレーン導体層は、前記基材の第１主面側に形成されたＩＣチップ接続用パッドの周囲に配置されかつ当該ＩＣチップ接続用パッドよりも面積の広いチップコンデンサ搭載用のパッドであり、前記第１プレーン導体層は、前記基材に形成されためっきスルーホールの蓋めっき部であることを特徴とする多層樹脂配線基板。
  3. 前記第１プレーン導体層及び前記第２プレーン導体層の面積は、いずれも０．１ｍｍ ２ 以上であることを特徴とする請求項１または２に記載の多層樹脂配線基板。
  4. 前記フィルドビアの直径は８５μｍ未満であり、前記第１プレーン導体層及び前記第２プレーン導体層の間に位置する前記樹脂絶縁層の厚さの総和は６０μｍ以上であることを特徴とする請求項１乃至３のいずれか１項に記載の多層樹脂配線基板。
JP2004060910A 2003-05-16 2004-03-04 多層樹脂配線基板 Expired - Fee Related JP4203435B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004060910A JP4203435B2 (ja) 2003-05-16 2004-03-04 多層樹脂配線基板
TW093113582A TWI315656B (en) 2003-05-16 2004-05-14 Multilayer wiring board including stacked via structure
CN2004100446095A CN1551708B (zh) 2003-05-16 2004-05-17 多层布线板
US10/846,923 US7164085B2 (en) 2003-05-16 2004-05-17 Multilayer wiring board including stacked via structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003139544 2003-05-16
JP2004060910A JP4203435B2 (ja) 2003-05-16 2004-03-04 多層樹脂配線基板

Publications (2)

Publication Number Publication Date
JP2005005673A JP2005005673A (ja) 2005-01-06
JP4203435B2 true JP4203435B2 (ja) 2009-01-07

Family

ID=34106334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060910A Expired - Fee Related JP4203435B2 (ja) 2003-05-16 2004-03-04 多層樹脂配線基板

Country Status (4)

Country Link
US (1) US7164085B2 (ja)
JP (1) JP4203435B2 (ja)
CN (1) CN1551708B (ja)
TW (1) TWI315656B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005000522T5 (de) * 2004-03-03 2007-01-18 Shinko Electric Industries Co., Ltd. Platinen-Herstellungsverfahren und Platine
JP2006294725A (ja) * 2005-04-07 2006-10-26 Fujikura Ltd 配線基板、多層配線基板およびそれらの製造方法
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
EP1821587B1 (en) * 2006-02-20 2017-08-02 Denso Corporation Electronic component mounting structure
JP4668822B2 (ja) * 2006-03-24 2011-04-13 日本特殊陶業株式会社 配線基板の製造方法
JP4567647B2 (ja) * 2006-10-04 2010-10-20 日本特殊陶業株式会社 多層樹脂配線基板
US8669480B2 (en) * 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
CN101632169B (zh) 2007-12-28 2012-05-23 揖斐电株式会社 中介层以及中介层的制造方法
JP2009224617A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 配線基板
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
JP5772134B2 (ja) * 2011-03-26 2015-09-02 富士通株式会社 回路基板、その製造方法および半導体装置
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
WO2015151809A1 (ja) * 2014-03-31 2015-10-08 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
KR20220056296A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JP2000101243A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP3223357B2 (ja) 1999-03-09 2001-10-29 日本特殊陶業株式会社 スルーホール充填用ペースト及びそれを用いた多層プリント配線板
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof

Also Published As

Publication number Publication date
TWI315656B (en) 2009-10-01
US7164085B2 (en) 2007-01-16
TW200501863A (en) 2005-01-01
JP2005005673A (ja) 2005-01-06
CN1551708A (zh) 2004-12-01
CN1551708B (zh) 2010-11-03
US20050155791A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4203435B2 (ja) 多層樹脂配線基板
US7002080B2 (en) Multilayer wiring board
JP4767269B2 (ja) 印刷回路基板の製造方法
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
KR20060047178A (ko) 반도체 장치
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP6226168B2 (ja) 多層配線板
US6720502B1 (en) Integrated circuit structure
US20100236822A1 (en) Wiring board and method for manufacturing the same
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP4567647B2 (ja) 多層樹脂配線基板
JP2015060981A (ja) プリント配線板
JP5060998B2 (ja) 多層樹脂配線基板
JP4082995B2 (ja) 配線基板の製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
US5992012A (en) Method for making electrical interconnections between layers of an IC package
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
JP2004031738A (ja) 配線基板およびその製造方法
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2006147932A (ja) 多層配線基板及びその製造方法
KR20100028209A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees