JP3675223B2 - Avalanche photodiode and manufacturing method thereof - Google Patents

Avalanche photodiode and manufacturing method thereof Download PDF

Info

Publication number
JP3675223B2
JP3675223B2 JP13158699A JP13158699A JP3675223B2 JP 3675223 B2 JP3675223 B2 JP 3675223B2 JP 13158699 A JP13158699 A JP 13158699A JP 13158699 A JP13158699 A JP 13158699A JP 3675223 B2 JP3675223 B2 JP 3675223B2
Authority
JP
Japan
Prior art keywords
layer
type
conductivity type
region
avalanche photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13158699A
Other languages
Japanese (ja)
Other versions
JP2000323746A (en
Inventor
剣申 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13158699A priority Critical patent/JP3675223B2/en
Publication of JP2000323746A publication Critical patent/JP2000323746A/en
Application granted granted Critical
Publication of JP3675223B2 publication Critical patent/JP3675223B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信用半導体受光素子に関し、特に、製作が容易で且つ暗電流特性と信頼性に優れるアバランシェフォトダイオード(APD)の構造とその製造方法に関するものである。
【0002】
【従来の技術】
光ファイバ通信を構成する3大要素として、光源、伝送媒体としての光ファイバ、光信号を検出する光検出器が挙げられる。この内、半導体受光素子は小型・軽量・高感度である利点を生かして光源の光モニタ用としてと共に、光信号の検出器用として用いられいる。この目的の為の半導体受光素子として、波長0.8μm帯域用の検出器としては、Si材料を用いたPIN型のフォトダイオード(以下PDと略称する)、あるいは高電界を利用するために高い逆バイアス電圧を必要とするが、素子内部に光電変換された信号を増幅する作用を有する為にPDと比べさらに高感度が得られるアバランシェフォトダイオード(APD)が開発されてきた。
【0003】
光ファイバの伝送損失の低減に伴い、いわゆる長波長帯用の受光素子としてGe材料を用いたPDあるいはAPDも開発されてきたが、Ge材料は光検出器として暗電流が大きい、および光ファイバの極低損失波長である1.55μm光に対して材料的に光電変換効率が極端に低下する等の問題がある。このGe材料に替わる半導体受光素子としてInP基板に格子整合するInGaAsP材料、特にこの系の最長波長端組成であるIn 0.53 Ga 0.47 As(以下InGaAsと略称)材料を光吸収層としたPIN−PDあるいはAPDが研究開発されてきた。
【0004】
現在、このInGaAs材料を用いたPIN−PDあるいはAPDが、光通信の中心波長である1.3μmあるいは1.55μm用の光検出器として用いられている。これらの半導体受光素子は半導体主表面上に不純物種を拡散等の手法により選択的に施してpn接合を形成することにより受光領域を設けている。この構造では、通常、光は半導体主表面に垂直に入射する、いわゆるプレーナ構造が多く、これは信頼性、生産歩留まり等の点から優れた構造として広く採用・製造されている。
【0005】
また一方、最近においては、各種光デバイスを含む光通信に必要な要素技術も着実に進展しているが、更に多量の情報を安価に伝達したいという需要も飛躍的に増大しており、高性能・高速受光素子を低価格で提供できる技術対応が求められている。
【0006】
高速な光通信に対応する高性能な受光素子と言う点から、最近、超格子構造を利用した超格子APDが注目されている。超格子構造の井戸層と障壁層の間の伝導体あるいは価電子帯の不連続エネルギーを高電界下でこの超格子層構造に垂直に走行する電子あるいは正孔に電界より供給されるエネルギーに付加的に付与することにより井戸層内バンド不連続界面近傍での衝突イオン化確率を人工的に向上させこの多重効果により従来のバルク結晶特有の衝突イオン化とは異なる電子あるいは正孔の選択的高イオン化率を達成し、これにより高速で低雑音なAPDをうる研究開発活動が盛んに行われている。超格子APDの高性能特性を試験・実現するために試みられている構造として、例えば、図5に示すようなメサ型裏面入射構造(電子情報通信学会全国大会1998、C-3-11)が良く知られており、このような構造により、現在、量産されているInGaAsを光吸収層としInP層中にpn接合を持つヘテロ接合機能分離型APDと比べて高性能受信感度特性が得られることが示されて来た。しかしながらこの様なメサ構造ではAPD動作に必要な高電界(衝突イオン化を誘起する為には少なくとも数100kV/cmの電界が必要)を有するpn接合面がメサ側壁上に露出しており長期信頼性、長期安定動作に不安が残ることが判ってきた。これを回避・改善する方法や構造としてプレーナ型超格子が提案・試作されている。
【0007】
提案されているプレーナ型超格子APD(IEEE, Journal of Photonics Technology Letters, vol.8, pp.827-829, 1996)の模式断面図を第6図に示す。素子構造として、半絶縁性InP基板61上にp−バッファー層62、p−InGaAs光吸収層63、p−InP電界緩和層64、ノンドープInAlAs/InAlGaAs超格子増倍層65、n−InAlAsキャップ層66、n−InGaAsコンタクト層67の層構造を有しており、空乏層終端層としての役割を成すp型化領域68,高濃度隣接領域を除去する円環状分離溝69、Ti(チタン)のイオン注入により形成されたガードリング領域610、p型電極611、n型電極612、パッシベーション膜613,光の入射に対して無反射膜としての用を成すARコート膜614を形成することによりプレーナ型素子が実現されている。ここでは、厚さ1μm程度という空乏化InGaAs光吸収層63を有するためpn接合周縁での電界集中をより軽減するガードリング構造が構造は複雑となるが不可欠の素子構造となっている。
【0008】
更に具体的に従来例を説明する。 特開平4−286168号公報に示されるように、高速に変調された光信号を受信するためのアバランシェフォトダイオード(APD)において、光導波路構造を有するPINフォトダイオードと同じ発想にもとずき光導波路型APDを実現しようとした場合、エッジブレークダウンを防ぐためのガードリング構造が問題となる。従って、第2図に示すように、光の進行方向に対し横方向にはガードリングと同様の効果及び光閉じこめ効果を得ることができ、光の進行方向に対してはガードリングと同様の効果が得られるInP系APD、GaSb系APDが考案された。
【0009】
又特開平8−242016号公報に示されるように、メサ構造APDの増倍層、保護リング、および隣接するP層のドーピングと厚さの精密な制御を実施し、同時にP層の表面における極めて強い電界、並びにP層及び増倍層の界面におけるエッジ降伏を回避する事ができる。そのために第1の導電性タイプのキャップ層と、第2の導電性タイプのアバランシェ増倍層を設け、該増倍層を前記キャップ層に近接して配置する事により、第1のPN接合を形成するステップと、半導体層にエッチングを施してメサリリーフを形成するステップと、前記半導体層の上に少なくとも1つのエピタキシャル層を成長させて保護リングを形成するステップと、を備えてなるアバランシェフォトダイオードの製造方法が考案された。
【0010】
更に又、特開平7−312442号(特許第2762939号)公報に示される様に、メサ型PN接合フォトダイオードで問題となる表面リーク暗電流を低減し低暗電流で信頼性の高い超格子アバランシェフォトダイオードであって、波長1.3― 1.5μm帯に受光感度を有し、高イオン化率比α/βで低雑音高速応答特性と同時に高信頼性を有するアバランシェフォトダイオードが提供されている
【0011】
【発明が解決しようとする課題】
これら従来のメサ型PD或いはAPDではpn接合がメサ側壁にむき出しである為に暗電流が大きく不安定、或いは、最近導波路構造のPDも注目されてきているが、この場合には光信号が素子表面から入射するのではなく端面pn接合部から導入されるため大電流入力時には特にその信頼性の問題が、またプレーナ構造の場合には工程が複雑となりコスト低減等の点から必ずしも最善の構造とは言い難い。
【0012】
本発明の目的は、上記した従来技術の欠点を改良するものである。上記のようなメサ型の場合においてもメサ側壁にpn接合が出来るのを回避して素子上面でpn接合終端を行うと共に、このpn接合部位を素子下端から上端部に向かって素子受光領域に段階的に形成することにより、付加的なガードリング構造を設けなくても、安定性に優れたAPDを提供するものである。この技術はAPD、PD構造共に応用できるもので、低暗電流と言う光検出器の基本特性を満足し且つ高い信頼性を有する素子構造を比較的簡単なプロセス工程により歩留まりよく提供する事ができる。
【0013】
【課題を解決するための手段】
本発明は上記した目的を達成するため以下に記載されたような技術構成を採用するものである。
即ち、本発明のアバランシェフォトダイオードの態様は、
化合物半導体基板上に、少なくとも第1導電型半導体層と第2導電型半導体層を順次積層した構造を有し、前記第2導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、
前記第2導電型半導体層の前記受光部の周縁には、素子表面にpn接合終端部を形成する第1導電型領域が、下部に第2導電型半導体層を残して形成され、さらにその外周で前記第1導電型領域の一部が、前記第2導電型半導体層の表面から前記第1導電型半導体層に達していることを特徴とするものである。
【0014】
【発明の実施の形態】
本発明は上記の技術構成を有することによって、第1導電型半導体層中の一層或いは一領域を光吸収層とし、第2導電型層の一層或いは一領域をアバランシェ増倍層としての役割を担うことを特徴とするアバランシェフォトダイオードあるいは、第1導電型がp型で、第2導電型がn型或いは高抵抗型であるアバランシェフォトダイオードを実現する
【0015】
さらに、化合物半導体基板としてInPを用いて、第1導電型光吸収層がInP基板に格子整合が容易なInGaAs、InAlGaAs或いはInGaAsPより構成され、第2導電型アバランシェ層がInAlAsあるいはInAlGaAsあるいはInGaAsPより構成されているアバランシェフォトダイオードが与えられる。
【0016】
また第2導電型受光半導体領域の周縁を第1導電型光吸収層までエッチング除去後、エッチング側面を含めて前記の構成となるべく第2導電型半導体層周縁を第1導電型に転換させ、且つ受光領域を形成する第1導電型光吸収層下に本光吸収層より禁制帯幅の大きな光の導波としての役目を成す光導波層を有し、この光導波路により光信号を素子外部から取り入れ且つ導入光をエバネッセント結合により前記光吸収層へ結合させ光電変換することを特徴とする導波路構成のアバランシェフォトダイオードが与えられる。
【0017】
本発明の技術構成をより詳しく説明するならば、本発明の技術思想の基本はpn接合をgrown junctionとエピ成長後の不純物注入あるいは不純物拡散等の手段により付加的に受光領域の中心部を除いた素子周縁部に形成した構造で、これによりメサ構造においてもpn接合端がメサ側壁形成されることなくpn接合終端部が素子表面に形成され且つ作為的にpn接合終端部を含んだ素子表面周縁部の下部に逆バイアス印加時に空乏化する領域即ち不純物注入或いは拡散の施されていない領域を形成することにより逆バイアス下でのpn接合終端領域での電界強度を受光領域下pn接合部での電界強度と比べて効果的に低下でき、特別なガードリング構造を付加することなくして有効なガードリング効果を生ぜしめて、素子降伏電圧付近で使用されるアバランシェ状態においても低暗電流と信頼性に優れた特性を示す素子を提供することにある。
【0018】
又発明の他の態様としては、具体的な素子機能の分担を設けたもでので、第2導電型中に光吸収領域と増倍領域の両者を設ける構造も可能であるが、ヘテロ構造を利用しての本構成、即ち第1導電型領域中に光吸収層を、第2導電型領域中にアバランシェ増倍領域を形成する方がよりAPDとしての高速性・低雑音特性を効果的に実現できる。
【0019】
更に本発明における別の態様としては、導電型変換の方法として不純物拡散を採用する場合、p型層の形成と拡散深さの制御が比較的容易であるのと比べ、n型不純物拡散は拡散現象自体及びその深い深さ制御が困難であること、及び、アバランシェ層として少数キャリアが大きなイオン化率特性を有する伝導型の方が雑音特性に優れる特性であることが知られており、電子の電離衝突/イオン化率が正孔のイオン化率より大きな材料物性を有するn型アバランシェ層を想定した伝導体型を規定している。正孔のイオン化率の方が大きな場合にはp型アバランシェ層を用いる構成が望ましい。
【0020】
一方、本発明における更に他の態様としては、光通信用波長帯の光源・光検出器の作製基板として最適、多用されているInP基板を用いた場合の上記した態様に合致する組み合わせを規定したもので、光吸収層としてはInP基板に格子整合したInGaAsP或いはInAlGaAsを材料とした光源の全ての波長光を受光できるいInを53%含んだInGaAs層(InPに格子整合する最長波長組成材料)、或いは、受光目的の波長の禁制帯幅より狭い禁制帯を有するInAlGaAsあるいはInGaAsP材料であり、アバランシェ層としては電子のイオン化率が正孔のそれより大きなInAlAs或いはInAlGaAs或いはInGaAsP、或いはこれらの組み合わせ(超格子)構造により高速で低雑音な素子を実現することが出来る。
【0021】
ここで、格子整合条件というのは、例えばInGaAsの例であればInを53%含んだ組成のInGaAsと代表して表現してあるが、その意味するところは転位の発生を伴わない範囲で歪み・不整合を許容した組成比、あるいは超格子構造では正の歪み層と負の歪みの層多重による実効的な歪みを緩和した場合等をも含んでいる。
【0022】
又、本発明における更に別の態様としては、光の導入・導波構造として導波路構造との結合した場合の構成例を規定したもので、アバランシェ層領域下の光吸収層で光吸収された光キャリアが効果的にアバランシェ領域に注入される構造を規定しており、且つ、薄膜増倍層の場合に特に内部量子効率の改善・向上に効果的である特徴を有する。
【0023】
【実施例】
以下、図面を参照して、本発明による半導体受光素子の具体例を実施例の形で詳細に説明する。
【0024】
(実施例1)
第1図に本発明の一実施例による半導体受光素子、APDの横断面模式図を示す。まず始めに(100)面を有するp−InP基板11上に、例えばガスソースMBE法により、p−InPバッファー層12を1μm程度形成した後、Be(ベリリウム)添加による不純物濃度約5 x 1015 cm−3のp−InGaAs光吸収層13を1μm形成し、次に、p−InP電界緩和層14を50nm、不純物添加なしのノンドープInAlAs層15を2μm成長し、最後にSi等の添加によるn−InPキャップ層16を0.5μm成長して素子用ウエーハとする。ここで、上記基板11,層12,13,14が請求項の第1導電型半導体層に、層15が第2導電型半導体層に対応する。
【0025】
本ウエーハを用いて、始めに、通常のフォトリソグラフィー技術(フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去)を用いて選択的に例えば直径50μmの円形を残してn−InP16層を除去する。この工程を経たウエーハの表面に例えばSiO2の様な不純物の拡散マスクとしての用を成す薄膜を形成し、フォトリソグラフィーの技術を用いて、例えば、円形のnInP層16と同心円状に直径100μmを残してSiO2薄膜を除去する。この薄膜を拡散マスクとしてZn(亜鉛)をInGaAs光吸収層13に達するように拡散しp領域111を形成する。
【0026】
実際のZn拡散は、例えばZnAs化合物と共にパターニングされたウエーハをガラス中に真空封入し温度500から600度中で数時間放置することにより得られる。拡散深さは熱処理時間の過多により制御できる。
【0027】
この工程が終了後、再度、拡散マスクとして直径80μmを残して除去後、Znを深さ0.5μm拡散しp領域112を形成する。
【0028】
この後、素子表面の保護膜として、例えば、プラズマCVDによりSiN絶縁膜113を0.22μm形成し、この後、n側電極114、p側電極115を形成することにより素子が完成する。
【0029】
この場合には、n側電極114はリング状に形成されており、光は電極114内に導入される。又、絶縁膜113の膜厚は 波長1.3から1.55μm光に対して入射表面での反射を極力抑えるようAR条件付近に設定されている。光を基板側裏面入射とすることもでき、その場合には、p電極115に円形窓を開ければよい。
【0030】
以上のプロセスにより本発明の第1の実施例であるアバランシェフォトダイオードが制作できる。本素子では、降伏電圧が100Vを越えるが、増倍暗電流は10nA程度以下で安定であり、利得・帯域積30GHzが得られた。低暗電流化には、結晶品質、ガードリング効果の寄与も大きいが、上記電界緩和層14の濃度制御によりInGaAs光吸収層13には素子降伏時にも200kV/cm以上の高電界が印加されないように設計・作製されておりInGaAs中でのトンネル電流の発生を抑制している効果も現れている。受光面内での増倍率分布も均一で、温度150度の高温雰囲気中での降伏電圧状態放置試験においても1000時間経過後でも安定であった。本実施例は、請求項1,2,3,4,5に対応した実施例である。
【0031】
(実施例2)
次に、本発明の別の一実施例について第2図を用いて説明する。始めに、(100)面を有するp+-InP基板21上に1μ程度のp+-InPバッファー層22を介して、厚さ 0.5μm、濃度2 x 1019cm-3のp+ −InGaAs光吸収層23 及び、厚さ0.5μm、濃度5 x 1017cm-3のp- −InGaAs光吸収層24を成長後形成する。これに引き続き連続して、厚さ50nmのp+-InP電界緩和層25、厚さ2μmでノンドープ高抵抗であるInAlAs増倍層26、厚さ0.5μm、濃度5 x 1018cm-3のn+-InPキャップ・コンタクト層27を成長する。ここで、21,22,23,24,25が各請求項の第1導電型半導体層に、26が第2導電型半導体層に対応する。
【0032】
このウエーハのn+_InP層27上に例えばSiO2膜を0.2μm程度全面に形成し、次に、フォトリソグラフィー技術(フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去)を用いて選択的に例えば直径80μmの円形を残して前記SiO2及びn+-InP層27の全てを除去する。
【0033】
次に、上記同様のフォトレジスト工程を繰り返すことにより上記80μmと同心円上に直径90μmの円形を残してi-InAlAs増倍層26を上部より約1μmをエッチングにより選択的に除去する。
【0034】
これに引き続きさらに、同様のフォトレジスト工程により上記80、90μmの円と同心円で直径100μmの円形を残して上記残りのi-InAlAs増倍層26の全てを除去する。この工程により図2に模式的に示されているようにi-InAlAs層26周縁に段差が形成される。
【0035】
このようなウエーハにZnの拡散工程を施す。ここでは上記SiO2がZnの拡散マスクの役割をしており、且つ第1の実施例で説明したと同様ZnAs2と同一のガラス管中で熱処理することによりp+拡散領域211を得る。Znの拡散深さは0.5μm程度となるように熱処理時間を調節する。この工程後、上記円形と同心円上に直径30μmを残してn+-InP層27を除去した後、上記SiO2 を除去後、素子表面の絶縁保護膜として例えばSiNx膜212を0.3μm程度形成する。次に、基板の厚みを所定の厚みとなるべく研磨、鏡面仕上げとした後、基板側にもSiNx膜0.22μmを形成する。この後、n+-InP層27上のSiNx膜212を除去しn型電極214を形成し、上記n+-InP層27の下部に位置するp+-InP基板21上のSiNx膜213領域外のSiNx膜を除去した後、この領域にp型電極215を形成することにより素子化が完成する。ここでは、光は基板側SiNx膜213を通して導入される。
【0036】
以上のプロセスにより本発明の第2の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は5nA程度以下で安定であり、利得帯域積25GHzが得られた。本実施例では上記電界緩和層14によりInGaAs光吸収層13に高電界(例えば300kV/cm)は印加しない設計となっているが、これに加えて、p-InGaAs層23、24は高濃度ドーピングされており空乏層が広がらない設計となっているために空乏化に起因した暗電流の発生が抑制されて低暗電流化が達成されている。
【0037】
エッチング段差による形状効果による本発明の一実施例を示したが、受光面内での増倍率分布も極めて均一で、150度雰囲気中での降伏電圧状態放置においても1000時間経過後での安定であった。本実施例は、請求項1,2,3,4,5を具体化した一例である。
【0038】
(実施例3)
本発明の別の一実施例について第3図を用いて説明する。始めに、GS-MBE装置を用いて、(100)面を有する半絶縁性InP基板31上に1μ程度のp+型バッファー層32を介して、厚さ 1μmのp+-InGaAs層33を形成する。このとき、InGaAs層33の濃度としてMBEのベリリウム・セルの温度を変化上昇させることにより、成長開始時の約1 x1019cm−3から終了時には1 x1017cm-3に且つその濃度変化量が濃度の対数表示値で距離に関して線形近似で減少すべく制御する。
【0039】
これに引き続き連続して、厚さ50nmのp+-InP電界緩和層34を成長後、波長組成1.2μm相当で層厚10nmのInAGaAs井戸層と厚さ15nmのInAlAs障壁層の15周期より構成された合計0.3μm厚のノンドープ超格子増倍層35を形成し、最後に層厚0.5μmのn+-InPキャップ・コンタクト層36を形成する。ここで、32,33,34が請求項における第1導電型半導体層に、35が第2導電型半導体層に対応する。
【0040】
このウエーハのn-InP層36上に例えばSiO2膜を0.2μm程度全面に形成し、次に、フォトリソグラフィー技術(フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去)を用いて選択的に例えば直径60μmの円形を残して前記SiO2及びn+-InP層36を除去する。次に、このウエーハをZnAS2と共にガラス管中に封入し、十分な熱処理を施すことにより超格子層35を完全にp型化しp+拡散領域311を形成する。
【0041】
次に、上記同様のフォトレジスト工程を繰り返すことにより上記60μmと同心円上に直径50μmの円形を残して前記SiO2とn-InP層26を除去後、前記同様の熱処理を施すことにより超格子層35の上部の一領域をp+拡散領域312とする。この工程の後、フォトレジスト工程により上記60、50μmの円と同心円で直径30μmの円形を残して上記残りのn-InP層36を除去する。
【0042】
この後上記SiO2を除去し、表面絶縁保護膜として例えばSiNx膜313を0.3μm形成する。この後、基板厚さを調節・鏡面とした基板面に光通信波長に対して低反射となるべく約0.22μmのSiNx膜314を形成し、n電極315、p電極316を形成することにより素子化完了する。ここでは光は裏面・基板側からの入射となっており、p電極は表面側から取り出す構造となっている。この構成により、素子はあらかじめ引き出し電極が形成されたサブ・マウント上にフリップ・チップ組立が可能となり素子へのワイヤー・ボンディングが不要となる。
【0043】
以上のプロセスにより本発明の第3の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は1nA程度以下で安定であり、利得帯域積120GHzという高速特性が得られた。本実施例では上記電界緩和層34によりInGaAs光吸収層33に高電界(200kV/cm)は印加しない設計となっているが、これに加えて、p-InGaAs層33の濃度ドーピングがpn接合から離れるに従って濃度を増す構成を採用することにより、InGaAs中で光信号により生成された光キャリアである電子が上記濃度勾配による内部電界によりpn接合部へと高速でドリフトされるために、低暗電流と高速性が達成されている。本実施例も、請求項1,2,3,4,5を具体化した一例である。
【0044】
(実施例4)
次に、本発明の別の一実施例、導波路構造を有するアバランシェフォトダイオードついて第4図の素子概略図を用いて説明する。図aは横断面概略図であり、図bは素子上面外略図である。始めに、GS-MBE装置を用いて、(100)面を有する半絶縁性InP基板41上に約1μmのノンドープInP層42を始めに成長し、次に、厚さ600nmで組成波長1.05μm相当のノンドープInAlGaAs光導波路層43、厚さ40nmで組成波長1.15μmのノンドープのInAlGaAs層44 及び、厚さ20nmのノンドープInPエッチング・ストップ層45を順次形成する。
【0045】
これに引き続き、厚さ40nmで濃度5x 1018cm-3の組成波長1.15μmのp+-InAlGaAs層46、厚さ500nmのp-InGaAs光吸収層47を形成する。
【0046】
このとき、p-InGaAs層47の濃度として、MBEのベリリウム・セルの温度を変化上昇させることにより、成長開始時の約1 x1019cm-3から終了時には1x1017cm−3に且つその濃度変化量が濃度の対数表示値で距離に関して線形近似で減少するよう制御する。
【0047】
これに引き続き連続して、厚さ50nmのp+-InP電界緩和層48、 厚さ200nmのノンドープInAlAs増倍層49を形成し、最後に層厚500nmのn+-InPキャップ・コンタクト層50を形成する。ここで、46,47,48が請求項における第1導電型半導体層に、49が第2導電型半導体層に対応する。
【0048】
このようなウエーハを用いて、素子化プロセスに入る。始めに、フォトリソグラフィー技術を用いてn+-InP層50を6μm x 20μm残して選択的に除去する。
【0049】
次に、同様の作業により6μm x 20μm 形状と中心を同じくして相似形な14μm x 28μmを残してInAlAs増倍層49、p+-InP電界緩和層48、p-InGaAs光吸収層47を選択的に除去する。この後、フォトリソグラフィー技術により10μm x 24μmの相似形領域のみにフォトレジストを形成する。
【0050】
この様なウエーハにイオン注入技術を用いて、ベリリウムのイオン注入を行う。注入は例えば、加速電圧20kV/cmでドーズ量5 x 1012cm−2条件で行う。このとき上記のフォトレジストで覆われた領域では、注入されたベリリウムはフォトレジスト内に止まることになり、このイオン注入の工程後、フォトレジストを除去し、600度20秒程度の瞬間熱処理工程を経ることによりp+領域411を形成する。次に、ウエーハ全面に例えば絶縁表面保護膜としてSiNx膜412を形成し、上記メサ領域と相似形に20μm x 36μmの領域を残してp+-InAlGaAs層46を選択的に除去する。
【0051】
次に、図bに示してあるように、受光素子長手方向の中心線に導波路中心が一致するように幅7μmの導波路を形成する。このとき、n-InP層45をマスクとすることによりInAlGaAs層44及び43を選択的に除去する。このとき、受光領域においては上記20μm x 36μmのp+-InAlGaAs層46外周が残るようにする。この後、n側電極413、p側電極414を形成した後に、光導波路と直角に位置する方向でウエーハを劈開することにより光りの入射端面を形成し、この面に入射光に対して無反射条件を満足する厚さ、例えば220nm程度のSiNx膜415を形成することにより導波路付きアバランシェフォトダイオードが完成する。
【0052】
以上のプロセスにより本発明の第4の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は1nA程度以下で安定であり、利得帯域積100GHzという高速特性が動作電圧18V程度で得られた。本実施例も、請求項6を具体化した一例である。この構造では、光信号は光導波路からエバネッセント結合により光り吸収層に導入されており、pn接合端面には光導入されない構造であるため大光量の光、即ち大電流の信号光に対しても安定動作する。また、導波路構成での高感度APDは光源である半導体レーザが導波路構成、即ち横方向で光を取り扱うのと整合性が良く、集積化等への発展性にも優れる特長を有する。
【0053】
【発明の効果】
本発明においては、新たな新技術を導入することなく従来の比較的簡単な技術を組み合わせることにより、受光素子として基本性能である暗電流の低い信頼性に優れた半導体受光素子を高い再現性で作製することが可能となる。具体的には、増倍層厚さが薄い場合にはイオン注入等の技術を併用した方が確実ではあるが、従来の拡散技術を用いて有効なガードリング効果を比較的簡単に且つ有効に形成でき信頼性に優れた特性を実現した。本発明では高電界が必要なアバランシェフォトダイオードの例を示したが、高電界を必要としないフォトダイオードにおいても本構造、作製方法が有効であることは言うまでもない。
【図面の簡単な説明】
【図1】図1は、本発明の一実施例による化合物半導体を用いたアバランシェフォトダイオードの構成を示す概略横断面図である。
【図2】図2は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示す概略横断面図である。
【図3】図3は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示す概略横断面図である。
【図4】図4は、本発明の別の一実施例による導波路構造を有するアバランシェフォトダイオードの構成を示す図である。図aは素子横断面概略図であり、図bは素子上面概略図である。
【図5】図5は、従来例によるメサ型超格子APDの構造を示す図である。
【図6】図6は、従来例による別のプレーナ型超格子APDの構造を示す図である。
【符号の説明】
11 p−InP基板
12 p−InPバッファー層
13 p−InGaAs光吸収層
14 p−InP電界緩和層
15 ノンドープInAlAs増倍層
16 n−InPキャップ層
111 p領域I
112 p領域II
113 反射防止絶縁膜
114 n電極
115 p電極
21 p−InP基板
22 p−InPバッファー層
23 p−InGaAs光吸収層
24 p−_InGaAs光吸収層−
25 p−InP電界緩和層
26 ノンドープi−InAlAs増倍層
27 n−InPキャップ層
211 p拡散領域
212 絶縁膜
213 反射防止絶縁膜
214 n側電極
215 p側電極
31 半絶縁性InP基板
32 p−バッファー層
33 p−InGaAs光吸収層
34 p−InP電界緩和層
35 ノンドープ超格子増倍層
36 n−InPキャップ・コンタクト層
311 p+拡散領域
312 p拡散領域
313 絶縁保護膜
314 無反射膜
315 n型電極
316 p型電極
41 半絶縁性InP基板
42 ノンドープInP層
43 ノンドープInAlGaAs光導波路層
44 ノンドープInAlGaAs層
45 ノンドープInP層
46 p−InAlGaAs層
47 p−InGaAs光吸収層
48 p−InP電界緩和層
49 ノンドープInAlAs増倍層
50 n−InPキャップ・コンタクト層
411 p領域
412 SiNx絶縁保護膜
413 n側電極
414 p側電極
415 SiNx反射防止膜
51 n型InP基板
52 n型InPバッファー層
53 超格子増倍層
54 p型InP電界緩和層
55 p−型InGaAs光吸収層
56 p型InPキャップ層
57 p型InGaAsキャップ層
58 受光領域
59 パッシベーション膜
510 p電極
511 n電極
512 AR無反射コート膜
61 半絶縁性InP基板
62 p型バッファー層
63 p−型 InGaAs光吸収層
64 p型InP電界緩和層
65 ノンドープInAlAs/InAlGaAs超格子増倍層
66 n+型InAlAsキャップ層
67 n+型InGaAsコンタクト層
68 p型化領域
69 円環状分離溝
610 ガードリング
611 p電極
612 n電極
613 パッシベーション膜
614 ARコート
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light-receiving element for optical communication, and more particularly to a structure of an avalanche photodiode (APD) that is easy to manufacture and excellent in dark current characteristics and reliability, and a manufacturing method thereof.
[0002]
[Prior art]
The three major elements constituting optical fiber communication include a light source, an optical fiber as a transmission medium, and a photodetector that detects an optical signal. Among these, the semiconductor light-receiving element is used for the light monitor of the light source and the detector of the optical signal by taking advantage of the small size, light weight and high sensitivity. As a semiconductor light-receiving element for this purpose, as a detector for a wavelength band of 0.8 μm, a PIN photodiode using Si material (hereinafter abbreviated as PD), or a high reverse bias for utilizing a high electric field An avalanche photodiode (APD) that requires a voltage but has a higher sensitivity than a PD has been developed because it has a function of amplifying a photoelectrically converted signal inside the element.
[0003]
Along with the reduction in transmission loss of optical fibers, PDs or APDs using Ge materials have been developed as light-receiving elements for so-called long wavelength bands, but Ge materials have a large dark current as photodetectors, and optical fibers There is a problem that the photoelectric conversion efficiency is extremely lowered as a material with respect to 1.55 μm light having an extremely low loss wavelength. An InGaAsP material lattice-matched to an InP substrate as a semiconductor light-receiving element that replaces this Ge material, in particular, the longest wavelength edge composition of this system. 0.53 Ga 0.47 PIN-PD or APD using an As (hereinafter referred to as InGaAs) material as a light absorption layer has been researched and developed.
[0004]
Currently, PIN-PD or APD using this InGaAs material is used as a photodetector for 1.3 μm or 1.55 μm, which is the central wavelength of optical communication. In these semiconductor light receiving elements, a light receiving region is provided on a semiconductor main surface by selectively applying impurity species by a technique such as diffusion to form a pn junction. In this structure, there are many so-called planar structures in which light is normally incident on the main surface of the semiconductor, and this is widely adopted and manufactured as an excellent structure in terms of reliability, production yield, and the like.
[0005]
On the other hand, recently, elemental technologies necessary for optical communication including various optical devices are steadily progressing. However, the demand for transmitting a large amount of information at a low price is increasing dramatically,・ Technology that can provide high-speed photo detectors at low cost is required.
[0006]
Recently, a superlattice APD using a superlattice structure has attracted attention because it is a high-performance light-receiving element that supports high-speed optical communication. Discontinuous energy in the conductor or valence band between the well layer and the barrier layer in the superlattice structure is added to the energy supplied from the electric field to electrons or holes that run perpendicular to the superlattice layer structure under a high electric field. By artificially increasing the collision ionization probability in the vicinity of the band discontinuous interface in the well layer, this multiple effect makes it possible to selectively select high ions of electrons or holes that are different from the collision ionization typical of conventional bulk crystals. Research and development activities that achieve high-speed and low-noise APD have been actively conducted. For example, a mesa-type back-illuminated structure (National Conference of the Institute of Electronics, Information and Communication Engineers 1998, C-3-11) as shown in Fig. 5 is a structure that has been tried to test and realize the high-performance characteristics of superlattice APDs. Well-known, such a structure provides high-performance receiver sensitivity characteristics compared to the hetero-junction functional separation type APD, which is currently mass-produced InGaAs and has a pn junction in the InP layer. Has been shown. However, with such a mesa structure, the pn junction surface with a high electric field necessary for APD operation (an electric field of at least several hundred kV / cm is necessary to induce collision ionization) is exposed on the mesa side wall, and long-term reliability It has become clear that there are concerns about long-term stable operation. Planar superlattices have been proposed and prototyped as methods and structures to avoid and improve this.
[0007]
Fig. 6 shows a schematic cross-sectional view of the proposed planar superlattice APD (IEEE, Journal of Photonics Technology Letters, vol.8, pp.827-829, 1996). As an element structure, p is formed on a semi-insulating InP substrate 61. + -Buffer layer 62, p −InGaAs light absorption layer 63, p + -InP electric field relaxation layer 64, non-doped InAlAs / InAlGaAs superlattice multiplication layer 65, n + -InAlAs cap layer 66, n + -It has a layer structure of an InGaAs contact layer 67, a p-type region 68 serving as a depletion layer termination layer, an annular separation groove 69 for removing a high-concentration adjacent region, and Ti (titanium) ion implantation A planar element is realized by forming the guard ring region 610, the p-type electrode 611, the n-type electrode 612, the passivation film 613, and the AR coating film 614 that serves as a non-reflective film for incident light. Has been. Here, since the depleted InGaAs light absorption layer 63 having a thickness of about 1 μm is provided, the guard ring structure for further reducing the electric field concentration at the periphery of the pn junction is an indispensable element structure although the structure is complicated.
[0008]
More specifically, a conventional example will be described. As disclosed in JP-A-4-286168, an avalanche photodiode (APD) for receiving an optical signal modulated at high speed is based on the same idea as a PIN photodiode having an optical waveguide structure. When trying to realize a waveguide type APD, a guard ring structure for preventing edge breakdown becomes a problem. Therefore, as shown in FIG. 2, the same effect as the guard ring and the light confinement effect can be obtained in the direction transverse to the light traveling direction, and the same effect as the guard ring can be obtained in the light traveling direction. InP-based APD and GaSb-based APD have been devised.
[0009]
Further, as disclosed in Japanese Patent Laid-Open No. 8-242016, the multiplication layer of the mesa structure APD, the protective ring, and the adjacent P + Perform precise control of layer doping and thickness, and at the same time P + Very strong electric field at the surface of the layer, as well as P + Edge yielding at the interface between the layer and the multiplication layer can be avoided. For this purpose, a first conductive type cap layer and a second conductive type avalanche multiplication layer are provided, and the multiplication layer is disposed in the vicinity of the cap layer, whereby the first PN junction is formed. Forming a mesa relief by etching the semiconductor layer; and growing a at least one epitaxial layer on the semiconductor layer to form a guard ring. Avalanche photodiode A manufacturing method was devised.
[0010]
Furthermore, as disclosed in Japanese Patent Application Laid-Open No. 7-31442 (Patent No. 2762939), a superlattice avalanche having a low dark current and a high reliability can be obtained by reducing a surface leakage dark current which is a problem in a mesa type PN junction photodiode. Photodiode with light receiving sensitivity in the wavelength range 1.3-1.5μm, high ionization ratio α / β and low noise , Avalanche photodiode with high-speed response and high reliability Is provided .
[0011]
[Problems to be solved by the invention]
In these conventional mesa type PDs or APDs, the pn junction is exposed on the mesa side wall, so that the dark current is largely unstable, or recently the PD having a waveguide structure has been attracting attention. Since it is not incident from the element surface but is introduced from the end face pn junction, the problem of reliability is particularly great when a large current is input. In the case of a planar structure, the process is complicated and the structure is not necessarily optimal from the viewpoint of cost reduction. It's hard to say.
[0012]
The object of the present invention is to remedy the drawbacks of the prior art described above. Even in the case of the mesa type as described above, the pn junction is terminated on the upper surface of the element while avoiding the formation of a pn junction on the mesa side wall, and the pn junction part is stepped into the element light receiving region from the lower end of the element toward the upper end. Thus, an APD having excellent stability can be provided without providing an additional guard ring structure. This technology can be applied to both APD and PD structures, and can provide a high-reliability element structure that satisfies the basic characteristics of a photodetector, which is low dark current, with a relatively simple process and with a high yield. .
[0013]
[Means for Solving the Problems]
The present invention employs a technical configuration as described below in order to achieve the above-described object.
That is, the aspect of the avalanche photodiode of the present invention is
An avalanche photodiode having a structure in which at least a first conductive type semiconductor layer and a second conductive type semiconductor layer are sequentially stacked on a compound semiconductor substrate, and providing a region of the second conductive type semiconductor layer as a light receiving portion. ,
At the periphery of the light receiving portion of the second conductivity type semiconductor layer, there is a first conductivity type region that forms a pn junction termination on the element surface. Leaving the second conductivity type semiconductor layer at the bottom Further, a part of the first conductivity type region is formed on the outer periphery of the first conductivity type semiconductor layer from the surface of the second conductivity type semiconductor layer.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
By having the above technical configuration, the present invention plays a role as one layer or one region in the first conductive type semiconductor layer as a light absorbing layer and one layer or one region in the second conductive type layer as an avalanche multiplication layer. Avalanche photodiodes , Alternatively, the avalanche photodiode in which the first conductivity type is p type and the second conductivity type is n type or high resistance type. Realize .
[0015]
Further, using InP as the compound semiconductor substrate, the first conductivity type light absorption layer is composed of InGaAs, InAlGaAs or InGaAsP that is easily lattice-matched to the InP substrate, and the second conductivity type avalanche layer is composed of InAlAs, InAlGaAs or InGaAsP. Avalanche photodiodes are provided.
[0016]
Further, after removing the periphery of the second conductivity type light-receiving semiconductor region to the first conductivity type light absorption layer by etching, the periphery of the second conductivity type semiconductor layer including the etched side surface is changed to the first conductivity type as much as possible, and An optical waveguide layer serving as a light guide having a larger forbidden band than the present light absorption layer is provided under the first conductivity type light absorption layer forming the light receiving region, and an optical signal is transmitted from the outside of the device by the optical waveguide. An avalanche photodiode having a waveguide structure is provided, in which incoming and introduced light is photoelectrically converted by being coupled to the light absorption layer by evanescent coupling.
[0017]
If the technical configuration of the present invention is described in more detail, the basic idea of the technical idea of the present invention is to remove the central portion of the light receiving region by means of a pn junction by means of a ground junction and impurity implantation or impurity diffusion after epi growth. In the mesa structure, the pn junction end is not formed on the mesa side wall, and the pn junction termination is formed on the element surface, and the element surface including the pn junction termination is intentionally included. By forming a region that is depleted when a reverse bias is applied, that is, a region that is not subjected to impurity implantation or diffusion, at the lower part of the peripheral portion, the electric field strength in the pn junction termination region under the reverse bias is reduced at the pn junction below the light receiving region. It can be effectively reduced compared with the electric field strength of the element, and it produces an effective guard ring effect without adding a special guard ring structure. An object of the present invention is to provide an element exhibiting low dark current and excellent characteristics even in the avalanche state used.
[0018]
As another aspect of the invention, since a specific element function sharing is provided, a structure in which both a light absorption region and a multiplication region are provided in the second conductivity type is possible. Using this configuration, that is, forming a light absorption layer in the first conductivity type region and an avalanche multiplication region in the second conductivity type region, more effectively provides high speed and low noise characteristics as an APD. realizable.
[0019]
Furthermore, as another aspect of the present invention, when impurity diffusion is adopted as a method for conductivity type conversion, n-type impurity diffusion is diffused compared to the case where formation of a p-type layer and control of the diffusion depth are relatively easy. It is known that the phenomenon itself and its deep depth are difficult to control, and that the conduction type, which has a large ionization rate characteristic of minority carriers as an avalanche layer, is superior in noise characteristics. It defines a conductor type that assumes an n-type avalanche layer having a material property with a collision / ionization rate larger than that of holes. When the hole ionization rate is larger, a configuration using a p-type avalanche layer is desirable.
[0020]
On the other hand, as yet another aspect of the present invention, a combination that matches the above-described aspect when using an InP substrate that is optimal and widely used as a light source / photodetector fabrication substrate in the wavelength band for optical communication is defined. As an optical absorption layer, it can receive all wavelengths of light source made of InGaAsP or InAlGaAs lattice-matched to an InP substrate. InGaAs layer containing 53% In (longest wavelength composition material lattice-matched to InP) Or an InAlGaAs or InGaAsP material having a forbidden band narrower than the forbidden band width of the light-receiving purpose, and an avalanche layer having an ionization rate of electrons larger than that of holes, such as InAlAs, InAlGaAs, InGaAsP, or a combination thereof ( High-speed and low-noise elements can be realized by the (superlattice) structure.
[0021]
Here, for example, in the case of InGaAs, the lattice matching condition is represented as InGaAs having a composition containing 53% In. However, the meaning is that the strain does not cause dislocation. The composition ratio that allows mismatching, or the case where the effective strain due to the multiple layers of the positive strain layer and the negative strain is relaxed in the superlattice structure is included.
[0022]
Further, as another aspect of the present invention, a configuration example in which light is introduced and coupled with a waveguide structure as a waveguide structure is defined, and light is absorbed by the light absorption layer under the avalanche layer region. It defines a structure in which optical carriers are effectively injected into the avalanche region, and is particularly effective in improving and improving internal quantum efficiency in the case of a thin film multiplication layer.
[0023]
【Example】
Hereinafter, specific examples of a semiconductor light receiving element according to the present invention will be described in detail in the form of embodiments with reference to the drawings.
[0024]
(Example 1)
FIG. 1 is a schematic cross-sectional view of a semiconductor light receiving element, APD, according to an embodiment of the present invention. First, p with (100) face + -On the InP substrate 11, for example, by the gas source MBE method, p + An impurity concentration of about 5 × 10 by adding Be (beryllium) after forming an InP buffer layer 12 of about 1 μm. 15 cm -3 P -InGaAs light absorption layer 13 is formed to 1 μm, and then p + The InP electric field relaxation layer 14 is grown to 50 nm, the non-doped InAlAs layer 15 without addition of impurities is grown to 2 μm, and finally n by addition of Si or the like + The InP cap layer 16 is grown by 0.5 μm to form a device wafer. Here, the substrate 11, the layers 12, 13, and 14 correspond to the first conductivity type semiconductor layer of the claims, and the layer 15 corresponds to the second conductivity type semiconductor layer.
[0025]
Using this wafer, first, using a normal photolithography technique (photoresist coating, drying, pattern transfer printing, development / removal of unnecessary parts), for example, a circle having a diameter of 50 μm is left selectively. + -Remove the InP16 layer. For example, SiO on the surface of the wafer that has undergone this process. 2 A thin film for use as an impurity diffusion mask is formed, and a photolithographic technique is used to form, for example, a circular n - Concentrically with the InP layer 16 leaving a diameter of 100 μm 2 Remove the thin film. Using this thin film as a diffusion mask, Zn (zinc) is diffused to reach the InGaAs light absorption layer 13 and p + Region 111 is formed.
[0026]
The actual Zn diffusion is, for example, ZnAs 2 The wafer patterned with the compound is vacuum-sealed in glass and left at a temperature of 500 to 600 degrees for several hours. The diffusion depth can be controlled by excessive heat treatment time.
[0027]
After this step is finished, again after removing the diffusion mask leaving a diameter of 80 μm, Zn is diffused by a depth of 0.5 μm and p. + Region 112 is formed.
[0028]
Thereafter, as a protective film on the element surface, for example, SiN is formed by plasma CVD. x An insulating film 113 is formed to have a thickness of 0.22 μm, and then an n-side electrode 114 and a p-side electrode 115 are formed to complete the device.
[0029]
In this case, the n-side electrode 114 is formed in a ring shape, and light is introduced into the electrode 114. The thickness of the insulating film 113 is set near the AR condition so as to suppress reflection on the incident surface as much as possible with respect to light having a wavelength of 1.3 to 1.55 μm. Light can also be incident on the back side of the substrate. In that case, a circular window may be opened in the p-electrode 115.
[0030]
The avalanche photodiode as the first embodiment of the present invention can be manufactured by the above process. In this device, the breakdown voltage exceeded 100 V, but the multiplication dark current was stable at about 10 nA or less, and a gain / band product of 30 GHz was obtained. Low dark current contributes greatly to crystal quality and guard ring effect. However, by controlling the concentration of the electric field relaxation layer 14, a high electric field of 200 kV / cm or higher is not applied to the InGaAs light absorption layer 13 even when the device breakdown occurs. The effect of suppressing the generation of tunnel current in InGaAs has also appeared. The multiplication factor distribution in the light receiving surface was uniform, and it was stable even after 1000 hours in the breakdown voltage state standing test in a high temperature atmosphere of 150 degrees. This embodiment is an embodiment corresponding to claims 1, 2, 3, 4, and 5.
[0031]
(Example 2)
Next, another embodiment of the present invention will be described with reference to FIG. First, p with (100) face + -P of about 1μ on InP substrate 21 + -Thickness 0.5μm, concentration 2 x 10 through InP buffer layer 22 19 cm -3 P + -InGaAs light absorption layer 23 and a thickness of 0.5 μm, concentration 5 × 10 17 cm -3 P - An InGaAs light absorption layer 24 is formed after growth. This is followed by a 50 nm thick p + -InP electric field relaxation layer 25, thickness 2 μm, non-doped high resistance InAlAs multiplication layer 26, thickness 0.5 μm, concentration 5 × 10 18 cm -3 N + An InP cap contact layer 27 is grown. Here, 21, 22, 23, 24, and 25 correspond to the first conductivity type semiconductor layer of each claim, and 26 corresponds to the second conductivity type semiconductor layer.
[0032]
N of this wafer + _ For example, SiO on the InP layer 27 2 A film is formed on the entire surface of about 0.2 μm, and then the SiO film is selectively left using, for example, a circle having a diameter of 80 μm using a photolithography technique (photoresist coating, drying, pattern transfer printing, development / removal of unnecessary portions). 2 Then, all of the n + -InP layer 27 is removed.
[0033]
Next, by repeating the same photoresist process as described above, about 1 μm of the i-InAlAs multiplication layer 26 is selectively removed from the upper part by etching while leaving a circle having a diameter of 90 μm on the 80 μm concentric circle.
[0034]
Subsequently, all of the remaining i-InAlAs multiplication layer 26 is removed by a similar photoresist process, leaving a circle having a diameter of 100 μm concentric with the 80, 90 μm circle. By this step, a step is formed on the periphery of the i-InAlAs layer 26 as schematically shown in FIG.
[0035]
Such a wafer is subjected to a Zn diffusion step. Here, the above SiO 2 Plays the role of a Zn diffusion mask and is the same as described in the first embodiment. 2 P by heat treatment in the same glass tube + A diffusion region 211 is obtained. The heat treatment time is adjusted so that the diffusion depth of Zn is about 0.5 μm. After this step, leave a diameter of 30 μm on the circle and concentric circles. + After removing the InP layer 27, the SiO 2 Then, for example, a SiNx film 212 of about 0.3 μm is formed as an insulating protective film on the element surface. Next, after polishing the substrate to a predetermined thickness and mirror finishing, a SiNx film of 0.22 μm is also formed on the substrate side. After this, n + The SiNx film 212 on the InP layer 27 is removed to form an n-type electrode 214, and the n + -P located under the InP layer 27 + After the SiNx film outside the SiNx film 213 region on the InP substrate 21 is removed, a p-type electrode 215 is formed in this region to complete the device. Here, light is introduced through the substrate side SiNx film 213.
[0036]
The avalanche photodiode as the second embodiment of the present invention can be manufactured by the above process. In this device, the multiplication dark current was stable at about 5 nA or less, and a gain bandwidth product of 25 GHz was obtained. In this embodiment, the electric field relaxation layer 14 is designed not to apply a high electric field (for example, 300 kV / cm) to the InGaAs light absorption layer 13, but in addition to this, the p-InGaAs layers 23 and 24 are heavily doped. Therefore, since the depletion layer is designed not to spread, generation of dark current due to depletion is suppressed and low dark current is achieved.
[0037]
Although one embodiment of the present invention due to the shape effect due to the etching step has been shown, the multiplication factor distribution in the light receiving surface is also extremely uniform, and even after leaving the breakdown voltage state in a 150 degree atmosphere, it is stable after 1000 hours. there were. The present embodiment is an example in which claims 1, 2, 3, 4, and 5 are embodied.
[0038]
(Example 3)
Another embodiment of the present invention will be described with reference to FIG. First, using a GS-MBE apparatus, a p-type buffer layer 32 of about 1 μm is formed on a semi-insulating InP substrate 31 having a (100) surface, and a p-type film having a thickness of 1 μm + An InGaAs layer 33 is formed. At this time, by increasing the temperature of the MBE beryllium cell as the concentration of the InGaAs layer 33, about 1 x 10 at the start of growth. 19 cm -3 1 x10 when finished 17 cm -3 In addition, the density change amount is controlled so as to decrease by a linear approximation with respect to the distance by a logarithmic display value of density.
[0039]
This is followed by a 50 nm thick p + After growing the InP field relaxation layer 34, a non-doped superlattice multiplication layer 35 having a total thickness of 0.3 μm composed of 15 periods of an InAGaAs well layer having a wavelength composition equivalent to 1.2 μm and a thickness of 10 nm and an InAlAs barrier layer having a thickness of 15 nm. And finally n of layer thickness 0.5μm + An InP cap contact layer 36 is formed. Here, 32, 33 and 34 correspond to the first conductivity type semiconductor layer in the claims, and 35 corresponds to the second conductivity type semiconductor layer.
[0040]
On the n-InP layer 36 of this wafer, for example, SiO 2 A film is formed on the entire surface of about 0.2 μm, and then the SiO film is selectively left using a photolithography technique (photoresist coating, drying, pattern transfer printing, development / unnecessary portion removal), for example, leaving a circle having a diameter of 60 μm. 2 And n + The InP layer 36 is removed. Next, this wafer is ZnAS 2 In addition, the superlattice layer 35 is completely p-typed by enclosing it in a glass tube and applying sufficient heat treatment. + A diffusion region 311 is formed.
[0041]
Next, by repeating the same photoresist process as described above, the SiO 50 diameter is left concentrically with the 60 μm circle, leaving a 50 μm diameter circle. 2 And the n-InP layer 26 are removed, and the same heat treatment as described above is performed to make one region of the upper portion of the superlattice layer 35 p. + A diffusion region 312 is assumed. After this step, the remaining n-InP layer 36 is removed by a photoresist step, leaving a circle with a diameter of 30 μm concentric with the 60, 50 μm circle.
[0042]
After this, the SiO 2 Then, for example, a SiNx film 313 is formed to have a thickness of 0.3 μm as a surface insulating protective film. After that, an SiNx film 314 of about 0.22 μm is formed on the substrate surface with the substrate thickness adjusted and mirrored to reduce reflection with respect to the optical communication wavelength, and an n electrode 315 and a p electrode 316 are formed to form an element. Complete. Here, light is incident from the back and substrate sides, and the p-electrode is on the front side. From It has a structure to take out. With this configuration, the device can be flip-chip assembled on a sub-mount in which lead electrodes are formed in advance, and wire bonding to the device is not necessary.
[0043]
The avalanche photodiode which is the third embodiment of the present invention can be manufactured by the above process. In this device, the multiplication dark current is stable at about 1 nA or less, and a high speed characteristic of a gain bandwidth product of 120 GHz is obtained. In this embodiment, the electric field relaxation layer 34 is designed not to apply a high electric field (200 kV / cm) to the InGaAs light absorption layer 33. In addition to this, the concentration doping of the p-InGaAs layer 33 starts from the pn junction. By adopting a configuration in which the concentration increases as the distance increases, electrons, which are optical carriers generated by optical signals in InGaAs, are drifted to the pn junction at a high speed by the internal electric field due to the concentration gradient. And high speed has been achieved. This embodiment is also an example in which claims 1, 2, 3, 4, and 5 are embodied.
[0044]
(Example 4)
Next, another embodiment of the present invention, an avalanche photodiode having a waveguide structure, will be described with reference to the device schematic diagram of FIG. FIG. A is a schematic cross-sectional view, and FIG. First, using a GS-MBE apparatus, a non-doped InP layer 42 having a thickness of about 1 μm is first grown on a semi-insulating InP substrate 41 having a (100) plane, and then a thickness of 600 nm is equivalent to a composition wavelength of 1.05 μm. A non-doped InAlGaAs optical waveguide layer 43, a non-doped InAlGaAs layer 44 having a thickness of 40 nm and a composition wavelength of 1.15 μm, and a non-doped InP etching / stop layer 45 having a thickness of 20 nm are sequentially formed.
[0045]
Following this, a thickness of 40 nm and a concentration of 5x10 18 cm -3 The composition wavelength of 1.15μm p + An InAlGaAs layer 46 and a p-InGaAs light absorption layer 47 having a thickness of 500 nm are formed.
[0046]
At this time, by changing the temperature of the MBE beryllium cell as the concentration of the p-InGaAs layer 47, about 1 x 10 at the start of growth. 19 cm -3 1x10 at the end 17 cm -3 In addition, control is performed so that the density change amount is a logarithmic display value of density and is reduced by linear approximation with respect to distance.
[0047]
This is followed by a 50 nm thick p + -InP electric field relaxation layer 48, a 200 nm thick non-doped InAlAs multiplication layer 49 is formed, and finally an n thickness of 500 nm is formed. + An InP cap contact layer 50 is formed. Here, 46, 47 and 48 correspond to the first conductivity type semiconductor layer in the claims, and 49 corresponds to the second conductivity type semiconductor layer.
[0048]
Using such a wafer, the device fabrication process is started. First, the n + -InP layer 50 is selectively removed using photolithography technology, leaving 6 μm × 20 μm.
[0049]
Next, the InAlAs multiplication layer 49, p, with the same work and the same 14 μm x 28 μm shape but the same center as the 6 μm x 20 μm shape. + The -InP electric field relaxation layer 48 and the p-InGaAs light absorption layer 47 are selectively removed. Thereafter, a photoresist is formed only on the similar region of 10 μm × 24 μm by photolithography.
[0050]
Using such an ion implantation technique, beryllium ions are implanted into such a wafer. The implantation is, for example, an acceleration voltage of 20 kV / cm and a dose of 5 x 10 12 cm -2 Perform under conditions. At this time, in the region covered with the photoresist, the implanted beryllium stops in the photoresist. After the ion implantation process, the photoresist is removed, and an instantaneous heat treatment process of about 600 degrees 20 seconds is performed. By going p + Region 411 is formed. Next, for example, a SiNx film 412 is formed as an insulating surface protection film on the entire surface of the wafer, and the p + -InAlGaAs layer 46 is selectively removed leaving a 20 μm × 36 μm region similar to the mesa region.
[0051]
Next, as shown in FIG. B, a waveguide having a width of 7 μm is formed so that the center of the waveguide coincides with the center line in the longitudinal direction of the light receiving element. At this time, the InAlGaAs layers 44 and 43 are selectively removed by using the n-InP layer 45 as a mask. At this time, in the light receiving area, the above 20 μm x 36 μm p + -The outer periphery of the InAlGaAs layer 46 remains. Thereafter, after the n-side electrode 413 and the p-side electrode 414 are formed, a light incident end face is formed by cleaving the wafer in a direction perpendicular to the optical waveguide, and the surface is made non-reflective with respect to the incident light. An avalanche photodiode with a waveguide is completed by forming a SiNx film 415 having a thickness that satisfies the conditions, for example, about 220 nm.
[0052]
The avalanche photodiode which is the fourth embodiment of the present invention can be manufactured by the above process. In this device, the multiplication dark current is stable at about 1 nA or less, and a high-speed characteristic with a gain bandwidth product of 100 GHz is obtained at an operating voltage of about 18V. This embodiment is also an example in which claim 6 is embodied. In this structure, the optical signal is introduced into the light absorption layer from the optical waveguide by evanescent coupling, and light is not introduced into the end face of the pn junction, so it is stable against a large amount of light, that is, a large current signal light. Operate. In addition, the high-sensitivity APD in the waveguide configuration has a feature that the semiconductor laser as a light source has good compatibility with the waveguide configuration, that is, the light is handled in the lateral direction, and has excellent features such as integration.
[0053]
【The invention's effect】
In the present invention, by combining conventional relatively simple technologies without introducing new new technologies, a semiconductor light-receiving device having excellent reliability with low dark current, which is a basic performance, can be obtained with high reproducibility. It can be produced. Specifically, when the multiplication layer thickness is thin, it is more certain to use a technique such as ion implantation, but the effective guard ring effect can be made relatively simple and effective using conventional diffusion techniques. Realized the characteristics that can be formed and has excellent reliability. Although an example of an avalanche photodiode that requires a high electric field is shown in the present invention, it goes without saying that the structure and the manufacturing method are effective even in a photodiode that does not require a high electric field.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a configuration of an avalanche photodiode using a compound semiconductor according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a configuration of an avalanche photodiode according to another embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing a configuration of an avalanche photodiode according to another embodiment of the present invention.
FIG. 4 is a diagram showing a configuration of an avalanche photodiode having a waveguide structure according to another embodiment of the present invention. FIG. A is a schematic cross-sectional view of the element, and FIG. B is a schematic top view of the element.
FIG. 5 is a diagram showing a structure of a mesa superlattice APD according to a conventional example.
FIG. 6 is a diagram showing a structure of another planar superlattice APD according to a conventional example.
[Explanation of symbols]
11 p + -InP substrate
12 p + -InP buffer layer
13 p -InGaAs light absorption layer
14 p + -InP electric field relaxation layer
15 Non-doped InAlAs multiplication layer
16 n + −InP cap layer
111 p + Region I
112 p + Region II
113 Antireflection insulating film
114 n electrode
115 p-electrode
21 p + -InP substrate
22 p + -InP buffer layer
23 p + -InGaAs light absorption layer
24 p −_ InGaAs light absorption layer
25 p + -InP electric field relaxation layer
26 Non-doped i-InAlAs multiplication layer
27 n + -InP cap layer
211 p + Diffusion area
212 Insulating film
213 Antireflection insulating film
214 n-side electrode
215 p-side electrode
31 Semi-insulating InP substrate
32 p + -Buffer layer
33 p-InGaAs light absorption layer
34 p + -InP electric field relaxation layer
35 Non-doped superlattice multiplication layer
36 n + -InP cap contact layer
311 p + diffusion region
312 p + Diffusion area
313 Insulating protective film
314 Non-reflective film
315 n-type electrode
316 p-type electrode
41 Semi-insulating InP substrate
42 Non-doped InP layer
43 Non-doped InAlGaAs optical waveguide layer
44 Non-doped InAlGaAs layer
45 Non-doped InP layer
46 p + -InAlGaAs layer
47 p-InGaAs light absorption layer
48 p + -InP electric field relaxation layer
49 Non-doped InAlAs multiplication layer
50 n + -InP cap contact layer
411 p + region
412 SiNx insulating protective film
413 n-side electrode
414 p-side electrode
415 SiNx antireflection film
51 n-type InP substrate
52 n-type InP buffer layer
53 Superlattice multiplication layer
54 p-type InP electric field relaxation layer
55 p-type InGaAs light absorption layer
56 p-type InP cap layer
57 p + Type InGaAs cap layer
58 Light receiving area
59 Passivation membrane
510 p-electrode
511 n electrode
512 AR non-reflective coating film
61 Semi-insulating InP substrate
62 p + Type buffer layer
63 p-type InGaAs light absorption layer
64 p-type InP electric field relaxation layer
65 Non-doped InAlAs / InAlGaAs superlattice multiplication layer
66 n + type InAlAs cap layer
67 n + type InGaAs contact layer
68 p-type region
69 Annular separation groove
610 Guard ring
611 p-electrode
612 n electrode
613 Passivation film
614 AR coat

Claims (6)

化合物半導体基板上に、少なくとも第1導電型半導体層と第2導電型半導体層を順次積層した構造を有し、前記第2導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、
前記第2導電型半導体層の前記受光部の周縁には、素子表面にpn接合終端部を形成する第1導電型領域が、下部に第2導電型半導体層を残して形成され、さらにその外周で前記第1導電型領域の一部が、前記第2導電型半導体層の表面から前記第1導電型半導体層に達していることを特徴とするアバランシェフォトダイオード。
An avalanche photodiode having a structure in which at least a first conductive type semiconductor layer and a second conductive type semiconductor layer are sequentially stacked on a compound semiconductor substrate, and providing a region of the second conductive type semiconductor layer as a light receiving portion. ,
A first conductivity type region for forming a pn junction termination portion on the element surface is formed at a periphery of the light receiving portion of the second conductivity type semiconductor layer, leaving a second conductivity type semiconductor layer at a lower portion. In the avalanche photodiode, a part of the first conductivity type region reaches the first conductivity type semiconductor layer from a surface of the second conductivity type semiconductor layer.
第1導電型半導体層中の一層或いは一領域を光吸収層とし、第2導電型層の一層或いは一領域を逆バイアス印加時に高電界を形成して衝突電離/アバランシェ増倍をなさしめ増倍層とすることを特徴とする請求項1記載のアバランシェフォトダイオード。One layer or one region in the first conductive type semiconductor layer is a light absorption layer, and one layer or one region of the second conductive type layer is formed with a high electric field when reverse bias is applied, thereby performing impact ionization / avalanche multiplication. The avalanche photodiode according to claim 1, wherein the avalanche photodiode is a layer. 第1導電型がp型で、第2導電型がn型或いは高抵抗型より構成されたことを特徴とする請求項1及び2のいずれかに記載のアバランシェフォトダイオード。3. The avalanche photodiode according to claim 1, wherein the first conductivity type is p-type and the second conductivity type is n-type or high-resistance type. 半導体基板としてInPを用い、第1導電型光吸収層がInP基板に格子整合するInGaAs、InAlGaAs或いはInGaAsPで、第2導電型アバランシェ層がInP基板に格子整合するInAlAs或いはInAlGaAs或いはInGaAsPより構成されていることを特徴とする請求項2または3のいずれかに記載のアバランシェフォトダイオード。InP is used as the semiconductor substrate, the first conductivity type light absorption layer is composed of InGaAs, InAlGaAs or InGaAsP lattice matched to the InP substrate, and the second conductivity type avalanche layer is composed of InAlAs or InAlGaAs or InGaAsP lattice matched to the InP substrate. The avalanche photodiode according to claim 2, wherein the avalanche photodiode is provided. エッチング工程により、少なくとも受光部位外の第2伝導型領域周縁が第1導電型光吸収層まで除去され、且つ本第1導電型光吸収層下に光信号の導波/導入路としての役目を成す光吸収層の禁制帯幅より大きな禁制帯の光導波路層を有することを特徴とする請求項2,3及び4のいずれかに記載の導波路構成のアバランシェフォトダイオード。The etching process removes at least the periphery of the second conductivity type region outside the light receiving region to the first conductivity type light absorption layer, and serves as a waveguide / introduction path for the optical signal under the first conductivity type light absorption layer. 5. The avalanche photodiode having a waveguide structure according to claim 2, further comprising an optical waveguide layer having a forbidden band larger than a forbidden band width of the light absorption layer formed. 半導体基板上に、p型不純物が添加された光吸収層および電界緩和層と、n型増倍層と、n型不純物が添加されたキャップ層が順次積層された素子用ウエーハに対し、選択的に円形部を残して前記n型キャップ層を除去する工程と、
ウエーハ表面に、前記円形のn型キャップ層より直径が大きく、かつ、同心円の不純物拡散用第1マスクを形成する工程と、
前記不純物拡散用第1マスクを用いp型不純物を表面から光吸収層に達するまで拡散してp型領域を形成する工程と、
前記不純物拡散用第1マスクより直径が小さく前記円形部より直径が大きく、かつ、同心円の不純物拡散用第2マスクを形成する工程と、
前記不純物拡散用第2マスクを用いp型不純物を拡散して、下部にn型増倍層を残して前記増倍層表面にp型領域を形成する工程と、
を具備するアバランシェフォトダイオードの製造方法。
Selective for a device wafer in which a light absorption layer and an electric field relaxation layer to which a p-type impurity is added, an n-type multiplication layer, and a cap layer to which an n-type impurity is added are sequentially laminated on a semiconductor substrate Removing the n-type cap layer leaving a circular portion in
Forming a concentric impurity diffusion first mask having a diameter larger than that of the circular n-type cap layer on the wafer surface;
Diffusing p-type impurities from the surface until reaching the light absorption layer using the first mask for impurity diffusion to form a p-type region;
Forming a second concentric impurity diffusion mask that is smaller in diameter than the first impurity diffusion mask and larger in diameter than the circular portion;
Diffusing p-type impurities using the second impurity diffusion mask to form a p-type region on the surface of the multiplication layer leaving an n-type multiplication layer below;
A method for manufacturing an avalanche photodiode comprising:
JP13158699A 1999-05-12 1999-05-12 Avalanche photodiode and manufacturing method thereof Expired - Fee Related JP3675223B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13158699A JP3675223B2 (en) 1999-05-12 1999-05-12 Avalanche photodiode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13158699A JP3675223B2 (en) 1999-05-12 1999-05-12 Avalanche photodiode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000323746A JP2000323746A (en) 2000-11-24
JP3675223B2 true JP3675223B2 (en) 2005-07-27

Family

ID=15061528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13158699A Expired - Fee Related JP3675223B2 (en) 1999-05-12 1999-05-12 Avalanche photodiode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3675223B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214724A (en) * 2011-06-14 2011-10-12 北京工业大学 High-gain avalanche photo diode

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2474560C (en) * 2002-02-01 2012-03-20 Picometrix, Inc. Planar avalanche photodiode
JP4909593B2 (en) 2004-02-13 2012-04-04 日本電気株式会社 Semiconductor photo detector
CN100573925C (en) 2005-05-18 2009-12-23 三菱电机株式会社 Avalanche photodide
US7592651B2 (en) * 2005-12-08 2009-09-22 The Boeing Company Low dark current photodiode for imaging
JP5005227B2 (en) * 2006-02-01 2012-08-22 浜松ホトニクス株式会社 Photodetection element and method for manufacturing photodetection element
JP4671981B2 (en) * 2007-03-20 2011-04-20 パナソニック株式会社 Optical semiconductor device
JP2009252769A (en) * 2008-04-01 2009-10-29 Nec Corp Semiconductor light-receiving element
JP4867954B2 (en) * 2008-07-14 2012-02-01 日本電気株式会社 Semiconductor light receiving element and optical receiver
JP6332096B2 (en) 2015-03-23 2018-05-30 三菱電機株式会社 Semiconductor photo detector
CN115249755B (en) * 2022-09-21 2022-11-25 北京英孚瑞半导体科技有限公司 Preparation method of avalanche photodetector
CN116884981B (en) * 2023-06-07 2024-04-23 边际科技(珠海)有限公司 Integrated structure responding to 0.85 micron avalanche diode and planar lens and manufacturing process thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214724A (en) * 2011-06-14 2011-10-12 北京工业大学 High-gain avalanche photo diode

Also Published As

Publication number Publication date
JP2000323746A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
US6104047A (en) Avalanche photodiode with thin built-in depletion region
JP4220688B2 (en) Avalanche photodiode
JP2601231B2 (en) Superlattice avalanche photodiode
US6515315B1 (en) Avalanche photodiode for high-speed applications
US7148463B2 (en) Increased responsivity photodetector
EP0473197B1 (en) Photo-sensing device
US7415185B2 (en) Buried-waveguide-type light receiving element and manufacturing method thereof
EP0163295B1 (en) A semiconductor photodetector and fabrication process for the same
WO2006123410A1 (en) Avalanche photo diode
WO2016190346A1 (en) Light-receiving element and optical integrated circuit
JP3675223B2 (en) Avalanche photodiode and manufacturing method thereof
KR100660471B1 (en) Highly-doped p-type contact for high-speed, front-side illuminated photodiode
JPH09283786A (en) Waveguide-type semiconductor light-receiving element and its manufacture method
Bandyopadhyay et al. Photodetectors for optical fiber communications
KR100509355B1 (en) Photo-diode and method for fabricating the same
KR20000024447A (en) Avalanche photodetector device and method for manufacturing the same
JPS6244709B2 (en)
JP4094471B2 (en) Semiconductor photo detector
JPH051629B2 (en)
JPS59163878A (en) Semiconductor photo detector
JP7433540B1 (en) avalanche photodiode
Beling et al. Advances in photodetectors and optical receivers
JP2962069B2 (en) Waveguide structure semiconductor photodetector
US12148852B2 (en) Light-receiving device
WO2022219710A1 (en) Light-receiving element and method for producing same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees