#### (19) 日本国特許庁(JP)

# (12)特許公報(B2)

F I

(11)特許番号

# 特許第3675223号

(P3675223)

(45) 発行日 平成17年7月27日(2005.7.27)

(24) 登録日 平成17年5月13日 (2005.5.13)

- (51) Int.C1.<sup>7</sup> HO1L 31/107
- HO1L 31/10

В

請求項の数 6 (全 13 頁)

<ul> <li>(21)出願番号</li> <li>(22)出願日</li> <li>(65)公開番号</li> <li>(43)公開日</li> <li>審査請求日</li> </ul>	特願平11-131586 平成11年5月12日 (1999.5.12) 特開2000-323746 (P2000-323746A) 平成12年11月24日 (2000.11.24) 平成12年4月20日 (2000.4.20)	(73)特許権者 (74)代理人 (72)発明者	<ul> <li>6 000004237</li> <li>日本電気株式会社</li> <li>東京都港区芝五丁目7番1号</li> <li>100070530</li> <li>弁理士 畑 泰之</li> <li>田口 剣申</li> <li>東京都港区芝五丁目7番1号 日本電気株</li> <li>式会社内</li> </ul>
		審査官	濱田 聖司 最終頁に続く

(54) 【発明の名称】 アバランシェフォトダイオードとその製造方法

(57)【特許請求の範囲】

#### 【請求項1】

化合物半導体基板上に、少なくとも第1導電型半導体層と第2導電型半導体層を順次積層した構造を有し、前記第2導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、

前記第2導電型半導体層の前記受光部の周縁には、素子表面にpn接合終端部を形成す る第1導電型領域が、下部に第2導電型半導体層を残して形成され、さらにその外周で前 記第1導電型領域の一部が、前記第2導電型半導体層の表面から前記第1導電型半導体層 に達していることを特徴とするアバランシェフォトダイオード。

【請求項2】

10

第1 導電型半導体層中の一層或いは一領域を光吸収層とし、第2 導電型層の一層或いは一 領域を逆バイアス印加時に高電界を形成して衝突電離 / アバランシェ増倍をなさしめ増倍 層とすることを特徴とする請求項1記載のアバランシェフォトダイオード。

【請求項3】

第1導電型がp型で、第2導電型がn型或いは高抵抗型より構成されたことを特徴とする 請求項1及び2のいずれかに記載のアバランシェフォトダイオード。

【請求項4】

半導体基板としてInPを用い、第1導電型光吸収層がInP基板に格子整合するInGaAs、InAl GaAs或いはInGaAsPで、第2導電型アバランシェ層がInP基板に格子整合するInAlAs或いは InAlGaAs或いはInGaAsPより構成されていることを特徴とする請求項2または3のいずれ

(2)

かに記載のアバランシェフォトダイオード。

【請求項5】

エッチング工程により、少なくとも受光部位外の第2伝導型領域周縁が第1導電型光吸収 層まで除去され、且つ本第1導電型光吸収層下に光信号の導波/導入路としての役目を成 す光吸収層の禁制帯幅より大きな禁制帯の光導波路層を有することを特徴とする請求項2 ,3及び4のいずれかに記載の導波路構成のアバランシェフォトダイオード。

【請求項6】

半導体基板上に、 p 型不純物が添加された光吸収層および電界緩和層と、 n 型増倍層と、 n 型不純物が添加されたキャップ層が順次積層された素子用ウエーハに対し、選択的に 円形部を残して前記 n 型キャップ層を除去する工程と、

ウエーハ表面に、前記円形のn型キャップ層より直径が大きく、かつ、同心円の不純物 拡散用第1マスクを形成する工程と、

前記不純物拡散用第1マスクを用いp型不純物を表面から光吸収層に達するまで拡散し てp型領域を形成する工程と、

前記不純物拡散用第1マスクより直径が小さく前記円形部より直径が大きく、かつ、同 心円の不純物拡散用第2マスクを形成する工程と、

前記不純物拡散用第2マスクを用いp型不純物を拡散して<u>、下部にn型増倍層を残して</u> 前記増倍層表面にp型領域を形成する工程と、

を具備するアバランシェフォトダイオードの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、光通信用半導体受光素子に関し、特に、製作が容易で且つ暗電流特性と信頼性 に優れるアバランシェフォトダイオード(APD)の構造とその製造方法に関するもので ある。

[0002]

【従来の技術】

光ファイバ通信を構成する3大要素として、光源、伝送媒体としての光ファイバ、光信号 を検出する光検出器が挙げられる。この内、半導体受光素子は小型・軽量・高感度である 利点を生かして光源の光モニタ用としてと共に、光信号の検出器用として用いられいる。 この目的の為の半導体受光素子として、波長0.8µm帯域用の検出器としては、Si材料を 用いたPIN型のフォトダイオード(以下PDと略称する)、あるいは高電界を利用する ために高い逆バイアス電圧を必要とするが、素子内部に光電変換された信号を増幅する作 用を有する為にPDと比べさらに高感度が得られるアバランシェフォトダイオード(AP D)が開発されてきた。

【0003】

光ファイバの伝送損失の低減に伴い、いわゆる長波長帯用の受光素子としてGe材料を用 いたPDあるいはAPDも開発されてきたが、Ge材料は光検出器として暗電流が大きい 、および光ファイバの極低損失波長である1.55µm光に対して材料的に光電変換効率が極 端に低下する等の問題がある。このGe材料に替わる半導体受光素子としてInP基板に 格子整合するInGaAsP材料、特にこの系の最長波長端組成であるIn<sub>0.53</sub>Ga<sub>0</sub> .47</sub>As(以下InGaAsと略称)材料を光吸収層としたPIN-PDあるいはAPD が研究開発されてきた。

【0004】

現在、このInGaAs材料を用いたPIN-PDあるいはAPDが、光通信の中心波長 である1.3µmあるいは1.55µm用の光検出器として用いられている。これらの半導体受 光素子は半導体主表面上に不純物種を拡散等の手法により選択的に施してpn接合を形成 することにより受光領域を設けている。この構造では、通常、光は半導体主表面に垂直に 入射する、いわゆるプレーナ構造が多く、これは信頼性、生産歩留まり等の点から優れた 構造として広く採用・製造されている。 10

20



[0005]

また一方、最近においては、各種光デバイスを含む光通信に必要な要素技術も着実に進展 しているが、更に多量の情報を安価に伝達したいという需要も飛躍的に増大しており、高 性能・高速受光素子を低価格で提供できる技術対応が求められている。

(3)

【 0 0 0 6 】

高速な光通信に対応する高性能な受光素子と言う点から、最近、超格子構造を利用した超 格子APDが注目されている。超格子構造の井戸層と障壁層の間の伝導体あるいは価電子帯 の不連続エネルギーを高電界下でこの超格子層構造に垂直に走行する電子あるいは正孔に 電界より供給されるエネルギーに付加的に付与することにより井戸層内バンド不連続界面 近傍での衝突イオン化確率を人工的に向上させこの多重効果により従来のバルク結晶特有 の衝突イオン化とは異なる電子あるいは正孔の選択的高イオン化率を達成し、これにより 高速で低雑音なAPDをうる研究開発活動が盛んに行われている。超格子APDの高性能特性を 試験・実現するために試みられている構造として、例えば、図5に示すようなメサ型裏面 入射構造(電子情報通信学会全国大会1998、C-3-11)が良く知られており、このような構 造により、現在、量産されているInGaAsを光吸収層としInP層中にpn接合を持つへテロ接 合機能分離型APDと比べて高性能受信感度特性が得られることが示されて来た。しかしな がらこの様なメサ構造ではAPD動作に必要な高電界(衝突イオン化を誘起する為には少な くとも数100kV/cmの電界が必要)を有するpn接合面がメサ側壁上に露出しており長期信頼 性、長期安定動作に不安が残ることが判ってきた。これを回避・改善する方法や構造とし てプレーナ型超格子が提案・試作されている。

【0007】

提案されているプレーナ型超格子APD(IEEE, Journal of Photonics Technology Letters, vol.8, pp.827-829, 1996)の模式断面図を第6図に示す。素子構造として、半絶縁性I nP基板61上にp<sup>+</sup> - バッファー層62、p<sup>-</sup> - InGaAs光吸収層63、p<sup>+</sup> - InP電 界緩和層64、ノンドープInAIAs / InAIGaAs超格子増倍層65、n<sup>+</sup> - InA IAsキャップ層66、n<sup>+</sup> - InGaAsコンタクト層67の層構造を有しており、空乏層 終端層としての役割を成す p型化領域68,高濃度隣接領域を除去する円環状分離溝69、T i(チタン)のイオン注入により形成されたガードリング領域610、p型電極611、n型電 極612、パッシベーション膜613,光の入射に対して無反射膜としての用を成すARコート 膜614を形成することによりプレーナ型素子が実現されている。ここでは、厚さ1μm程度 という空乏化InGaAs光吸収層63を有するためpn接合周縁での電界集中をより軽減するガ ードリング構造が構造は複雑となるが不可欠の素子構造となっている。

【0008】

更に具体的に従来例を説明する。 特開平4 - 2 8 6 1 6 8 号公報に示されるように、高速に変調された光信号を受信するためのアバランシェフォトダイオード(APD)において、光導波路構造を有する PINフォトダイオードと同じ発想にもとずき光導波路型 A PDを実現しようとした場合、エッジブレークダウンを防ぐためのガードリング構造が問題となる。従って、第2 図に示すように、光の進行方向に対し横方向にはガードリングと同様の効果及び光閉じこめ効果を得ることができ、光の進行方向に対してはガードリングと同様の効果が得られる In P系 A PD、G a S b 系 A PDが考案された。

【 0 0 0 9 】

又特開平8-242016号公報に示されるように、メサ構造APDの増倍層、保護リン グ、および隣接するP<sup>+</sup>層のドーピングと厚さの精密な制御を実施し、同時にP<sup>+</sup>層の表 面における極めて強い電界、並びにP<sup>+</sup>層及び増倍層の界面におけるエッジ降伏を回避す る事ができる。そのために第1の導電性タイプのキャップ層と、第2の導電性タイプのア バランシェ増倍層を設け、該増倍層を前記キャップ層に近接して配置する事により、第1 のPN接合を形成するステップと、半導体層にエッチングを施してメサリリーフを形成す るステップと、前記半導体層の上に少なくとも1つのエピタキシャル層を成長させて保護 リングを形成するステップと、を備えてなる<u>アバランシェフォトダイオード</u>の製造方法が 考案された。 10

20

30

【 0 0 1 0 】

更に又、特開平7-312442号(特許第2762939号)公報に示される様に、メ サ型PN接合フォトダイオードで問題となる表面リーク暗電流を低減し低暗電流で信頼性 の高い超格子アバランシェフォトダイオードであって、波長1.3 1.5 μm帯に受 光感度を有し、高イオン化率比 / で低雑音、高速応答特性と同時に高信頼性を有する アバランシェフォトダイオードが提供されている。

【0011】

【発明が解決しようとする課題】

これら従来のメサ型 P D 或いは A P D では p n 接合がメサ側壁にむき出しである為に暗電 流が大きく不安定、或いは、最近導波路構造の P D も注目されてきているが、この場合に 10 は光信号が素子表面から入射するのではなく端面 p n 接合部から導入されるため大電流入 力時には特にその信頼性の問題が、またプレーナ構造の場合には工程が複雑となりコスト 低減等の点から必ずしも最善の構造とは言い難い。

【0012】

本発明の目的は、上記した従来技術の欠点を改良するものである。上記のようなメサ型の 場合においてもメサ側壁にpn接合が出来るのを回避して素子上面でpn接合終端を行う と共に、このpn接合部位を素子下端から上端部に向かって素子受光領域に段階的に形成 することにより、付加的なガードリング構造を設けなくても、安定性に優れたAPDを提 供するものである。この技術はAPD、PD構造共に応用できるもので、低暗電流と言う光検 出器の基本特性を満足し且つ高い信頼性を有する素子構造を比較的簡単なプロセス工程に より歩留まりよく提供する事ができる。

20

【0013】

【課題を解決するための手段】

本発明は上記した目的を達成するため以下に記載されたような技術構成を採用するものである。

即ち、本発明のアバランシェフォトダイオードの態様は、

化合物半導体基板上に、少なくとも第1導電型半導体層と第2導電型半導体層を順次積層した構造を有し、前記第2導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、

前記第2導電型半導体層の前記受光部の周縁には、素子表面にpn接合終端部を形成す 30 る第1導電型領域が、下部に第2導電型半導体層を残して形成され、さらにその外周で前 記第1導電型領域の一部が、前記第2導電型半導体層の表面から前記第1導電型半導体層 に達していることを特徴とするものである。

[0014]

【発明の実施の形態】

本発明は上記の技術構成を有することによって、第1導電型半導体層中の一層或いは一領 域を光吸収層とし、第2導電型層の一層或いは一領域をアバランシェ増倍層としての役割 を担うことを特徴とするアバランシェフォトダイオード、あるいは、第1導電型がp型で 、第2導電型がn型或いは高抵抗型であるアバランシェフォトダイオード<u>を実現する</u>。 【0015】

40

さらに、化合物半導体基板としてInPを用いて、第1導電型光吸収層がInP基板に格子整合 が容易なInGaAs、InAIGaAs或いはInGaAsPより構成され、第2導電型アバランシェ層がInA IAsあるいはInAIGaAsあるいはInGaAsPより構成されているアバランシェフォトダイオード が与えられる。

[0016]

また第2導電型受光半導体領域の周縁を第1導電型光吸収層までエッチング除去後、エッ チング側面を含めて前記の構成となるべく第2導電型半導体層周縁を第1導電型に転換さ せ、且つ受光領域を形成する第1導電型光吸収層下に本光吸収層より禁制帯幅の大きな光 の導波としての役目を成す光導波層を有し、この光導波路により光信号を素子外部から取 り入れ且つ導入光をエバネッセント結合により前記光吸収層へ結合させ光電変換すること

を特徴とする導波路構成のアバランシェフォトダイオードが与えられる。

【 0 0 1 7 】

本発明の技術構成をより詳しく説明するならば、本発明の技術思想の基本はpn接合をg rown junctionとエピ成長後の不純物注入あるいは不純物拡散等の手段によ り付加的に受光領域の中心部を除いた素子周縁部に形成した構造で、これによりメサ構造 においてもpn接合端がメサ側壁形成されることなくpn接合終端部が素子表面に形成され且 つ作為的にpn接合終端部を含んだ素子表面周縁部の下部に逆バイアス印加時に空乏化する 領域即ち不純物注入或いは拡散の施されていない領域を形成することにより逆バイアス下 でのpn接合終端領域での電界強度を受光領域下pn接合部での電界強度と比べて効果的 に低下でき、特別なガードリング構造を付加することなくして有効なガードリング効果を 生ぜしめて、素子降伏電圧付近で使用されるアバランシェ状態においても低暗電流と信頼 性に優れた特性を示す素子を提供することにある。

10

20

30

【0018】

又発明の他の態様としては、具体的な素子機能の分担を設けたもでので、第2導電型中に 光吸収領域と増倍領域の両者を設ける構造も可能であるが、ヘテロ構造を利用しての本構 成、即ち第1導電型領域中に光吸収層を、第2導電型領域中にアバランシェ増倍領域を形 成する方がよりAPDとしての高速性・低雑音特性を効果的に実現できる。

【0019】

更に本発明における別の態様としては、導電型変換の方法として不純物拡散を採用する場合、 p 型層の形成と拡散深さの制御が比較的容易であるのと比べ、n型不純物拡散は拡散 現象自体及びその深い深さ制御が困難であること、及び、アバランシェ層として少数キャ リアが大きなイオン化率特性を有する伝導型の方が雑音特性に優れる特性であることが知 られており、電子の電離衝突 / イオン化率が正孔のイオン化率より大きな材料物性を有す る n 型アバランシェ層を想定した伝導体型を規定している。正孔のイオン化率の方が大き な場合には p 型アバランシェ層を用いる構成が望ましい。

[0020]

一方、本発明における更に他の態様としては、光通信用波長帯の光源・光検出器の作製基 板として最適、多用されているInP基板を用いた場合の上記した態様に合致する組み合わ せを規定したもので、光吸収層としてはInP基板に格子整合したInGaAsP或いはInAIGaAsを 材料とした光源の全ての波長光を受光できるいInを53%含んだInGaAs層(InPに格子整 合する最長波長組成材料)、或いは、受光目的の波長の禁制帯幅より狭い禁制帯を有する InAIGaAsあるいはInGaAsP材料であり、アバランシェ層としては電子のイオン化率が正孔 のそれより大きなInAIAs或いはInAIGaAs或いはInGaAsP、或いはこれらの組み合わせ(超 格子)構造により高速で低雑音な素子を実現することが出来る。

【0021】

ここで、格子整合条件というのは、例えばInGaAsの例であればInを53%含んだ組成のInGaAsと代表して表現してあるが、その意味するところは転位の発生を伴わない範囲で歪み・ 不整合を許容した組成比、あるいは超格子構造では正の歪み層と負の歪みの層多重による 実効的な歪みを緩和した場合等をも含んでいる。

【 0 0 2 2 】

40

又、本発明における更に別の態様としては、光の導入・導波構造として導波路構造との結合した場合の構成例を規定したもので、アバランシェ層領域下の光吸収層で光吸収された 光キャリアが効果的にアバランシェ領域に注入される構造を規定しており、且つ、薄膜増 倍層の場合に特に内部量子効率の改善・向上に効果的である特徴を有する。

【0023】

【実施例】

以下、図面を参照して、本発明による半導体受光素子の具体例を実施例の形で詳細に説明 する。

[0024]

(実施例1)

第1図に本発明の一実施例による半導体受光素子、APDの横断面模式図を示す。まず始め に(100)面を有するp<sup>+</sup> - InP基板11上に、例えばガスソースMBE法により、p<sup>+</sup> - InPバッファー層12を1µm程度形成した後、Be(ベリリウム)添加による不純 物濃度約5 x 10<sup>15</sup> cm<sup>-3</sup>のp<sup>-</sup> - InGaAs光吸収層13を1µm形成し、次 に、p<sup>+</sup> - InP電界緩和層14を50nm、不純物添加なしのノンドープInA1As層15 を2µm成長し、最後にSi等の添加によるn<sup>+</sup> - InPキャップ層16を0.5µm成 長して素子用ウエーハとする。ここで、上記基板11,層12,13,14が請求項の第 1導電型半導体層に、層15が第2導電型半導体層に対応する。

[0025]

本ウエーハを用いて、始めに、通常のフォトリソグラフィー技術(フォトレジスト塗布、 10 乾燥、パターン転写印刷、現像・不要部除去)を用いて選択的に例えば直径50µmの円 形を残してn<sup>+</sup> - InP16層を除去する。この工程を経たウエーハの表面に例えばSiO<sub>2</sub> の様な不純物の拡散マスクとしての用を成す薄膜を形成し、フォトリソグラフィーの技術 を用いて、例えば、円形のn InP層16と同心円状に直径100µmを残してSiO<sub>2</sub>薄膜 を除去する。この薄膜を拡散マスクとしてZn(亜鉛)をInGaAs光吸収層13に達 するように拡散しp<sup>+</sup>領域111を形成する。

【0026】

実際のZn拡散は、例えばZnAs2化合物と共にパターニングされたウエーハをガラス 中に真空封入し温度500から600度中で数時間放置することにより得られる。拡散深 さは熱処理時間の過多により制御できる。

20

【0027】

この工程が終了後、再度、拡散マスクとして直径 8 0 μ m を残して除去後、 Z n を深さ 0 .5 μ m 拡散し p <sup>+</sup> 領域 1 1 2 を形成する。

[0028]

この後、素子表面の保護膜として、例えば、プラズマCVDによりSiN<sub>×</sub>絶縁膜113 を0.22µm形成し、この後、n側電極114、p側電極115を形成することにより 素子が完成する。

[0029]

この場合には、n側電極114はリング状に形成されており、光は電極114内に導入される。又、絶縁膜113の膜厚は 波長1.3から1.55µm光に対して入射表面での 30反射を極力抑えるようAR条件付近に設定されている。光を基板側裏面入射とすることもでき、その場合には、p電極115に円形窓を開ければよい。

[0030]

以上のプロセスにより本発明の第1の実施例であるアバランシェフォトダイオードが制作 できる。本素子では、降伏電圧が100Vを越えるが、増倍暗電流は10nA程度以下で安定 であり、利得・帯域積30GHzが得られた。低暗電流化には、結晶品質、ガードリング 効果の寄与も大きいが、上記電界緩和層14の濃度制御によりInGaAs光吸収層13には素子降 伏時にも200kV/cm以上の高電界が印加されないように設計・作製されておりInGaAs中で のトンネル電流の発生を抑制している効果も現れている。受光面内での増倍率分布も均一 で、温度150度の高温雰囲気中での降伏電圧状態放置試験においても1000時間経過 後でも安定であった。本実施例は、請求項1,2,3,4,5に対応した実施例である。 【0031】

(実施例2)

次に、本発明の別の一実施例について第2図を用いて説明する。始めに、(100)面を有す るp<sup>+</sup>-InP基板21上に1µ程度のp<sup>+</sup>-InPバッファー層22を介して、厚さ0.5µm、濃度2 x 10<sup>19</sup> cm<sup>-3</sup>のp<sup>+</sup> - InGaAs光吸収層23 及び、厚さ0.5µm、濃度5 x 10<sup>17</sup> cm<sup>-3</sup>のp<sup>-</sup> - InGa As光吸収層24を成長後形成する。これに引き続き連続して、厚さ50nmのp<sup>+</sup>-InP電界緩和層 25、厚さ2µmでノンドープ高抵抗であるInAIAs増倍層26、厚さ0.5µm、濃度5 x 10<sup>18</sup> cm <sup>-3</sup>のn<sup>+</sup>-InPキャップ・コンタクト層27を成長する。ここで、21,22,23,24, 25が各請求項の第1導電型半導体層に、26が第2導電型半導体層に対応する。

(7)

[0032]

このウエーハの n<sup>+</sup> - InP層 27上に例えばSiO<sub>2</sub>膜を0.2µm程度全面に形成し、次に、フォトリソグラフィー技術(フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去)を用いて選択的に例えば直径80µmの円形を残して前記SiO<sub>2</sub>及びn+-InP層27の全てを除去する。

【0033】

次に、上記同様のフォトレジスト工程を繰り返すことにより上記80µmと同心円上に直径9 0µmの円形を残してi-InAIAs増倍層26を上部より約1µmをエッチングにより選択的に除去 する。

【0034】

10

20

これに引き続きさらに、同様のフォトレジスト工程により上記80、90µmの円と同心円で 直径100µmの円形を残して上記残りのi-InAIAs増倍層26の全てを除去する。この工程によ り図2に模式的に示されているようにi-InAIAs層26周縁に段差が形成される。 【0035】

このようなウエーハにZnの拡散工程を施す。ここでは上記SiO<sub>2</sub>がZnの拡散マスクの役割を しており、且つ第1の実施例で説明したと同様ZnAs<sub>2</sub>と同一のガラス管中で熱処理するこ とによりp<sup>+</sup>拡散領域211を得る。Znの拡散深さは0.5µm程度となるように熱処理時間を調 節する。この工程後、上記円形と同心円上に直径30µmを残してn<sup>+</sup>-InP層27を除去した後 、上記SiO<sub>2</sub>を除去後、素子表面の絶縁保護膜として例えばSiNx膜212を0.3µm程度形 成する。次に、基板の厚みを所定の厚みとなるべく研磨、鏡面仕上げとした後、基板側に もSiNx膜0.22µmを形成する。この後、n<sup>+</sup>-InP層27上のSiNx膜212を除去しn型電極214を 形成し、上記n<sup>+</sup>-InP層27の下部に位置するp<sup>+</sup>-InP基板21上のSiNx膜213領域外のSiNx膜 を除去した後、この領域にp型電極215を形成することにより素子化が完成する。ここでは 、光は基板側SiNx膜213を通して導入される。

[0036]

以上のプロセスにより本発明の第2の実施例であるアバランシェフォトダイオードが制作 できる。本素子では、増倍暗電流は5nA程度以下で安定であり、利得帯域積25GHzが 得られた。本実施例では上記電界緩和層14によりInGaAs光吸収層13に高電界(例えば300k V/cm)は印加しない設計となっているが、これに加えて、p-InGaAs層23、24は高濃度ド ーピングされており空乏層が広がらない設計となっているために空乏化に起因した暗電流 の発生が抑制されて低暗電流化が達成されている。

30

エッチング段差による形状効果による本発明の一実施例を示したが、受光面内での増倍率 分布も極めて均一で、150度雰囲気中での降伏電圧状態放置においても1000時間経 過後での安定であった。本実施例は、請求項1,2,3,4,5を具体化した一例である

【0038】

[0037]

(実施例3)

本発明の別の一実施例について第3図を用いて説明する。始めに、GS-MBE装置を用いて、( 100)面を有する半絶縁性InP基板31上に1µ程度のp+型バッファー層32を介して、厚さ 1 µmのp<sup>+</sup>-InGaAs層33を形成する。このとき、InGaAs層33の濃度としてMBEのベリリウム・ セルの温度を変化上昇させることにより、成長開始時の約1 x10<sup>19</sup> cm<sup>-3</sup> から終了時には1 x10<sup>17</sup> cm<sup>-3</sup>に且つその濃度変化量が濃度の対数表示値で距離に関して線形近似で減少すべ く制御する。

【0039】

これに引き続き連続して、厚さ50nmのp<sup>+</sup>-InP電界緩和層34を成長後、波長組成1.2µm相当 で層厚10nmのInAGaAs井戸層と厚さ15nmのInAIAs障壁層の15周期より構成された合計0.3µ m厚のノンドープ超格子増倍層35を形成し、最後に層厚0.5µmのn<sup>+</sup>-InPキャップ・コンタ クト層36を形成する。ここで、32,33,34が請求項における第1導電型半導体層に 、35が第2導電型半導体層に対応する。

[0040]

このウエーハのn-InP層36上に例えばSi02膜を0.2µm程度全面に形成し、次に、フォト リソグラフィー技術(フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去 )を用いて選択的に例えば直径60µmの円形を残して前記Si02及びn<sup>+</sup>-InP層36を除去する 。次に、このウエーハをZnAS2と共にガラス管中に封入し、十分な熱処理を施すことによ り超格子層35を完全にp型化しp<sup>+</sup>拡散領域311を形成する。

(8)

【 0 0 4 1 】

次に、上記同様のフォトレジスト工程を繰り返すことにより上記60µmと同心円上に直径 50µmの円形を残して前記Si0₂とn-InP層26を除去後、前記同様の熱処理を施すことによ り超格子層35の上部の一領域をp<sup>+</sup>拡散領域312とする。この工程の後、フォトレジスト工 程により上記60、50µmの円と同心円で直径30µmの円形を残して上記残りのn-InP層36を 除去する。

【 0 0 4 2 】

この後上記SiO<sub>2</sub>を除去し、表面絶縁保護膜として例えばSiNx膜313を0.3µm形成する。 この後、基板厚さを調節・鏡面とした基板面に光通信波長に対して低反射となるべく約0. 22µmのSiNx膜314を形成し、n電極315、p電極316を形成することにより素子化完了する。 ここでは光は裏面・基板側からの入射となっており、p電極は表面側<u>から</u>取り出す構造と なっている。この構成により、素子はあらかじめ引き出し電極が形成されたサブ・マウン ト上にフリップ・チップ組立が可能となり素子へのワイヤー・ボンディングが不要となる

[0043]

以上のプロセスにより本発明の第3の実施例であるアバランシェフォトダイオードが制作 できる。本素子では、増倍暗電流は1nA程度以下で安定であり、利得帯域積120GHz という高速特性が得られた。本実施例では上記電界緩和層34によりInGaAs光吸収層33に高 電界(200kV/cm)は印加しない設計となっているが、これに加えて、p-InGaAs層33の濃 度ドーピングがpn接合から離れるに従って濃度を増す構成を採用することにより、InGaAs 中で光信号により生成された光キャリアである電子が上記濃度勾配による内部電界により pn接合部へと高速でドリフトされるために、低暗電流と高速性が達成されている。本実施 例も、請求項1,2,3,4,5を具体化した一例である。

[0044]

(実施例4)

次に、本発明の別の一実施例、導波路構造を有するアバランシェフォトダイオードついて 第4図の素子概略図を用いて説明する。図aは横断面概略図であり、図bは素子上面外略 図である。始めに、GS-MBE装置を用いて、(100)面を有する半絶縁性InP基板41上に約1µ mのノンドープInP層42を始めに成長し、次に、厚さ600nmで組成波長1.05µm相当のノン ドープInAIGaAs光導波路層43、厚さ40nmで組成波長1.15µmのノンドープのInAIGaAs層44 及び、厚さ20nmのノンドープInPエッチング・ストップ層45を順次形成する。

[0045]

これに引き続き、厚さ40nmで濃度5x 10<sup>18</sup> cm<sup>-3</sup>の組成波長1.15µmのp<sup>+</sup>-InAlGaAs層46、厚 さ500nmのp-InGaAs光吸収層47を形成する。

【0046】

このとき、p-InGaAs層47の濃度として、MBEのベリリウム・セルの温度を変化上昇させる ことにより、成長開始時の約1 x10<sup>19</sup> cm<sup>-3</sup>から終了時には1x10<sup>17</sup> cm<sup>-3</sup> に且つその濃度変 化量が濃度の対数表示値で距離に関して線形近似で減少するよう制御する。

[0047]

これに引き続き連続して、厚さ50nmのp<sup>+</sup> - InP電界緩和層48、 厚さ200nmのノンドープInAI As増倍層49を形成し、最後に層厚500nmのn<sup>+</sup> - InPキャップ・コンタクト層50を形成する。 ここで、46,47,48が請求項における第1導電型半導体層に、49が第2導電型半 導体層に対応する。

【0048】

10

20

30

このようなウエーハを用いて、素子化プロセスに入る。始めに、フォトリソグラフィー技 術を用いてn+-InP層50を6µm x 20µm残して選択的に除去する。

【 0 0 4 9 】

次に、同様の作業により6µm x 20µm 形状と中心を同じくして相似形な14µm x 28µmを 残してInAIAs増倍層49、p<sup>+</sup>-InP電界緩和層48、p-InGaAs光吸収層47を選択的に除去する。 この後、フォトリソグラフィー技術により10µm x 24µmの相似形領域のみにフォトレジ ストを形成する。

[0050]

この様なウエーハにイオン注入技術を用いて、ベリリウムのイオン注入を行う。注入は例 えば、加速電圧20kV/cmでドーズ量5 x 10<sup>12</sup> cm<sup>-2</sup> 条件で行う。このとき上記のフォトレ ジストで覆われた領域では、注入されたベリリウムはフォトレジスト内に止まることにな り、このイオン注入の工程後、フォトレジストを除去し、600度20秒程度の瞬間熱処理工 程を経ることによりp<sup>+</sup>領域411を形成する。次に、ウエーハ全面に例えば絶縁表面保護膜 としてSiNx膜412を形成し、上記メサ領域と相似形に20µm x 36µmの領域を残してp+-InA IGaAs層46を選択的に除去する。

【 0 0 5 1 】

次に、図 b に示してあるように、受光素子長手方向の中心線に導波路中心が一致するよう に幅7μmの導波路を形成する。このとき、n-InP層45をマスクとすることによりInAlGaAs 層44及び43を選択的に除去する。このとき、受光領域においては上記20μm x 36μmのp<sup>+</sup>-InAlGaAs層46外周が残るようにする。この後、n側電極413、p側電極414を形成した後に 、光導波路と直角に位置する方向でウエー八を劈開することにより光りの入射端面を形成 し、この面に入射光に対して無反射条件を満足する厚さ、例えば220nm程度のSiNx膜415を 形成することにより導波路付きアバランシェフォトダイオードが完成する。

【0052】

以上のプロセスにより本発明の第4の実施例であるアバランシェフォトダイオードが制作 できる。本素子では、増倍暗電流は1nA程度以下で安定であり、利得帯域積100GHz という高速特性が動作電圧18V程度で得られた。本実施例も、請求項6を具体化した一例 である。この構造では、光信号は光導波路からエバネッセント結合により光り吸収層に導 入されており、pn接合端面には光導入されない構造であるため大光量の光、即ち大電流の 信号光に対しても安定動作する。また、導波路構成での高感度APDは光源である半導体レ ーザが導波路構成、即ち横方向で光を取り扱うのと整合性が良く、集積化等への発展性に も優れる特長を有する。

30

20

### 【 0 0 5 3 】

【発明の効果】

本発明においては、新たな新技術を導入することなく従来の比較的簡単な技術を組み合わ せることにより、受光素子として基本性能である暗電流の低い信頼性に優れた半導体受光 素子を高い再現性で作製することが可能となる。具体的には、増倍層厚さが薄い場合には イオン注入等の技術を併用した方が確実ではあるが、従来の拡散技術を用いて有効なガー ドリング効果を比較的簡単に且つ有効に形成でき信頼性に優れた特性を実現した。本発明 では高電界が必要なアバランシェフォトダイオードの例を示したが、高電界を必要としな いフォトダイオードにおいても本構造、作製方法が有効であることは言うまでもない。 【図面の簡単な説明】

40

【図1】図1は、本発明の一実施例による化合物半導体を用いたアバランシェフォトダイ オードの構成を示す概略横断面図である。

【図2】図2は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示 す概略横断面図である。

【図3】図3は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示 す概略横断面図である。

【図 4 】図 4 は、本発明の別の一実施例による導波路構造を有するアバランシェフォトダ イオードの構成を示す図である。図 a は素子横断面概略図であり、図 b は素子上面概略図

10

である。

【図5】図5は、従来例によるメサ型超格子APDの構造を示す図である。 【図6】図6は、従来例による別のプレーナ型超格子APDの構造を示す図である。 【符号の説明】 p<sup>↑</sup> - I n P 基板 1 1 p<sup>+</sup> - I n P バッファー層 1 2 13 p<sup>-</sup> - In G a A s 光吸収層 14 p<sup>⁺</sup> - I n P 電界緩和層 15 ノンドープInA1As増倍層 n<sup>+</sup> - InPキャップ層 1 6 p<sup>⁺</sup> 領域 I 1 1 1 1 1 2 p<sup>⁺</sup> 領域 I I 1 1 3 反射防止絶縁膜 1 1 4 n電極 1 1 5 p電極 p<sup>⁺</sup> - I n P 基板 2 1 22 p<sup>+</sup> - I n P バッファー 層 23 p<sup>↑</sup> - In G a A s 光吸収層 24 p<sup>-</sup> - I n G a A s 光吸収層 -25 p<sup>+</sup> - I n P 電界緩和層 26 ノンドープ i - I n A l A s 増倍層 n<sup>+</sup> - I n P キャップ層 27 2 1 1 p <sup>⁺</sup> 拡散領域 212 絶縁膜 2 1 3 反射防止絶縁膜 2 1 4 n側電極 2 1 5 p側電極 半絶縁性InP基板 3 1 32 p<sup>+</sup> - バッファー層 33 p - I n G a A s 光吸収層 p<sup>⁺</sup> - I n P 電界緩和層 34 ノンドープ超格子増倍層 35 36 n<sup>+</sup> - I n P キャップ・コンタクト層 3 1 1 p + 拡散領域 3 1 2 p⁺拡散領域 3 1 3 絶縁保護膜 3 1 4 無反射膜 3 1 5 n型電極 3 1 6 p型電極 4 1 半絶縁性InP基板 42 ノンドープInP層 43 ノンドープI n A 1 G a A s 光導波路層 ノンドープInAIGaAs層 4 4 45 ノンドープInP層 p<sup>+</sup> - I n A l G a A s 層 4 6 47 p - I n G a A s 光吸収層 48 p<sup>+</sup> - I n P 電界緩和層 49 ノンドープInA1As増倍層 50 n<sup>+</sup> - I n P キャップ・コンタクト層 4 1 1 p<sup>↑</sup> 領域

(10)

50

10

20

30

4	1	2	S i N × 絶縁保護膜
4	1	3	n 側電極
4	1	4	p 側電極
4	1	5	SiNx反射防止膜
5	1		n 型 I n P 基 板
5	2		n 型InPバッファー層
5	3		超格子增倍層
5	4		p 型 I n P 電界緩和層
5	5		p - 型 I
5	6		p型InPキャップ層
5	7		p <sup>↑</sup> 型InGaAsキャップ層
5	8		受光領域
5	9		パッシベーション膜
5	1	0	p 電極
5	1	1	n 電極
5	1	2	A R 無反射コート膜
6	1		半絶縁性InP基板
6	2		p <sup>↑</sup> 型バッファー層
6	3		p-型 InGaAs光吸収層
6	4		p 型 I n P 電界緩和層
6	5		ノンドープInA1As/InA1GaAs超格子増倍層
6	6		n + 型InAIAsキャップ層
6	7		n+型InGaAsコンタクト層
6	8		p 型化領域
6	9		円環状分離溝
6	1	0	ガードリング
6	1	1	p 電極
6	1	2	n 電極
6	1	3	パッシベーション膜
6	1	4	$A R \neg - F$

30

20

【図1】

【図3】





【図2】



【図4】









57

56

55

510





フロントページの続き

(56)参考文献 特開平4-256376(JP,A)
特開平2-248081(JP,A)
特開平7-312442(JP,A)
特開平4-286168(JP,A)
特開昭58-162078(JP,A)
特開平9-64407(JP,A)
特開平6-291359(JP,A)
特開昭62-266880(JP,A)
特開昭61-198687(JP,A)

(58)調査した分野(Int.CI.<sup>7</sup>, DB名) H01L 31/10-31/119