JP3664038B2

JP3664038B2 - Reset circuit

Info

Publication number: JP3664038B2
Application number: JP2000113766A
Authority: JP
Inventors: 陽子太田; 一之森竹
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-04-14
Filing date: 2000-04-14
Publication date: 2005-06-22
Anticipated expiration: 2020-04-14
Also published as: JP2001298352A

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路内のリセット回路に関するものである。
【０００２】
【従来の技術】
近年、リセット回路は、システムの低電源電圧化に伴い、動作開始電源電圧の低下が求められるようになってきた。
【０００３】
以下に従来のリセット回路について説明する。図４は従来のリセット回路の構成図であり、１は定電圧源、２は電流供給手段、３は差動型電圧比較器、４は電源電圧検出手段、５、６、７、８は抵抗、９、１０は電流供給手段、１１、１２、１３、１４はトランジスタである。図５はリセット回路の出力端子の電圧波形である。
【０００４】
定電圧源１は、電源電圧が１．２Ｖになると定電圧１．２Ｖを出力する。電流供給手段２は、カレントミラー構成によって電流供給手段９、電流供給手段１０に定電流を供給する。電源電圧検出手段４は、電源と接地間に抵抗５と抵抗６が直列に接続され、電源側に接続された抵抗５と接地側に接続された抵抗６の共通接続点が電源電圧検出手段４の出力とされている。電流供給手段９を動作電流とする差動型電圧比較器３の入力端子Ａは、定電圧源１の出力が接続され、差動型電圧比較器３の入力端子Ｂであるトランジスタ１１のベースは、電源電圧検出手段４の出力である抵抗５と抵抗６の共通接続点に接続されている。差動型電圧比較器３の出力端子Ｃは、トランジスタ１２のベースが接続され、トランジスタ１２のコレクタは、トランジスタ１３のベースと電流供給手段１０の電流出力端子が接続されている。トランジスタ１３のコレクタは、トランジスタ１４のベースと一端が電源に接続された抵抗７の他端が接続されている。トランジスタ１４のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗８の他端に接続されている。
【０００５】
以上のように構成されたリセット回路について、以下にその動作を説明する。
【０００６】
まず電源電圧が立ち上がり始め、０．７Ｖに達するまでは、トランジスタＱ１４がＯＦＦしており、リセット回路の出力端子の電位は電源電圧と等しくなる（図５のＡの部分）。
【０００７】
次に電源電圧が０．７Ｖ以上になると、トランジスタＱ１４のベース−エミッタ間電圧が確保されトランジスタＱ１４がＯＮし、リセット回路の出力にはＬＯＷの信号が出力される（図５のＢの部分）。
【０００８】
そして、電源電圧が０．７Ｖより高い領域において、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（電圧源１の電圧１．２Ｖ）より低い場合、すなわち、電源電圧が比較的低い領域（マイコンなどの正常な動作が補償されていない領域）では、トランジスタＱ１２がＯＮし、トランジスタＱ１３がＯＦＦ、そして、トランジスタＱ１４がＯＮし、リセット回路の出力には、やはりＬＯＷの信号が出力する（図５のＤの部分）。
【０００９】
一方、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（定電圧源１の電圧１．２Ｖ）より高い場合、すなわち、電源電圧が比較的高い領域（マイコンなどの正常な動作が補償されている領域）では、差動型電圧比較器３の出力が反転し、トランジスタＱ１２がＯＦＦ、トランジスタＱ１３がＯＮ、トランジスタＱ１４がＯＦＦし、リセット回路の出力は電源電圧と等しいＨＩＧＨレベルとなり、リセット信号が解除する（図５のＥの部分）。
【００１０】
【発明が解決しようとする課題】
ところが、トランジスタＱ１２は、トランジスタＱ１１が動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧が１．２Ｖの時の電源電圧検出手段４の出力電圧は０．６Ｖになり、トランジスタＱ１１が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保出来ず、トランジスタＱ１２はＯＦＦする。ところが、トランジスタＱ１３は、電流源１０によってベース電位が与えられているため、動作可能となるベース−エミッタ間の電圧０．７Ｖを確保出来ている。そのため、トランジスタＱ１３はＯＮする。トランジスタＱ１３がＯＮすると、トランジスタＱ１４はＯＦＦし、リセット回路の出力信号は解除される（図５のＣの部分）。
【００１１】
つまり、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路は正常な信号を出力出来ない。
【００１２】
このように従来の構成では、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路は正常な信号を出力できないという欠点を有していた。そのため、リセット回路の動作開始電源電圧を差動型電圧比較器３が正常動作可能な電圧以上に設定しなければならなかった。
【００１３】
本発明は上記従来の問題点を解決するもので、リセット回路の動作開始電源電圧を、低く抑えたリセット回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するために本発明のリセット回路は、第１の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第１の型の第１のトランジスタと、エミッタに第２の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第１の型の第１のトランジスタのコレクタに接続された第２の型の第１のトランジスタを有する構成をしている。
【００１５】
【発明の実施の形態】
この構成によって、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタが正常動作可能な電圧０．７Ｖに抑えることが出来るリセット回路を提供することができる。
【００１６】
以下本発明の一実施形態について、図面を参照しながら説明する。
【００１７】
図１は本発明の一実施形態におけるリセット回路の構成を示すものであり、１は定電圧源、２は電流供給手段、３は差動型電圧比較器、４は電源電圧検出手段、５、６、７、８は抵抗、９、１０は電流供給手段、１１、１２、１３、１４、１５はトランジスタである。図２は上記電源電圧検出手段４においてトランジスタ１５のベース電流が電源電圧検出手段４の出力の電位に影響を与えることを回避するための一実施形態を示したリセット回路の構成図である。図３はリセット回路の出力端子の電圧波形である。
【００１８】
定電圧源１は、電源電圧が１．２Ｖになると定電圧１．２Ｖを出力する。電流供給手段２は、カレントミラー構成によって電流供給手段９、電流供給手段１０に定電流を供給する。電源電圧検出手段４は、電源と接地間に抵抗５と抵抗６が直列に接続され、電源側に接続された抵抗５と接地側に接続された抵抗６の接続点が電源電圧検出手段４の出力とされている。電流供給手段９を動作電流とする差動型電圧比較器３の入力端子Ａは、定電圧源１の出力が接続され、差動型電圧比較器３の入力端子Ｂであるトランジスタ１１のベースは、電源電圧検出手段４の出力である抵抗５と抵抗６の接続点に接続されている。差動型電圧比較器３の出力端子Ｃは、トランジスタ１２のベースが接続され、トランジスタ１２のコレクタは、エミッタに電流供給手段１０の電流出力端子が接続されたトランジスタ１５のコレクタとトランジスタ１３のベースが接続されている。トランジスタ１５のベースは、電源電圧検出手段４の出力に接続されている。トランジスタ１３のコレクタは、トランジスタ１４のベースと一端が電源に接続された抵抗７の他端が接続されている。トランジスタ１４のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗８の他端に接続されている。
【００１９】
以上のように構成されたリセット回路について、以下にその動作を説明する。
【００２０】
まず電源電圧が立ち上がり始め、０．７Ｖに達するまでは、トランジスタＱ１４がＯＦＦしており、リセット回路の出力端子の電位は電源電圧と等しくなる（図２のＡの部分）。
【００２１】
次に電源電圧が０．７Ｖ以上になると、トランジスタＱ１４のベース−エミッタ間電圧が確保されトランジスタＱ１４がＯＮし、リセット回路の出力にはＬＯＷの信号が出力される（図２のＢの部分）。
【００２２】
ここで、電源電圧が０．７Ｖより高い領域において、トランジスタＱ１２は、トランジスタＱ１１が動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧が１．２Ｖの時の電源電圧検出手段４の出力電圧は、０．６Ｖになり、トランジスタＱ１１が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保できず、トランジスタＱ１２はＯＦＦする。一方、トランジスタＱ１３も、トランジスタＱ１５が、動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧検出手段４の出力電圧は、０．６Ｖになり、トランジスタＱ１５が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保できず、トランジスタＱ１３はＯＦＦする。トランジスタＱ１３がＯＦＦしていると、トランジスタＱ１４はＯＮのままであり、この領域では、差動型電圧比較器３の出力とは無関係にリセット回路の出力信号は引き続きＬＯＷが出力される（図２のＣの部分）。
【００２３】
さらに電源電圧が上がると、トランジスタＱ１１、トランジスタＱ１５が、動作可能な状態に達する。差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧(定電圧源１の電圧１．２Ｖ）より低い場合、トランジスタＱ１２がＯＮし、トランジスタＱ１３がＯＦＦ、そして、トランジスタＱ１４がＯＮし、リセット回路の出力には、やはりＬＯＷの信号が出力する（図２のＤの部分）。
【００２４】
一方、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（定電圧源１の電圧１．２Ｖ）より高い場合、差動型電圧比較器３の出力が反転し、トランジスタＱ１２がＯＦＦ、トランジスタＱ１３がＯＮ、トランジスタＱ１４がＯＦＦし、リセット回路の出力は電源電圧と等しいＨＩＧＨレベルとなり、リセット信号が解除する（図２のＥの部分）。
【００２５】
以上のように本実施形態によれば、トランジスタＱ１５を追加したことにより、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタＱ１４の正常動作可能な電圧０．７Ｖに抑えることが出来る。
【００２６】
図１のトランジスタＱ１５のベース電流は、電源電圧検出手段４の出力の電位に影響を与え、その結果リセット電圧の精度が低下する可能性がある。そこで、図２に示すように、電源電圧検出手段４において、抵抗１６と抵抗１７を電源と接地間に直列に接続し、トランジスタＱ１５のベースを抵抗１６と抵抗１７の接続点に接続した構成にする。これによって、トランジスタＱ１５のベース電流は抵抗Ｒ１７に流れる。
【００２７】
このように図２の構成にすることによって、トランジスタＱ１５のベース電流が、電源電圧検出手段４の出力、すなわち、抵抗Ｒ５と抵抗Ｒ６の接続点の電位に影響を与えないため、リセット電圧の精度が低下することはない。
【００２８】
また、図２において、電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位と抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位を同じにするために、抵抗Ｒ５と抵抗Ｒ１６、抵抗Ｒ６と抵抗Ｒ１７の抵抗値を同じにすると、ノイズや抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７のバラツキによって、電源電圧検出手段４の出力、すなわち、抵抗Ｒ５と抵抗Ｒ６の接続点の電位が、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位よりも高くなる場合がある。その場合、トランジスタＱ１１が動作可能となる電源電圧の方がトランジスタＱ１５が動作可能となる電源電圧よりも高くなってしまうため、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路の出力信号が一時解除してしまう。そこで、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７において、抵抗Ｒ６の抵抗値に対する抵抗Ｒ５の抵抗値の比より、抵抗Ｒ１７の抵抗値に対する抵抗Ｒ１６の抵抗値の比を小さく設定する。これにより、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位は電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位より確実に高くなる。
【００２９】
この構成により、いかなる場合でも、ノイズや抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７のバラツキによって、電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位が、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。
【００３０】
なお、本実施形態では、リセット回路素子をバイポーラトランジスタ（ＮＰＮ型トランジスタ、ＰＮＰ型トランジスタ）としたが、これらのリセット回路の素子は、ＮＰＮトランジスタはＰＮＰトランジスタ、ＰＮＰトランジスタはＮＰＮトランジスタでもよいし、また、バイポーラトランジスタのかわりにＭＯＳ型トランジスタなど他の種類の素子でもよい。
【００３１】
【発明の効果】
以上のように本発明は、第１の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第１の型の第１のトランジスタと、エミッタに第２の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第１の型の第１のトランジスタのコレクタに接続された第２の型の第１のトランジスタを有することより、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタの正常動作可能な電圧０．７Ｖに抑えることが出来る。
【００３２】
さらに、上記リセット回路内の電源電圧検出手段が、電源と接地間に第１の抵抗と第２の抵抗が直列に接続され第１の抵抗と第２の抵抗の接続点を電源電圧検出手段の出力と、電源と接地間に第３の抵抗と第４の抵抗が直列に接続され第３の抵抗と第４の抵抗の接続点を電源電圧検出手段の出力に連動して変化する信号を有することにより、第２の型の第１のトランジスタのベース電流が、電源電圧検出手段の出力、すなわち、第３の抵抗と第４の抵抗の接続点の電位に影響を与えない精度の高いリセット回路を実現できる。
【００３３】
また、上記電源電圧検出手段において第２の抵抗に対する第１の抵抗の比より、第４の抵抗に対する第３の抵抗の比を小さく設定することにより、ノイズや第１の抵抗、第２の抵抗、第３の抵抗、第４の抵抗のバラツキによって、電源電圧検出手段４の出力、すなわち第１の抵抗と第２の抵抗の接続点の電位が、第３の抵抗と第４の抵抗の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない優れたリセット回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるリセット回路の構成図
【図２】図１の電源電圧検出手段４においてトランジスタ１５のベース電流が電源電圧検出手段４の出力の電位に影響を与えることを回避するための一実施形態を示したリセット回路の構成図
【図３】本発明のリセット回路の出力端子の電圧波形図
【図４】従来のリセット回路の構成図
【図５】従来のリセット回路の出力端子の電圧波形図
【符号の説明】
１定電圧源
２電流供給手段
３差動型電圧比較器
４電源電圧検出手段
５、６、７、８抵抗
９、１０電流供給手段
１１、１２、１３、１４、１５トランジスタ
１６、１７抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reset circuit in an integrated circuit.
[0002]
[Prior art]
In recent years, the reset circuit has been required to lower the operation start power supply voltage as the system power supply voltage is lowered.
[0003]
A conventional reset circuit will be described below. FIG. 4 is a block diagram of a conventional reset circuit. 1 is a constant voltage source, 2 is a current supply means, 3 is a differential voltage comparator, 4 is a power supply voltage detection means, 5, 6, 7, and 8 are resistors. 9, 10, and 10 are current supply means, and 11, 12, 13, and 14 are transistors. FIG. 5 shows voltage waveforms at the output terminal of the reset circuit.
[0004]
The constant voltage source 1 outputs a constant voltage of 1.2V when the power supply voltage becomes 1.2V. The current supply means 2 supplies a constant current to the current supply means 9 and the current supply means 10 with a current mirror configuration. In the power supply voltage detecting means 4, a resistor 5 and a resistor 6 are connected in series between the power supply and the ground, and the common connection point of the resistor 5 connected to the power supply side and the resistor 6 connected to the ground side is the power supply voltage detecting means 4 Output. The output of the constant voltage source 1 is connected to the input terminal A of the differential voltage comparator 3 which uses the current supply means 9 as an operating current, and the base of the transistor 11 which is the input terminal B of the differential voltage comparator 3 is Are connected to a common connection point of the resistor 5 and the resistor 6 which is the output of the power supply voltage detecting means 4. The output terminal C of the differential voltage comparator 3 is connected to the base of the transistor 12, and the collector of the transistor 12 is connected to the base of the transistor 13 and the current output terminal of the current supply means 10. The collector of the transistor 13 is connected to the base of the transistor 14 and the other end of the resistor 7 whose one end is connected to the power source. The collector of the transistor 14 serves as an output signal terminal of the reset circuit, and one end thereof is connected to the other end of the resistor 8 connected to the power source.
[0005]
The operation of the reset circuit configured as described above will be described below.
[0006]
First, the power supply voltage starts to rise and until the voltage reaches 0.7 V, the transistor Q14 is OFF, and the potential of the output terminal of the reset circuit becomes equal to the power supply voltage (portion A in FIG. 5).
[0007]
Next, when the power supply voltage becomes 0.7V or more, the base-emitter voltage of the transistor Q14 is secured, the transistor Q14 is turned on, and a LOW signal is output to the output of the reset circuit (part B in FIG. 5). .
[0008]
In the region where the power supply voltage is higher than 0.7V, when the voltage of the input terminal B of the differential voltage comparator 3 is lower than the voltage of the input terminal A (the voltage 1.2 V of the voltage source 1), that is, the power supply In a region where the voltage is relatively low (a region where normal operation of a microcomputer or the like is not compensated), the transistor Q12 is turned on, the transistor Q13 is turned off, and the transistor Q14 is turned on. Is output (part D in FIG. 5).
[0009]
On the other hand, when the voltage at the input terminal B of the differential voltage comparator 3 is higher than the voltage at the input terminal A (the voltage 1.2 V of the constant voltage source 1), that is, a region where the power supply voltage is relatively high (such as a microcomputer). In the region where normal operation is compensated), the output of the differential voltage comparator 3 is inverted, the transistor Q12 is OFF, the transistor Q13 is ON, the transistor Q14 is OFF, and the output of the reset circuit is equal to the power supply voltage. It becomes HIGH level, and the reset signal is released (part E in FIG. 5).
[0010]
[Problems to be solved by the invention]
However, the transistor Q12 cannot be turned on unless the transistor Q11 reaches an operable state. For example, when the resistance R5 and the resistance R6 have the same value, the output voltage of the power supply voltage detecting means 4 when the power supply voltage is 1.2V is 0.6V, and the base-emitter between which the transistor Q11 can be operated can be obtained. The voltage of 0.7V cannot be secured, and the transistor Q12 is turned off. However, since the base potential is applied to the transistor Q13 by the current source 10, a voltage of 0.7 V between the base and the emitter that can be operated can be secured. Therefore, the transistor Q13 is turned on. When the transistor Q13 is turned on, the transistor Q14 is turned off and the output signal of the reset circuit is canceled (part C in FIG. 5).
[0011]
That is, the reset circuit cannot output a normal signal in a region where the differential voltage comparator 3 cannot operate normally because the power supply voltage is low.
[0012]
As described above, the conventional configuration has a drawback that the reset circuit cannot output a normal signal in an area where the differential voltage comparator 3 cannot operate normally because the power supply voltage is low. For this reason, the operation starting power supply voltage of the reset circuit has to be set to be equal to or higher than a voltage at which the differential voltage comparator 3 can operate normally.
[0013]
The present invention solves the above-described conventional problems, and an object thereof is to provide a reset circuit in which the operation start power supply voltage of the reset circuit is kept low.
[0014]
[Means for Solving the Problems]
In order to achieve this object, a reset circuit according to the present invention includes a differential voltage comparator having a first current supply means as an operating current and a constant voltage source output and an output of a power supply voltage detection means as inputs, and a differential type A first type first transistor having a base connected to the output of the voltage comparator, a second current supply means connected to the emitter, and a base connected to a signal that changes in conjunction with the output of the power supply voltage detecting means The second type first transistor is connected to the collector of the first type first transistor.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
With this configuration, the output signal of the reset circuit is not temporarily canceled in a region where the differential voltage comparator cannot operate normally because the power supply voltage is low. Therefore, it is possible to provide a reset circuit that can suppress the operation start power supply voltage of the reset circuit to a voltage of 0.7 V at which the output transistor of the reset circuit can normally operate.
[0016]
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0017]
FIG. 1 shows the configuration of a reset circuit according to an embodiment of the present invention. 1 is a constant voltage source, 2 is a current supply means, 3 is a differential voltage comparator, 4 is a power supply voltage detection means, Reference numerals 6, 7, and 8 denote resistors, reference numerals 9 and 10 denote current supply means, and reference numerals 11, 12, 13, 14, and 15 denote transistors. FIG. 2 is a configuration diagram of a reset circuit showing an embodiment for avoiding the base current of the transistor 15 from affecting the output potential of the power supply voltage detection means 4 in the power supply voltage detection means 4. FIG. 3 shows voltage waveforms at the output terminal of the reset circuit.
[0018]
The constant voltage source 1 outputs a constant voltage of 1.2V when the power supply voltage becomes 1.2V. The current supply means 2 supplies a constant current to the current supply means 9 and the current supply means 10 with a current mirror configuration. In the power supply voltage detection means 4, a resistor 5 and a resistor 6 are connected in series between the power supply and the ground, and a connection point between the resistor 5 connected to the power supply side and the resistor 6 connected to the ground side is the power supply voltage detection means 4. It is output. The output of the constant voltage source 1 is connected to the input terminal A of the differential voltage comparator 3 which uses the current supply means 9 as an operating current, and the base of the transistor 11 which is the input terminal B of the differential voltage comparator 3 is These are connected to the connection point of the resistor 5 and the resistor 6 which is the output of the power supply voltage detecting means 4. The output terminal C of the differential voltage comparator 3 is connected to the base of the transistor 12, the collector of the transistor 12 is the collector of the transistor 15 whose emitter is connected to the current output terminal of the current supply means 10, and the base of the transistor 13. Is connected. The base of the transistor 15 is connected to the output of the power supply voltage detection means 4. The collector of the transistor 13 is connected to the base of the transistor 14 and the other end of the resistor 7 whose one end is connected to the power source. The collector of the transistor 14 serves as an output signal terminal of the reset circuit, and one end thereof is connected to the other end of the resistor 8 connected to the power source.
[0019]
The operation of the reset circuit configured as described above will be described below.
[0020]
First, the power supply voltage starts to rise and until the voltage reaches 0.7V, the transistor Q14 is OFF, and the potential of the output terminal of the reset circuit becomes equal to the power supply voltage (portion A in FIG. 2).
[0021]
Next, when the power supply voltage becomes 0.7V or more, the base-emitter voltage of the transistor Q14 is secured, the transistor Q14 is turned on, and a LOW signal is output to the output of the reset circuit (part B in FIG. 2). .
[0022]
Here, in the region where the power supply voltage is higher than 0.7 V, the transistor Q12 cannot be turned on unless the transistor Q11 is in an operable state. For example, when the resistance R5 and the resistance R6 have the same value, the output voltage of the power supply voltage detection means 4 when the power supply voltage is 1.2V is 0.6V, and the base-emitter between which the transistor Q11 can operate The voltage of 0.7V cannot be secured, and the transistor Q12 is turned off. On the other hand, the transistor Q13 cannot be turned on unless the transistor Q15 reaches an operable state. For example, when the resistance R5 and the resistance R6 have the same value, the output voltage of the power supply voltage detection means 4 is 0.6V, and the base-emitter voltage 0.7V at which the transistor Q15 can operate cannot be secured. The transistor Q13 is turned off. When the transistor Q13 is OFF, the transistor Q14 remains ON, and in this region, the output signal of the reset circuit continues to be LOW regardless of the output of the differential voltage comparator 3 (FIG. 2). C part).
[0023]
When the power supply voltage further increases, the transistors Q11 and Q15 reach an operable state. When the voltage at the input terminal B of the differential voltage comparator 3 is lower than the voltage at the input terminal A (voltage 1.2 V of the constant voltage source 1), the transistor Q12 is turned on, the transistor Q13 is turned off, and the transistor Q14 Is turned ON, and a LOW signal is also output from the reset circuit (part D in FIG. 2).
[0024]
On the other hand, when the voltage of the input terminal B of the differential voltage comparator 3 is higher than the voltage of the input terminal A (voltage of the constant voltage source 1 1.2V), the output of the differential voltage comparator 3 is inverted, The transistor Q12 is turned off, the transistor Q13 is turned on, and the transistor Q14 is turned off. The output of the reset circuit becomes a HIGH level equal to the power supply voltage, and the reset signal is released (part E in FIG. 2).
[0025]
As described above, according to the present embodiment, by adding the transistor Q15, the output signal of the reset circuit is temporarily released in a region where the differential voltage comparator 3 cannot normally operate because the power supply voltage is low. There is no end. For this reason, the operation start power supply voltage of the reset circuit can be suppressed to a voltage 0.7V at which the output transistor Q14 of the reset circuit can operate normally.
[0026]
The base current of the transistor Q15 in FIG. 1 affects the potential of the output of the power supply voltage detecting means 4, and as a result, the accuracy of the reset voltage may be lowered. Therefore, as shown in FIG. 2, in the power supply voltage detection means 4, the resistor 16 and the resistor 17 are connected in series between the power supply and the ground, and the base of the transistor Q15 is connected to the connection point of the resistor 16 and the resistor 17. To do. As a result, the base current of the transistor Q15 flows through the resistor R17.
[0027]
With the configuration shown in FIG. 2, the base current of the transistor Q15 does not affect the output of the power supply voltage detection means 4, that is, the potential at the connection point between the resistors R5 and R6. Will not drop.
[0028]
Further, in FIG. 2, in order to make the output of the power supply voltage detection means 4, that is, the potential at the connection point of the resistors R5 and R6 and the potential at the connection point of the resistors R16 and R17, the resistors R5 and R16, If the resistance values of R6 and R17 are the same, the output of the power supply voltage detection means 4, that is, the potential at the connection point of the resistors R5 and R6, due to noise and variations in the resistors R5, R6, R16, and R17, In some cases, the potential becomes higher than the potential at the connection point between the resistor R16 and the resistor R17. In this case, since the power supply voltage at which the transistor Q11 can operate becomes higher than the power supply voltage at which the transistor Q15 can operate, the differential voltage comparator 3 cannot operate normally because the power supply voltage is low. In such a region, the output signal of the reset circuit is temporarily canceled. Therefore, in the resistors R5, R6, R16, and R17, the ratio of the resistance value of the resistor R16 to the resistance value of the resistor R17 is set smaller than the ratio of the resistance value of the resistor R5 to the resistance value of the resistor R6. As a result, the potential at the connection point between the resistors R16 and R17 is surely higher than the output of the power supply voltage detection means 4, that is, the potential at the connection point between the resistors R5 and R6.
[0029]
With this configuration, in any case, the output of the power supply voltage detection means 4, that is, the potential at the connection point between the resistor R5 and the resistor R6, is caused by the variation in the noise R5, the resistor R6, the resistor R16, and the resistor R17. The output voltage of the reset circuit is not temporarily released in a region where the differential voltage comparator 3 cannot normally operate because the power supply voltage is low because the potential at the connection point of R17 is not high.
[0030]
In this embodiment, the reset circuit element is a bipolar transistor (NPN type transistor, PNP type transistor). However, the elements of these reset circuits may be a PNP transistor for the NPN transistor and an NPN transistor for the PNP transistor. Other types of elements such as MOS transistors may be used instead of bipolar transistors.
[0031]
【The invention's effect】
As described above, the present invention provides a differential voltage comparator having the first current supply means as the operating current and the constant voltage source output and the output of the power supply voltage detection means as inputs, and the output of the differential voltage comparator. The first type first transistor to which the base is connected, the second current supply means is connected to the emitter, the base is connected to a signal that changes in conjunction with the output of the power supply voltage detection means, and the collector is the first By having the second type first transistor connected to the collector of the first type transistor, the reset voltage of the reset circuit can be reduced in a region where the differential voltage comparator cannot operate normally because the power supply voltage is low. The output signal is not temporarily canceled. Therefore, the operation start power supply voltage of the reset circuit can be suppressed to a voltage of 0.7 V at which the output transistor of the reset circuit can operate normally.
[0032]
Further, the power supply voltage detecting means in the reset circuit includes a first resistor and a second resistor connected in series between the power supply and the ground, and the connection point of the first resistor and the second resistor is determined by the power supply voltage detecting means. A third resistor and a fourth resistor are connected in series between the output and the power source and the ground, and the connection point of the third resistor and the fourth resistor has a signal that changes in conjunction with the output of the power source voltage detecting means. Thus, a highly accurate reset circuit in which the base current of the first transistor of the second type does not affect the output of the power supply voltage detection means, that is, the potential at the connection point of the third resistor and the fourth resistor. Can be realized.
[0033]
In the power supply voltage detection means, the ratio of the third resistor to the fourth resistor is set to be smaller than the ratio of the first resistor to the second resistor, so that noise, the first resistor, and the second resistor are set. The output of the power supply voltage detecting means 4, that is, the potential at the connection point of the first resistor and the second resistor is connected to the connection between the third resistor and the fourth resistor due to variations in the third resistor and the fourth resistor. An excellent reset circuit in which the output signal of the reset circuit is not temporarily released in a region where the differential voltage comparator cannot operate normally because the power supply voltage is low and does not become higher than the point potential. It can be realized.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a reset circuit according to an embodiment of the present invention. FIG. 2 shows that the base current of a transistor 15 affects the output potential of the power supply voltage detecting means 4 in the power supply voltage detecting means 4 of FIG. FIG. 3 is a configuration diagram of a reset circuit showing an embodiment for avoidance. FIG. 3 is a voltage waveform diagram of an output terminal of the reset circuit of the present invention. FIG. 4 is a configuration diagram of a conventional reset circuit. Output terminal voltage waveform [Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Constant voltage source 2 Current supply means 3 Differential type voltage comparator 4 Power supply voltage detection means 5, 6, 7, 8 Resistance 9, 10 Current supply means 11, 12, 13, 14, 15 Transistors 16, 17 Resistance

Claims

A differential voltage comparator having the first current supply means as an operating current and the constant voltage source output and the output of the power supply voltage detection means as inputs, and a base connected to the output of the differential voltage comparator The first transistor of the type, the second current supply means is connected to the emitter, the base is connected to a signal that changes in conjunction with the output of the power supply voltage detection means, and the collector is the first type of the first type. A reset circuit comprising a first transistor of a second type connected to a collector of a transistor.

In the reset circuit, the power supply voltage detecting means includes a first resistor and a second resistor connected in series between the power supply and the ground, and the first resistor connected to the power supply side and the first resistor connected to the ground side. A common connection point of the two resistors is used as an output of the power supply voltage detection means, and the third resistor and the fourth resistor are connected in series between the power supply and the ground, and are connected to the power supply side. 2. The reset circuit according to claim 1, wherein a common connection point of the fourth resistor connected to the signal is a signal that changes in conjunction with an output of the power supply voltage detection means.

3. The reset circuit according to claim 2, wherein a ratio of the third resistor to the fourth resistor is set smaller than a ratio of the first resistor to the second resistor in the power supply voltage detecting means. .