

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3664038号

(P3664038)

(45) 発行日 平成17年6月22日(2005.6.22)

(24) 登録日 平成17年4月8日(2005.4.8)

(51) Int. Cl.<sup>7</sup>

H03K 17/22

G06F 1/24

F I

H03K 17/22 D

G06F 1/00 351

請求項の数 3 (全 8 頁)

(21) 出願番号	特願2000-113766 (P2000-113766)	(73) 特許権者	000005821
(22) 出願日	平成12年4月14日 (2000.4.14)		松下電器産業株式会社
(65) 公開番号	特開2001-298352 (P2001-298352A)		大阪府門真市大字門真1006番地
(43) 公開日	平成13年10月26日 (2001.10.26)	(74) 代理人	100097445
審査請求日	平成15年6月10日 (2003.6.10)		弁理士 岩橋 文雄
		(74) 代理人	100103355
			弁理士 坂口 智康
		(74) 代理人	100109667
			弁理士 内藤 浩樹
		(72) 発明者	太田 陽子
			大阪府門真市大字門真1006番地 松下
			システムテクノ株式会社内
		(72) 発明者	森竹 一之
			大阪府高槻市幸町1番1号 松下電子工業
			株式会社内

最終頁に続く

(54) 【発明の名称】 リセット回路

(57) 【特許請求の範囲】

【請求項1】

第1の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、前記差動型電圧比較器の出力にベースが接続された第1の型の第1のトランジスタと、エミッタに第2の電流供給手段が接続されベースが前記電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが前記第1の型の第1のトランジスタのコレクタに接続された第2の型の第1のトランジスタを有することを特徴とするリセット回路。

【請求項2】

前記リセット回路において前記電源電圧検出手段は、電源と接地間に第1の抵抗と第2の抵抗が直列に接続され電源側に接続された前記第1の抵抗と接地側に接続された前記第2の抵抗の共通接続点を前記電源電圧検出手段の出力とし、電源と接地間に第3の抵抗と第4の抵抗が直列に接続され電源側に接続された前記第3の抵抗と接地側に接続された前記第4の抵抗の共通接続点を前記電源電圧検出手段の出力に連動して変化する信号としたことを特徴とする請求項1記載のリセット回路。

【請求項3】

前記電源電圧検出手段において前記第2の抵抗に対する前記第1の抵抗の比より、前記第4の抵抗に対する前記第3の抵抗の比を小さく設定したことを特徴とする請求項2記載のリセット回路。

【発明の詳細な説明】

10

20

## 【 0 0 0 1 】

## 【 発明の属する技術分野 】

本発明は、集積回路内のリセット回路に関するものである。

## 【 0 0 0 2 】

## 【 従来技術 】

近年、リセット回路は、システムの低電源電圧化に伴い、動作開始電源電圧の低下が求められるようになってきた。

## 【 0 0 0 3 】

以下に従来のリセット回路について説明する。図4は従来のリセット回路の構成図であり、1は定電圧源、2は電流供給手段、3は差動型電圧比較器、4は電源電圧検出手段、5、6、7、8は抵抗、9、10は電流供給手段、11、12、13、14はトランジスタである。図5はリセット回路の出力端子の電圧波形である。

10

## 【 0 0 0 4 】

定電圧源1は、電源電圧が1.2Vになると定電圧1.2Vを出力する。電流供給手段2は、カレントミラー構成によって電流供給手段9、電流供給手段10に定電流を供給する。電源電圧検出手段4は、電源と接地間に抵抗5と抵抗6が直列に接続され、電源側に接続された抵抗5と接地側に接続された抵抗6の共通接続点が電源電圧検出手段4の出力とされている。電流供給手段9を動作電流とする差動型電圧比較器3の入力端子Aは、定電圧源1の出力が接続され、差動型電圧比較器3の入力端子Bであるトランジスタ11のベースは、電源電圧検出手段4の出力である抵抗5と抵抗6の共通接続点に接続されている。差動型電圧比較器3の出力端子Cは、トランジスタ12のベースが接続され、トランジスタ12のコレクタは、トランジスタ13のベースと電流供給手段10の電流出力端子が接続されている。トランジスタ13のコレクタは、トランジスタ14のベースと一端が電源に接続された抵抗7の他端が接続されている。トランジスタ14のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗8の他端に接続されている。

20

## 【 0 0 0 5 】

以上のように構成されたリセット回路について、以下にその動作を説明する。

## 【 0 0 0 6 】

まず電源電圧が立ち上がり始め、0.7Vに達するまでは、トランジスタQ14がOFFしており、リセット回路の出力端子の電位は電源電圧と等しくなる(図5のAの部分)。

30

## 【 0 0 0 7 】

次に電源電圧が0.7V以上になると、トランジスタQ14のベース-エミッタ間電圧が確保されトランジスタQ14がONし、リセット回路の出力にはLOWの信号が出力される(図5のBの部分)。

## 【 0 0 0 8 】

そして、電源電圧が0.7Vより高い領域において、差動型電圧比較器3の入力端子Bの電圧が、入力端子Aの電圧(電圧源1の電圧1.2V)より低い場合、すなわち、電源電圧が比較的低い領域(マイコンなどの正常な動作が補償されていない領域)では、トランジスタQ12がONし、トランジスタQ13がOFF、そして、トランジスタQ14がONし、リセット回路の出力には、やはりLOWの信号が出力する(図5のDの部分)。

40

## 【 0 0 0 9 】

一方、差動型電圧比較器3の入力端子Bの電圧が、入力端子Aの電圧(定電圧源1の電圧1.2V)より高い場合、すなわち、電源電圧が比較的高い領域(マイコンなどの正常な動作が補償されている領域)では、差動型電圧比較器3の出力が反転し、トランジスタQ12がOFF、トランジスタQ13がON、トランジスタQ14がOFFし、リセット回路の出力は電源電圧と等しいHIGHレベルとなり、リセット信号が解除する(図5のEの部分)。

## 【 0 0 1 0 】

## 【 発明が解決しようとする課題 】

ところが、トランジスタQ12は、トランジスタQ11が動作可能な状態に達していな

50

ればONになり得ない。例えば、抵抗R5と抵抗R6が同じ値である場合、電源電圧が1.2Vの時の電源電圧検出手段4の出力電圧は0.6Vになり、トランジスタQ11が動作可能となるベース-エミッタ間の電圧0.7Vを確保出来ず、トランジスタQ12はOFFする。ところが、トランジスタQ13は、電流源10によってベース電位が与えられているため、動作可能となるベース-エミッタ間の電圧0.7Vを確保出来ている。そのため、トランジスタQ13はONする。トランジスタQ13がONすると、トランジスタQ14はOFFし、リセット回路の出力信号は解除される(図5のCの部分)。

#### 【0011】

つまり、電源電圧が低いために差動型電圧比較器3が正常動作不可能な領域では、リセット回路は正常な信号を出力出来ない。

10

#### 【0012】

このように従来構成では、電源電圧が低いために差動型電圧比較器3が正常動作不可能な領域では、リセット回路は正常な信号を出力できないという欠点を有していた。そのため、リセット回路の動作開始電源電圧を差動型電圧比較器3が正常動作可能な電圧以上に設定しなければならなかった。

#### 【0013】

本発明は上記従来問題点を解決するもので、リセット回路の動作開始電源電圧を、低く抑えたりセット回路を提供することを目的とする。

#### 【0014】

##### 【課題を解決するための手段】

20

この目的を達成するために本発明のリセット回路は、第1の電流供給手段を動作電流と規定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第1の型の第1のトランジスタと、エミッタに第2の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第1の型の第1のトランジスタのコレクタに接続された第2の型の第1のトランジスタを有する構成をしている。

#### 【0015】

##### 【発明の実施の形態】

この構成によって、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタが正常動作可能な電圧0.7Vに抑えることが出来るリセット回路を提供することができる。

30

#### 【0016】

以下本発明の一実施形態について、図面を参照しながら説明する。

#### 【0017】

図1は本発明の一実施形態におけるリセット回路の構成を示すものであり、1は定電圧源、2は電流供給手段、3は差動型電圧比較器、4は電源電圧検出手段、5、6、7、8は抵抗、9、10は電流供給手段、11、12、13、14、15はトランジスタである。図2は上記電源電圧検出手段4においてトランジスタ15のベース電流が電源電圧検出手段4の出力の電位に影響を与えることを回避するための一実施形態を示したりセット回路の構成図である。図3はリセット回路の出力端子の電圧波形である。

40

#### 【0018】

定電圧源1は、電源電圧が1.2Vになると定電圧1.2Vを出力する。電流供給手段2は、カレントミラー構成によって電流供給手段9、電流供給手段10に定電流を供給する。電源電圧検出手段4は、電源と接地間に抵抗5と抵抗6が直列に接続され、電源側に接続された抵抗5と接地側に接続された抵抗6の接続点が電源電圧検出手段4の出力とされている。電流供給手段9を動作電流とする差動型電圧比較器3の入力端子Aは、定電圧源1の出力が接続され、差動型電圧比較器3の入力端子Bであるトランジスタ11のベースは、電源電圧検出手段4の出力である抵抗5と抵抗6の接続点に接続されている。差動型電圧比較器3の出力端子Cは、トランジスタ12のベースが接続され、トランジスタ12

50

のコレクタは、エミッタに電流供給手段 10 の電流出力端子が接続されたトランジスタ 15 のコレクタとトランジスタ 13 のベースが接続されている。トランジスタ 15 のベースは、電源電圧検出手段 4 の出力に接続されている。トランジスタ 13 のコレクタは、トランジスタ 14 のベースと一端が電源に接続された抵抗 7 の他端が接続されている。トランジスタ 14 のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗 8 の他端に接続されている。

【0019】

以上のように構成されたリセット回路について、以下にその動作を説明する。

【0020】

まず電源電圧が立ち上がり始め、0.7Vに達するまでは、トランジスタQ14がOFFしており、リセット回路の出力端子の電位は電源電圧と等しくなる(図2のAの部分)。

【0021】

次に電源電圧が0.7V以上になると、トランジスタQ14のベース-エミッタ間電圧が確保されトランジスタQ14がONし、リセット回路の出力にはLOWの信号が出力される(図2のBの部分)。

【0022】

ここで、電源電圧が0.7Vより高い領域において、トランジスタQ12は、トランジスタQ11が動作可能な状態に達していなければONになり得ない。例えば、抵抗R5と抵抗R6が同じ値である場合、電源電圧が1.2Vの時の電源電圧検出手段4の出力電圧は、0.6Vになり、トランジスタQ11が動作可能となるベース-エミッタ間の電圧0.7Vを確保できず、トランジスタQ12はOFFする。一方、トランジスタQ13も、トランジスタQ15が、動作可能な状態に達していなければONになり得ない。例えば、抵抗R5と抵抗R6が同じ値である場合、電源電圧検出手段4の出力電圧は、0.6Vになり、トランジスタQ15が動作可能となるベース-エミッタ間の電圧0.7Vを確保できず、トランジスタQ13はOFFする。トランジスタQ13がOFFしていると、トランジスタQ14はONのままであり、この領域では、差動型電圧比較器3の出力とは無関係にリセット回路の出力信号は引き続きLOWが出力される(図2のCの部分)。

【0023】

さらに電源電圧が上がると、トランジスタQ11、トランジスタQ15が、動作可能な状態に達する。差動型電圧比較器3の入力端子Bの電圧が、入力端子Aの電圧(定電圧源1の電圧1.2V)より低い場合、トランジスタQ12がONし、トランジスタQ13がOFF、そして、トランジスタQ14がONし、リセット回路の出力には、やはりLOWの信号が出力する(図2のDの部分)。

【0024】

一方、差動型電圧比較器3の入力端子Bの電圧が、入力端子Aの電圧(定電圧源1の電圧1.2V)より高い場合、差動型電圧比較器3の出力が反転し、トランジスタQ12がOFF、トランジスタQ13がON、トランジスタQ14がOFFし、リセット回路の出力は電源電圧と等しいHIGHレベルとなり、リセット信号が解除する(図2のEの部分)。

【0025】

以上のように本実施形態によれば、トランジスタQ15を追加したことにより、電源電圧が低いために差動型電圧比較器3が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタQ14の正常動作可能な電圧0.7Vに抑えることができる。

【0026】

図1のトランジスタQ15のベース電流は、電源電圧検出手段4の出力の電位に影響を与え、その結果リセット電圧の精度が低下する可能性がある。そこで、図2に示すように、電源電圧検出手段4において、抵抗16と抵抗17を電源と接地間に直列に接続し、トランジスタQ15のベースを抵抗16と抵抗17の接続点に接続した構成にする。これによって、トランジスタQ15のベース電流は抵抗R17に流れる。

10

20

30

40

50

## 【0027】

このように図2の構成にすることによって、トランジスタQ15のベース電流が、電源電圧検出手段4の出力、すなわち、抵抗R5と抵抗R6の接続点の電位に影響を与えないため、リセット電圧の精度が低下することはない。

## 【0028】

また、図2において、電源電圧検出手段4の出力、すなわち抵抗R5と抵抗R6の接続点の電位と抵抗R16と抵抗R17の接続点の電位を同じにするために、抵抗R5と抵抗R16、抵抗R6と抵抗R17の抵抗値を同じにすると、ノイズや抵抗R5、抵抗R6、抵抗R16、抵抗R17のバラツキによって、電源電圧検出手段4の出力、すなわち、抵抗R5と抵抗R6の接続点の電位が、抵抗R16と抵抗R17の接続点の電位よりも高くなる場合がある。その場合、トランジスタQ11が動作可能となる電源電圧の方がトランジスタQ15が動作可能となる電源電圧よりも高くなってしまいうため、電源電圧が低いために差動型電圧比較器3が正常動作不可能な領域では、リセット回路の出力信号が一時解除してしまう。そこで、抵抗R5、抵抗R6、抵抗R16、抵抗R17において、抵抗R6の抵抗値に対する抵抗R5の抵抗値の比より、抵抗R17の抵抗値に対する抵抗R16の抵抗値の比を小さく設定する。これにより、抵抗R16と抵抗R17の接続点の電位は電源電圧検出手段4の出力、すなわち抵抗R5と抵抗R6の接続点の電位より確実に高くなる。

10

## 【0029】

この構成により、いかなる場合でも、ノイズや抵抗R5、抵抗R6、抵抗R16、抵抗R17のバラツキによって、電源電圧検出手段4の出力、すなわち抵抗R5と抵抗R6の接続点の電位が、抵抗R16と抵抗R17の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器3が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。

20

## 【0030】

なお、本実施形態では、リセット回路素子をバイポーラトランジスタ（NPN型トランジスタ、PNP型トランジスタ）としたが、これらのリセット回路の素子は、NPNトランジスタはPNPトランジスタ、PNPトランジスタはNPNトランジスタでもよいし、また、バイポーラトランジスタのかわりにMOS型トランジスタなど他の種類の素子でもよい。

30

## 【0031】

## 【発明の効果】

以上のように本発明は、第1の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第1の型の第1のトランジスタと、エミッタに第2の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第1の型の第1のトランジスタのコレクタに接続された第2の型の第1のトランジスタを有することにより、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタの正常動作可能な電圧0.7Vに抑えることができる。

40

## 【0032】

さらに、上記リセット回路内の電源電圧検出手段が、電源と接地間に第1の抵抗と第2の抵抗が直列に接続され第1の抵抗と第2の抵抗の接続点を電源電圧検出手段の出力と、電源と接地間に第3の抵抗と第4の抵抗が直列に接続され第3の抵抗と第4の抵抗の接続点を電源電圧検出手段の出力に連動して変化する信号を有することにより、第2の型の第1のトランジスタのベース電流が、電源電圧検出手段の出力、すなわち、第3の抵抗と第4の抵抗の接続点の電位に影響を与えない精度の高いリセット回路を実現できる。

## 【0033】

また、上記電源電圧検出手段において第2の抵抗に対する第1の抵抗の比より、第4の抵抗に対する第3の抵抗の比を小さく設定することにより、ノイズや第1の抵抗、第2の抵

50

抗、第3の抵抗、第4の抵抗のバラツキによって、電源電圧検出手段4の出力、すなわち第1の抵抗と第2の抵抗の接続点の電位が、第3の抵抗と第4の抵抗の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない優れたリセット回路を実現できるものである。

【図面の簡単な説明】

【図1】本発明の一実施形態におけるリセット回路の構成図

【図2】図1の電源電圧検出手段4においてトランジスタ15のベース電流が電源電圧検出手段4の出力の電位に影響を与えることを回避するための一実施形態を示したリセット回路の構成図

【図3】本発明のリセット回路の出力端子の電圧波形図

【図4】従来のリセット回路の構成図

【図5】従来のリセット回路の出力端子の電圧波形図


【符号の説明】

- 1 定電圧源
- 2 電流供給手段
- 3 差動型電圧比較器
- 4 電源電圧検出手段
- 5、6、7、8 抵抗
- 9、10 電流供給手段
- 11、12、13、14、15 トランジスタ
- 16、17 抵抗


10

20


【図1】




【図2】




【図3】



【図4】



【図5】



---

フロントページの続き

審査官 石井 研一

- (56)参考文献 特開昭58-182921(JP,A)  
特開平05-005757(JP,A)  
特開平03-048913(JP,A)  
特開昭62-068318(JP,A)  
特開平08-084058(JP,A)  
特開平05-324130(JP,A)

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)

H03K 17/22

G06F 1/24