JP3567107B2 - 過電流時の回路遮断装置 - Google Patents
過電流時の回路遮断装置 Download PDFInfo
- Publication number
- JP3567107B2 JP3567107B2 JP26944699A JP26944699A JP3567107B2 JP 3567107 B2 JP3567107 B2 JP 3567107B2 JP 26944699 A JP26944699 A JP 26944699A JP 26944699 A JP26944699 A JP 26944699A JP 3567107 B2 JP3567107 B2 JP 3567107B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- overcurrent
- load
- circuit
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体リレーを用いた半導体リレーシステムに係り、特に負荷側にショート等による過電流が流れたときに、マイクロコンピュータによって確実に過電流検出を行って負荷への電流供給を遮断する過電流時の回路遮断方法及び過電流時の回路遮断装置に関する。
【０００２】
【従来の技術】
一般に、車両において、車載バッテリからの電源はパワーＭＯＳＦＥＴ及び絶縁被膜により被われた電源線を介して車両の各部に配されている負荷に供給されている。この電源線は、常時振動しているエンジンルーム内等において車体に沿って配索されるが、このとき、車体の角部に接近して位置されていると、例えば、振動により角部と断続的な接触を繰り返すようになり、これが長期間続き電源線の被覆が車体の角部により徐々に削られて内部導線が微少ではあるが露出するようになった場合において、この電源線の露出部が車体と接触することに伴って、電源線にデッドショートやレアショートが起こり、過電流が流れることになる。
近年では、自動車用半導体リレーとして、パワーＭＯＳＦＥＴやＩＰＳ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｓｗｉｔｃｈ）が使用されてきている。このような半導体リレー、ＩＰＳにおいてはデバイスの発熱を防ぐために、従来から図６に示す如くいろいろなカレントリミッタ方式が採られている。例えば、ランプスイッチ投入時にランプ負荷に大きな電流が流れる突入電流だけを考えた場合は、過電流設定値でパワーＭＯＳＦＥＴを完全オフするＰＷＭ方式が最適であるが、図７に示す如く、ランプ負荷に通電中（定常電流供給中）に、何等かの原因（例えば、地絡）で過電流が流れた場合には、ランプ負荷に流れる電流をゼロまで落としてしまう。このため、マイクロコンピュータを用い所定間隔で電流値をサンプリングして電流モニター値を読み、過電流状態か否かをソフト的に判断することは、図７のｔ２のタイミングのようにサンプリング値がランプ負荷に流れる電流がゼロのときに当たってしまうことがありできなかった。
【０００３】
また、ソフト的過電流判定値に達しない電流が継続的にランプ負荷に流れているような噛み込み短絡があったとき、図７のＡの場合ソフト的にも過電流を判定できないのでデバイスに熱的ストレスを与えた（通常のＦＥＴの場合）。また、図７のＢの噛み込み短絡の場合、ソフト的な判定ができない時もデバイスに長時間熱的ストレスを与え、熱遮断回路内蔵型ＭＯＳＦＥＴであっても寿命の更なる増大を図ることが困難となっている。
【０００４】
【発明が解決しようとする課題】
このような従来のＩＰＳを内蔵した過熱遮断機能や過電流保護機能は、自己保護のための機能に過ぎず、自動車に配索されるワイヤーハーネスや回路の保護は考慮されていない。このため、従来の半導体リレー、ＩＰＳにおいてはデバイスの発熱を防ぐために、過熱遮断を行うことはできるが、過電流時に無理無く回路を遮断することができないという問題を有している。
【０００５】
本発明の目的は、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができるようにしようということにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の過電流時の回路遮断装置は、半導体リレーを用いマイクロコンピュータでオン・オフ制御して負荷に電源を供給する半導体リレーシステムにおいて，半導体リレーのドレン側に電流検出用抵抗を接続して負荷に流れる最大電流値を設定する第１の設定手段と、第１の設定手段によって設定される電流値より低い電流値で、負荷に定常状態で供給される定格電流よりも高い電流値を設定する第２の設定手段と、電流検出用抵抗の両端の電圧から電流を検出する負荷電流検出手段と，電流検出用抵抗の両端の電圧を比較するコンパレータを設け、このコンパレータからの出力に基づいて、負荷電流検出手段によって検出した負荷電流が第１の設定手段によって設定された電流値を超えたときに、その設定値を基準に第２の設定手段によって設定された電流値より下回らない所定電流値幅で半導体リレーのゲート電圧を制御するゲート・ロジック回路と，コンパレータからの出力に基づいて第１の設定手段で設定された電流値が予め設定した電流値に下がったときにゲート・ロジック回路から出力される半導体リレーのゲート電圧を昇圧して負荷に供給する電流に所定電流値幅でヒステリシスを設けるヒステリシス手段と，負荷電流検出手段によって検出した負荷電流が、第２の設定手段によって設定された電流値よりも高い電流値として予め設定した回数計数したときに過電流であると判定する過電流判定手段とによって構成したものである。
このように構成することにより、請求項１に記載の発明によると、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【０００９】
上記の目的を達成するために、請求項２に記載の過電流時の回路遮断装置は、半導体リレーを、熱遮断回路内蔵型ＭＯＳＦＥＴで構成したものある。
このように構成することにより、請求項２に記載の発明によると、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００１０】
上記の目的を達成するために、請求項３に記載の過電流時の回路遮断装置は、第２の設定手段によって設定される第２の設定値を、定格負荷電流の数倍の電流値に設定したものである。
このように構成することにより、請求項３に記載の発明によると、負荷側にショートによる過電流が流れたときに確実に過電流の検出を行うことができる。
【００１１】
上記の目的を達成するために、請求項４に記載の過電流時の回路遮断装置は、第２の設定値を、マイクロコンピュータでソフト的に設定したものである。
このように構成することにより、請求項４に記載の発明によると、負荷側にショートによる過電流が流れたときにマイクロコンピュータのソフトで確実に過電流の検出を行うことができる。
【００１２】
【発明の実施の形態】
以下、本発明に係る実施の形態について説明する。
図１には、本発明に係る過電流時の回路遮断方法、及び過電流時の回路遮断装置の一実施の形態が示されている。
【００１３】
図において、車載バッテリ１からの電源電圧ＶＢは、負荷に供給される電流を検出する電流検出用抵抗（シヤント抵抗）Ｒｓと、半導体スイッチ素子としての熱遮断回路内蔵型ＭＯＳＦＥＴ２のドレインＤ−ソースＳ間とを介してストップランプやヘッドライト等々の負荷３に供給される。
この熱遮断回路内蔵型ＭＯＳＦＥＴ２は、例えば、ロジックレベル（４Ｖ以上）駆動型パワーＭＯＳＦＥＴで、熱遮断回路を内蔵しており、過熱状態のパワーＭＯＳＦＥＴ保護が可能となっており、過熱遮断方式はラッチ型で、過熱遮断回路動作後は、ゲート電圧０バイアスで復帰するものである。
【００１４】
駆動回路４は、チャージポンプ回路５により電源電圧ＶＢを昇圧したチャージポンプ出力電圧ＶＰがコレクタに接続されるＮＰＮ型スイッチング（ＳＷ）トランジスタＴｒ１と、該ＳＷトランジスタＴｒ１のエミッタにコレクタが接続されたＮＰＮ型スイッチング（ＳＷ）トランジスタＴｒ２とを有しており、ＳＷトランジスタＴｒ１のエミッタとＳＷトランジスタＴｒ２のコレクタとの接点が熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに接続されている。
【００１５】
そして、駆動回路４は、ＳＷトランジスタＴｒ１をオンさせると共にＳＷトランジスタＴｒ２をオフさせることにより、チャージポンプ出力電圧ＶＰを熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加して、熱遮断回路内蔵型ＭＯＳＦＥＴ２をオンさせる。
また、ＳＷトランジスタＴｒ１をオフさせると共にＳＷトランジスタＴｒ２をオンさせることにより、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに対するチャージポンプ出力電圧ＶＰの印加を停止して、熱遮断回路内蔵型ＭＯＳＦＥＴ２をオフさせる。
【００１６】
また、車載バッテリ１と熱遮断回路内蔵型ＭＯＳＦＥＴ２との間に設けられたシャント抵抗Ｒｓは、車載バッテリ１と負荷３との間の電源線に流れる電流ＩＬを電圧に変換するための低抵抗で、この両端電圧を検出することにより電源線に流れる電流ＩＬの検出を行っている。このシャント抵抗Ｒｓの両端は、増幅器６の（＋）入力端子と（−）入力端子に接続されており、この増幅器６は、電流検出手段として働き、シャント抵抗Ｒｓの両端電圧に応じた電圧を出力することにより電流ＩＬを検出している。そして、このシャント抵抗Ｒｓは、例えば、数十ｍΩの抵抗を用い、ハード的な過電流判定値（第１の設定値）、例えば、数十Ａを決定するものである。
【００１７】
増幅器６の出力は、Ａ／Ｄ変換器７によりディジタル変換された後、マイクロコンピュータ（マイコン）８に供給される。このマイコン８には、一端が抵抗Ｒ１を介してアースと接続され、他端が電源電圧ＶＢに接続されている外付けのスイッチＳＷの−瑞が接続され、スイッチＳＷがオン操作されるとＨレベルのオン操作信号Ｓ１が供給される。
このマイコン８は、Ａ／Ｄ変換器７が内蔵されており、予め設定されている制御プログラムに従って動作するＣＰＵ９と、このＣＰＵ９の制御プログラムを予め格納しているＲＯＭ１０と、ＣＰＵ９の演算実行時に必要なデータを一時的に保存するＲＡＭ１１とによって構成されており、マイコン８にスイッチＳＷのオン操作によってＨレベルのオン操作信号Ｓ１が入力されると、ゲート・ロジック回路１４に対して駆動指示信号Ｓ２を出力する機能を有している。
【００１８】
一方、シャント抵抗Ｒｓの両端には、コンパレータ１２が接続されており、このコンパレータ１２の出力端子に、ゲート・ロジック回路１４が接続されている。そして、このゲート・ロジック回路１４は、駆動回路４に接続されている。また、コンパレータ１２の（＋）入力端子には、ヒステリシス回路１３が接続されている。
コンパレータ１２は、シャント抵抗Ｒｓの両端の電圧に応じてヒステリシス回路１３によって所定電圧値のヒステリシスを持たせてゲート・ロジック回路１４に所定電圧を出力する。コンパレータ１２は、ゲート・ロジック回路１４に駆動回路４から熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加しているゲート電圧をオフする出力を行う。これによってシャント抵抗Ｒｓに流れる電流は低下する。ヒステリシス回路１３は、シャント抵抗Ｒｓに流れる電流が当初流れた電流から所定量のヒステリシスをもって再度ゲート・ロジック回路１４に駆動回路４から熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧにゲート電圧を印加するようにコンパレータ１２からオン信号を出力させる。この電流制御は、マイコン８からゲート・ロジック回路１４に対して出力される駆動指示信号Ｓ２がオフになるまで続く。このようにヒステリシス回路１３は、実質的にコンパレータ１２のオン・オフの閾値を決定している。
【００１９】
このように構成される過電流時の回路遮断装置の動作について説明する。
まず、電源投入時は、図２に示す如く、マイコン８からゲート・ロジック回路１４に電圧Ｖｉｎが印加されると、この電圧は、ゲート・ロジック回路１４を介して駆動回路４を通って熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加される。すると、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧ−ソースＳ間の電圧ＶＧＳは、図２に示す如く徐々に昇圧していく。図中ａは、Ｖｉｎがオン後、熱遮断回路内蔵型ＭＯＳＦＥＴ２がＶＧＳ（ｔｈ）が第２の設定電圧に達するまでの期間で、ｂは、活性領域から飽和領域に移る期間で、熱遮断回路内蔵型ＭＯＳＦＥＴ２は完全にオン状態になる。また、図中ｃは、ＶＧＳ（ｔｈ）より負荷に流れる電流ＩＤ（図１のＩＬ）が流れ始める期間で、ｄ１は、電流ＩＤがコンパレータ１２のｏｆｆスレッショルドを通過することによってＶｉｎがオフとなる期間、ｄ２は、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧ−ソースＳ間電圧ＶＧＳが低下しピーク電流を維持するためのゲートＧ−ソースＳ間電圧ＶＧＳまで低下したところで負荷に流れる電流ＩＤが下降に転じる期間である。さらに、図中ｅは、負荷に流れる電流ＩＤがｏｎスレッショルドを通過後、Ｖｉｎがオンとなる期間、ｆは、ｏｆｆスレッショルドを通過後、Ｖｉｎがオフとなり、ゲートＧ−ソースＳ間電圧ＶＧＳが下降に転じる期間で、ｇは、ピーク電流を維持するためのゲートＧ−ソースＳ間電圧ＶＧＳ（ｏｎ）まで低下したところで負荷に流れる電流ＩＤが下降する期間を示している。
【００２０】
また、マイコン８は、常時所定時間毎に、Ａ／Ｄ変換器７によりディジタル変換された増幅器６の出力をサンプリングし、このサンプリングした負荷に流れる電流ＩＬが第２の設定値（所定電流値）を越えているか比較し、この負荷に流れる電流ＩＬが第２の設定値を越えた状態を連続して設定回数（例えば、数回）カウントしたときに過電流を検出する。この過電流を検出すると、マイコン８は、ゲート・ロジック回路１４への駆動指示信号Ｓ２の出力を停止する。
このマイコン８からのゲート・ロジック回路１４への駆動指示信号Ｓ２がオフすると、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧへのチャージポンプ出力電圧ＶＰの印加を停止するようになっている。
【００２１】
実際の地絡時における定電流制御波形が図３に示されている。
また、図４には、定電流制御における熱遮断回路内蔵型ＭＯＳＦＥＴ２の過熱遮断時間が示されている。
図中、△は遮断温度２００℃の熱遮断回路内蔵型ＭＯＳＦＥＴを、□は１６５℃の遮断温度の熱遮断回路内蔵型ＭＯＳＦＥＴの定電流制御における過熱遮断時間が示されている。図４で、常温において、３０〜７０ｍｓｅｃで過熱遮断が入るのが分かる。この特性図は、故意に遮断温度２００℃の熱遮断回路内蔵型ＭＯＳＦＥＴと遮断温度１６５℃の熱遮断回路内蔵型ＭＯＳＦＥＴを発熱させて、負荷側への電流をカットすることによって求めたもので、この負荷側への電流をカットによってワイヤーハーネスの温度上昇を抑えることに貢献していることが分かる。
【００２２】
また、図５には、実際に熱遮断回路内蔵型ＭＯＳＦＥＴを使用した時の定電流制御について、電流モニターと共にその状態が示されている。
図５において、ハード的な過電流判定値は、数十Ａであり、地絡の場合は約数十μｓｅｃの周期で電流制限を行っている。また、ソフト的な過電流判定値を定格負荷（２１Ｗ×２灯のランプ）電流の倍に設定し、コンパレータ１２のヒステリシスを設定してある。このようにソフト的な過電流判定値を定格負荷電流の倍に設定した場合、コンパレータ１２のヒステリシスを設定すると、電流の落ち込みは下限値になるので、マイコン８で電流モニター（電流値のサンプリング）を行う（マイコン８で設定している過電流判定値と比較する）ことによって過電流状態を読み込むことができる。この場合のマイコン８でのデータサンプリングは、例えば、数ｍｓｅｃの数回読み込みで過電流状態とみなす。
【００２３】
チャタリングショートの場合、ショート状態で負荷がオフからオンに変わったときは、負荷オン後、所定時間経過後から電流検出を行う。この電流検出中、１秒間に数十回以上過電流を検出した場合は、過電流として判定して、マイコン８は、ゲート・ロジック回路１４への駆動指示信号Ｓ２の出力を停止する。
【００２４】
なお、何等かの事態で過電流状態の検出を、もし、マイコン８で認識できなくなった場合は、熱遮断回路内蔵型ＭＯＳＦＥＴ２自体が有している過熱遮断機能の働きによって、過熱遮断を行うので、負荷側のハーネスの温度上昇を抑えることができる。
このように本実施の形態は、負荷側のショートによる過電流に対し、負荷側への供給電流について定電流制御（第１の設定値）を行うことによって電流値をマイクロコンピュータでの過電流判定値（第２の設定値）以下に落とすことなく、十分な過電流判断（第２の設定値と検出電流値の比較）を可能にし、制御時のパワーロスが大きい場合は、熱遮断回路内蔵型ＭＯＳＦＥＴの過熱遮断機能によってＦＥＴ自体をオフさせ、負荷側に電流を流さないようにしている。
【００２５】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【００２６】
請求項１に記載の発明によれば、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００２９】
請求項２に記載の発明によれば、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００３０】
請求項３に記載の発明によれば、負荷側にショートによる過電流が流れたときに確実に過電流の検出を行うことができる。
【００３１】
請求項４に記載の発明によれば、負荷側にショートによる過電流が流れたときにマイクロコンピュータのソフトで確実に過電流の検出を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る過電流時の回路遮断方法及び過電流時の回路遮断装置の一実施の形態を示す回路図である。
【図２】図１に図示の熱遮断回路内蔵型ＭＯＳＦＥＴの動作を説明するためのタイムチャートである。
【図３】実際の地絡時における定電流制御波形を示す図である。
【図４】定電流制御における熱遮断回路内蔵型ＭＯＳＦＥＴの過熱遮断時間を示す図である。
【図５】熱遮断回路内蔵型ＭＯＳＦＥＴを使用した時の定電流制御についての電流モニターの状態を示す図である。
【図６】従来のカレントリミッタ方式の特性を示す図である。
【図７】従来のＰＷＭ方式による過電流制御を説明するための過熱遮断特性図である。
【符号の説明】
１……………………………車載バッテリ
２……………………………熱遮断回路内蔵型ＭＯＳＦＥＴ
３……………………………負荷
４……………………………駆動回路
５……………………………チャージポンプ回路
６……………………………増幅器
７……………………………Ａ／Ｄ変換器
８……………………………マイクロコンピュータ
９……………………………ＣＰＵ
１０…………………………ＲＯＭ
１１…………………………ＲＡＭ
１２…………………………コンパレータ
１３…………………………ヒステリシス回路
１４…………………………ゲート・ロジック回路
【発明の属する技術分野】
本発明は、半導体リレーを用いた半導体リレーシステムに係り、特に負荷側にショート等による過電流が流れたときに、マイクロコンピュータによって確実に過電流検出を行って負荷への電流供給を遮断する過電流時の回路遮断方法及び過電流時の回路遮断装置に関する。
【０００２】
【従来の技術】
一般に、車両において、車載バッテリからの電源はパワーＭＯＳＦＥＴ及び絶縁被膜により被われた電源線を介して車両の各部に配されている負荷に供給されている。この電源線は、常時振動しているエンジンルーム内等において車体に沿って配索されるが、このとき、車体の角部に接近して位置されていると、例えば、振動により角部と断続的な接触を繰り返すようになり、これが長期間続き電源線の被覆が車体の角部により徐々に削られて内部導線が微少ではあるが露出するようになった場合において、この電源線の露出部が車体と接触することに伴って、電源線にデッドショートやレアショートが起こり、過電流が流れることになる。
近年では、自動車用半導体リレーとして、パワーＭＯＳＦＥＴやＩＰＳ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｓｗｉｔｃｈ）が使用されてきている。このような半導体リレー、ＩＰＳにおいてはデバイスの発熱を防ぐために、従来から図６に示す如くいろいろなカレントリミッタ方式が採られている。例えば、ランプスイッチ投入時にランプ負荷に大きな電流が流れる突入電流だけを考えた場合は、過電流設定値でパワーＭＯＳＦＥＴを完全オフするＰＷＭ方式が最適であるが、図７に示す如く、ランプ負荷に通電中（定常電流供給中）に、何等かの原因（例えば、地絡）で過電流が流れた場合には、ランプ負荷に流れる電流をゼロまで落としてしまう。このため、マイクロコンピュータを用い所定間隔で電流値をサンプリングして電流モニター値を読み、過電流状態か否かをソフト的に判断することは、図７のｔ２のタイミングのようにサンプリング値がランプ負荷に流れる電流がゼロのときに当たってしまうことがありできなかった。
【０００３】
また、ソフト的過電流判定値に達しない電流が継続的にランプ負荷に流れているような噛み込み短絡があったとき、図７のＡの場合ソフト的にも過電流を判定できないのでデバイスに熱的ストレスを与えた（通常のＦＥＴの場合）。また、図７のＢの噛み込み短絡の場合、ソフト的な判定ができない時もデバイスに長時間熱的ストレスを与え、熱遮断回路内蔵型ＭＯＳＦＥＴであっても寿命の更なる増大を図ることが困難となっている。
【０００４】
【発明が解決しようとする課題】
このような従来のＩＰＳを内蔵した過熱遮断機能や過電流保護機能は、自己保護のための機能に過ぎず、自動車に配索されるワイヤーハーネスや回路の保護は考慮されていない。このため、従来の半導体リレー、ＩＰＳにおいてはデバイスの発熱を防ぐために、過熱遮断を行うことはできるが、過電流時に無理無く回路を遮断することができないという問題を有している。
【０００５】
本発明の目的は、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができるようにしようということにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の過電流時の回路遮断装置は、半導体リレーを用いマイクロコンピュータでオン・オフ制御して負荷に電源を供給する半導体リレーシステムにおいて，半導体リレーのドレン側に電流検出用抵抗を接続して負荷に流れる最大電流値を設定する第１の設定手段と、第１の設定手段によって設定される電流値より低い電流値で、負荷に定常状態で供給される定格電流よりも高い電流値を設定する第２の設定手段と、電流検出用抵抗の両端の電圧から電流を検出する負荷電流検出手段と，電流検出用抵抗の両端の電圧を比較するコンパレータを設け、このコンパレータからの出力に基づいて、負荷電流検出手段によって検出した負荷電流が第１の設定手段によって設定された電流値を超えたときに、その設定値を基準に第２の設定手段によって設定された電流値より下回らない所定電流値幅で半導体リレーのゲート電圧を制御するゲート・ロジック回路と，コンパレータからの出力に基づいて第１の設定手段で設定された電流値が予め設定した電流値に下がったときにゲート・ロジック回路から出力される半導体リレーのゲート電圧を昇圧して負荷に供給する電流に所定電流値幅でヒステリシスを設けるヒステリシス手段と，負荷電流検出手段によって検出した負荷電流が、第２の設定手段によって設定された電流値よりも高い電流値として予め設定した回数計数したときに過電流であると判定する過電流判定手段とによって構成したものである。
このように構成することにより、請求項１に記載の発明によると、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【０００９】
上記の目的を達成するために、請求項２に記載の過電流時の回路遮断装置は、半導体リレーを、熱遮断回路内蔵型ＭＯＳＦＥＴで構成したものある。
このように構成することにより、請求項２に記載の発明によると、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００１０】
上記の目的を達成するために、請求項３に記載の過電流時の回路遮断装置は、第２の設定手段によって設定される第２の設定値を、定格負荷電流の数倍の電流値に設定したものである。
このように構成することにより、請求項３に記載の発明によると、負荷側にショートによる過電流が流れたときに確実に過電流の検出を行うことができる。
【００１１】
上記の目的を達成するために、請求項４に記載の過電流時の回路遮断装置は、第２の設定値を、マイクロコンピュータでソフト的に設定したものである。
このように構成することにより、請求項４に記載の発明によると、負荷側にショートによる過電流が流れたときにマイクロコンピュータのソフトで確実に過電流の検出を行うことができる。
【００１２】
【発明の実施の形態】
以下、本発明に係る実施の形態について説明する。
図１には、本発明に係る過電流時の回路遮断方法、及び過電流時の回路遮断装置の一実施の形態が示されている。
【００１３】
図において、車載バッテリ１からの電源電圧ＶＢは、負荷に供給される電流を検出する電流検出用抵抗（シヤント抵抗）Ｒｓと、半導体スイッチ素子としての熱遮断回路内蔵型ＭＯＳＦＥＴ２のドレインＤ−ソースＳ間とを介してストップランプやヘッドライト等々の負荷３に供給される。
この熱遮断回路内蔵型ＭＯＳＦＥＴ２は、例えば、ロジックレベル（４Ｖ以上）駆動型パワーＭＯＳＦＥＴで、熱遮断回路を内蔵しており、過熱状態のパワーＭＯＳＦＥＴ保護が可能となっており、過熱遮断方式はラッチ型で、過熱遮断回路動作後は、ゲート電圧０バイアスで復帰するものである。
【００１４】
駆動回路４は、チャージポンプ回路５により電源電圧ＶＢを昇圧したチャージポンプ出力電圧ＶＰがコレクタに接続されるＮＰＮ型スイッチング（ＳＷ）トランジスタＴｒ１と、該ＳＷトランジスタＴｒ１のエミッタにコレクタが接続されたＮＰＮ型スイッチング（ＳＷ）トランジスタＴｒ２とを有しており、ＳＷトランジスタＴｒ１のエミッタとＳＷトランジスタＴｒ２のコレクタとの接点が熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに接続されている。
【００１５】
そして、駆動回路４は、ＳＷトランジスタＴｒ１をオンさせると共にＳＷトランジスタＴｒ２をオフさせることにより、チャージポンプ出力電圧ＶＰを熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加して、熱遮断回路内蔵型ＭＯＳＦＥＴ２をオンさせる。
また、ＳＷトランジスタＴｒ１をオフさせると共にＳＷトランジスタＴｒ２をオンさせることにより、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに対するチャージポンプ出力電圧ＶＰの印加を停止して、熱遮断回路内蔵型ＭＯＳＦＥＴ２をオフさせる。
【００１６】
また、車載バッテリ１と熱遮断回路内蔵型ＭＯＳＦＥＴ２との間に設けられたシャント抵抗Ｒｓは、車載バッテリ１と負荷３との間の電源線に流れる電流ＩＬを電圧に変換するための低抵抗で、この両端電圧を検出することにより電源線に流れる電流ＩＬの検出を行っている。このシャント抵抗Ｒｓの両端は、増幅器６の（＋）入力端子と（−）入力端子に接続されており、この増幅器６は、電流検出手段として働き、シャント抵抗Ｒｓの両端電圧に応じた電圧を出力することにより電流ＩＬを検出している。そして、このシャント抵抗Ｒｓは、例えば、数十ｍΩの抵抗を用い、ハード的な過電流判定値（第１の設定値）、例えば、数十Ａを決定するものである。
【００１７】
増幅器６の出力は、Ａ／Ｄ変換器７によりディジタル変換された後、マイクロコンピュータ（マイコン）８に供給される。このマイコン８には、一端が抵抗Ｒ１を介してアースと接続され、他端が電源電圧ＶＢに接続されている外付けのスイッチＳＷの−瑞が接続され、スイッチＳＷがオン操作されるとＨレベルのオン操作信号Ｓ１が供給される。
このマイコン８は、Ａ／Ｄ変換器７が内蔵されており、予め設定されている制御プログラムに従って動作するＣＰＵ９と、このＣＰＵ９の制御プログラムを予め格納しているＲＯＭ１０と、ＣＰＵ９の演算実行時に必要なデータを一時的に保存するＲＡＭ１１とによって構成されており、マイコン８にスイッチＳＷのオン操作によってＨレベルのオン操作信号Ｓ１が入力されると、ゲート・ロジック回路１４に対して駆動指示信号Ｓ２を出力する機能を有している。
【００１８】
一方、シャント抵抗Ｒｓの両端には、コンパレータ１２が接続されており、このコンパレータ１２の出力端子に、ゲート・ロジック回路１４が接続されている。そして、このゲート・ロジック回路１４は、駆動回路４に接続されている。また、コンパレータ１２の（＋）入力端子には、ヒステリシス回路１３が接続されている。
コンパレータ１２は、シャント抵抗Ｒｓの両端の電圧に応じてヒステリシス回路１３によって所定電圧値のヒステリシスを持たせてゲート・ロジック回路１４に所定電圧を出力する。コンパレータ１２は、ゲート・ロジック回路１４に駆動回路４から熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加しているゲート電圧をオフする出力を行う。これによってシャント抵抗Ｒｓに流れる電流は低下する。ヒステリシス回路１３は、シャント抵抗Ｒｓに流れる電流が当初流れた電流から所定量のヒステリシスをもって再度ゲート・ロジック回路１４に駆動回路４から熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧにゲート電圧を印加するようにコンパレータ１２からオン信号を出力させる。この電流制御は、マイコン８からゲート・ロジック回路１４に対して出力される駆動指示信号Ｓ２がオフになるまで続く。このようにヒステリシス回路１３は、実質的にコンパレータ１２のオン・オフの閾値を決定している。
【００１９】
このように構成される過電流時の回路遮断装置の動作について説明する。
まず、電源投入時は、図２に示す如く、マイコン８からゲート・ロジック回路１４に電圧Ｖｉｎが印加されると、この電圧は、ゲート・ロジック回路１４を介して駆動回路４を通って熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧに印加される。すると、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧ−ソースＳ間の電圧ＶＧＳは、図２に示す如く徐々に昇圧していく。図中ａは、Ｖｉｎがオン後、熱遮断回路内蔵型ＭＯＳＦＥＴ２がＶＧＳ（ｔｈ）が第２の設定電圧に達するまでの期間で、ｂは、活性領域から飽和領域に移る期間で、熱遮断回路内蔵型ＭＯＳＦＥＴ２は完全にオン状態になる。また、図中ｃは、ＶＧＳ（ｔｈ）より負荷に流れる電流ＩＤ（図１のＩＬ）が流れ始める期間で、ｄ１は、電流ＩＤがコンパレータ１２のｏｆｆスレッショルドを通過することによってＶｉｎがオフとなる期間、ｄ２は、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧ−ソースＳ間電圧ＶＧＳが低下しピーク電流を維持するためのゲートＧ−ソースＳ間電圧ＶＧＳまで低下したところで負荷に流れる電流ＩＤが下降に転じる期間である。さらに、図中ｅは、負荷に流れる電流ＩＤがｏｎスレッショルドを通過後、Ｖｉｎがオンとなる期間、ｆは、ｏｆｆスレッショルドを通過後、Ｖｉｎがオフとなり、ゲートＧ−ソースＳ間電圧ＶＧＳが下降に転じる期間で、ｇは、ピーク電流を維持するためのゲートＧ−ソースＳ間電圧ＶＧＳ（ｏｎ）まで低下したところで負荷に流れる電流ＩＤが下降する期間を示している。
【００２０】
また、マイコン８は、常時所定時間毎に、Ａ／Ｄ変換器７によりディジタル変換された増幅器６の出力をサンプリングし、このサンプリングした負荷に流れる電流ＩＬが第２の設定値（所定電流値）を越えているか比較し、この負荷に流れる電流ＩＬが第２の設定値を越えた状態を連続して設定回数（例えば、数回）カウントしたときに過電流を検出する。この過電流を検出すると、マイコン８は、ゲート・ロジック回路１４への駆動指示信号Ｓ２の出力を停止する。
このマイコン８からのゲート・ロジック回路１４への駆動指示信号Ｓ２がオフすると、熱遮断回路内蔵型ＭＯＳＦＥＴ２のゲートＧへのチャージポンプ出力電圧ＶＰの印加を停止するようになっている。
【００２１】
実際の地絡時における定電流制御波形が図３に示されている。
また、図４には、定電流制御における熱遮断回路内蔵型ＭＯＳＦＥＴ２の過熱遮断時間が示されている。
図中、△は遮断温度２００℃の熱遮断回路内蔵型ＭＯＳＦＥＴを、□は１６５℃の遮断温度の熱遮断回路内蔵型ＭＯＳＦＥＴの定電流制御における過熱遮断時間が示されている。図４で、常温において、３０〜７０ｍｓｅｃで過熱遮断が入るのが分かる。この特性図は、故意に遮断温度２００℃の熱遮断回路内蔵型ＭＯＳＦＥＴと遮断温度１６５℃の熱遮断回路内蔵型ＭＯＳＦＥＴを発熱させて、負荷側への電流をカットすることによって求めたもので、この負荷側への電流をカットによってワイヤーハーネスの温度上昇を抑えることに貢献していることが分かる。
【００２２】
また、図５には、実際に熱遮断回路内蔵型ＭＯＳＦＥＴを使用した時の定電流制御について、電流モニターと共にその状態が示されている。
図５において、ハード的な過電流判定値は、数十Ａであり、地絡の場合は約数十μｓｅｃの周期で電流制限を行っている。また、ソフト的な過電流判定値を定格負荷（２１Ｗ×２灯のランプ）電流の倍に設定し、コンパレータ１２のヒステリシスを設定してある。このようにソフト的な過電流判定値を定格負荷電流の倍に設定した場合、コンパレータ１２のヒステリシスを設定すると、電流の落ち込みは下限値になるので、マイコン８で電流モニター（電流値のサンプリング）を行う（マイコン８で設定している過電流判定値と比較する）ことによって過電流状態を読み込むことができる。この場合のマイコン８でのデータサンプリングは、例えば、数ｍｓｅｃの数回読み込みで過電流状態とみなす。
【００２３】
チャタリングショートの場合、ショート状態で負荷がオフからオンに変わったときは、負荷オン後、所定時間経過後から電流検出を行う。この電流検出中、１秒間に数十回以上過電流を検出した場合は、過電流として判定して、マイコン８は、ゲート・ロジック回路１４への駆動指示信号Ｓ２の出力を停止する。
【００２４】
なお、何等かの事態で過電流状態の検出を、もし、マイコン８で認識できなくなった場合は、熱遮断回路内蔵型ＭＯＳＦＥＴ２自体が有している過熱遮断機能の働きによって、過熱遮断を行うので、負荷側のハーネスの温度上昇を抑えることができる。
このように本実施の形態は、負荷側のショートによる過電流に対し、負荷側への供給電流について定電流制御（第１の設定値）を行うことによって電流値をマイクロコンピュータでの過電流判定値（第２の設定値）以下に落とすことなく、十分な過電流判断（第２の設定値と検出電流値の比較）を可能にし、制御時のパワーロスが大きい場合は、熱遮断回路内蔵型ＭＯＳＦＥＴの過熱遮断機能によってＦＥＴ自体をオフさせ、負荷側に電流を流さないようにしている。
【００２５】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【００２６】
請求項１に記載の発明によれば、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、熱遮断回路内蔵型ＭＯＳＦＥＴを用いる場合に制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００２９】
請求項２に記載の発明によれば、負荷側のショートによる過電流に対して十分な過電流判断を行うことができ、制御時のパワーロスが大きくても熱遮断回路内蔵型ＭＯＳＦＥＴ自体による過熱遮断機能を発揮して過電流判断を行うことができる。
【００３０】
請求項３に記載の発明によれば、負荷側にショートによる過電流が流れたときに確実に過電流の検出を行うことができる。
【００３１】
請求項４に記載の発明によれば、負荷側にショートによる過電流が流れたときにマイクロコンピュータのソフトで確実に過電流の検出を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る過電流時の回路遮断方法及び過電流時の回路遮断装置の一実施の形態を示す回路図である。
【図２】図１に図示の熱遮断回路内蔵型ＭＯＳＦＥＴの動作を説明するためのタイムチャートである。
【図３】実際の地絡時における定電流制御波形を示す図である。
【図４】定電流制御における熱遮断回路内蔵型ＭＯＳＦＥＴの過熱遮断時間を示す図である。
【図５】熱遮断回路内蔵型ＭＯＳＦＥＴを使用した時の定電流制御についての電流モニターの状態を示す図である。
【図６】従来のカレントリミッタ方式の特性を示す図である。
【図７】従来のＰＷＭ方式による過電流制御を説明するための過熱遮断特性図である。
【符号の説明】
１……………………………車載バッテリ
２……………………………熱遮断回路内蔵型ＭＯＳＦＥＴ
３……………………………負荷
４……………………………駆動回路
５……………………………チャージポンプ回路
６……………………………増幅器
７……………………………Ａ／Ｄ変換器
８……………………………マイクロコンピュータ
９……………………………ＣＰＵ
１０…………………………ＲＯＭ
１１…………………………ＲＡＭ
１２…………………………コンパレータ
１３…………………………ヒステリシス回路
１４…………………………ゲート・ロジック回路
Claims (4)
- 半導体リレーを用いマイクロコンピュータでオン・オフ制御して負荷に電源を供給する半導体リレーシステムにおいて，
前記半導体リレーのドレン側に電流検出用抵抗を接続して負荷に流れる最大電流値を設定する第１の設定手段と、
前記第１の設定手段によって設定される電流値より低い電流値で、負荷に定常状態で供給される定格電流よりも高い電流値を設定する第２の設定手段と、
前記電流検出用抵抗の両端の電圧から電流を検出する負荷電流検出手段と，
前記電流検出用抵抗の両端の電圧を比較するコンパレータを設け、該コンパレータからの出力に基づいて、前記負荷電流検出手段によって検出した負荷電流が前記第１の設定手段によって設定された電流値を超えたときに、その設定値を基準に前記第２の設定手段によって設定された電流値より下回らない所定電流値幅で前記半導体リレーのゲート電圧を制御するゲート・ロジック回路と，
前記コンパレータからの出力に基づいて前記第１の設定手段で設定された電流値が予め設定した電流値に下がったときに前記ゲート・ロジック回路から出力される前記半導体リレーのゲート電圧を昇圧して前記負荷に供給する電流に前記所定電流値幅でヒステリシスを設けるヒステリシス手段と，
前記負荷電流検出手段によって検出した負荷電流が、前記第２の設定手段によって設定された電流値よりも高い電流値として予め設定した回数計数したときに過電流であると判定する過電流判定手段と，
からなる過電流時の回路遮断装置。 - 上記半導体リレーは、熱遮断回路内蔵型ＭＯＳＦＥＴである請求項１に記載の過電流時の回路遮断装置。
- 上記第２の設定手段によって設定される第２の設定値は、定格負荷電流の数倍の電流値である請求項１又は２に記載の過電流時の回路遮断装置。
- 上記第２の設定値は、上記マイクロコンピュータによって設定したものである請求項１、２又は３に記載の過電流時の回路遮断装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26944699A JP3567107B2 (ja) | 1999-09-22 | 1999-09-22 | 過電流時の回路遮断装置 |
| US09/667,778 US6594129B1 (en) | 1999-09-22 | 2000-09-22 | Method of cutting off circuit under overcurrent, circuit cutting-off device under overcurrent, and method of protecting semiconductor relay system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26944699A JP3567107B2 (ja) | 1999-09-22 | 1999-09-22 | 過電流時の回路遮断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001095139A JP2001095139A (ja) | 2001-04-06 |
| JP3567107B2 true JP3567107B2 (ja) | 2004-09-22 |
Family
ID=17472554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26944699A Expired - Fee Related JP3567107B2 (ja) | 1999-09-22 | 1999-09-22 | 過電流時の回路遮断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567107B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3741134B2 (ja) * | 2004-03-30 | 2006-02-01 | サンケン電気株式会社 | スイッチング電源 |
| JP5429439B2 (ja) * | 2007-10-18 | 2014-02-26 | 横河電機株式会社 | 電流制限装置 |
| JP2010108276A (ja) * | 2008-10-30 | 2010-05-13 | Sanyo Electric Co Ltd | 半導体装置 |
| JP5573177B2 (ja) * | 2010-01-15 | 2014-08-20 | 沖電気工業株式会社 | 電源装置及び電源システム |
| GB2531510A (en) * | 2014-10-15 | 2016-04-27 | Intelligent Energy Ltd | Fuel cell and battery |
| KR102387393B1 (ko) * | 2015-09-09 | 2022-04-19 | 삼성디스플레이 주식회사 | 과전류 보호 방법 및 과전류 보호 시스템 |
| CN111337735B (zh) * | 2020-02-17 | 2022-09-13 | 上海艾为电子技术股份有限公司 | 芯片和电流采样电路 |
-
1999
- 1999-09-22 JP JP26944699A patent/JP3567107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001095139A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197913B1 (ko) | 분리 입력 리셋 신호 레벨을 갖는 모스게이트된 보호 3핀 파워스위치 | |
| JP3914004B2 (ja) | 半導体素子の過電流検出・保護装置 | |
| US6594129B1 (en) | Method of cutting off circuit under overcurrent, circuit cutting-off device under overcurrent, and method of protecting semiconductor relay system | |
| US8547676B2 (en) | Overcurrent protection device and overcurrent protection system | |
| US8598859B2 (en) | Power supply controller | |
| US20080151454A1 (en) | Electronic Battery Safety Switch | |
| EP2372856A1 (en) | Load circuit protection device | |
| JP2000299922A (ja) | 電源供給制御装置および電源供給制御方法 | |
| US20020021539A1 (en) | Protective circuit against overheating of a semiconductor switching device | |
| US11569811B2 (en) | Smart electronic switch | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| EP4203314A1 (en) | Over current protection for negative load current of power device gate drivers | |
| JP3567107B2 (ja) | 過電流時の回路遮断装置 | |
| US6936996B2 (en) | Control apparatus for electrical generator of vehicle | |
| JP4263685B2 (ja) | 保護回路 | |
| JP2002176346A (ja) | 誘導性負荷駆動装置 | |
| JP2001119850A (ja) | 過電流時の負荷電流制御装置、負荷の断芯検出装置、及び負荷電流検出供給制御装置 | |
| JP2004032641A (ja) | 半導体スイッチ装置 | |
| JP2001095138A (ja) | 半導体リレーシステムの過電流遮断検出装置 | |
| JP3986041B2 (ja) | 電源供給制御装置 | |
| JP3689280B2 (ja) | 半導体リレーシステムの保護方法 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2004032966A (ja) | 半導体スイッチ装置 | |
| JP2000312142A (ja) | インテリジェントパワースイッチ装置 | |
| JP2001160746A (ja) | 半導体スイッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3567107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |