JP3528674B2 - 画像信号処理回路、電気光学装置、画像表示装置および画像信号供給方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
等のトランジスタ駆動によるアクティブマトリクス駆動
方式を採用した電気光学装置を駆動するための画像信号
処理回路、およびそのような画像信号処理回路を有する
電気光学装置、画像表示装置および画像信号供給方法に
関する。

【０００２】

【従来の技術】電気光学装置の駆動回路は、表示パネル
の画像表示領域に配線されたデータ線や走査線へ画像信
号や走査信号を所定のタイミングで供給するためにデー
タ線駆動回路、走査線駆動回路、サンプリング回路等を
含んで構成されている。

【０００３】このような駆動回路において、点順次駆動
方式を採用する場合には、１本の画像信号供給線と各デ
ータ線とを、各データ線に対応して設けられた複数のサ
ンプリングスイッチを介して各々接続して、データ線駆
動回路から各データ線に対応して順次供給されるサンプ
リング信号によって各サンプリングスイッチを制御し、
これにより、画像信号を各データ線に点順次で供給する
ように構成されている。

【０００４】液晶装置等の電気光学装置におけるビデオ
転送周波数は、近時における表示画像の高品位化の要請
の下、益々高くなる傾向にある。このようにビデオ転送
周波数が高くなると、前述したサンプリングスイッチに
おけるサンプリング能力が不足したり、駆動回路を構成
する各薄膜トランジスタにおける遅延時間が表示画像の
品位に悪影響を及ぼすようになる。例えば、次のデータ
線に前のデータ線用の画像信号が書き込まれてゴースト
やクロストークが生ずるといった問題が発生する。しか
るに、これに対処するためにサンプリングスイッチや各
薄膜トランジスタの性能自体を高めるのでは、コストが
大幅に上昇してしまう。

【０００５】このため、画像信号を予めシリアル−パラ
レル変換して複数のパラレルな画像信号に分けるシリア
ル−パラレル変換回路を駆動回路の前段に設け、電気光
学装置に設けられた複数の画像信号供給線上に供給する
ようにし、サンプリング回路においては複数の画像信号
を同時にサンプリングして、複数本（例えば、６本、１
２本、２４本等）のデータ線に画像信号を同時に供給す
る技術が開発されている。この技術によれば、同時に駆
動するデータ線の本数Ｎに応じて、各サンプリングスイ
ッチがサンプリングする時間を、約Ｎ倍にできるため、
駆動回路の駆動周波数を実質的に１／Ｎ程度に下げるこ
とができる。すなわち、前述のようにサンプリングスイ
ッチや各薄膜トランジスタの性能自体を向上させる必要
はなく、ビデオ転送周波数の上昇に対処することが可能
となる。

【０００６】例えば、1024ドット×768ドットの表示領
域を有するＸＧＡ方式では、ビデオ転送周波数が数十Ｍ
Ｈｚと高いため、上述したシリアル−パラレル変換回路
を用いて、駆動周波数を実質的に低下させる処理が行わ
れることがある。さらに、1280ドット×1024ドットの表
示領域を有するＳＸＧＡ方式では、ビデオ転送周波数が
略１３０ＭＨｚに上昇するため、電気光学装置に設ける
画像信号供給線の本数をＸＧＡ方式のものと比較して増
加させ、実質的にＸＧＡ方式の駆動周波数と同じ周波数
で電気光学装置を駆動させることが考えられる。

【０００７】

【発明が解決しようとする課題】しかし、ビデオ転送周
波数が１３０ＭＨｚになると、シリアル−パラレル変換
回路の動作周波数が高くなり、これを構成するＩＣをＸ
ＧＡ方式と同一のプロセスを用いて製造することが困難
になる。

【０００８】また、電気光学装置にあっては、画面表示
を左右上下に逆転させて表示させたい場合がある。この
ような場合には、各データ線と各走査線の走査順序を逆
にする必要があるので、シリアル−パラレル変換回路の
動作周波数を低減させる場合には、この点についても考
慮する必要がある。

【０００９】本発明は上述した事情に鑑みてなされたも
のであり、第１の目的は、ビデオ転送周波数が高くなっ
ても低い動作周波数で動作させることができる画像処理
回路、これを用いた電気光学装置、画像表示装置および
画像信号供給方法を提供することにある。また、第２の
目的は、さらに画像の表示方向を逆転させることが可能
な画像処理回路、これを用いた電気光学装置、画像表示
装置および画像信号供給方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像処理回路は、Ｎ（但し、Ｎ＝Ｊ×Ｋ、
Ｊ，Ｋは２以上の自然数）本の画像信号供給線に並列化
された画像信号を供給することにより、画像の表示方向
を変更可能な画像表示装置に用いられるものであって、
入力画像信号をＪ倍に時間伸長しつつ並列化したＪ系統
の画像信号を各々出力するとともに、前記制御信号が順
方向を指示する場合と逆方向を指示する場合とで、前記
Ｊ系統の画像信号の順序を逆転させる分配手段と、前記
Ｊ系統の画像信号に各々対応して設けられ、１系統の画
像信号をＫ倍に時間伸長しつつ並列化したＫ系統の画像
信号を各々出力するとともに、前記制御信号が順方向を
指示する場合と逆方向を指示する場合とで前記Ｋ系統の
画像信号の順序を逆転させるＪ個の処理手段と、前記Ｊ
個の処理手段から出力されるＪ×Ｋ個の画像信号を、対
応するドット順序に応じて前記Ｎ本の画像信号供給線に
各々供給する画像信号供給手段とを備えることを特徴と
する。

【００１１】この発明によれば、分配手段によって入力
画像信号がシリアル−パラレル変換されて、Ｊ系統の画
像信号が生成される。また、Ｊ個の処理手段は、画像信
号をさらにシリアル−パラレル変換してＫ個の画像信号
を生成するものであるから、Ｊ個の処理手段を構成する
素子として動作速度の遅いものを用いることができる。
また、画像信号供給手段は、処理手段から各々出力され
るＫ個の画像信号を対応するドット順序に応じてＮ本の
画像信号供給線に各々供給するから、Ｊ系統で別々にシ
リアル−パラレル変換を行っても、最終的に表示される
画面において所定のドットに所定の画像表示が正しくな
されることになる。

【００１２】本発明の画像処理回路は、２Ｎ（Ｎは２以
上の自然数）本の画像信号供給線に並列化された画像信
号を供給することにより、画像の表示方向を変更可能な
画像表示装置に用いられるものであって、入力画像信号
を２倍に時間伸長しつつ奇数ドットに対応する第１の画
像信号と偶数ドットに対応する第２の画像信号とに分け
て、第１および第２の出力端子から並列化した前記第１
の画像信号と前記第２の画像信号とを各々出力するとと
もに、前記制御信号が順方向を指示するか逆方向を指示
するかによって、前記第１の出力端子から出力する画像
信号と前記第２の出力端子から出力する画像信号とを入
れ替えて出力する分配手段と、前記第１の出力端子から
供給される画像信号をＮ倍に時間伸長しつつ、並列化し
たＮ個の画像信号をＮ個の出力端子から出力するととも
に、前記制御信号が順方向を指示する場合と逆方向を指
示する場合とで前記Ｎ個の出力端子から出力する画像信
号の順序を逆転させる第１の処理手段と、前記第２の出
力端子から供給される画像信号をＮ倍に時間伸長しつ
つ、並列化したＮ個の画像信号をＮ個の出力端子から出
力するとともに、前記制御信号が順方向を指示する場合
と逆方向を指示する場合とで前記Ｎ個の出力端子から出
力する画像信号の順序を逆転させる第２の処理手段と、
前記第１の処理手段から出力されるＮ個の画像信号と前
記第２の処理手段から出力されるＮ個の画像信号とを、
対応するドット順序に応じて前記２Ｎ本の画像信号供給
線に各々供給する画像信号供給手段とを備えることを特
徴とする。

【００１３】この発明によれば、分配手段によって入力
画像信号がシリアル−パラレル変換されて、第１の画像
信号と第２の画像信号が生成される。第１および第２の
処理手段は、第１または第２の画像信号をさらにシリア
ル−パラレル変換するものであるから、それらの動作周
波数は入力画像信号を２Ｎ系統にシリアル−パラレル変
換する場合と比較して１／２となる。したがって、第１
および第２の処理手段を構成する素子として動作速度の
遅いものを用いることができる。また、画像信号供給手
段は、第１および第２の処理手段から各々出力されるＮ
個の画像信号を対応するドット順序に応じて２Ｎ本の画
像信号供給線に各々供給するから、２系統で別々にシリ
アル−パラレル変換を行っても、最終的に表示される画
面において所定のドットに所定の画像表示が正しくなさ
れることになる。また、制御信号が逆方向を指示する
と、分配手段から出力される第１および第２の画像信号
が入れ替わり、かつ、第１および第２の処理手段から各
々出力されるＮ個の画像信号の順序が逆転することにな
る。したがって、制御信号が順方向を指示する場合に第
１番目の画像信号供給線に第１番目の画像信号を出力
し、第２番目の画像信号供給線に第２番目の画像信号を
出力し、以下同様に第２Ｎ番目の画像信号供給線に第２
Ｎ番目の画像信号を出力するものとすれば、制御信号が
逆方向を指示する場合に第１番目の画像信号供給線に第
２Ｎ番目の画像信号を出力し、第２番目の画像信号供給
線に第２Ｎ−１番目の画像信号を出力し、以下同様に第
２Ｎ番目の画像信号供給線に第１番目の画像信号を出力
することになる。このため、各画像信号供給線に供給す
る画像信号の順番を逆転させることができる。これによ
り、２系統に分けてシリアル−パラレル変換を行う場合
にデータ線の走査方向を逆転させても、所望の画像を正
しく表示させることができる。

【００１４】また、本発明の画像処理回路において、前
記第１の画像信号と前記第２の画像信号とがデジタル信
号であるならば、前記第１の処理手段は、デジタル処理
によって、前記第１の出力端子から供給される１系統の
画像信号にシリアル−パラレル変換を施してＮ系統に並
列化されたデジタル画像信号を生成してＮ個の出力端子
から出力するとともに、前記制御信号が順方向を指示す
る場合と逆方向を指示する場合とで前記Ｎ個の出力端子
から出力するデジタル画像信号の順序を逆転させる第１
のシリアル−パラレル変換部と、Ｎ系統のデジタル画像
信号をデジタル信号からアナログ信号に変換するＮ個の
Ｄ／Ａ変換部とを備え、 前記第２の処理手段は、デジ
タル処理によって、前記第２の出力端子から供給される
１系統の画像信号にシリアル−パラレル変換を施してＮ
系統に並列化されたデジタル画像信号を生成してＮ個の
出力端子から出力するとともに、前記制御信号が順方向
を指示する場合と逆方向を指示する場合とで前記Ｎ個の
出力端子から出力するデジタル画像信号の順序を逆転さ
せる第２のシリアル−パラレル変換部と、Ｎ系統のデジ
タル画像信号をデジタル信号からアナログ信号に変換す
るＮ個のＤ／Ａ変換部とを備えるものであってもよい。
この構成によれば、デジタル処理によって、第１の画像
信号と第２画像信号がシリアル−パラレル変換される。
また、この場合には、制御信号が順方向を指示する場合
と逆方向を指示する場合とで、各画像信号供給線に供給
する画像信号の順番を逆転させることができる。これに
より、２系統に分けてシリアル−パラレル変換を行う場
合にデータ線の走査方向を逆転させても、所望の画像を
正しく表示させることができる。

【００１５】また、本発明の画像処理回路において、前
記第１の画像信号と前記第２の画像信号とがデジタル信
号であるならば、Ｎ相のサンプリングパルスを発生する
とともに、前記制御信号が順方向を指示する場合と逆方
向を指示する場合とで前記Ｎ相のサンプリングパルスの
順番を逆転させるパルス発生部を備え、前記第１の処理
手段は、前記第１の出力端子から供給されるデジタル画
像信号をデジタル信号からアナログ信号に変換するＤ／
Ａ変換部と、アナログ画像信号を前記Ｎ相のサンプリン
グパルスにしたがって各々サンプルホールドするＮ個の
サンプルホールド部とを備え、前記第２の処理手段は、
前記第２の出力端子から供給される画像信号をデジタル
信号からアナログ信号に変換するＤ／Ａ変換部と、アナ
ログ画像信号を前記Ｎ相のサンプリングパルスにしたが
ってサンプルホールドするＮ個のサンプルホールド部と
を備える構成であってもよい。この構成によれば、アナ
ログ処理によって、第１の画像信号と第２画像信号はシ
リアル−パラレル変換されることになる。また、この場
合には、制御信号が順方向を指示する場合と逆方向を指
示する場合とで、各サンプルホールド部に供給されるサ
ンプリングパルスの位相が逆になるので、各画像信号供
給線に供給する画像信号の順番を逆転させることができ
る。これにより、２系統に分けてシリアル−パラレル変
換を行う場合にデータ線の走査方向を逆転させても、所
望の画像を正しく表示させることができる。

【００１６】また、本発明の画像処理回路において、前
記第１の画像信号と前記第２の画像信号とがデジタル信
号であるならば、ｍ（但し、Ｎ＝ｎ×ｍ、ｎ，ｍは２以
上の自然数）相のサンプリングパルスを発生するととも
に、前記制御信号が順方向を指示する場合と逆方向を指
示する場合とで前記ｍ相のサンプリングパルスの順番を
逆転させるパルス発生部を備え、前記第１の処理手段
は、デジタル処理によって、前記第１の出力端子から供
給される１系統の画像信号にシリアル−パラレル変換を
施してｎ系統に並列化されたデジタル画像信号を生成し
てｎ個の出力端子から出力するとともに、前記制御信号
が順方向を指示する場合と逆方向を指示する場合とで前
記ｎ個の出力端子から出力するデジタル画像信号の順序
を逆転させる第１のシリアル−パラレル変換部と、ｎ系
統のデジタル画像信号をデジタル信号からアナログ信号
に変換するｎ個のＤ／Ａ変換部と、アナログ画像信号を
前記ｍ相のサンプリングパルスにしたがって各々サンプ
ルホールドするｍ個のサンプルホールド部とを備え、前
記第２の処理手段は、デジタル処理によって、前記第２
の出力端子から供給される１系統の画像信号にシリアル
−パラレル変換を施してｎ系統に並列化されたデジタル
画像信号を生成してｎ個の出力端子から出力するととも
に、前記制御信号が順方向を指示する場合と逆方向を指
示する場合とで前記ｎ個の出力端子から出力するデジタ
ル画像信号の順序を逆転させる第２のシリアル−パラレ
ル変換部と、ｎ系統のデジタル画像信号をデジタル信号
からアナログ信号に変換するｎ個のＤ／Ａ変換部と、ア
ナログ画像信号を前記ｍ相のサンプリングパルスにした
がって各々サンプルホールドするｍ個のサンプルホール
ド部とを備えるものであってもよい。この構成によれ
ば、第１の画像信号と第２の画像信号とは、デジタル処
理によってｎ系統に並列化され、さらにアナログ処理に
よってｍ系統に並列化されることになる。この場合に
は、ｎ、ｍを適宜設定することによって、デジタル処理
の負担とアナログ処理の負担を割り振ることができるの
で、画像処理回路を構成する際の自由度を格段に拡げる
ことができる。また、制御信号が順方向を指示する場合
と逆方向を指示する場合とで、各段階における画像信号
の順番が逆転するので、各画像信号供給線に供給する画
像信号の順番を逆転させることができる。これにより、
２系統に分けてシリアル−パラレル変換を行う場合にデ
ータ線の走査方向を逆転させても、所望の画像を正しく
表示させることができる。

【００１７】次に、本発明の電気光学装置は、一対の基
板間に電気光学物質が挟持されてなり、前記一対の基板
の一方の基板上に相交差する複数のデータ線および複数
の走査線を備え、Ｎ（但し、Ｎ＝Ｊ×Ｋ、Ｊ，Ｋは２以
上の自然数）本の画像信号供給線と前記複数のデータ線
とをスイッチング素子を介して各々接続し、前記データ
線の走査方向を指示する制御信号に基づいて前記スイッ
チング素子のオン・オフを制御して、隣接するＮ本のデ
ータ線毎に並列化された画像信号を供給することによ
り、画像の表示方向を変更するものであって、上述した
記載の画像処理回路と、前記スイッチング素子のオン・
オフを制御するサンプリング信号を隣接するＮ本のデー
タ線から構成される各データ線群単位で生成して、各ス
イッチング素子にサンプリング信号を順次供給するとと
もに、前記制御信号が順方向を指示するか逆方向を指示
するかによって、前記各データ線群に順次供給するサン
プリング信号の順番を逆転させるデータ線駆動回路とを
備えることを特徴とする。

【００１８】この発明によれば、制御信号が順方向を指
示するか逆方向を指示するかによって、各データ線群に
順次供給されるサンプリング信号の順番を逆転すること
になるので、例えば、順方向の場合に左端のデータ線群
から右端のデータ線群にサンプリング信号を順次供給す
ることにより左から右へデータ線を走査するものとすれ
ば、逆方向の場合には右から左へデータ線を走査するこ
とができる。この結果、左右が反転した画像を表示させ
ることが可能となる。

【００１９】次に、本発明の画像表示装置は、入力画像
信号に応じた画像を表示するものであって、上述した電
気光学装置と、画像の表示方向を指示する前記制御信号
を生成する制御信号生成手段とを備えたことを特徴とす
る。この画像表示装置としては、例えば、投射型プロジ
ェクタやビデオカメラ等が該当する。

【００２０】次に、本発明の画像信号供給方法にあって
は、Ｎ（但し、Ｎ＝Ｊ×Ｋ、Ｊ，Ｋは２以上の自然数）
本の画像信号供給線に並列化された画像信号を供給する
ことにより、画像の表示方向を変更可能な画像表示装置
に用いられることを前提とし、入力画像信号をＪ倍に時
間伸長しつつ並列化したＪ系統の画像信号を生成すると
ともに、前記制御信号が順方向を指示する場合と逆方向
を指示する場合とで、Ｊ個の処理系統に分配するＪ個の
画像信号の順序を逆転させる第１のステップと、前記各
処理系統では、供給される画像信号をＫ倍に時間伸長し
つつ並列化したＫ個の画像信号を生成するとともに、前
記制御信号が順方向を指示するか逆方向を指示するかに
よって、各Ｋ個の画像信号の順番を逆転させる第２のス
テップと、前記各処理系統から出力されるＪ×Ｋ個の画
像信号を対応するドット順序に応じて前記Ｎ本の画像信
号供給線に各々供給する第３のステップとを備えること
を特徴とする。この発明によれば、処理系統の動作周波
数を低減させることができ、しかも、Ｊ系統で別々にシ
リアル−パラレル変換を行っても、最終的に表示される
画面において所定のドットに所定の画像を正しく表示を
させることができる。

【００２１】また、本発明の画像信号供給方法にあって
は、２Ｎ（Ｎは２以上の自然数）本の画像信号供給線に
並列化された画像信号を供給することにより、画像の表
示方向を変更可能な画像表示装置に用いられ、２Ｎ本の
画像信号供給線に並列化された２Ｎ個の画像信号を供給
することを前提とし、入力画像信号を２倍に時間伸長し
つつ奇数ドットに対応する第１の画像信号と偶数ドット
に対応する第２の画像信号とに分離し、前記制御信号が
順方向を指示する場合には、前記第１の画像信号を第１
の処理系統に出力するとともに前記第２の画像信号を第
２の処理系統に出力し、前記制御信号が逆方向を指示す
る場合には、前記第２の画像信号を第１の処理系統に出
力するとともに前記第１の画像信号を第２の処理系統に
出力する第１のステップと、前記第１の処理系統では、
供給される画像信号をＮ倍に時間伸長しつつ並列化した
Ｎ個の画像信号を生成し、前記第２の処理系統では前記
供給される画像信号をＮ倍に時間伸長しつつ並列化した
Ｎ個の画像信号を生成するとともに、前記制御信号が順
方向を指示するか逆方向を指示するかによって、各Ｎ個
の画像信号の順番を逆転させる第２のステップと、前記
第１の処理系統から出力されるＮ個の画像信号と前記第
２の処理系統から出力されるＮ個の画像信号とを対応す
るドット順序に応じて前記２Ｎ本の画像信号供給線に各
々供給する第３のステップとを備えることを特徴とす
る。この発明によれば、第１および第２の処理系統の動
作周波数を低減させることができ、しかも、２系統で別
々にシリアル−パラレル変換を行っても、最終的に表示
される画面において所定のドットに所定の画像を正しく
表示をさせることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２３】＜１．第１の実施形態＞まず、本発明に係
る画像処理回路を用いた液晶表示装置を第１実施形態と
して説明する。

【００２４】図１は、この液晶表示装置の全体構成を示
すブロック図である。この図に示すように液晶表示装置
は、画像処理部１００Ａと液晶パネル２００とから大略
構成されている。

【００２５】＜１−１：液晶パネル＞次に、液晶パネル
２００の構成について説明する。液晶パネル２００は、
例えば石英基板、ハードガラス等からなる薄膜トランジ
スタアレイ基板１を備えている。そして、当該薄膜トラ
ンジスタアレイ基板１上には、複数の画素部がマトリク
ス状に設けられており、この画素アレイにはＸ方向に複
数配列され各々Ｙ方向に伸びるデータ線３５（ソース電
極線）と、Ｙ方向に複数配列され各々がＸ方向に伸びる
走査線３１（ゲート電極線）が配置される。

【００２６】また、各画素部は、各データ線３５と各走
査線３１との交点に対応して設けられ、データ線３５と
走査線３１に接続された薄膜トランジスタ３０と、薄膜
トランジスタ３０に接続された画素電極１１と蓄積容量
１２とからなる。ここで、データ線３５は、隣接する２
４本毎にデータ線群を構成している。なお、後述するよ
うにデータ線群を単位として、画像信号が各データ線３
５へ同時に供給されるようになっている。

【００２７】また、薄膜トランジスタ３０はデータ線３
５と画素電極１１との間に接続され、導通した期間にデ
ータ線３５に供給された画像信号を画素電極１１および
蓄積容量１２に印加する。このとき、薄膜トランジスタ
３０の導通状態又は非導通状態は、このゲート電極が接
続された走査線３１を介して供給される走査信号に応じ
て各々制御される。

【００２８】さらに、薄膜トランジスタアレイ基板１上
には、画素電極１１に印加した電圧を長く保持する蓄積
容量１２のための配線である容量線３１’（蓄積容量用
電極）が走査線３１に対して平行に形成され、画素電極
１１と容量線３１’との間に上記蓄積容量１２が形成さ
れる。

【００２９】加えて、薄膜トランジスタアレイ基板１上
には、画像信号をサンプリングして複数のデータ線３５
に各々供給するサンプリング回路２１０と、データ線駆
動回路２２０と、走査線駆動回路２３０とが、Ｐチャネ
ル薄膜トランジスタとＮチャネル薄膜トランジスタを回
路素子として形成されている。

【００３０】次に、サンプリング回路２１０は、後述す
るシリアル−パラレル変換回路によってパラレル形式に
変換された２４個の画像信号Ｖ１〜Ｖ２４を各データ線
３５に所定のタイミングで走査信号と同期して供給する
ために、当該画像信号Ｖ１〜Ｖ２４をサンプリングする
回路である。サンプリング回路２１０は、アナログスイ
ッチを構成するサンプリング用薄膜トランジスタ２１１
を各データ線３５毎に備えている。この薄膜トランジス
タ２１１のソース電極には画像信号供給線Ｌ１〜Ｌ２４
を介して各各画像信号Ｖ１〜Ｖ２４が入力され、ゲート
電極にはサンプリング信号線２１６が接続され、ドレイ
ン電極にはデータ線３５が接続されている。

【００３１】次に、データ線駆動回路２２０は、いわゆ
る双方向シフトレジスタを有している。当該シフトレジ
スタは、電源電圧とクロック信号に含まれるＸシフトク
ロックやＸシフトスタートパルス、および制御信号に基
づいて、所定パルス幅及び所定タイミングのサンプリン
グ信号Ｓ１,Ｓ２,…Ｓｎを生成し、これをサンプリング
回路２１０のサンプリング信号線２１６に順次出力す
る。また、双方向シフトレジスタは、制御信号に含まれ
る転送方向制御信号Ｃに従って転送方向を逆転させるこ
とが可能となっている。したがって、データ線駆動回路
２２０は、転送方向を順方向または逆方向に固定するこ
とにより、左端のサンプリング信号線２１６から右端の
サンプリング信号線２１６にサンプリング信号Ｓ１,Ｓ
２,…Ｓｎを順次供給することも、右端のサンプリング
信号線２１６から左端のサンプリング信号線２１６にサ
ンプリング信号Ｓ１,Ｓ２,…Ｓｎを順次供給することも
可能である。

【００３２】次に、走査線駆動回路２３０は、データ線
駆動回路２２０と同様に双方向シフトレジスタを有して
おり、電源電圧、クロック信号に含まれるＹシフトクロ
ックやＹシフトスタートパルス、および制御信号に基づ
いて、この双方向シフトレジスタから所定パルス幅およ
び所定タイミングの走査信号を生成し、走査信号を走査
線３１に線順次で印加するように構成されている。

【００３３】この場合、当該シフトレジスタは垂直走査
期間毎に供給されるＹシフトスタートパルスを受けてシ
フトを開始し、水平走査期間毎に供給されるＹシフトク
ロックに同期してシフト動作することにより、そのシフ
トに応じて走査信号を水平走査期間毎に順次生成する。

【００３４】これにより、各画素部では、走査信号が印
加された走査線３１にゲート電極が接続された薄膜トラ
ンジスタ３０は導通状態となり、走査信号が印加されな
い走査線３１にゲート電極が接続された薄膜トランジス
タ３０は非道通状態になる。

【００３５】ここで、走査線駆動回路２３０は、制御信
号に含まれる転送方向制御信号Ｃに従って上記双方向シ
フトレジスタの転送方向を順方向又は逆方向に固定する
ことにより、複数の走査線３１に対して、上から下の順
序で走査信号を順次供給することも、下から上の順序で
走査信号を順次供給することも可能に構成されている。

【００３６】こうような構成において、サンプリング信
号線２１６を介してデータ線駆動回路２２０からサンプ
リング信号Ｓ１,Ｓ２,…Ｓｎがサンプリング回路２１０
に供給されると、サンプリング回路２１０は画像信号Ｖ
１〜Ｖ２４を同時にサンプリングして、各データ線群を
構成する２４本の隣接するデータ線３５に画像信号Ｖ１
〜Ｖ２４を同時に印加する。これをサンプリング信号Ｓ
１,Ｓ２,…Ｓｎ毎に順次行い、水平走査期間内に各画像
信号Ｖ１〜Ｖ２４のサンプリングをデータ線群毎に順次
実施する。

【００３７】すなわち、データ線駆動回路２２０とサン
プリング回路２１０とは、２４の並列信号に相展開され
て入力された画像信号Ｖ１〜Ｖ２４をデータ線３５に同
時に供給する。

【００３８】＜１−２：画像処理部＞次に、画像処理部
１００Ａについて説明する。図２は、画像処理部１００
Ａの構成を示すブロック図である。図に示すように画像
処理部は、分配器１０１、第１および第２のスイッチ１
０２,１０３、第１および第２のシリアル−パラレル変
換回路１０４,１０５、２４個のＤ／Ａ変換器１０６、
および２４個のアンプ１０７から大略構成されている。
なお、図２に示す信号名おいて、[ ]に囲まれた符号
は、転送方向制御信号Ｃが順方向を指示する「１」であ
る場合のものであり、[ ]に囲まれていない符号は、転
送方向制御信号Ｃが逆方向を指示する「０」である場合
のものである。

【００３９】＜１−２−１：分配器、第１および第２の
スイッチ＞まず、分配器１０１は、分周クロックに同期
して入力画像データＤを奇数ドットに対応する第１画像
データＤＯと偶数ドットに対応する第２画像データＤＥ
に振り分けるように構成されている。ここで分周クロッ
クは、入力画像データＤのサンプリング周期の２倍の周
期を有しており、入力画像データＤのサンプリングクロ
ックを１／２分周して生成される。

【００４０】この分配器１０１は、例えば、分周クロッ
クの立上エッジで入力画像データＤをラッチして第１画
像データＤＯを出力する第１のラッチ回路と、分周クロ
ックの立下エッジで入力画像データＤをラッチして第２
画像データＤＥを出力する第２のラッチ回路とを備える
（図示せず）。この分配器１０１によって、入力画像デ
ータＤは２分配されるので、後段の構成部分をサンプリ
ング周波数（ビデオ転送周波数）の１／２で動作させる
ことが可能となる。

【００４１】次に、第１および第２のスイッチ１０２,
１０３には、第１および第２画像データＤＯ,ＤＥが供
給されており、転送方向制御信号Ｃに基づいてこれらを
選択して出力する。ここで、転送方向制御信号Ｃが順方
向を示すならば（この例では、Ｃ＝０）、第１スイッチ
１０２は、第１画像データＤＯを選択しこれを第１のシ
リアル−パラレル変換回路１０４に出力し、一方、第２
スイッチ１０３は、第２画像データＤＥを選択しこれを
第２のシリアル−パラレル変換回路１０５に出力する。
また、逆に、転送方向制御信号Ｃが逆方向を示すならば
（この例では、Ｃ＝１）、第１スイッチ１０２は、第２
画像データＤＥを選択しこれを第１のシリアル−パラレ
ル変換回路１０４に出力し、一方、第２スイッチ１０３
は、第１画像データＤＯを選択しこれを第２のシリアル
−パラレル変換回路１０５に出力する。

【００４２】＜１−２−２：第１および第２のシリアル
−パラレル変換回路＞第１のシリアル−パラレル変換回
路１０４は、入力端子が第１のスイッチ１０２に接続さ
れる点を除いて、入力端子が第２のスイッチ１０３に接
続される第２のシリアル−パラレル変換回路１０５と、
同一の構成であるので、ここでは第１のシリアル−パラ
レル変換回路１０４について説明する。

【００４３】第１のシリアル−パラレル変換回路１０４
は、１つの入力端子と１２個の出力端子OUT1〜OUT12と
を備えており、シリアルに入力される第１または第２画
像データＤＯ,ＤＥを、１２倍に時間伸長するととも
に、位相の揃った１２個のパラレルなデータに変換す
る。また、転送方向制御信号Ｃが順方向を指示する場合
には、先に入力されたデータから順に出力端子OUT1,OUT
2,…OUT12に出力し、一方、転送方向制御信号Ｃが逆方
向を指示する場合には後に入力されたデータから順に出
力端子OUT1,OUT2,…OUT12に出力する。

【００４４】ここで、第１のシリアル−パラレル変換回
路１０４の動作を図３、４を参照して説明する。図３
は、転送方向制御信号Ｃが順方向を指示する場合におけ
る第１のシリアル−パラレル変換回路のタイミングチャ
ートであり、図４は転送方向制御信号Ｃが逆方向を指示
する場合における第１のシリアル−パラレル変換回路の
タイミングチャートである。

【００４５】入力画像データＤをサンプリング順にＤ
１,Ｄ２,…と表すとき、奇数ドットに対応する第１の画
像データＤＯはＤ１,Ｄ３,Ｄ５,…となり、偶数ドット
に対応する第２の画像データＤＥはＤ２,Ｄ４,Ｄ６,…
となる。ここで、転送方向制御信号Ｃが順方向を指示す
る場合には（図３参照）、第１の画像データＤＯが入力
端子に供給されるので、第１のシリアル−パラレル変換
回路１０４は、第１の画像データＤ１,Ｄ３,Ｄ５…を順
次ラッチすることによって、時間軸を１２倍に伸長した
内部データｉＤ１〜ｉＤ１２を内部的に生成する。この
後、第１のシリアル−パラレル変換回路１０４は、内部
データｉＤ１〜ｉＤ１２をさらにラッチすることによっ
て、位相の揃ったデータを出力端子OUT1〜OUT12から出
力する。

【００４６】この場合、期間Ｔ１にあっては出力端子OU
T1〜OUT12からＤ１,Ｄ３,…Ｄ２３が同時に出力され、
期間Ｔ２にあっては出力端子OUT1〜OUT12からＤ２５,Ｄ
２７,…Ｄ４７が同時に出力され、期間Ｔ３,Ｔ４…にあ
っても、期間Ｔ１,Ｔ２と同様にパラレルに変換された
１２個のデータが出力される。ここで、ｊ＝１,２,…１
２、ｋ＝０,１,…としたとき、ＤＯjをＤＯj＝Ｄｎ（ｎ
は入力画像データＤの添字）、ｎ＝２ｊ−１＋２４ｋと
定義すれば、出力端子OUT1,OUT2,…OUT12から出力され
るデータは、図２、３に示すようにＤＯ１,ＤＯ２,…Ｄ
Ｏ１２となる。

【００４７】一方、転送方向制御信号Ｃが逆方向を指示
する場合には、第２の画像データＤＥが入力端子に供給
されるので、第１のシリアル−パラレル変換回路１０４
は、図４に示すように第２の画像データＤ２,Ｄ４,Ｄ６
…の時間軸を１２倍に伸長した内部データｉＤ１〜ｉＤ
１２を生成し、最終的には内部データｉＤ１〜ｉＤ１２
の位相を揃えて出力端子OUT1〜OUT12から出力する。但
し、転送方向制御信号Ｃが順方向を指示する場合には、
出力端子OUT1,OUT2,…OUT12から内部データｉＤ１,ｉＤ
２,…ｉＤ１２の対応するデータが出力されるのに対し
て、転送方向制御信号Ｃが逆方向を指示する場合には、
内部データｉＤ１２,ｉＤ１１,…ｉＤ１に対応するデー
タが出力される。

【００４８】すなわち、この場合には、期間Ｔ１におい
て出力端子OUT1〜OUT12からＤ２４,Ｄ２２,…Ｄ２が同
時に出力され、期間Ｔ２において出力端子OUT1〜OUT12
からＤ４８,Ｄ４６,…Ｄ２６が同時に出力され、また、
期間Ｔ３,Ｔ４…にあっても、期間Ｔ１,Ｔ２と同様にパ
ラレルに変換された１２個のデータが出力される。ここ
で、ＤＥjをＤＥj＝Ｄｍ（ｍは入力画像データＤの添
字）、ｍ＝２ｊ＋２４ｋ（j=1,2,…12、k=0,1,…）と定
義すれば、出力端子OUT1,OUT2,…OUT12から出力される
データは、図２、４に示すようにＤＥ１２,ＤＥ１１,…
ＤＥ１となる。

【００４９】なお、第２のシリアル−パラレル変換回路
１０５は、上述したように第１のシリアル−パラレル変
換回路１０４と同様に構成されており、入力データが第
１のシリアル−パラレル変換回路１０５と相違している
だけである。このため、図２に示すように、転送方向制
御信号Ｃが順方向を指示する場合にはその出力端子OUT
1,OUT2,…OUT12からＤＥ１,ＤＥ２,…ＤＥ１２が出力さ
れ、転送方向制御信号Ｃが逆方向を指示する場合にはＤ
Ｏ１２,ＤＯ１１,…ＤＯ１が出力される。

【００５０】＜１−２−３：Ｄ／Ａ変換器およびアンプ
＞次に、図２に示すように各Ｄ／Ａ変換器106A〜106L,1
06M〜106Xは、第１および第２のシリアル−パラレル変
換回路１０４,１０５の出力端子OUT1〜OUT12に各々接続
されており、デジタル信号をアナログ信号に変換する。
また、アンプ107A〜107Xは、Ｄ／Ａ変換器106A〜106Xの
後段に設けられており、Ｄ／Ａ変換器106A〜106Xを介し
て得られた画像信号を所定のレベルまで各々増幅して、
画像信号Ｖ１〜Ｖ２４として、上述した液晶パネル２０
０に出力する。

【００５１】本実施形態では、分配器１０１によって入
力画像データＤを２分配したので、第１および第２のシ
リアル−パラレル変換回路１０４,１０５によって、奇
数ドットに対応する第１の画像データＤＯと偶数ドット
に対応する第２の画像データＤＥとが各々シリアル−パ
ラレル変換される。したがって、転送方向制御信号Ｃが
順方向を指示する場合には、アンプ107A〜107Lの出力信
号は奇数ドットに対応するものとなり、一方、アンプ10
7M〜107Xの出力信号は偶数ドットに対応するものとな
る。このため、アンプ107A〜107Xの出力信号を画像信号
供給線Ｌ１〜Ｌ２４へ供給する際には、奇数ドットと偶
数ドットの順序を考慮する必要がある。そこで、107A→
Ｌ１、107M→Ｌ２、107B→Ｌ３、107N→Ｌ４…といった
ように２つの処理系統によって得られた処理結果を交互
に画像信号供給線Ｌ１〜Ｌ２４へ供給するようにしてい
る。

【００５２】また、ＤＯ１〜ＤＯ１２に対応するアンプ
107A〜106Xの出力信号をＡＯ１〜ＡＯ１２、ＤＥ１〜Ｄ
Ｅ１２に対応するアンプ107A〜106Xの出力信号をＡＥ１
〜ＡＥ１２で表すものとすれば、転送方向制御信号Ｃが
順方向の場合にあっては、Ｖ１,Ｖ３,…Ｖ２３は各々Ａ
Ｏ１,ＡＯ２,…ＡＯ１２となり、Ｖ２,Ｖ４,…Ｖ２４は
各々ＡＥ１,ＡＥ２,…ＡＥ１２となる。一方、転送方向
制御信号Ｃが逆方向の場合にあっては、Ｖ１,Ｖ３,…Ｖ
２３は各々ＡＥ１２,ＡＥ１１,…ＡＥ１となり、Ｖ２,
Ｖ４,…Ｖ２４は各々ＡＯ１２,ＡＯ１１,…ＡＯ１とな
る。

【００５３】＜１−３：液晶表示装置の全体動作＞次
に、液晶表示装置の全体動作を図面を参照しつつ説明す
る。図５は、転送方向制御信号Ｃが順方向を指示する場
合における液晶表示装置の動作を示す概念図であり、図
６は転送方向制御信号Ｃが逆方向を指示する場合におけ
る液晶表示装置の動作を示す概念図である。なお、この
例の液晶パネル２００はＸ方向に１２７２ドットの画素
部を有するものとし、図５,６には第１番目の走査線を
構成する画素部にＰ１〜Ｐ１２７２の符号を付して図示
するものとする。また、入力画像データＤを構成する各
データの符号Ｄ１,Ｄ２,…Ｄ１２７２を、これらに各々
対応するシリアル−パラレル変換以降の信号にも便宜的
に用いることにする。

【００５４】まず、転送方向制御信号Ｃが順方向を指示
する場合を考える（図２,５参照）。入力画像データＤ
が画像処理部１００Ａに供給されると、分配器１０１と
第１および第２のスイッチ１０２,１０３によって、入
力画像データＤが第１の画像データＤＯと第２の画像デ
ータＤＥに振り分けられ、この後、第１および第２の画
像データＤＯ,ＤＥが第１および第２のシリアル−パラ
レル変換回路１０４,１０５に各々供給される。これに
より、第１および第２のシリアル−パラレル変換回路１
０４,１０５の動作周波数を、入力画像データＤを直接
シリアル−パラレル変換する場合と比較して１／２に低
減することが可能となる。

【００５５】この後、第１および第２のシリアル−パラ
レル変換回路１０４,１０５は、第１および第２の画像
データＤＯ,ＤＥを各々１２系統のパラレルデータに変
換する。これにより、入力画像データＤの１サンプル周
期が２４倍に時間伸長されたパラレルデータが得られる
ことになる。例えば、期間Ｔ１において、第１のシリア
ル−パラレル変換回路１０４は並列化されたＤ１,Ｄ２,
…Ｄ２３を出力し、第２のシリアル−パラレル変換回路
１０５は並列化されたＤ２,Ｄ４,…Ｄ２４を出力する。

【００５６】次に、並列化された各データはＤ／Ａ変換
され、所定のレベルに増幅される。この後、２つの処理
系統で生成された各画像信号は、対応する画像信号供給
線Ｌ１〜Ｌ２４に各々供給される。例えば、期間Ｔ１に
おいて並列化されたＤ１,Ｄ２,…Ｄ２３とＤ２,Ｄ４,…
Ｄ２４は、Ｄ１→Ｌ１、Ｄ２→Ｌ２、…Ｄ２４→Ｌ２４
といったように供給される。すなわち、各画像信号を画
像信号供給線Ｌ１〜Ｌ２４に供給する段階で、２つの処
理系統の処理結果が合成されることになる。

【００５７】次に、画像信号供給線Ｌ１〜Ｌ２４に供給
された各画像信号はサンプリング回路２１０によってサ
ンプリングされる。この場合のサンプリングは、隣接す
る２４本のデータ線群毎に行われる。また、この例で
は、転送方向制御信号Ｃが順方向を示しているので、左
端のサンプリング信号線から右端のサンプリング信号線
にサンプリング信号を順次供給する。したがって、サン
プリング信号Ｓ１,Ｓ２,…Ｓ５３は、その位相がＳ１→
Ｓ２→…Ｓ５３の順に進んでいく。このため、期間Ｔ１
にあっては画素部Ｐ１〜Ｐ２４に画像信号（Ｄ１〜Ｄ２
４）が供給され、期間Ｔ２にあっては画素部Ｐ２５〜Ｐ
４８に画像信号（Ｄ２４〜Ｄ４８）が供給され、以後こ
れを繰り返し、期間Ｔ５３にあっては画素部Ｐ１２４８
〜Ｐ１２７２に画像信号（Ｄ１２４８〜Ｄ１２７２）が
供給される。

【００５８】したがって、各画素部Ｐ１〜Ｐ１２７２の
走査方向は、図中矢印Ｘで示す順方向となる。

【００５９】次に、転送方向制御信号Ｃが逆方向を指示
する場合を考える（図２,６参照）。この場合には、上
述した順方向の場合とは逆に、第２の画像データＤＥが
第１のシリアル−パラレル変換回路１０４に供給され、
第１の画像データＤＯが第２のシリアル−パラレル変換
回路１０５に供給される。この後、第１および第２のシ
リアル−パラレル変換回路１０４,１０５は、第２およ
び第１の画像データＤＥ,ＤＯを各々１２系統のパラレ
ルデータに変換する。この際、各変換回路は、それらの
出力端子OUT1〜OUT12から出力するデータの順序を、順
方向の場合と逆転する。これにより、画像信号供給線Ｌ
１〜Ｌ２４に供給する画像信号の順序を順方向の場合と
逆転することができる。

【００６０】すなわち、順方向の場合にはＬ１にＤ１、
Ｌ２にＤ２、…Ｌ２４にＤ２４といったように画像信号
を供給していたものを、逆方向の場合にはＬ１にＤ２
４、Ｌ２にＤ２３、…Ｌ２４にＤ１といったように画像
信号を供給する。ここで、各画像信号供給線Ｌ１〜Ｌ２
４に供給された画像信号は、サンプリング回路２１０を
介して各データ線群に順次供給されるが、上述したよう
に順方向と逆方向とで、各画像信号供給線Ｌ１〜Ｌ２４
に供給される画像信号を逆転したので、あるデータ線群
に各々接続される各画素部に供給する画像信号の順番を
転送方向に応じて逆転することが可能となる。

【００６１】次に、この例では、転送方向制御信号Ｃが
逆方向を示しているので、データ線駆動回路２２０は右
端のサンプリング信号線２１６から左端のサンプリング
信号線２１６へサンプリング信号Ｓ１〜Ｓ５３を順次供
給する。したがって、サンプリング信号Ｓ１,Ｓ２,…Ｓ
５３は、その位相がＳ５３→Ｓ５２→…Ｓ１の順に進ん
でいく。このため、期間Ｔ１にあっては第５３のデータ
線群を構成する画素部Ｐ１２７２〜Ｐ１２４９に画像信
号（Ｄ１〜Ｄ２４）が供給され、期間Ｔ２にあっては画
素部Ｐ１２４８〜Ｐ１２２５に画像信号（Ｄ２５〜Ｄ４
８）が供給され、以後これを繰り返し、期間Ｔ５３にあ
っては画素部Ｐ２４〜Ｐ１に画像信号（Ｄ１２４９〜Ｄ
１２７２）が供給される。

【００６２】したがって、各画素部Ｐ１〜Ｐ１２７２の
走査方向は、図中矢印Ｙで示すように逆方向となる。

【００６３】＜１−４：第１実施形態の効果＞以上説明
したように本実施形態によれば、入力画像データＤを分
配器１１０によって、奇数ドットに対応する第１の画像
データＤＯと偶数ドットに対応する第２２の画像データ
ＤＥとに分離し、各々についてシリアル−パラレル変換
を行うようにしたので、第１および第２のシリアル−パ
ラレル変換回路１０４,１０５の動作周波数を１／２に
低下させることができる。

【００６４】また、第１および第２のシリアル−パラレ
ル変換回路１０４,１０５といった２つの処理系統で各
々並列化された各データは、Ｄ／Ａ変換器106A〜106Xお
よびアンプ107A〜107Xを介して画像信号供給線Ｌ１〜Ｌ
２４に供給する際に合成されるが、本実施形態によれ
ば、画像信号は２つの処理系統に供給される第１の画像
データＤＯと第２の画像データＤＥとの種別、すなわ
ち、奇数ドットと偶数ドットとの順序を考慮して合成す
るので、２つの処理系統を用いても、正しい順序で画像
信号を表示することができる。

【００６５】また、転送方向が逆方向の場合には、順方
向の場合とは逆に、奇数番目の画素部に偶数ドットの画
像信号を、偶数番目の画素部に奇数ドットの画像信号を
供給する必要があるが、第１および第２のスイッチ１０
２,１０３は、転送方向制御信号Ｃに基づいて、第１ま
たは第２の画像データＤＯ,ＤＥを出力する処理系統を
切り換えるので、そのような制御が可能である。さら
に、転送方向が逆方向の場合には、第１および第２のシ
リアル−パラレル変換回路１０４,１０５は、各出力端
子OUT1〜OUT12から並列化された各データを出力する
が、転送方向制御信号Ｃに基づいてデータ出力順序を切
り換えるので、各データ線群を構成するデータ線に供給
する画像信号の順序を、転送方向に応じて逆転させるこ
とが可能である。くわえて、データ線駆動回路は、転送
方向制御信号Ｃに基づいてサンプリング信号の供給順序
を切り換えるので、順方向の場合には第１のデータ線群
から昇順に画像信号を画素部に供給し、逆方向の場合に
は第５３のデータ線群から降順に画像信号を画素部に供
給することができる。この結果、シリアル−パラレル変
換の動作周波数を低減するために２つの処理系統を用い
るものであっても、画像表示の方向を逆転させることが
できる。

【００６６】＜２.第２実施形態＞次に、第２実施形態
に係る液晶表示装置を説明する。この液晶表示装置は、
上述した画像処理部１００Ａの替わりに画像処理部１０
０Ｂを用いる点を除いて、第１実施形態の液晶表示装置
と同様に構成されている。

【００６７】＜２−１：画像処理部１００Ｂの構成＞図
７は、画像処理部１００Ｂの構成を示すブロック図であ
る。なお、図７に示す信号名おいて、[ ]に囲まれた符
号は、転送方向制御信号Ｃが順方向を指示する「１」で
ある場合のものであり、[ ]に囲まれていない符号は、
転送方向制御信号Ｃが逆方向を指示する「０」である場
合のものである。

【００６８】画像処理部１００Ｂが図２に示す画像処理
部１００Ａと相違するのは、第１および第２のシリアル
−パラレル変換回路１０４,１０５の替わりにサンプル
ホールド回路108A〜108Xを用いてシリアル−パラレル変
換を行う点、第１のスイッチ１０２の後段にＤ／Ａ変換
器１０６ａとアンプ１０７ａを設けた点、第２のスイッ
チ１０３の後段にＤ／Ａ変換器１０６ｂとアンプ１０７
ｂを設けた点、およびトリガパルス発生回路ＴＰＧを設
けた点である。すなわち、第１実施形態の画像処理部１
００Ａがデジタル処理によって、シリアル−パラレル変
換を行うのに対し、第２実施形態の画像処理部１００Ｂ
はアナログ処理によってシリアル−パラレル変換を行う
ように構成されている。

【００６９】より具体的には、アンプ１０７ａの出力端
子はサンプルホールド回路108A〜108Lの各入力端子に接
続されており、アンプ１０７ｂの出力端子はサンプルホ
ールド回路108M〜108Xの各入力端子に各々接続されてい
る。アンプ１０７ａの出力信号は、図に示すように第１
のスイッチ１０２から出力される画像データに対応する
ものであるから、転送方向制御信号Ｃが順方向を指示す
る場合には時間軸を２倍に伸長した奇数ドットの画像信
号に対応し、転送方向制御信号Ｃが逆方向を指示する場
合には時間軸を２倍に伸長した偶数ドットの画像信号に
対応する。一方、アンプ１０７ｂの出力信号は、転送方
向制御信号が順方向を指示する場合には偶数ドットの画
像信号に対応しており、転送方向制御信号が逆方向を指
示する場合には奇数ドットの画像信号に対応するものと
なる。なお、以下の説明では、アンプ１０７ａの出力信
号を第１のアンプ出力信号ＡＳ、アンプ１０７ｂの出力
信号を第２のアンプ出力信号ＢＳと呼ぶことにする。

【００７０】次に、トリガパルス発生回路ＴＰＧは、１
２相のサンプリングパルスＳＰ１,ＳＰ２,…ＳＰ１２と
ラッチパルスＬＰを発生する。サンプリングパルスＳＰ
１〜ＳＰ１２は転送方向制御信号Ｃに基づいてサンプル
ホールド回路108A〜108L,108M〜108Xに各々供給され、
また、ラッチパルスＬＰは全てのサンプルホールド回路
108A〜108Xに供給されるようになっている。

【００７１】ここで、サンプリングパルスＳＰ１,ＳＰ
２,…ＳＰ１２およびラッチパルスＬＰのパルス位相
は、ＳＰ１→ＳＰ２→…ＳＰ１２→ＬＰの順に進むよう
になっている。また、転送方向制御信号Ｃが順方向を指
示する場合には、ＳＰ１が108A,108Mに、ＳＰ２が108B,
108Nに、…ＳＰ１２が108L,108Xに供給され、転送方向
制御信号Ｃが逆方向を指示する場合には、順方向の場合
と逆に、ＳＰ１が108L,108Xに、ＳＰ２が108K,108Wに、
…ＳＰ１２が108A,108Mに供給されるようになってい
る。なお、サンプリングパルスＳＰ１〜ＳＰ１２および
ラッチパルスＬＰは、入力画像データＤと同期してお
り、それらの周波数は入力画像データＤのサンプリング
周波数の１／２４に設定してある。

【００７２】次に、サンプルホールド回路108A〜108L,1
08M〜108Xは、内部的に２段階のサンプルホールドを行
うように構成されており、バッファアンプ、アナログス
イッチ、およびホールドコンデンサ等を備えるものであ
る。まず、第１段階では、第１および第２のアンプ出力
信号ＡＳ,ＢＳを、各サンプリングパルスＳＰ１,ＳＰ
２,…ＳＰ１２に基づいてサンプルホールドする。これ
によって、第１および第２のアンプ出力信号ＡＳ,ＢＳ
の時間軸が２４倍に伸長される。しかしながら、各サン
プリングパルスＳＰ１〜ＳＰ１２の位相は異なっている
ので、第１段階が終了した時点では時間伸長された画像
信号の位相は揃っていない。次に、第２段階では、サン
プルホールドされた画像信号をラッチパルスＬＰによっ
て再度サンプルホールドする。上述したようにラッチパ
ルスＬＰは各サンプルホールド回路108A〜108Xに共通で
あるから、それらの出力信号の位相を揃えることができ
る。

【００７３】また、サンプルホールド回路108A,108B,…
108Lの出力信号は、画像信号Ｖ１,Ｖ３,…Ｖ２３として
液晶パネル２００の画像信号供給線Ｌ１,Ｌ３,…Ｌ２３
に各々供給され、サンプルホールド回路108M,108N,…10
8Xの出力信号は、画像信号Ｖ２,Ｖ４,…Ｖ２４として液
晶パネル２００の画像信号供給線Ｌ２,Ｌ４,…Ｌ２４に
各々供給される構成となっている。

【００７４】＜２−２：画像処理部１００Ｂの動作＞次
に、画像処理部１００Ｂのシリアル−パラレル変換動作
を図８、９を参照して説明する。なお、サンプルホール
ド回路108A〜108Lと108M〜108Xとは、入力信号が第１の
アンプ出力信号ＡＳであるか、あるいは第２のアンプ出
力信号ＢＳであるかしか相違がないので、ここでは、10
8M〜108Xの説明は省略しサンプルホールド回路108A〜10
8Lについて説明する。図８は転送方向制御信号Ｃが順方
向を指示する場合におけるサンプルホールド回路108A〜
108Lのタイミングチャートであり、図９は転送方向制御
信号Ｃが逆方向を指示する場合におけるサンプルホール
ド回路108A〜108Lのタイミングチャートである。

【００７５】まず、転送方向制御信号Ｃが順方向を指示
する場合には（図８参照）、第１の画像データＤＯに対
応する画像信号が第１のアンプ出力信号ＡＳとしてアン
プ１０７ａから出力される。ここで、入力画像データＤ
を構成する各データＤ１,Ｄ２,…に対応するアンプ出力
信号をＡ１,Ａ２,…と表すものとすれば、第１のアンプ
出力信号ＡＳは、図に示すようにＡ１,Ａ３,…となる。

【００７６】サンプルホールド回路108A,108B,…108L
は、第１のアンプ出力信号ＡＳを図に示すサンプリング
パルスＳＰ１,ＳＰ２,…ＳＰ１２によって内部的にサン
プリングする。サンプルホールド回路108A,108B,…108L
における第１段階のサンプルホールドによって得られる
画像信号をSH1,SH2,…SH12で表すものとすれば、これら
の画像信号は、図に示すようになる。すなわち、第１段
階のサンプルホールドによって、１２倍に時間軸が伸長
され、位相がずれた画像信号SH1,SH2,…SH12が得られ
る。この後、サンプルホールド回路108A,108B,…108L
は、図に示すラッチパルスＬＰによって画像信号SH1,SH
2,…SH12をサンプルホールドするから、位相が揃った画
像信号Ｖ１,Ｖ３,…Ｖ２３が得られることになる。ここ
で、ｊ＝１,２,…１２、ｋ＝０,１,…としたとき、ＡＯ
jをＡＯj＝Ｄｎ（ｎは入力画像データＤの添字）、ｎ＝
２ｊ−１＋２４ｋと定義すれば、画像信号Ｖ１,Ｖ３,…
Ｖ２３は、図７、８に示すようにＡＯ１,ＡＯ２,…ＡＯ
１２となる。

【００７７】次に、転送方向制御信号Ｃが逆方向を指示
する場合には（図９参照）、第２の画像データＤＥに対
応する画像信号が第１のアンプ出力信号ＡＳとしてアン
プ１０７ａから出力される。このため、第１のアンプ出
力信号ＡＳは、図に示すようにＡ２,Ａ４,…となる。転
送方向制御信号Ｃが逆方向を指示する場合には、各サン
プルホールド回路108A,108B,…108Lに各サンプリングパ
ルスＳＰ１２,ＳＰ１１,…ＳＰ１が供給されるから、画
像信号SH12,SH11,…SH1は、図に示すようになる。すな
わち、転送方向制御信号Ｃが順方向を指示する場合には
画像信号SH1がＡ１,Ａ２５…、画像信号SH2がＡ３,Ａ２
４…といったように構成されるのに対し、逆方向の場合
には画像信号SH1がＡ２４,Ａ４８…、画像信号SH2がＡ
２２,Ａ２６…といったように構成される。

【００７８】したがって、逆方向の場合に画像信号SH1,
SH2,…SH12がラッチパルスＬＰによって再度サンプルホ
ールドされると、図に示す画像信号Ｖ１,Ｖ３,…Ｖ２３
が得られることになる。ここで、ＡＥjをＡＥj＝Ｄｍ
（ｍは入力画像データＤの添字）、ｍ＝２ｊ＋２４ｋ
（j=1,2,…12、k=0,1,…）と定義すれば、出力端子OUT1,
OUT2,…OUT12から出力されるデータは、画像信号Ｖ１,
Ｖ３,…Ｖ２３は、図７、９に示すようにＡＥ１２,ＡＥ
１１,…ＡＥ１となる。

【００７９】くわえて、サンプルホールド回路108M〜10
8Xは、入力信号が第２のアンプ出力信号ＢＳである点を
除いて、108A〜108Lと同様に構成されているから、図７
に示すように、転送方向制御信号Ｃが順方向を指示する
場合には、画像信号Ｖ２,Ｖ４,…Ｖ２４としてＡＥ１,
ＡＥ２,…ＡＥ１２が出力され、転送方向制御信号Ｃが
逆方向を指示する場合にはＡＯ１２,ＡＯ１１,…ＡＯ１
が出力される。

【００８０】以上のことから、第２実施形態の画像処理
部１００Ｂで生成される画像信号Ｖ１〜Ｖ２４は、第１
実施形態の画像処理部１００Ａで生成される画像信号Ｖ
１〜Ｖ２４と等しくなる。また、第２実施形態の液晶表
示装置に用いられる液晶パネル２００は第１実施形態と
同一の構成である。したがって、第２実施形態の液晶表
示装置は第１実施形態のものと同様に、画像表示の方向
を逆転させることが可能である。なお、この液晶表示装
置の全体動作は、第１実施形態の全体動作を説明するた
めに用いた図５、図６において、第１および第２のシリ
アル−パラレル変換回路の出力をサンプルホールド回路
108A〜108Lおよび108M〜108Xの出力と対応付ければ、第
１実施形態の全体動作と同様であるから、ここでは詳細
な説明は省略する。

【００８１】＜２−３：第２実施形態の効果＞本実施形
態によれば、第１実施形態と同様に、２つの処理系統に
分けてシリアル−パラレル変換を行うようにしたので、
Ｄ／Ａ変換器１０６ａ,１０６ｂ、アンプ１０７ａ,１０
７ｂ、およびサンプルホールド回路108A〜108Xの動作周
波数を１／２に低下させることができる。また、２つの
処理系統で各々並列化された画像信号は、サンプルホー
ルド回路108A〜108Xから画像信号供給線Ｌ１〜Ｌ２４に
供給する際に合成されるが、サンプルホールド回路108A
〜108Xと画像信号供給線Ｌ１〜Ｌ２４の接続は、奇数ド
ットと偶数ドットとの順序を考慮してあるので、２つの
処理系統を用いても、正しい順序で画像信号を表示する
ことができる。また、シリアル−パラレル変換の動作周
波数を低減するために２つの処理系統を用いるものであ
っても、画像表示の方向を逆転させることができる。

【００８２】さらに、この例にあっては、サンプルホー
ルド回路108A〜108Xを用いることによってシリアル−パ
ラレル変換を行っているので、第１実施形態と比較して
Ｄ／Ａ変換器の個数を大幅に減らすことができる。

【００８３】＜３.第３実施形態＞次に、第３実施形態
に係る液晶表示装置を説明する。上述した第１実施形態
にあってはシリアル−パラレル変換をデジタル的に処理
し、第２実施形態ではアナログ的に処理した。これに対
して、第３実施形態は、シリアル−パラレル変換をデジ
タル処理とアナログ処理の両方を用いてシリアル−パラ
レル変換を行うものである。第３実施形態に係る液晶表
示装置は、上述した画像処理部１００Ａの替わりに画像
処理部１００Ｃを用いる点を除いて、第１実施形態の液
晶表示装置と同様に構成されている。

【００８４】＜３−１：画像処理部１００Ｃの構成＞図
１０は、画像処理部１００Ｃの構成を示すブロック図で
ある。なお、図１０に示す信号名おいて、[ ]に囲まれ
た符号は、転送方向制御信号Ｃが逆方向を指示する
「１」である場合のものであり、[ ]に囲まれていない
符号は、転送方向制御信号Ｃが順方向を指示する「０」
である場合のものである。

【００８５】画像処理部１００Ｃにおいて、第３および
第４のシリアル−パラレル変換回路１０４',１０５'
は、１つの入力端子と２個の出力端子OUT1,OUT2とを備
えており、シリアルに入力される第１または第２画像デ
ータＤＯ,ＤＥを、２倍に時間伸長するとともに、位相
の揃った２個のパラレルなデータに変換する。したがっ
て、後段の回路を入力画像データＤのサンプリング周波
数の１／４で動作させることができる。また、第３およ
び第４のシリアル−パラレル変換回路１０４',１０５'
は、転送方向制御信号Ｃが順方向を指示する場合には、
先に入力されたデータを出力端子OUT1から出力するとと
もに後に入力されたデータを出力端子OUT2から出力し、
一方、転送方向制御信号Ｃが逆方向を指示する場合には
後に入力されたデータを出力端子OUT2から出力するとと
もに先に入力されたデータを出力端子OUT1から出力する
ように構成されている。

【００８６】次に、第３のシリアル−パラレル変換回路
１０４'の後段には、２系統のＤ／Ａ変換器１０６ａ,１
０６ｂおよびアンプ１０７ａ,１０７ｂが設けられてお
り、第４のシリアル−パラレル変換回路１０５'の後段
にも２系統のＤ／Ａ変換器１０６ｃ,１０６ｄおよびア
ンプ１０７ｃ,１０７ｄが設けられている。これらによ
って、並列化されたデータがデジタル信号からアナログ
信号に変換されるとともに、画像信号が所定レベルに増
幅される。

【００８７】次に、アンプ１０７ａ〜１０７ｄの後段に
は各々６系統にシリアル−パラレル変換を行うサンプル
ホールド回路108A〜108F,108G〜108L,108M〜108R,108S
〜108Xが設けられている。これらのサンプルホールド回
路108A〜108Xは、第２実施形態のものと同様に構成され
ている。

【００８８】また、トリガパルス発生回路ＴＰＧ'は、
６相のサンプリングパルスＳＰ１'〜ＳＰ６'とラッチパ
ルスＬＰ'とを生成するように構成されている。サンプ
リングパルスＳＰ１'〜ＳＰ６'は転送方向制御信号Ｃに
基づいてサンプルホールド回路108A〜108F,108G〜108L,
108M〜108R,108S〜108Xに各々供給され、また、ラッチ
パルスＬＰ'は全てのサンプルホールド回路108A〜108X
に供給されるようになっている。

【００８９】ここで、サンプリングパルスＳＰ１'〜Ｓ
Ｐ６'およびラッチパルスＬＰ'は、入力画像データＤと
同期しており、それらの周波数は入力画像データＤのサ
ンプリング周波数の１／２４に設定してある。また、サ
ンプリングパルスＳＰ１',ＳＰ２',…ＳＰ６'およびラ
ッチパルスＬＰ'のパルス位相は、ＳＰ１'→ＳＰ２'→
…ＳＰ６'→ＬＰ'の順に進むようになっている。また、
転送方向制御信号Ｃが順方向を指示する場合には、ＳＰ
１'が108A,108G,108M,108Lに、ＳＰ２'が108B,108H,108
N,108Tに、…ＳＰ６'が108F,108L,108R,108Xに供給さ
れ、転送方向制御信号Ｃが逆方向を指示する場合には、
順方向の場合と逆に、ＳＰ１'が108F,108L,108R,108X
に、ＳＰ２'が108E,108K,108Q,108Wに、…ＳＰ６'が108
A,108G,108M,108Lに供給されるようになっている。

【００９０】さらに、各サンプルホールド回路108A〜10
8Xに供給される画像信号は、第２実施形態のものと比較
して時間軸が２倍に伸長されているので、サンプリング
パルスＳＰ１'〜ＳＰ６'およびラッチパルスＬＰ'のパ
ルス幅は、サンプリングパルスＳＰ１〜ＳＰ１２および
ラッチパルスＬＰのパルス幅と比較して２倍に設定して
ある。

【００９１】ところで、一般にサンプルホールド回路で
はスイッチング素子を用いてホールドコンデンサに電荷
を充電したりホールドコンデンサと入力を遮断する必要
がある。これらの性能を保証するためには、サンプリン
グ期間が短い程、スイッチング素子の動作速度を高くす
る必要があり、構成が複雑となる。この例では、パルス
幅を長くすることができるから、サンプルホールド回路
108A〜108Xを容易に構成することができる。換言すれ
ば、アナログ処理の性能を補うために第３および第４の
シリアル−パラレル変換回路１０４',１０５'において
２系統の並列化を行っている。

【００９２】以上の構成によって、画像処理部１００Ｃ
では３段階からなるシリアル−パラレル変換を行う。ま
ず、第１段階では、分配器１０１によって入力画像デー
タＤが２系統の画像データＤＯ,ＤＥにパラレル変換さ
れ、第２段階では第３および第４のシリアル−パラレル
変換回路１０４',１０５'によって画像データＤＯ,ＤＥ
が各回路当たり２系統にパラレル変換され、第３段階に
あっては、第２段階で得られた４系統の画像信号を、サ
ンプルホールド回路108A〜108F,108G〜108L,108M〜108
R,108S〜108Xによって２４系統の画像信号Ｖ１〜Ｖ２４
に変換している。

【００９３】＜３−２：画像処理部１００Ｃの動作＞次
に、画像処理部１００Ｃのシリアル−パラレル変換動作
を図１１、１２を参照して説明する。なお、第３のシリ
アル−パラレル変換回路１０４'、Ｄ／Ａ変換器１０６
ａ,１０６ｂ、アンプ１０７ａ,１０７ｂおよびサンプル
ホールド回路108A〜108Lと、第４のシリアル−パラレル
変換回路１０５'、Ｄ／Ａ変換器１０６ｃ,１０６ｄ、ア
ンプ１０７ｃ,１０７ｄおよびサンプルホールド回路108
M〜108Xとは、同様に構成されているので、ここでは、
前者についてのみ説明する。

【００９４】図１１は転送方向制御信号Ｃが順方向を指
示する場合におけるシリアル−パラレル変換の動作を示
すタイミングチャートであり、図１２は転送方向制御信
号Ｃが逆方向を指示する場合におけるシリアル−パラレ
ル変換の動作を示すタイミングチャートである。

【００９５】まず、転送方向制御信号Ｃが順方向を指示
する場合には（図１１参照）、分配器１０１によって入
力画像データＤが２系統の画像データＤＯ,ＤＥにパラ
レル変換され、第１の画像データＤＯが第３のシリアル
−パラレル変換回路１０４'によってさらに２系統にシ
リアル−パラレル変換される。この結果、図に示すよう
に変換回路１０４'の出力端子OUT1からは、Ｄ１,Ｄ５,
…といったデータが出力され、一方、変換回路１０４'
の出力端子OUT2からは、Ｄ３,Ｄ７,…といったデータが
出力される。

【００９６】ここで、入力画像データＤを構成する各デ
ータＤ１,Ｄ２,…に対応するアンプ出力信号をＡ１,Ａ
２,…と表すものとすれば、アンプ１０７ａの出力信号
は、図に示すようにＡ１,Ａ５,…となり、アンプ１０７
ｂの出力信号はＡ３,Ａ７,…となる。

【００９７】サンプルホールド回路108A〜108F,108G〜1
08Lは、アンプ１０７ａ,１０７ｂの出力信号を図に示す
サンプリングパルスＳＰ１',ＳＰ２',…ＳＰ６'によっ
て内部的にサンプルホールドし、さらに内部的なサンプ
ルホールド結果をラッチパルスＬＰ'によって同時にサ
ンプルホールドすることによって、パラレル化された１
２系統の画像信号Ｖ１,Ｖ３,…Ｖ２３を得ている。ここ
で、ｊ＝１,２,…１２、ｋ＝０,１,…としたとき、ＡＯ
jをＡＯj＝Ｄｎ（ｎは入力画像データＤの添字）、ｎ＝
２ｊ−１＋２４ｋと定義すれば、画像信号Ｖ１,Ｖ３,…
Ｖ２３は、図１０、１１に示すようにＡＯ１,ＡＯ２,…
ＡＯ１２となる。

【００９８】次に、転送方向制御信号Ｃが逆方向を指示
する場合には（図１２参照）、第１２の画像データＤＥ
が第３のシリアル−パラレル変換回路１０４'によって
さらに２系統にシリアル−パラレル変換される。この結
果、図に示すように変換回路１０４'の出力端子OUT1か
らは、Ｄ４,Ｄ８,…といったデータが出力され、一方、
変換回路１０４'の出力端子OUT2からは、Ｄ２,Ｄ６,…
といったデータが出力される。

【００９９】次に、転送方向制御信号Ｃが逆方向を指示
する場合には、各サンプルホールド回路108A,108B,…10
8Fと108G,108H,…108Lに各サンプリングパルスＳＰ６,
ＳＰ５,…ＳＰ１が供給される。すなわち、順方向の場
合にはパルス位相が早い順に各サンプリングパルスをサ
ンプルホールド回路108A,108B,…108Fと108G,108H,…10
8Lに供給していたのに対し、逆方向の場合にはパルス位
相が遅い順に各サンプリングパルスを供給している。し
たがって、図に示す画像信号Ｖ１,Ｖ３,…Ｖ２３が得ら
れることになる。ここで、ＡＥjをＡＥj＝Ｄｍ（ｍは入
力画像データＤの添字）、ｍ＝２ｊ＋２４ｋ（j=1,2,…
12、k=0,1,…）と定義すれば、出力端子OUT1,OUT2,…OUT
12から出力されるデータは、画像信号Ｖ１,Ｖ３,…Ｖ２
３は、図１０、１２に示すようにＡＥ１２,ＡＥ１１,…
ＡＥ１となる。

【０１００】また、第４のシリアル−パラレル変換回路
１０５'、Ｄ／Ａ変換器１０６ｃ,１０６ｄ、アンプ１０
７ｃ,１０７ｄおよびサンプルホールド回路108M〜108X
は、入力データが相違する点を除いて、前述したものと
同様であるから、図１０に示すように、転送方向制御信
号Ｃが順方向を指示する場合には、画像信号Ｖ２,Ｖ４,
…Ｖ２４としてＡＥ１,ＡＥ２,…ＡＥ１２が出力され、
転送方向制御信号Ｃが逆方向を指示する場合にはＡＯ１
２,ＡＯ１１,…ＡＯ１が出力される。

【０１０１】以上のことから、第３実施形態の画像処理
部１００Ｃで生成される画像信号Ｖ１〜Ｖ２４は、第１
および第２実施形態の画像処理部１００Ａ,１００Ｂで
生成される画像信号Ｖ１〜Ｖ２４と等しくなる。また、
第３実施形態の液晶表示装置に用いられる液晶パネル２
００は第１および第２実施形態のものと同一の構成であ
る。したがって、第３実施形態の液晶表示装置は第１お
よび第２実施形態のものと同様に、画像表示の方向を逆
転させることが可能である。

【０１０２】＜３−３：第３実施形態の効果＞本実施形
態によれば、第１実施形態と同様に、分配器１０１によ
って２つの処理系統に分けてシリアル−パラレル変換を
行うようにしたので、第３および第４のシリアル−パラ
レル変換回路１０４',１０５'の動作周波数を１／２に
低下させることができる。また、第３および第４のシリ
アル−パラレル変換回路１０４',１０５'によってさら
に２系統の並列化が行われるので、サンプルホールド回
路108A〜108Xの動作周波数を第２実施形態のものと比較
して１／２にすることができるので、これらを容易に構
成することが可能となる。また、２つの処理系統で各々
並列化された画像信号は、サンプルホールド回路108A〜
108Xから画像信号供給線Ｌ１〜Ｌ２４に供給する際に合
成されるが、サンプルホールド回路108A〜108Xと画像信
号供給線Ｌ１〜Ｌ２４の接続は、奇数ドットと偶数ドッ
トとの順序を考慮してあるので、２つの処理系統を用い
ても、正しい順序で画像信号を表示することができる。
また、シリアル−パラレル変換の動作周波数を低減する
ために２つの処理系統を用いるものであっても、画像表
示の方向を逆転させることができる。

【０１０３】＜４．応用例＞次に、第１〜第３実施形態
で説明した液晶表示装置を電子機器に応用した例を説明
する。

【０１０４】＜４−１：ビデオプロジェクタ＞第１〜第
３実施形態で説明した液晶表示装置をライトバルブとし
て用いたビデオプロジェクタについて説明する。図１３
は、ビデオプロジェクタの構成例を示す平面図である。

【０１０５】この図に示すように、ビデオプロジェクタ
１１００内部には、ハロゲンランプ等の白色光源からな
るランプユニット１１０２が設けられている。このラン
プユニット１１０２から射出された投射光は、ライトガ
イド１１０４内に配置された複数のミラー１１０６、１
１０６、……および２枚のダイクロイックミラー１１０
８によってＲＧＢの３原色に分離され、各原色に対応す
るライトバルブとしての液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇに入射される。また、ビデオプロ
ジェクタ１１００は、床に据え置いて使用する据置モー
ドと、上面と下面を逆にして天井につり下げて使用する
天吊モードで使用することが可能であり、モードの切換
を装置上面に設けられたモード選択スイッチ（図示せ
ず）あるいは赤外線リモコン（図示せず）によって入力
できるようになっている。

【０１０６】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル２００であ
り、図示しない画像処理部１００Ａ,１００Ｂ,または１
００Ｃから供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ
駆動される。さて、これらの液晶パネルによって変調さ
れた光は、ダイクロイックプリズム１１１２に３方向か
ら入射される。このダイクロイックプリズム１１１２に
おいては、ＲおよびＢの光が９０度に屈折する一方、Ｇ
の光が直進する。したがって、各色の画像が合成される
結果、投射レンズ１１１４を介して、スクリーン等にカ
ラー画像が投写されることとなる。

【０１０７】ここで、据置モードと天吊モードとでは装
置の上下面を逆にして使用するので、液晶パネル１１１
０Ｒ、１１１０Ｂおよび１１１０Ｇのスクリーンに対す
る相対的な位置関係は、上下左右が各々逆転したものに
なる。そこで、この例にあっては、モード選択スイッチ
によって入力されるモードを判別して、上述した転送方
向制御信号Ｃを生成している。具体的には、据置モード
において順方向を指示し、天吊モードにおいて逆方向を
指示する転送方向制御信号Ｃを生成し、これを液晶パネ
ル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇと各液晶パ
ネル毎に設けられた画像処理部１００Ａ,１００Ｂ,また
は１００Ｃに供給している。これにより、ビデオプロジ
ェクタ１１００をいずれのモードで使用しても、スクリ
ーンに表示される画像の上下左右の位置関係を一定のも
のにすることができる。

【０１０８】なお、この例では３枚の液晶パネル１１１
０Ｒ、１１１０Ｂおよび１１１０Ｇを用いたが、１枚の
液晶パネルでカラー画像を表示させるものであってもよ
い。この場合には、液晶パネルの前面にカラーフィルタ
を設ければよい。

【０１０９】＜４−２：ビデオカメラ＞次に、第１〜第
３実施形態で説明した液晶表示装置をビデオカメラの表
示部に適用した例を説明する。図１４は、ビデオカメラ
の外観斜視図であり、図１５はビデオカメラの表示態様
を示す図である。

【０１１０】図１４に示すビデオカメラ１２００にあっ
ては、レンズ１２１０を介して入射した光が撮像素子
（図示せず）に結像するようになっており、この撮像素
子の光電変換出力に基づいて、上述した入力画像データ
Ｄが生成されるようになっている。また、このビデオカ
メラ１２００の表示部１２２０は、上述した液晶パネル
２００によって構成されており、ビデオカメラ１２００
の内部には画像処理部１００Ａ,１００Ｂ,または１００
Ｃが設けられている。

【０１１１】このビデオカメラ１２００にあっては、通
常、表示部１２２０を操作者側に向けているが（正転状
態と称する）、表示部１２２０を１８０度回転させて被
写体側に向けることができるようになっている（反転状
態と称する）。表示部１２２０の画像表示を方向を正転
状態と反転状態で同一であるとすれば、例えば、正転状
態で図１５（ａ）に示す画像が表示され、反転状態では
図１５（ｂ）に示す画像が表示されることになる。

【０１１２】このため、ビデオカメラ１２００の内部に
は、表示部１２２０の表示状態を検出する検出部が設け
られており、当該検出部によって上述した転送方向制御
信号Ｃが生成されるようになっている。具体的には、正
転状態において順方向を指示し、反転状態において逆方
向を指示する転送方向制御信号Ｃを検出部によって生成
し、これを液晶パネル２００と画像処理部１００Ａ,１
００Ｂ,または１００Ｃに供給するように構成されてい
る。これにより、表示部１２２０には、逆転状態であっ
ても正転状態と同様に図１５（ａ）に示す画像を表示す
ることが可能となる。

【０１１３】＜５．変形例＞本発明は上述した各実施形
態に限定されるものではなく、例えば、以下に述べる変
形が可能である。

【０１１４】（１）上述した各実施形態では、シリアル
−パラレル変換において、出力する画像信号Ｖ１〜Ｖ２
４の位相を揃えるようにしたが、本発明はこれに限定さ
れるものではなく、画像信号Ｖ１〜Ｖ２４の位相が異な
るものであってもよい。この場合には、例えば、各デー
タ線群毎にサンプリング用薄膜トランジスタ２１１に供
給するサンプリング信号のパルス幅とタイミングとを適
宜調整して供給すればよい。

【０１１５】（２）上述した各実施形態では、入力画像
信号としてデジタル信号である入力画像データＤを一例
として説明したが、入力画像データＤの替わりにアナロ
グ信号の入力画像信号が供給されるものであってもよ
い。この場合には、分配器１０１を２系統のサンプルホ
ールド回路で構成すればよい。

【０１１６】（３）上述した各実施形態では、２つの処
理系統を用いて、１系統の画像信号を２４系統の画像信
号にシリアル−パラレル変換する例を一例として説明し
たが、本発明はこれに限定されるものではなく、２Ｎ
（Ｎは２以上の自然数）本の画像信号供給線に画像信号
を供給するため、まず、入力画像信号を２系統に分配
し、次に、第１の処理系統と第２処理系統で各々Ｎ系統
に並列化された画像信号を生成するものであってもよ
い。

【０１１７】（４）上述した各実施形態の画像処理部１
００Ａ,１００Ｂ,１００Ｃにおいて、画像信号にガンマ
補正を施す場合には、第１および第２のスイッチ１０
２,１０３の後段に第１の補正回路と第２の補正回路と
を設けるようにすればよい。第１および第２の補正回路
には、ＲＯＭ等で構成される周知なルックアップテーブ
ルを用いればよい。この場合には、入力画像データＤに
ガンマ補正を施す場合に比較してルックアップテーブル
の読出速度を１／２にすることができるので、第１およ
び第２の補正回路を容易に構成することができる。

【０１１８】（５）上述した第３実施形態では、第３お
よび第４のシリアル−パラレル変換回路１０４',１０
５'によって２系統のパラレル変換を行い、さらに、サ
ンプルホールド回路108A〜108Xによって６系統のパラレ
ル変換を行うようにしたが、本発明はこれに限定される
ものではなく、デジタル処理によってｎ系統にパラレル
変換した後、アナログ処理によってｍ系統のパラレル変
換を行うことにより、全体として、ｎ×ｍ系統のパラレ
ル変換を行うようにしてもよい。この場合には、ｎ、ｍ
を適宜設定することによって、デジタル処理の負担とア
ナログ処理の負担を割り振ることができるので、画像処
理部１００Ｃを構成する際に自由度を格段に拡げること
ができる。

【０１１９】（６）上述した各実施形態では、最初に画
像信号を２系統に分配したが、本発明はこれに限定され
るものではなく、入力画像信号をＪ倍に時間伸長しつつ
並列化したＪ系統の画像信号を各々生成するとともに、
転送方向制御信号Ｃの指示する方向に応じてＪ系統の画
像信号の順序を逆転させる分配器と、Ｊ系統の画像信号
に各々対応して設けられ、１系統の画像信号をＫ倍に時
間伸長しつつ並列化したＫ系統の画像信号を各々出力す
るとともに、転送方向制御信号Ｃの指示する方向に応じ
てＫ系統の画像信号の順序を逆転させるＪ個の処理手段
とを備えるものであってもよい。この場合には、第１段
階として、分配器によってＪ系統の画像信号が生成され
るので、Ｊ個の処理手段の動作周波数を低減させること
ができる。また、第２段階として各処理手段で１系統の
画像信号をＫ倍に時間伸長しつつ並列化したＫ系統の画
像信号を各々生成するので、Ｎ（Ｎ＝Ｊ×Ｋ）本の画像
信号供給線に同時にＮ個の画像信号を供給することがで
きる。さらに、転送方向に応じて、分配器および各処理
手段が出力する画像信号の順序を逆転させることができ
るので、画像表示の方向を逆転させることができる。

【０１２０】

【発明の効果】以上説明したように本発明よれば、ビデ
オ転送周波数が高くなっても低い動作周波数で並列化さ
れた画像信号を生成することができるので、動作周波数
の高い素子を使用しなくとも画像処理回路を構成するこ
とができ、しかも、画像表示の方向を逆転させることが
できる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態にかかる液晶表示装置
の全体構成を示すブロック図である。

【図２】 同実施形態に用いる画像処理部１００Ａの構
成を示すブロック図である。

【図３】 同実施形態において、転送方向制御信号Ｃが
順方向を指示する場合における第１のシリアル−パラレ
ル変換回路のタイミングチャートである。

【図４】 同実施形態において、転送方向制御信号Ｃが
逆方向を指示する場合における第２のシリアル−パラレ
ル変換回路のタイミングチャートである。

【図５】 同実施形態において、転送方向制御信号Ｃが
順方向を指示する場合における液晶表示装置の動作を示
す概念図である。

【図６】 同実施形態において、転送方向制御信号Ｃが
逆方向を指示する場合における液晶表示装置の動作を示
す概念図である。

【図７】 本発明の第２実施形態にかかる画像処理部１
００Ｂの構成を示すブロック図である。

【図８】 同実施形態において、転送方向制御信号Ｃが
順方向を指示する場合におけるサンプルホールド回路10
8A〜108Lのタイミングチャートである。

【図９】 同実施形態において、転送方向制御信号Ｃが
順方向を指示する場合におけるサンプルホールド回路10
8A〜108Lのタイミングチャートである。

【図１０】 本発明の第３実施形態にかかる画像処理部
１００Ｃの構成を示すブロック図である。

【図１１】 同実施形態において、転送方向制御信号Ｃ
が順方向を指示する場合におけるシリアル−パラレル変
換の動作を示すタイミングチャートである。

【図１２】 同実施形態において、転送方向制御信号Ｃ
が逆方向を指示する場合におけるシリアル−パラレル変
換の動作を示すタイミングチャートである。

【図１３】 ビデオプロジェクタの構成例を示す平面図
である。

【図１４】 ビデオカメラの外観斜視図である。

【図１５】 ビデオカメラの表示態様を示す図である。

【符号の説明】

Ｃ……転送方向制御信号（制御信号） Ｄ……入力画像データ（入力画像信号） ３５……データ線 ３１……走査線 Ｌ１〜Ｌ２４……画像信号供給線 ＤＯ……第１の画像データ（第１の画像信号） ＤＥ……第２の画像データ（第２の画像信号） １０１……分配器（分配手段） １０２,１０３……第１および第２のスイッチ（分配手
段） １０４……第１のシリアル−パラレル変換回路（第１の
処理手段） １０５……第２のシリアル−パラレル変換回路（第２の
処理手段） 106A〜106X……Ｄ／Ａ変換器（Ｄ／Ａ変換部） 108A〜108X……サンプルホールド回路（サンプルホール
ド部） ２１１……サンプリング用薄膜トランジスタ（スイッチ
ング素子） ＳＰ１〜ＳＰ１２,ＳＰ１'〜ＳＰ６'……サンプリング
パルス ＴＰＧ……トリガパルス発生回路（パルス発生部） １００Ａ,１００Ｂ,１００Ｃ……画像処理部（画像処理
回路） ２００……液晶パネル（電気光学装置）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 Ｎ（但し、Ｎ＝Ｊ×Ｋ、Ｊ，Ｋは２以上
   の自然数）本の画像信号供給線に並列化された画像信号
   を供給することにより、画像の表示方向を変更可能な画
   像表示装置に用いられる画像処理回路において、 入力画像信号をＪ倍に時間伸長しつつ並列化したＪ系統
   の画像信号を各々出力するとともに、前記制御信号が順
   方向を指示する場合と逆方向を指示する場合とで、前記
   Ｊ系統の画像信号の順序を逆転させる分配手段と、 前記Ｊ系統の画像信号に各々対応して設けられ、１系統
   の画像信号をＫ倍に時間伸長しつつ並列化したＫ系統の
   画像信号を各々出力するとともに、前記制御信号が順方
   向を指示する場合と逆方向を指示する場合とで前記Ｋ系
   統の画像信号の順序を逆転させるＪ個の処理手段と、 前記Ｊ個の処理手段から出力されるＪ×Ｋ個の画像信号
   を、対応するドット順序に応じて前記Ｎ本の画像信号供
   給線に各々供給する画像信号供給手段とを備えることを
   特徴とする画像信号処理回路。
2. 【請求項２】 Ｎ（Ｎは２以上の自然数）本の画像信号
   供給線に並列化された画像信号を供給することにより、
   画像の表示方向を変更可能な画像表示装置に用いられる
   画像処理回路において、 入力画像信号を２倍に時間伸長しつつ奇数ドットに対応
   する第１の画像信号と偶数ドットに対応する第２の画像
   信号とに分けて、第１および第２の出力端子から並列化
   した前記第１の画像信号と前記第２の画像信号とを各々
   出力するとともに、前記制御信号が順方向を指示するか
   逆方向を指示するかによって、前記第１の出力端子から
   出力する画像信号と前記第２の出力端子から出力する画
   像信号とを入れ替えて出力する分配手段と、 前記第１の出力端子から供給される画像信号をＮ倍に時
   間伸長しつつ、並列化したＮ個の画像信号をＮ個の出力
   端子から出力するとともに、前記制御信号が順方向を指
   示する場合と逆方向を指示する場合とで前記Ｎ個の出力
   端子から出力する画像信号の順序を逆転させる第１の処
   理手段と、 前記第２の出力端子から供給される画像信号をＮ倍に時
   間伸長しつつ、並列化したＮ個の画像信号をＮ個の出力
   端子から出力するとともに、前記制御信号が順方向を指
   示する場合と逆方向を指示する場合とで前記Ｎ個の出力
   端子から出力する画像信号の順序を逆転させる第２の処
   理手段と、 前記第１の処理手段から出力されるＮ個の画像信号と前
   記第２の処理手段から出力されるＮ個の画像信号とを、
   対応するドット順序に応じて前記２Ｎ本の画像信号供給
   線に各々供給する画像信号供給手段とを備えることを特
   徴とする画像信号処理回路。
3. 【請求項３】 前記第１の画像信号と前記第２の画像信
   号とはデジタル信号であり、 前記第１の処理手段は、デジタル処理によって、前記第
   １の出力端子から供給される１系統の画像信号にシリア
   ル−パラレル変換を施してＮ系統に並列化されたデジタ
   ル画像信号を生成してＮ個の出力端子から出力するとと
   もに、前記制御信号が順方向を指示する場合と逆方向を
   指示する場合とで前記Ｎ個の出力端子から出力するデジ
   タル画像信号の順序を逆転させる第１のシリアル−パラ
   レル変換部と、Ｎ系統のデジタル画像信号をデジタル信
   号からアナログ信号に変換するＮ個のＤ／Ａ変換部とを
   備え、 前記第２の処理手段は、デジタル処理によって、前記第
   ２の出力端子から供給される１系統の画像信号にシリア
   ル−パラレル変換を施してＮ系統に並列化されたデジタ
   ル画像信号を生成してＮ個の出力端子から出力するとと
   もに、前記制御信号が順方向を指示する場合と逆方向を
   指示する場合とで前記Ｎ個の出力端子から出力するデジ
   タル画像信号の順序を逆転させる第２のシリアル−パラ
   レル変換部と、Ｎ系統のデジタル画像信号をデジタル信
   号からアナログ信号に変換するＮ個のＤ／Ａ変換部とを
   備えることを特徴とする請求項２に記載の画像信号処理
   回路。
4. 【請求項４】 Ｎ相のサンプリングパルスを発生すると
   ともに、前記制御信号が順方向を指示する場合と逆方向
   を指示する場合とで前記Ｎ相のサンプリングパルスの順
   番を逆転させるパルス発生部を備え、 前記第１の画像信号と前記第２の画像信号とはデジタル
   信号であり、 前記第１の処理手段は、前記第１の出力端子から供給さ
   れるデジタル画像信号をデジタル信号からアナログ信号
   に変換するＤ／Ａ変換部と、アナログ画像信号を前記Ｎ
   相のサンプリングパルスにしたがって各々サンプルホー
   ルドするＮ個のサンプルホールド部とを備え、 前記第２の処理手段は、前記第２の出力端子から供給さ
   れる画像信号をデジタル信号からアナログ信号に変換す
   るＤ／Ａ変換部と、アナログ画像信号を前記Ｎ相のサン
   プリングパルスにしたがってサンプルホールドするＮ個
   のサンプルホールド部とを備えることを特徴とする請求
   項２に記載の画像信号処理回路。
5. 【請求項５】 ｍ（但し、Ｎ＝ｎ×ｍ、ｎ，ｍは２以上
   の自然数）相のサンプリングパルスを発生するととも
   に、前記制御信号が順方向を指示する場合と逆方向を指
   示する場合とで前記ｍ相のサンプリングパルスの順番を
   逆転させるパルス発生部を備え、 前記第１の画像信号と前記第２の画像信号とはデジタル
   信号であり、 前記第１の処理手段は、デジタル処理によって、前記第
   １の出力端子から供給される１系統の画像信号にシリア
   ル−パラレル変換を施してｎ系統に並列化されたデジタ
   ル画像信号を生成してｎ個の出力端子から出力するとと
   もに、前記制御信号が順方向を指示する場合と逆方向を
   指示する場合とで前記ｎ個の出力端子から出力するデジ
   タル画像信号の順序を逆転させる第１のシリアル−パラ
   レル変換部と、ｎ系統のデジタル画像信号をデジタル信
   号からアナログ信号に変換するｎ個のＤ／Ａ変換部と、
   アナログ画像信号を前記ｍ相のサンプリングパルスにし
   たがって各々サンプルホールドするｍ個のサンプルホー
   ルド部とを備え、 前記第２の処理手段は、デジタル処理によって、前記第
   ２の出力端子から供給される１系統の画像信号にシリア
   ル−パラレル変換を施してｎ系統に並列化されたデジタ
   ル画像信号を生成してｎ個の出力端子から出力するとと
   もに、前記制御信号が順方向を指示する場合と逆方向を
   指示する場合とで前記ｎ個の出力端子から出力するデジ
   タル画像信号の順序を逆転させる第２のシリアル−パラ
   レル変換部と、ｎ系統のデジタル画像信号をデジタル信
   号からアナログ信号に変換するｎ個のＤ／Ａ変換部と、
   アナログ画像信号を前記ｍ相のサンプリングパルスにし
   たがって各々サンプルホールドするｍ個のサンプルホー
   ルド部とを備えることを特徴とする請求項２に記載の画
   像信号処理回路。
6. 【請求項６】 一対の基板間に電気光学物質が挟持され
   てなり、前記一対の基板の一方の基板上に相交差する複
   数のデータ線および複数の走査線を備え、Ｎ（但し、Ｎ
   ＝Ｊ×Ｋ、Ｊ，Ｋは２以上の自然数）本の画像信号供給
   線と前記複数のデータ線とをスイッチング素子を介して
   各々接続し、前記データ線の走査方向を指示する制御信
   号に基づいて前記スイッチング素子のオン・オフを制御
   して、隣接するＮ本のデータ線毎に並列化された画像信
   号を供給することにより、画像の表示方向を変更する電
   気光学装置において、 請求項１に記載の画像処理回路と、 前記スイッチング素子のオン・オフを制御するサンプリ
   ング信号を隣接するＮ本のデータ線から構成される各デ
   ータ線群単位で生成して、各スイッチング素子にサンプ
   リング信号を順次供給するとともに、前記制御信号が順
   方向を指示するか逆方向を指示するかによって、前記各
   データ線群に順次供給するサンプリング信号の順番を逆
   転させるデータ線駆動回路とを備えることを特徴とする
   電気光学装置。
7. 【請求項７】 入力画像信号に応じた画像を表示する画
   像表示装置において、 請求項６に記載した電気光学装置と、 画像の表示方向を指示する前記制御信号を生成する制御
   信号生成手段とを備えたことを特徴とする画像表示装
   置。
8. 【請求項８】 Ｎ（但し、Ｎ＝Ｊ×Ｋ、Ｊ，Ｋは２以上
   の自然数）本の画像信号供給線に並列化された画像信号
   を供給することにより、画像の表示方向を変更可能な画
   像表示装置に用いられる画像信号供給方法において、 入力画像信号をＪ倍に時間伸長しつつ並列化したＪ系統
   の画像信号を生成するとともに、前記制御信号が順方向
   を指示する場合と逆方向を指示する場合とで、Ｊ個の処
   理系統に分配するＪ個の画像信号の順序を逆転させる第
   １のステップと、 前記各処理系統では、供給される画像信号をＫ倍に時間
   伸長しつつ並列化したＫ個の画像信号を生成するととも
   に、前記制御信号が順方向を指示するか逆方向を指示す
   るかによって、各Ｋ個の画像信号の順番を逆転させる第
   ２のステップと、 前記各処理系統から出力されるＪ×Ｋ個の画像信号を対
   応するドット順序に応じて前記Ｎ本の画像信号供給線に
   各々供給する第３のステップとを備えることを特徴とす
   る画像信号供給方法。
9. 【請求項９】 ２Ｎ（Ｎは２以上の自然数）本の画像信
   号供給線に並列化された画像信号を供給することによ
   り、画像の表示方向を変更可能な画像表示装置に用いら
   れ、２Ｎ本の画像信号供給線に並列化された２Ｎ個の画
   像信号を供給する画像信号供給方法において、 入力画像信号を２倍に時間伸長しつつ奇数ドットに対応
   する第１の画像信号と偶数ドットに対応する第２の画像
   信号とに分離し、前記制御信号が順方向を指示する場合
   には、前記第１の画像信号を第１の処理系統に出力する
   とともに前記第２の画像信号を第２の処理系統に出力
   し、前記制御信号が逆方向を指示する場合には、前記第
   ２の画像信号を第１の処理系統に出力するとともに前記
   第１の画像信号を第２の処理系統に出力する第１のステ
   ップと、 前記第１の処理系統では、供給される画像信号をＮ倍に
   時間伸長しつつ並列化したＮ個の画像信号を生成し、前
   記第２の処理系統では前記供給される画像信号をＮ倍に
   時間伸長しつつ並列化したＮ個の画像信号を生成すると
   ともに、前記制御信号が順方向を指示するか逆方向を指
   示するかによって、各Ｎ個の画像信号の順番を逆転させ
   る第２のステップと、 前記第１の処理系統から出力されるＮ個の画像信号と前
   記第２の処理系統から出力されるＮ個の画像信号とを対
   応するドット順序に応じて前記２Ｎ本の画像信号供給線
   に各々供給する第３のステップとを備えることを特徴と
   する画像信号供給方法。