JP3211529B2 - 縦型ｍｉｓトランジスタ - Google Patents
縦型ｍｉｓトランジスタInfo
- Publication number
- JP3211529B2 JP3211529B2 JP32938793A JP32938793A JP3211529B2 JP 3211529 B2 JP3211529 B2 JP 3211529B2 JP 32938793 A JP32938793 A JP 32938793A JP 32938793 A JP32938793 A JP 32938793A JP 3211529 B2 JP3211529 B2 JP 3211529B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- source region
- body region
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 210000000746 body region Anatomy 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000000969 carrier Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、縦型ＭＩＳトランジス
タに関し、微細化を図るとともに寄生バイポーラトラン
ジスタのターンオンを抑制するようにしたものである。
タに関し、微細化を図るとともに寄生バイポーラトラン
ジスタのターンオンを抑制するようにしたものである。
【０００２】
【従来の技術】従来のＭＩＳ型半導体装置を、二重拡散
法を用いて形成した縦型パワーＭＯＳＦＥＴを例にとり
図４を用いて説明する。高濃度のＮ型基板１上には実質
的にドレイン領域として機能する低濃度のＮ型ドリフト
領域２が形成され、Ｎ型ドリフト領域２の表面側の所定
箇所にＰ型ボディ領域３が形成され、さらにＰ型ボディ
領域３の表面側の所定箇所に高濃度のＮ型ソース領域４
が形成されている。またＮ型ソース領域４とＮ型ドリフ
ト領域２の間におけるＰ型ボディ領域３上にゲート絶縁
膜５を介してゲート電極６が形成されている。８は層間
絶縁膜、９はソース電極である。このような縦型ＭＯＳ
ふぇＴには高濃度のＮ型ソース領域４、Ｐ型ボディ領域
３及び低濃度のＮ型ドリフト領域２によりＮ＋、Ｐ、Ｎ
−の積層構造があるため、Ｎ型ソース領域４をエミッ
タ、Ｐ型ボディ領域３をベース、Ｎ型ドリフト領域２を
コレクタとしたＮＰＮ型のバイポーラトランジスタが寄
生的に形成される。従来は、この寄生バイポーラトラン
ジスタのベース抵抗を低減してターンオンしにくくする
ためにＰ型ボディ領域３の一部に高濃度のＰ型コンタク
ト領域７を形成し、このＰ型コンタクト領域７をＮ型ソ
ース領域４と共にソース電極９に接続している。
法を用いて形成した縦型パワーＭＯＳＦＥＴを例にとり
図４を用いて説明する。高濃度のＮ型基板１上には実質
的にドレイン領域として機能する低濃度のＮ型ドリフト
領域２が形成され、Ｎ型ドリフト領域２の表面側の所定
箇所にＰ型ボディ領域３が形成され、さらにＰ型ボディ
領域３の表面側の所定箇所に高濃度のＮ型ソース領域４
が形成されている。またＮ型ソース領域４とＮ型ドリフ
ト領域２の間におけるＰ型ボディ領域３上にゲート絶縁
膜５を介してゲート電極６が形成されている。８は層間
絶縁膜、９はソース電極である。このような縦型ＭＯＳ
ふぇＴには高濃度のＮ型ソース領域４、Ｐ型ボディ領域
３及び低濃度のＮ型ドリフト領域２によりＮ＋、Ｐ、Ｎ
−の積層構造があるため、Ｎ型ソース領域４をエミッ
タ、Ｐ型ボディ領域３をベース、Ｎ型ドリフト領域２を
コレクタとしたＮＰＮ型のバイポーラトランジスタが寄
生的に形成される。従来は、この寄生バイポーラトラン
ジスタのベース抵抗を低減してターンオンしにくくする
ためにＰ型ボディ領域３の一部に高濃度のＰ型コンタク
ト領域７を形成し、このＰ型コンタクト領域７をＮ型ソ
ース領域４と共にソース電極９に接続している。
【０００３】
【発明が解決しようとする課題】従来の縦型パワーＭＯ
ＳＦＥＴは高濃度のＰ型コンタクト領域が形成されてい
たため微細化することが難しく、その結果オン抵抗を十
分下げることができなかった。またＮ型ソース領域直下
のＰ型ボディ領域の抵抗Ｒが、なお寄生バイポーラトラ
ンジスタのベース抵抗として働き、Ｐ型ボディ領域を電
流が流れた場合に寄生バイポーラトランジスタがターン
オンして二次降伏等により装置破壊を招くおそれがある
という問題があった。
ＳＦＥＴは高濃度のＰ型コンタクト領域が形成されてい
たため微細化することが難しく、その結果オン抵抗を十
分下げることができなかった。またＮ型ソース領域直下
のＰ型ボディ領域の抵抗Ｒが、なお寄生バイポーラトラ
ンジスタのベース抵抗として働き、Ｐ型ボディ領域を電
流が流れた場合に寄生バイポーラトランジスタがターン
オンして二次降伏等により装置破壊を招くおそれがある
という問題があった。
【０００４】本発明は、このような従来の問題に着目し
てなされたもので、装置を微細化することができてオン
抵抗を十分小さくすることができ、また寄生バイポーラ
トランジスタやサイリスタのターンオンを抑えて二次降
伏等による装置破壊を防止することができる縦型ＭＩＳ
トランジスタを提供することを目的とする。
てなされたもので、装置を微細化することができてオン
抵抗を十分小さくすることができ、また寄生バイポーラ
トランジスタやサイリスタのターンオンを抑えて二次降
伏等による装置破壊を防止することができる縦型ＭＩＳ
トランジスタを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、半導体基板の一方の面側に形成
された第１導電型のボディ領域と、ボディ領域に形成さ
れた第２導電型のソース領域と、ボディ領域を間におい
てソース領域から離間して形成された第２導電型のドリ
フト領域と、半導体基板の他方の面側に形成されかつド
リフト領域に接続された第２導電型のドレイン領域と、
ドリフト領域とソース領域との間のボディ領域上にゲー
ト絶縁膜を介して形成されたゲート電極とを有する縦型
ＭＩＳトランジスタであって、ソース領域の少なくとも
ボディ領域と接する一部を、ボディ領域を形成している
半導体材料よりもバンドギャップの小さい半導体材料で
形成し、かつボディ領域はソース領域のみを介して所定
の電位が印加されるようにしたことを要旨とする。
に、本発明は、第１に、半導体基板の一方の面側に形成
された第１導電型のボディ領域と、ボディ領域に形成さ
れた第２導電型のソース領域と、ボディ領域を間におい
てソース領域から離間して形成された第２導電型のドリ
フト領域と、半導体基板の他方の面側に形成されかつド
リフト領域に接続された第２導電型のドレイン領域と、
ドリフト領域とソース領域との間のボディ領域上にゲー
ト絶縁膜を介して形成されたゲート電極とを有する縦型
ＭＩＳトランジスタであって、ソース領域の少なくとも
ボディ領域と接する一部を、ボディ領域を形成している
半導体材料よりもバンドギャップの小さい半導体材料で
形成し、かつボディ領域はソース領域のみを介して所定
の電位が印加されるようにしたことを要旨とする。
【０００６】第２に、上記第１の構成において、前記ボ
ディ領域を形成している半導体材料はＳｉであり、前記
バンドギャップの小さい半導体材料はＳｉＧｅであり、
該ＳｉＧｅ以外の前記ソース領域の部分はＳｉであるこ
とを要旨とする。
ディ領域を形成している半導体材料はＳｉであり、前記
バンドギャップの小さい半導体材料はＳｉＧｅであり、
該ＳｉＧｅ以外の前記ソース領域の部分はＳｉであるこ
とを要旨とする。
【０００７】
【作用】上記構成において、第１に、ソース領域の少な
くとも一部がボディ領域を形成している半導体材料より
もバンドギャップの小さい半導体材料で形成されること
により、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアをほとんどなくすことが可
能となる。この結果、ボディ領域の多数キャリアはフリ
ーにソース領域との間を行き来できるようになる。これ
により、ソース領域をエミッタ、ボディ領域をベース、
第２導電型領域をコレクタとした寄生バイポーラトラン
ジスタがターンオンすることがなくなる。さらに、ボデ
ィ領域はソース領域のみを介して所定の電位が印加され
るようしたため、ソース領域がボディコンタクト領域と
しての機能も持つようになるのでボディコンタクト領域
の形成が不要となって装置の微細化が可能となる。
くとも一部がボディ領域を形成している半導体材料より
もバンドギャップの小さい半導体材料で形成されること
により、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアをほとんどなくすことが可
能となる。この結果、ボディ領域の多数キャリアはフリ
ーにソース領域との間を行き来できるようになる。これ
により、ソース領域をエミッタ、ボディ領域をベース、
第２導電型領域をコレクタとした寄生バイポーラトラン
ジスタがターンオンすることがなくなる。さらに、ボデ
ィ領域はソース領域のみを介して所定の電位が印加され
るようしたため、ソース領域がボディコンタクト領域と
しての機能も持つようになるのでボディコンタクト領域
の形成が不要となって装置の微細化が可能となる。
【０００８】第２に、具体的には、ボディ領域を形成し
ている半導体材料はＳｉ、バンドギャップの小さい半導
体材料はＳｉＧｅとして、ＳｉＧｅ以外のソース領域の
部分はＳｉとすることにより、Ｓｉを基板材料としてソ
ース領域の部分に例えばＧｅのイオン注入を行うという
製法により、ソース領域のみをバンドギャップの小さい
半導体材料とするという構成を容易に実現することが可
能になる。
ている半導体材料はＳｉ、バンドギャップの小さい半導
体材料はＳｉＧｅとして、ＳｉＧｅ以外のソース領域の
部分はＳｉとすることにより、Ｓｉを基板材料としてソ
ース領域の部分に例えばＧｅのイオン注入を行うという
製法により、ソース領域のみをバンドギャップの小さい
半導体材料とするという構成を容易に実現することが可
能になる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の第１実施例を示す図である。本
実施例は縦型パワーＭＯＳＦＥＴに適用されている。な
お、図１において前記図５における部材及び部位と同一
ないし均等のものは、前記と同一符号を以って示し、重
複した説明を省略する。図１（ａ）に示すように、本実
施例では高濃度のボディコンタクト領域がなく、また高
濃度のＮ型ソース領域１０は少なくともソース電極９に
接している部分がＰ型ボディ領域３を形成している半導
体材料よりもバンドギャップの小さい半導体材料で形成
されている。具体的には、後述するようにＰ型ボディ領
域３等はＳｉで形成され、バンドギャップの小さい半導
体材料にはＧｅＳｉが用いられている。
する。図１は、本発明の第１実施例を示す図である。本
実施例は縦型パワーＭＯＳＦＥＴに適用されている。な
お、図１において前記図５における部材及び部位と同一
ないし均等のものは、前記と同一符号を以って示し、重
複した説明を省略する。図１（ａ）に示すように、本実
施例では高濃度のボディコンタクト領域がなく、また高
濃度のＮ型ソース領域１０は少なくともソース電極９に
接している部分がＰ型ボディ領域３を形成している半導
体材料よりもバンドギャップの小さい半導体材料で形成
されている。具体的には、後述するようにＰ型ボディ領
域３等はＳｉで形成され、バンドギャップの小さい半導
体材料にはＧｅＳｉが用いられている。
【００１０】図１（ｂ）は、同図（ａ）におけるＸ−Ｘ
部分のＮ型ソース領域１０とＰ型ボディ領域３のエネル
ギーバンド図である。Ｅf はフェルミ準位、Ｅc は伝導
帯、Ｅv は価電子帯である。Ｎ型ソース領域１０のバン
ドギャップを小さくし、Ｐ型ボディ領域３の不純物濃度
を低くすることによってＮ型ソース領域１０とＰ型ボデ
ィ領域３の価電子帯（ソース領域がＰ型の場合は伝導
帯）を等しくすることができる。このときパワーＭＯＳ
ＦＥＴの閾値を調整する必要があればＰ型ボディ領域３
の表面部分（図１（ａ）中の点線部分）のみの不純物濃
度を高くすればよい。
部分のＮ型ソース領域１０とＰ型ボディ領域３のエネル
ギーバンド図である。Ｅf はフェルミ準位、Ｅc は伝導
帯、Ｅv は価電子帯である。Ｎ型ソース領域１０のバン
ドギャップを小さくし、Ｐ型ボディ領域３の不純物濃度
を低くすることによってＮ型ソース領域１０とＰ型ボデ
ィ領域３の価電子帯（ソース領域がＰ型の場合は伝導
帯）を等しくすることができる。このときパワーＭＯＳ
ＦＥＴの閾値を調整する必要があればＰ型ボディ領域３
の表面部分（図１（ａ）中の点線部分）のみの不純物濃
度を高くすればよい。
【００１１】次に、上述のように構成された縦型パワー
ＭＯＳＦＥＴの作用を説明する。本実施例では、図１
（ｂ）から分るように、Ｐ型ボディ領域３の多数キャリ
アである正孔がＮ型ソース領域１０に流れ込む際のポテ
ンシャルバリアを無くすことが可能となる。この結果、
Ｐ型ボディ領域３の多数キャリアはフリーにＮ型ソース
領域１０との間を行き来できるようになる。これによ
り、高濃度のＮ型ソース領域１０をエミッタ、Ｐ型ボデ
ィ領域３をベース、低濃度のＮ型ドリフト領域２をコレ
クタとした寄生バイポーラトランジスタがターンオンす
ることがなくなる。また、Ｎ型ソース領域１０が、図５
の従来例の場合のコンタクト領域としても働くのでコン
タクト領域の形成が不要となって装置の微細化が可能に
なる。したがってパワーＭＯＳＦＥＴのオン抵抗を十分
小さくすることが可能となる。さらに、本実施例の構造
には、前記図５に示したようなベース抵抗Ｒが存在しな
いので、このことによっても寄生バイポーラトランジス
タのターンオンを抑えることができる。このように寄生
バイポーラトランジスタがターンオンできないのでパワ
ーＭＯＳＦＥＴが二次降伏したり熱暴走したりすること
がない。
ＭＯＳＦＥＴの作用を説明する。本実施例では、図１
（ｂ）から分るように、Ｐ型ボディ領域３の多数キャリ
アである正孔がＮ型ソース領域１０に流れ込む際のポテ
ンシャルバリアを無くすことが可能となる。この結果、
Ｐ型ボディ領域３の多数キャリアはフリーにＮ型ソース
領域１０との間を行き来できるようになる。これによ
り、高濃度のＮ型ソース領域１０をエミッタ、Ｐ型ボデ
ィ領域３をベース、低濃度のＮ型ドリフト領域２をコレ
クタとした寄生バイポーラトランジスタがターンオンす
ることがなくなる。また、Ｎ型ソース領域１０が、図５
の従来例の場合のコンタクト領域としても働くのでコン
タクト領域の形成が不要となって装置の微細化が可能に
なる。したがってパワーＭＯＳＦＥＴのオン抵抗を十分
小さくすることが可能となる。さらに、本実施例の構造
には、前記図５に示したようなベース抵抗Ｒが存在しな
いので、このことによっても寄生バイポーラトランジス
タのターンオンを抑えることができる。このように寄生
バイポーラトランジスタがターンオンできないのでパワ
ーＭＯＳＦＥＴが二次降伏したり熱暴走したりすること
がない。
【００１２】縦型パワーＭＯＳＦＥＴをＳｉ基板上に形
成した場合のソース領域１０におけるバンドギャップの
小さい半導体材料としては、ＳｉＧｅ合金がある。図２
は、この場合の縦型パワーＭＯＳＦＥＴの製造方法例を
示している。まず、高濃度のＮ型Ｓｉ基板１上に低濃度
のＮ型Ｓｉドリフト領域２、Ｐ型ボディ領域３、Ｎ型ソ
ース領域１０、ゲート絶縁膜５、ゲート電極６を形成す
る。次いで、Ｎ型ソース領域１０のバンドギャップを小
さくするためにＧｅのイオン注入を行い、Ｎ型ソース領
域１０をＳｉＧｅ合金とする（図２（ａ））。次に層間
絶縁膜８を形成し、最後にソース電極９を形成する（図
２（ｂ））。
成した場合のソース領域１０におけるバンドギャップの
小さい半導体材料としては、ＳｉＧｅ合金がある。図２
は、この場合の縦型パワーＭＯＳＦＥＴの製造方法例を
示している。まず、高濃度のＮ型Ｓｉ基板１上に低濃度
のＮ型Ｓｉドリフト領域２、Ｐ型ボディ領域３、Ｎ型ソ
ース領域１０、ゲート絶縁膜５、ゲート電極６を形成す
る。次いで、Ｎ型ソース領域１０のバンドギャップを小
さくするためにＧｅのイオン注入を行い、Ｎ型ソース領
域１０をＳｉＧｅ合金とする（図２（ａ））。次に層間
絶縁膜８を形成し、最後にソース電極９を形成する（図
２（ｂ））。
【００１３】図１（ｃ）は、本実施例におけるエネルギ
ーバンドの他の構成例を示す。同図に示すようにエネル
ギーバンドを調整しても、Ｐ型ボディ領域３の多数キャ
リアがＮ型ソース領域１０の前面でポテンシャルバリア
を感じることなく、フリーに行き来することができる。
ーバンドの他の構成例を示す。同図に示すようにエネル
ギーバンドを調整しても、Ｐ型ボディ領域３の多数キャ
リアがＮ型ソース領域１０の前面でポテンシャルバリア
を感じることなく、フリーに行き来することができる。
【００１４】図３には、本発明の第２実施例を示す。本
実施例は、ＩＧＢＴに適用されている。ＩＧＢＴは、第
１実施例の縦型ＭＯＳＦＥＴに対して、その基板領域を
高濃度のＰ型基板１１に代えた構成になっている。ＩＧ
ＢＴに適用した場合には、前記第１実施例の作用、効果
以外に次のような作用効果を得ることができる。即ち、
ＩＧＢＴ構造の場合には、Ｐ型基板１１−Ｎ型ドリフト
領域２−Ｐ型ボディ領域３−Ｎ型ソース領域１０からな
るサイリスタが寄生的に形成される。この寄生サイリス
タがターンオンするとＩＧＢＴがラッチアップ状態にな
って制御不能になる。これに対しＮ型ソース領域１０の
バンドギャップを小さくした本実施例のＩＧＢＴの場合
は第１実施例で寄生バイポーラトランジスタがターンオ
ンできないのと同じ理由で寄生サイリスタもターンオン
することができず、したがってＩＧＢＴがラッチアップ
することはない。
実施例は、ＩＧＢＴに適用されている。ＩＧＢＴは、第
１実施例の縦型ＭＯＳＦＥＴに対して、その基板領域を
高濃度のＰ型基板１１に代えた構成になっている。ＩＧ
ＢＴに適用した場合には、前記第１実施例の作用、効果
以外に次のような作用効果を得ることができる。即ち、
ＩＧＢＴ構造の場合には、Ｐ型基板１１−Ｎ型ドリフト
領域２−Ｐ型ボディ領域３−Ｎ型ソース領域１０からな
るサイリスタが寄生的に形成される。この寄生サイリス
タがターンオンするとＩＧＢＴがラッチアップ状態にな
って制御不能になる。これに対しＮ型ソース領域１０の
バンドギャップを小さくした本実施例のＩＧＢＴの場合
は第１実施例で寄生バイポーラトランジスタがターンオ
ンできないのと同じ理由で寄生サイリスタもターンオン
することができず、したがってＩＧＢＴがラッチアップ
することはない。
【００１５】
【００１６】
【発明の効果】以上説明したように本発明によれば、第
１に、ボディ領域の表面側に形成されたソース領域の少
なくとも一部をそのボディ領域を形成している半導体材
料よりもバンドギャップの小さい半導体材料で形成した
ため、ボディ領域の多数キャリアがソース領域に流れ込
む際のポテンシャルバリアをほとんどなくすことが可能
となり、この結果、ボディ領域の多数キャリアがフリー
にソース領域との間を行き来できるようになって寄生バ
イポーラトランジスタやサイリスタがターンオンするこ
とが無くなり、二次降伏等による装置破壊を防止するこ
とができる。更に、ボディ領域はソース領域のみを介し
て所定の電位が印加されるようしたため、ソース領域が
ボディコンタクト領域としての機能も持つようになるの
でボディコンタクト領域の形成が不要となって装置の微
細化が可能となり、オン抵抗を十分に小さくすることが
できる。
１に、ボディ領域の表面側に形成されたソース領域の少
なくとも一部をそのボディ領域を形成している半導体材
料よりもバンドギャップの小さい半導体材料で形成した
ため、ボディ領域の多数キャリアがソース領域に流れ込
む際のポテンシャルバリアをほとんどなくすことが可能
となり、この結果、ボディ領域の多数キャリアがフリー
にソース領域との間を行き来できるようになって寄生バ
イポーラトランジスタやサイリスタがターンオンするこ
とが無くなり、二次降伏等による装置破壊を防止するこ
とができる。更に、ボディ領域はソース領域のみを介し
て所定の電位が印加されるようしたため、ソース領域が
ボディコンタクト領域としての機能も持つようになるの
でボディコンタクト領域の形成が不要となって装置の微
細化が可能となり、オン抵抗を十分に小さくすることが
できる。
【００１７】第２に、ボディ領域を形成している半導体
材料はＳｉ、バンドギャップの小さい半導体材料はＳｉ
Ｇｅとして、ＳｉＧｅ以外のソース領域の部分はＳｉと
したため、Ｓｉを基板材料としてソース領域の部分に例
えばＧｅのイオン注入を行うことにより、ソース領域の
みをバンドギャップの小さい半導体材料とする構成を容
易に実現することができる。
材料はＳｉ、バンドギャップの小さい半導体材料はＳｉ
Ｇｅとして、ＳｉＧｅ以外のソース領域の部分はＳｉと
したため、Ｓｉを基板材料としてソース領域の部分に例
えばＧｅのイオン注入を行うことにより、ソース領域の
みをバンドギャップの小さい半導体材料とする構成を容
易に実現することができる。
【図１】本発明に係るＭＩＳ型半導体装置の第１実施例
を示す縦断面図及びエネルギーバンド図である。
を示す縦断面図及びエネルギーバンド図である。
【図２】上記第１実施例の製造工程の一例を示す工程図
である。
である。
【図３】本発明の第２実施例を示す縦断面図である。
【図４】従来の縦型パワーＭＯＳＦＥＴの縦断面図であ
る。
る。
２ ドリフト領域（第２導電型領域） ３ ボディ領域 ５ ゲート絶縁膜 ６ ゲート電極 １０，１７ ソース領域
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/08
Claims (2)
- 【請求項１】 半導体基板の一方の面側に形成された第
１導電型のボディ領域と、 該ボディ領域に形成された第２導電型のソース領域と、 前記ボディ領域を間において前記ソース領域から離間し
て形成された第２導電型のドリフト領域と、 前記半導体基板の他方の面側に形成されかつ前記ドリフ
ト領域に接続された第２導電型のドレイン領域と、 前記ドリフト領域と前記ソース領域との間のボディ領域
上にゲート絶縁膜を介して形成されたゲート電極とを有
する縦型ＭＩＳトランジスタであって、 前記ソース領域の少なくともボディ領域と接する一部
を、ボディ領域を形成している半導体材料よりもバンド
ギャップの小さい半導体材料で形成し、かつボディ領域
はソース領域のみを介して所定の電位が印加されるよう
にしたことを特徴とする縦型ＭＩＳトランジスタ。 - 【請求項２】 前記ボディ領域を形成している半導体材
料はＳｉであり、前記バンドギャップの小さい半導体材
料はＳｉＧｅであり、該ＳｉＧｅ以外の前記ソース領域
の部分はＳｉであることを特徴とする請求項１記載の縦
型ＭＩＳトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193231A JPH07193231A (ja) | 1995-07-28 |
| JP3211529B2 true JP3211529B2 (ja) | 2001-09-25 |
Family
ID=18220875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32938793A Expired - Fee Related JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211529B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9817643D0 (en) * | 1998-08-14 | 1998-10-07 | Philips Electronics Nv | Trench-gate semiconductor device |
| JP2001102575A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 半導体装置とその温度検出方法 |
| DE10023115A1 (de) * | 2000-05-11 | 2001-11-29 | Infineon Technologies Ag | Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor |
| JP4848607B2 (ja) * | 2001-09-11 | 2011-12-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US6765247B2 (en) * | 2001-10-12 | 2004-07-20 | Intersil Americas, Inc. | Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action |
| WO2006042040A2 (en) * | 2004-10-07 | 2006-04-20 | Fairchild Semiconductor Corporation | Bandgap engineered mos-gated power transistors |
-
1993
- 1993-12-27 JP JP32938793A patent/JP3211529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193231A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| US6713794B2 (en) | Lateral semiconductor device | |
| JPH0687504B2 (ja) | 半導体装置 | |
| JPH09219512A (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JPH10163342A (ja) | 半導体装置 | |
| KR19980064498A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6359545B2 (ja) | ||
| JPH09139498A (ja) | 半導体装置及びその製造方法 | |
| JPH0575110A (ja) | 半導体装置 | |
| JPH0618255B2 (ja) | 半導体装置 | |
| US5072267A (en) | Complementary field effect transistor | |
| JPH04261065A (ja) | 半導体装置 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
| JP2003338624A (ja) | 半導体装置 | |
| JP3371836B2 (ja) | 半導体装置 | |
| JPH01132167A (ja) | 半導体装置 | |
| JPH0428149B2 (ja) | ||
| JPS63244777A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH0475387A (ja) | Ｍｉｓ型半導体装置 | |
| JP2728453B2 (ja) | 出力回路 | |
| JP2969832B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP3116695B2 (ja) | 半導体装置 | |
| JP3247461B2 (ja) | 半導体装置及びその製造方法、ｍｏｓゲ−ト駆動型サイリスタ | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |