JP2853600B2 - Cross connect device - Google Patents
Cross connect deviceInfo
- Publication number
- JP2853600B2 JP2853600B2 JP5078995A JP5078995A JP2853600B2 JP 2853600 B2 JP2853600 B2 JP 2853600B2 JP 5078995 A JP5078995 A JP 5078995A JP 5078995 A JP5078995 A JP 5078995A JP 2853600 B2 JP2853600 B2 JP 2853600B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- cell
- path
- output
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、複数の入力経路から入
力されたデータの転送先を切り換えて交換処理を行うク
ロスコネクト装置に係わり、特に転送先と入力先の間の
接続経路を検索することのできるクロスコネクト装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cross-connect apparatus for performing switching processing by switching the transfer destination of data input from a plurality of input paths, and more particularly to searching for a connection path between the transfer destination and the input destination. And a cross-connect device.
【0002】[0002]
【従来の技術】データを所定長ごとのパケット単位に伝
送するパケット通信方式の1つに非同期転送モード(As
ynchronous Transfer Mode) 通信がある。非同期転送モ
ードでは、音声や画像などの時間厳密性の厳しいデータ
を混在して取り扱うためにパケットの長さが短く設定さ
れている。非同期転送モードで用いられるパケットは特
にセルと呼ばれている。非同期転送モードで通信を行う
ネットワークでは、セルの転送先となる伝送経路を選択
するためクロスコネクト装置が各所に設けられている。2. Description of the Related Art An asynchronous transfer mode (As) is one of packet communication systems for transmitting data in packets of a predetermined length.
(ynchronous Transfer Mode) There is communication. In the asynchronous transfer mode, the packet length is set short in order to handle data with strict time strictness, such as voice and image, in a mixed manner. Packets used in the asynchronous transfer mode are particularly called cells. In a network that performs communication in the asynchronous transfer mode, cross-connect devices are provided at various places in order to select a transmission path to which a cell is transferred.
【0003】1つのセルは、各種制御情報を伝送するた
めの5バイトのヘッダ部分と任意の情報を伝送するため
の48バイトのペイロード部分から構成されている。ヘ
ッダ部分には、セルを目的とする相手に伝送するために
転送先として選択すべき伝送経路を表わす情報が含まれ
ている。これは仮想パス識別子(Vertual Path Identif
ire)と呼ばれている。仮想パス識別子は、各クロスコ
ネクト装置において次に選択すべき径路を表わしてお
り、その値はクロスコネクト装置でその経路が選択され
るたびに変換されるようになっている。[0003] One cell is composed of 48 bytes Bae Lee Road portion for transmitting a 5-byte header portion and any information for transmitting various control information. The header portion includes information indicating a transmission path to be selected as a transfer destination for transmitting a cell to a destination. This is the virtual path identifier
ire ) . The virtual path identifier represents a route to be selected next in each cross-connect device, and the value is converted each time the route is selected in the cross-connect device.
【0004】図2は、従来から用いられているクロスコ
ネクト装置の構成の概要を表わしたものである。クロス
コネクト装置101は、仮想パス識別子に従ってセルの
転送先を切り換えるクロスコネクト部102を備えてい
る。ここで、クロスコネクト装置101に到来するセル
の送出元を接続元と呼び、クロスコネクト装置101か
らセルを送出する宛先を接続先と呼ぶことにする。クロ
スコネクト部101の入力側にはセルに所定の前処理を
施す前処理回路1031 〜103N が伝送路1041 〜
104N のそれぞれに対応して設けられている。前処理
回路1031 〜103N は互いにその構成が同一である
ので、図では前処理回路1031 についてだけその内部
回路を示し、前処理回路1032 〜103N の内部回路
の記載およびその説明を省略する。前処理回103
1 は、伝送路1041 から入力されたセルの伝送速度を
上げる伝送速度変換回路1051 と、仮想パス識別子の
値をその宛先に応じて変換するための仮想パス識別子変
換回路1061 を備えている。FIG. 2 schematically shows the configuration of a conventionally used cross-connect device. The cross-connect device 101 includes a cross-connect unit 102 that switches a cell transfer destination according to a virtual path identifier. Here, the transmission source of the cell arriving at the cross-connect device 101 is referred to as a connection source, and the destination from which the cell is transmitted from the cross-connect device 101 is referred to as a connection destination. On the input side of the cross-connect unit 101, pre-processing circuits 103 1 to 103 N for performing predetermined pre-processing on cells are provided on transmission lines 104 1 to 104 N.
It is provided corresponding to each of 104 N. Since the pre-processing circuits 103 1 to 103 N have the same configuration, only the internal circuit of the pre-processing circuit 103 1 is shown in the drawing, and the internal circuits of the pre-processing circuits 103 2 to 103 N are described and described. Omitted. Preprocessing 103
1, includes a transmission rate conversion circuit 105 1 to increase the transmission rate of the cells input from the transmission path 104 1, a virtual path identifier conversion circuit 106 1 for converting according to the value of the virtual path identifier to its destination I have.
【0005】伝送速度変換回路1051 は、伝送路10
41 上での伝送速度をn、変換後の伝送速度をm(n、
mはそれぞれ正数であり、m>nの関係になってい
る。)としたときセルの伝送速度をm/n倍に上昇させ
る回路である。伝送速度を上げることで、クロスコネク
ト装置での伝送経路の切り換え処理により生じる伝送遅
延を吸収することができる。セルの伝送速度が上昇する
ことにより、セルとセルの間には空き時間が生じる。伝
送速度変換回路1051 はこの空き時間を埋めるために
セルとセルの間にスタッフセルと呼ばれるダミーのセル
を挿入するようになっている。スタッフセルは、クロス
コネクト装置内でセルが正常に伝送されているかどうか
を監視するための情報を伝送するために通常は利用され
ている。The transmission rate conversion circuit 105 1
4 1 a transmission rate of over n, the transmission rate of the converted m (n,
m is a positive number and has a relationship of m> n. ) Is a circuit for increasing the transmission speed of the cell to m / n times. By increasing the transmission speed, it is possible to absorb the transmission delay caused by the switching process of the transmission path in the cross-connect device. As the transmission speed of a cell increases, idle time is generated between cells. Rate converting circuit 105 1 is adapted to insert a dummy cell called staff cells between the cell and the cell to fill the idle time. The stuff cell is usually used in the cross-connect device to transmit information for monitoring whether the cell is transmitted normally.
【0006】伝送速度変換回路1051 によって伝送速
度が上昇されたセルおよびスタッフセルはともに仮想パ
ス識別子変換回路1061 に入力される。仮想パス識別
子変換回路1061 に入力されるセルの仮想パス識別子
は、接続元のアドレスを表わしている。そして仮想パス
識別子変換回路1061 によりこれが接続先のアドレス
に上書きされて変換される。仮想パス識別子変換回路1
061 は接続元のアドレスと接続先のアドレスを対応付
けて登録した接続元・接続先対応アドレステーブル10
7と接続されている。仮想パス識別子変換回路1061
はこれを参照することで変換すべき仮想パス識別子の値
を求めるようになっている。[0006] Both the cell and the stuff cell whose transmission rate has been increased by the transmission rate conversion circuit 105 1 are input to the virtual path identifier conversion circuit 106 1 . The virtual path identifier of the cell input to the virtual path identifier conversion circuit 106 1 represents the address of the connection source. And this is converted by overwriting the destination address by a virtual path identifier conversion circuit 106 1. Virtual path identifier conversion circuit 1
06 1 connection source and connection destination correspondence address table 10 that is registered in association with the address of the destination and the connection source address
7 is connected. Virtual path identifier conversion circuit 106 1
Refers to this to determine the value of the virtual path identifier to be converted.
【0007】前処理回路1031 〜103N から出力さ
れるセルおよびスタッフセルは、クロスコネクト部10
2に入力されている。クロスコネクト部102に設けら
れた出力経路1081 〜108N にはそれぞれ伝送速度
復元回路1091 〜109Nが接続されている。伝送速
度復元回路109は、伝送速度変換回路105によって
m/n倍に上昇されたセルの伝送速度をn/m倍に減少
させて、元の伝送速度に戻す回路である。この際、スタ
ッフセルは取り除かれるようになっている。接続元・接
続先対応アドレステーブル107には、制御回路111
が接続されている。制御回路111は、伝送経路104
1 〜104N から入力されたセルを出力経路1081 〜
108N の内のいずれに出力すべきかを設定する回路で
ある。制御回路111は、接続元・接続先対応アドレス
テーブルの内容を変更することにより、クロスコネクト
部102におけるパスの張り替えや、すでに設定されて
いるパスの解除を行うようになっている。The cells and stuff cells output from the preprocessing circuits 103 1 to 103 N are connected to the cross-connect section 10.
2 has been entered. Transmission speed restoration circuits 109 1 to 109 N are connected to output paths 108 1 to 108 N provided in the cross-connect unit 102, respectively. The transmission rate restoration circuit 109 is a circuit that reduces the transmission rate of the cell, which has been increased m / n times by the transmission rate conversion circuit 105, to n / m times, and returns to the original transmission rate. At this time, the stuff cells are removed. The connection source / destination correspondence address table 107 includes a control circuit 111
Is connected. The control circuit 111 controls the transmission path 104
The cells input from 1 to 104 N are transferred to output paths 108 1 to
108 N is a circuit for setting which of N should be output. The control circuit 111 changes the contents of the connection source / destination correspondence address table, thereby changing paths in the cross-connect unit 102 or canceling the already set paths.
【0008】クロスコネクト部102の入力側の伝送経
路1041 〜104N と出力経路1081 〜108N と
は1対1に対応付けられる場合のほか、1対多、あるい
は多対1に対応付けられるようにパスが設定されること
がある。The transmission paths 104 1 to 104 N on the input side of the cross-connect section 102 are associated with the output paths 108 1 to 108 N in a one-to-one correspondence, as well as in a one-to-many or a many-to-one correspondence. The path may be set so that
【0009】図3は、クロスコネクト部におけるパスの
接続状態の一例を表わしたものである。クロスコネクト
部102には、セルの入出力端121〜125が設けら
れている。ここでは、入出力端121から入力されたセ
ルが入出力端122〜124に分岐されて出力される場
合のパスを矢印を付した点線で表してある。また、入出
力端122〜124から入力されたセルが共に入出力端
121に出力される場合のパスを矢印を付した実線で示
してある。入出力端121から入力されたセルは、パス
1261を経て一旦入出力端125に出力される。入出
力端125は、セルを複数に分岐するための分岐盤12
7に接続されている。分岐盤127で分岐された後の各
セルは、再びクロスコネクト部102に入力される。そ
してパス1262〜1264を経て入出力端122〜12
4にそれぞれ伝送されている。FIG. 3 shows an example of the connection state of the paths in the cross-connect section. The cross connect unit 102 is provided with input / output terminals 121 to 125 of cells. Here, a path when a cell input from the input / output terminal 121 is branched and output to the input / output terminals 122 to 124 is indicated by a dotted line with an arrow. Further, there is shown a path when a cell input from the input and output terminals 122 to 124 are output together to the input-output terminal 121 with a solid line denoted by the arrow. Cell input from the input-output terminal 121 is outputted once to the input-output terminal 125 via a path 126 1. The input / output end 125 is a branching board 12 for branching a cell into a plurality.
7 is connected. Each cell after being split by the splitter 127 is input to the cross-connect unit 102 again. Then, via paths 126 2 to 126 4 , input / output terminals 122 to 12
4 respectively.
【0010】一方、入出力端122〜124から入力さ
れたセルは、パス1281 〜128 3 を経ていずれも入
出力端125に導かれている。このようにクロスコネク
ト部102では、1つの経路から入力されたセルが分岐
されて複数の経路に出力されたり、あるいは複数の経路
から入力されたセルが同一の経路に出力されたりするこ
とがある。On the other hand, input from input / output terminals 122 to 124
The cell that has been1~ 128 ThreeThrough
It is led to an output terminal 125. In this way the cross-connect
In the gateway unit 102, a cell input from one path branches.
Output to multiple routes, or multiple routes
Cells input from the same
There is.
【0011】また、経路の切り換えが正常に行われてい
るかどうかを確認することのできるクロスコネクト装置
が特開平4−183091号公報に開示されている。こ
のクロスコネクト装置では、クロスコネクト部に入力さ
れる前のセルに直接接続元のアドレスを書き込んでい
る。そしてクロスコネクト部から出力されたセルに書き
込まれているアドレスを確認することにより経路の切り
換えが正常に行われているかどうかを確認するようにな
っている。A cross-connect device capable of confirming whether or not the switching of a route is normally performed is disclosed in Japanese Patent Application Laid-Open No. Hei 4-183091. In this cross-connect device, the address of the direct connection source is directly written in a cell before being input to the cross-connect unit. Then, by confirming the address written in the cell output from the cross-connect unit, it is confirmed whether or not the path switching is normally performed.
【0012】[0012]
【発明が解決しようとする課題】クロスコネクト装置に
おいてパスの張り替えや解除を行うときには、それぞれ
の経路の使用状態を確認しなければならない。たとえ
ば、図3に示した入出力端121に到来するパスの張り
替えを行いたい場合には、入出力端121に向けて接続
されている経路がパス1281〜1283であることを調
べ、これらの接続元の使用状態を確認する必要がある。
このようなパスの接続状態は、接続元・接続先対応アド
レステーブルを基にして調べることができる。従来から
使用されている接続元・接続先対応アドレステーブル
は、接続元に対応付けてその接続先が登録されている。
このため、接続元を基準にして接続先を調べることは容
易に行うことができる。しかしながら、1対多、あるい
は多対1でパスが設定されている状態で接続先を基準に
してその接続元を調べる場合には、アドレステーブルの
全てを確認する必要があり検索に長い時間を要してしま
うという問題がある。When a path is switched or released in a cross-connect device, the use state of each path must be confirmed. For example, when it is desired to change the path arriving at the input / output terminal 121 shown in FIG. 3, it is checked that the paths connected to the input / output terminal 121 are paths 128 1 to 128 3. It is necessary to check the usage status of the connection source.
The connection state of such a path can be checked based on the connection source / connection destination correspondence address table. Connection source and connection destination correspondence address table which has been used conventionally, the destination in association with the connection source is registered.
Therefore, it is easy to check the connection destination based on the connection source. However, when checking the connection source based on the connection destination in a state where a one-to-many or many-to-one path is set, it is necessary to check the entire address table, and it takes a long time to search. There is a problem of doing it.
【0013】一方、特開平4−183091号公報に開
示されているように、クロスコネクト装置に入力される
セルにその接続元のアドレスを合わした情報を書き込め
ば、これを基に接続先から接続元を調べることができ
る。しかしながら、接続先とパスの張られている全ての
接続元からセルが到来しているという保証は無いので、
接続先に現われたセルを調べるだけではパスの設定され
ている全ての接続元を確認することが出来ないという問
題がある。On the other hand, as disclosed in Japanese Patent Application Laid-Open No. Hei 4-183091, if information that matches the address of the connection source is written in the cell input to the cross-connect device, the connection from the connection destination is performed based on the information. You can check the original. However, there is no guarantee that cells have arrived from all connection sources that have a path with the connection destination.
There is a problem in that it is not possible to check all connection sources for which a path has been set just by examining the cells that appear at the connection destination.
【0014】そこで本発明の目的は、接続先から接続元
を容易に確認することのできるクロスコネクト装置を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a cross-connect device capable of easily confirming a connection source from a connection destination.
【0015】[0015]
【課題を解決するための手段】請求項1記載の発明で
は、複数の入力経路のいずれかから入力される非同期転
送モード通信でその伝送単位となる一定データ量ごとの
セルを複数の出力経路のうちそれぞれの入力経路に対応
付けられた出力経路に出力するデータ交換手段と、セル
の伝送速度を上げるとともにこれによりセルとセルの間
に生じた空き時間にダミーのセルであるスタッフセルを
挿入する入力経路ごとに設けられた伝送速度変換手段
と、これら伝送速度変換手段によって挿入されたスタッ
フセルに入力経路ごとに互いに異なる値の割り当てられ
た入力経路識別情報を入力する各伝送速度変換手段ごと
に設けられた入力経路識別情報入力手段と、データ交換
手段から出力されるセルの中からスタッフセルを検出し
これに含まれている入力経路識別情報を抽出する出力経
路ごとに設けられた入力経路識別情報抽出手段と、この
入力経路識別情報抽出手段によって抽出されたスタッフ
セルごとの入力経路識別情報を順に複数格納してその格
納の順序で読み出せるようにした出力経路ごとに設けら
れた先入れ先出しメモリと、この先入れ先出しメモリか
ら必要に応じて入力経路情報を順に読み出してスタッフ
セルごとの入力経路をこの順に検索する入力経路検索手
段と、データ交換手段から出力されるセルの中からスタ
ッフセルを削除するとともにセルの伝送速度を基の速度
に戻す出力経路ごとに設けられた伝送速度復元手段とを
クロスコネクト装置に具備させている。According to the first aspect of the present invention, an asynchronous inverter input from one of a plurality of input paths is provided.
In the transmission mode communication, the transmission unit
Data exchange means for outputting a cell to an output path associated with each input path among a plurality of output paths;
Transmission speed between the cells
A staff cell, which is a dummy cell, during the idle time
Transmission speed conversion means provided for each input path to be inserted
And the stack inserted by these transmission rate conversion means.
For each transmission rate conversion means that inputs input path identification information assigned a different value to each input path for each input path
And a stuff cell is detected from the cells output from the input path identification information input means provided in the
An input path identification information extracting means provided in each output path for extracting an input path identification information included in this, the
Staff extracted by input path identification information extraction means
A plurality of input path identification information for each cell is stored in order and the
Provided for each output path that can be read in the order of delivery
The first-in-first-out memory and this first-in-first-out memory
From the input route information as needed
An input path searcher that searches input paths for each cell in this order
Stage and a cell from among the cells output from the data exchange means.
Off the cell and the cell transmission rate
And a transmission speed restoring means provided for each output path for returning to the above.
【0016】すなわち請求項1記載の発明では、データ
交換手段は、非同期転送モード通信で用いられるセル単
位にデータの交換を行っている。また、データ交換手段
内でのセルの伝送速度を上げ、これによりセルとセルの
間に生じる空き時間に挿入されるスタッフセルに入力経
路識別情報を入力している。データ交換手段の出力側に
は、入力経路識別情報を抽出する出力経路ごとに入力経
路識別情報抽出手段が設けられており、入力経路識別情
報が抽出される。これらの入力経路識別情報抽出手段に
はそれぞれ先入れ先出しメモリが対応して配置されてお
り入力経路識別情報抽出手段によって抽出されたスタッ
フセルごとの入力経路識別情報を順に入力することがで
きるようになっている。したがって、入力経路検索手段
は先入れ先出しメモリから必要に応じて入力経路識別情
報を順に読み出してスタッフセルごとの入力経路をこの
順に検索することができる。スタッフセルを利用するこ
とにより本来の有効セルの情報を欠落させること無く入
力経路識別情報を伝送できる。また、伝送速度を上げる
ことにより生じた空き時間を埋めるためのスタッフセル
を利用したので、入力経路識別情報を伝送するために伝
送路トラフィックを悪化させることがない。 That is, according to the first aspect of the present invention, the data
The switching means is a single cell used in the asynchronous transfer mode communication.
Exchanges data with other places. Data exchange means
To increase the transmission rate of the cells within the
Enter the input into the staff cell inserted in the idle time
You have entered the road identification information. On the output side of the data exchange means
Is the input path for each output path to extract the input path identification information.
A path identification information extracting means is provided for input path identification information.
Information is extracted. These input path identification information extraction means
Have first-in first-out memory
Of the stack extracted by the input path identification information extraction means.
It is possible to input the input path identification information for each cell in order.
I am able to do it. Therefore, the input route search means
Is the input path identification information from the first-in first-out memory as needed.
Information and read the input path for each stuff cell.
You can search in order. Use staff cells
With this, the information of the effective cell can be entered without losing it.
Power path identification information can be transmitted. Also increase transmission speed
Staff cell to fill the free time caused by
Is used to transmit the input path identification information.
It does not degrade the transmission traffic.
【0017】[0017]
【0018】[0018]
【0019】[0019]
【0020】[0020]
【0021】[0021]
【0022】[0022]
【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.
【0023】図1は、本発明の一実施例におけるクロス
コネクト装置の構成の概要を表わしたものである。セル
の経路を切り換えるクロスコネクト部11の入力側には
伝送路121 〜12N に対応して前処理回路131 〜1
3N が配置されている。前処理回路131 〜13N は互
いに同一の回路構成であるので、ここでは前処理回路1
31 についてだけその内部構成を表わし、前処理回路1
32 〜13N については内部回路の記載およびその説明
を省略する。前処理回路131 は、入力されるセルの伝
送速度をm/n倍に変換する伝送速度変換回路141 を
備えている。ここで、nは入力されるセルの伝送速度
を、mは変換後のセルの伝送速度を表わしている。また
n、mは共に正数であり、mはnよりも大きく設定され
ている。FIG. 1 shows an outline of the configuration of a cross-connect device according to an embodiment of the present invention. Before the input side of the cross-connect unit 11 for switching the route of the cell in response to the transmission path 12 1 to 12 N processing circuit 13 1 to 1
3 N are arranged. Since the pre-processing circuits 13 1 to 13 N have the same circuit configuration, the pre-processing circuit 1
3 1 only represents the internal configuration for the preprocessing circuit 1
About 3 2 to 13 N is omitted description and its description of the internal circuit. Pre-processing circuit 13 1 includes a transmission rate conversion circuit 14 1 for converting the transmission rate of cells inputted to the m / n times. Here, n represents the transmission rate of the input cell, and m represents the transmission rate of the converted cell. Further, both n and m are positive numbers, and m is set to be larger than n.
【0024】伝送速度変換回路141 は、セルの伝送速
度の上昇により生じた空き時間にダミーのセルであるス
タッフセルを挿入する機能を備えている。伝送速度変換
回路141 から出力されるセルは、スタッフセル抽出回
路151 に入力されている。スタッフセル抽出回路15
1 は、伝送速度変換回路141 の出力信号であるセル流
の中からスタッフセルを検出し、これを抽出する回路で
ある。スタッフセル抽出回路151 によって抽出された
スタッッフセルは、接続元アドレス上書き回路161 に
入力されている。スタッフセルの仮想パス識別子は、伝
送速度変換回路151 によりその伝送路121 に固定的
に割り振られた接続元アドレスが設定されている。接続
元アドレス上書き回路161 は、設定されている仮想パ
ス識別子の値をそのスタッフセルのペイロードに複写し
て書き込む回路である。接続元アドレス上書き回路16
1 によってそのペイロード部分に接続元アドレスの書き
込まれたスタッフセルは、アドレスセル挿入回路171
に入力される。スタッフセル抽出回路151 によってス
タッフセルが抽出されたので、セルとセルの間には空き
時間が生じている。アドレスセル挿入回路171 は、こ
のセル流の中に接続元アドレスの書き込まれたスタッフ
セルを戻す回路である。The rate conversion circuit 14 1 has a function of inserting a stuff cell is a dummy cell free time caused by the increase of the transmission rate of the cells. Cells output from the rate converter circuit 14 1 is input to the stuff cell extraction circuit 15 1. Staff cell extraction circuit 15
1 detects a stuff cell from the cell stream which is the output signal of the transmission speed converting circuit 14 1, a circuit for extracting the same. Sutafffu cell extracted by the staff cell extraction circuit 15 1 is input to the connection source address override circuit 16 1. Virtual path identifier staff cell, fixedly allocated connection source address to the transmission line 12 1 by the transmission speed conversion circuit 15 1 is set. Connection source address override circuit 16 1 is a circuit for writing and copying the value of the virtual path identifier set in the payload of the staff cell. Connection source address overwriting circuit 16
The stuff cell in which the connection source address is written in the payload portion by 1 is an address cell insertion circuit 17 1
Is input to Because the staff cell extraction circuit 15 1 staff cell is extracted, it has arisen spare time between the cells. Address cell insertion circuit 17 1 is a circuit for returning the written staff cell connecting the source address in the cell stream.
【0025】アドレスセル挿入回路171 の出力は、仮
想パス識別子変換回路181 に入力されている。ここ
で、セルおよびスタッフセルのヘッダ部分の仮想パス識
別子が接続先アドレスを表わした値に変換され上書きさ
れる。各前処理回路131 〜13N の仮想パス識別子変
換回路18は、それぞれ接続元・接続先対応アドレステ
ーブル19に接続されている。接続元・接続先対応アド
レステーブル19には、接続元アドレスに対応付けて、
変換後の接続先アドレスが登録されている。接続元・接
続先対応アドレステーブル19の内容は、クロスコネク
ト部11に設定されるパスが変更されるたびに、書き換
えられるようになっている。仮想パス識別子変換回路1
81 から出力されるセルおよびスタッフセルは、クロス
コネクト部11に入力されている。The output of the address cell insertion circuit 17 1 is input to the virtual path identifier conversion circuit 18 1. Here, the virtual path identifier in the header part of the cell and the stuff cell is converted into a value representing the connection destination address and overwritten. The virtual path identifier conversion circuit 18 of each of the preprocessing circuits 13 1 to 13 N is connected to a connection source / connection destination corresponding address table 19. The connection source / connection destination address table 19 is associated with the connection source address,
The converted connection destination address is registered. The contents of the connection source / connection destination correspondence address table 19 are rewritten each time the path set in the cross-connect unit 11 is changed. Virtual path identifier conversion circuit 1
Cells and staff cell output from the 8 1 is input to the cross-connect unit 11.
【0026】クロスコネクト部11の出力側には、出力
経路211 〜21N のそれぞれに対応して後処理回路2
21 〜22N が配置されている。後処理回路221 〜2
2Nは互いに同一の回路構成であるので、後処理回路2
21 についてだけその内部構成を示し、後処理回路22
2 〜22N については内部構成の記載およびその説明を
省略する。後処理回路221 に入力されたセルおよびス
タッフセルは、アドレスセル抽出回路231 に入力され
ている。アドレスセル抽出回路231 は、スタッフセル
を検出し、そのペイロード部分に含まれている接続元ア
ドレスを読み出す回路である。読み出された接続元アド
レスは、先入れ先出しメモリ241 (First In First O
ut Memory)に入力されている。このメモリには、100
個分の接続元アドレスが格納できるようになっている。
また、後処理回路221 に入力されたセルおよびスタッ
フセルは、伝送速度復元回路251 に入力されている。
伝送速度復元回路251 は、スタッフセルをセル流から
除去すると共に、有効セルの伝送速度をn/m倍して元
の速度に戻す回路である。On the output side of the cross-connect unit 11, a post-processing circuit 2 corresponding to each of the output paths 21 1 to 21 N is provided.
2 1 through 22 N are arranged. Post-processing circuits 22 1 to 2
Since 2 N have the same circuit configuration, the post-processing circuit 2
2 1 only shows the internal structure for post-processing circuit 22
For 2 to 22 N, the description of the internal configuration and the description thereof are omitted. Cells and staff cell inputted to the post-processing circuit 22 1 is input to the address cell extraction circuit 23 1. Address cell extraction circuit 23 1 detects the staff cells, a circuit for reading the connection source address contained in the payload portion. The read connection source address is stored in the first-in first-out memory 24 1 (First In First O
ut Memory). This memory contains 100
The number of connection source addresses can be stored.
The cell and staff cell inputted to the post-processing circuit 22 1 is input to the transmission bit rate restorer circuit 25 1.
The transmission rate restoring circuit 25 1 is a circuit that removes stuff cells from the cell stream and returns the original rate by multiplying the effective cell transmission rate by n / m.
【0027】各後処理回路221〜22Nに設けられてい
る先入れ先出しメモリ24はそれぞれ、制御回路26と
接続されている。また、制御回路26には接続元・接続
先対応アドレステーブルが接続されている。制御回路2
6は、クロスコネクト装置全体の動作を管理する回路で
ある。たとえば、クロスコネクト部11におけるパスの
張り替えや解除を行う。この際、接続元・接続先対応テ
ーブル19の内容を書き換える。また、スタッフセルの
ペイロードに接続元アドレスを書き込む指示を各前処理
回路131〜13Nに出力することを行う。The first-in first-out memory 24 provided in each of the post-processing circuits 22 1 to 22 N is connected to the control circuit 26. The control circuit 26 is connected to a connection source / connection destination correspondence address table. Control circuit 2
Reference numeral 6 denotes a circuit for managing the operation of the entire cross-connect device. For example, replacement or cancellation of a path in the cross connect unit 11 is performed. At this time, the contents of the connection source / connection destination correspondence table 19 are rewritten. Also, it performed to output an instruction to write the connection source address in the payload of the staff cells to each pre-processing circuit 13 1 to 13 N.
【0028】それでは、接続先を基準として接続元を検
索する際の動作について説明する。Next, an operation for searching for a connection source based on a connection destination will be described.
【0029】まず、制御回路26から各前処理回路13
1〜13Nにスタッフセルのペイロードに接続元アドレス
を書き込むための指示が入力される。また、この指示が
出力されたとき、後処理回路221〜22Nの先入れ先出
しメモリ24はそれぞれ初期化される。制御回路26か
ら指示が出されると各前処理回路131〜13Nのスタッ
フセル抽出回路15は、セル流の中からスタッフセルを
抽出する。そして、接続元アドレス上書き回路161に
よりスタッフセルのヘッダ部分に設定されている接続元
を表わした仮想パス識別子の値がそのペイロードに複写
される。接続元アドレスがペイロードに書き込まれた
後、アドレスセル挿入回路171によりスタッフセルは
セル流の中に戻される。スタッフセルおよび有効セルは
共に、仮想パス識別子変換回路181によりそのヘッダ
部分の仮想パス識別子が接続先アドレスを示す値に書き
換えられる。これらのセルはクロスコネクト部11を通
じてそのヘッダ部分の仮想パス識別子の示す接続先アド
レスに対応した出力経路に到達する。それぞれの出力経
路に接続された後処理回路221〜22Nのアドレスセル
抽出回路により、スタッフセルが検出されそのペイロー
ドに書き込まれている接続元アドレスが読み出される。
読み出された接続元アドレスは、先入れ先出しメモリに
格納される。First, from the control circuit 26 to each pre-processing circuit 13
Instructions for writing the connection source address in the payload of the staff cells 1 to 13 N are input. Further, when the instruction is output, the FIFO 24 of the post-processing circuit 22 1 through 22 N are respectively initialized. Each and instructions from the control circuit 26 is issued preprocessing circuit 13 1 to 13 N staff cell extracting circuit 15 extracts the staff cells from the cell stream. The value of the virtual path identifier representing the connection source that is set in the header of the staff cell by connecting the source address override circuit 16 1 is copied to the payload. After the connection source address is written in the payload, the staff cell by the address cell insertion circuit 17 1 is returned into the cell stream. Both staff cells and active cell, virtual path identifier of the header portion by a virtual path identifier converting circuit 181 is rewritten to a value indicating the destination address. These cells reach the output path corresponding to the connection destination address indicated by the virtual path identifier in the header portion through the cross-connect unit 11. The stuff cells are detected by the address cell extraction circuits of the post-processing circuits 22 1 to 22 N connected to the respective output paths, and the connection source address written in the payload is read out.
The read connection source address is stored in the first-in first-out memory.
【0030】このように、制御回路26からの指示によ
り、全ての前処理回路131〜13Nでスタッフセルのペ
イロードに接続元アドレスの書き込みが行われる。この
ため、クロスコネクト部11の出力経路側には、全ての
接続元からのスタッフセルが到達する。そこで、先入れ
先出しメモリに蓄積されている接続元アドレスを調べれ
ば、接続先を基準にしてその接続元を検索することがで
きる。[0030] Thus, in accordance with an instruction from the control circuit 26, the writing of the payload to the connection source address staff cells in all the pre-processing circuit 13 1 to 13 N is performed. Therefore, stuff cells from all connection sources reach the output path side of the cross-connect unit 11. Therefore, if the connection source address stored in the first-in first-out memory is checked, the connection source can be searched based on the connection destination.
【0031】また、クロスコネクト部でのパスは、1対
多、あるいは、多対1に張られることがある。すなわ
ち、1つの接続元から出力されたスタッフセルが、図1
では示していない分岐盤を介して複数の出力経路に到達
している場合がある。また、複数の接続元から出力され
たスタッフセルが同一の出力経路に到達することもあ
る。このため、1つの出力経路に複数の接続元からのス
タッフセルが到達することがある。アドレスセル抽出回
路23によって読み出された接続元アドレスを先入れ先
出しメモリにより複数格納しておくことができるので、
必要なときにこれを読み出せば、複数の接続元を確認す
ることができる。Further, the paths in the cross-connect unit may be extended one-to-many or many-to-one. That is, the stuff cell output from one connection source is shown in FIG.
In some cases, a plurality of output paths may be reached via a branch board not shown. Also, stuff cells output from a plurality of connection sources may reach the same output path. Therefore, stuff cells from a plurality of connection sources may reach one output path. Since a plurality of connection source addresses read by the address cell extraction circuit 23 can be stored in the first-in first-out memory,
If this is read out when necessary, a plurality of connection sources can be confirmed.
【0032】また、スタッフセルのペイロード部分を利
用して、接続元アドレスを出力側に伝えているので、接
続元アドレスを伝送するために伝送路におけるトラフィ
ックの効率を低下させることがない。さらにスタッフセ
ルを利用したので、有効セルの内容を書き換えなくて良
い。このため有効セルで伝送すべき情報が欠落すること
が無い。Further, since the connection source address is transmitted to the output side by using the payload portion of the stuff cell, the efficiency of traffic on the transmission line for transmitting the connection source address does not decrease. Further, since the stuff cell is used, it is not necessary to rewrite the contents of the valid cell. Therefore, there is no loss of information to be transmitted in the valid cell.
【0033】以上説明した実施例では、接続元アドレス
を100個蓄積できる容量の先入れ先出しメモリを用い
たが、接続元の数および張られるパスの数に応じてその
容量は適宜設定される。また、先入れ先出しメモリを用
いることなく制御回路19が、アドレスセル抽出回路に
よって読み出された接続元アドレスを監視するようにし
ても良い。但し、この場合には、制御回路から前処理回
路に指示を出したときだけ接続元を調べることができる
が、任意のタイミングで接続先から接続元を調べること
はできない。先入れ先出しメモリを用いれば、制御回路
から指示を出した後は、いつでもこのメモリから接続元
アドレスを読み出せるので、任意のタイミングで接続元
を確認することができる。In the embodiment described above, a first-in first-out memory having a capacity capable of storing 100 connection source addresses is used. However, the capacity is appropriately set according to the number of connection sources and the number of paths to be extended. Further, the control circuit 19 may monitor the connection source address read by the address cell extraction circuit without using the first-in first-out memory. However, in this case, the connection source can be checked only when the control circuit issues an instruction to the preprocessing circuit, but the connection destination cannot be checked at an arbitrary timing from the connection destination. If a first-in first-out memory is used, the connection source address can be read from the memory at any time after an instruction is issued from the control circuit, so that the connection source can be confirmed at an arbitrary timing.
【0034】[0034]
【発明の効果】このように請求項1記載の発明によれ
ば、全ての入力経路から入力経路識別情報を入力してい
るので、出力側に現われた入力経路識別情報を基にし
て、データ交換手段内に張られたパスを漏れなく把握す
ることができる。その上出力経路に現れた入力経路識別
情報を調べるだけで良いので、短い時間で対応する入力
経路を調べることができる。As described above, according to the first aspect of the present invention, since input path identification information is input from all input paths, data exchange is performed based on input path identification information appearing on the output side. The path set in the means can be grasped without omission. In addition, since it is only necessary to check the input path identification information appearing in the output path, the corresponding input path can be checked in a short time.
【0035】また請求項1記載の発明によれば、スタッ
フセルを利用したので本来の有効セルの情報を欠落させ
ること無く入力経路識別情報を伝送することができる。
また、伝送速度を上げることにより生じた空き時間を埋
めるためのスタッフセルを用いたので、入力経路識別情
報を伝送することにより伝送路トラフィックを悪化させ
ることがない。According to the first aspect of the present invention, since the stuff cell is used, the input path identification information can be transmitted without losing the information of the original valid cell.
In addition, since the stuff cells for filling the idle time generated by increasing the transmission speed are used, transmission path traffic is not deteriorated by transmitting the input path identification information.
【0036】更に請求項1記載の発明によれば、データ
交換手段の出力側に、入力経路情報識別情報を抽出する
出力経路ごとに入力経路識別情報抽出手段および先入れ
先出しメモリを対応して配置したので、入力経路識別情
報抽出手段によって抽出されたスタッフセルごとの入力
経路識別情報を順に先入れ先出しメモリに複数蓄積する
ことができる。したがって、1つの出力経路に複数の入
力経路が対応付けられている場合にも対応することがで
き、入力経路検索手段が先入れ先出しメモリから必要に
応じて入力経路識別情報を順に読み出してスタッフセル
ごとの入力経路をこの順に検索することができるという
効果もある。 Further, according to the first aspect of the present invention, the data
Extract input path information identification information at the output side of the exchange means
Input path identification information extraction means and first-in first-out
Since the first-out memory is arranged correspondingly, the input path identification information
Input for each staff cell extracted by the report extraction means
Store multiple pieces of path identification information in the first-in first-out memory in order
be able to. Therefore, multiple inputs can be input to one output path.
It is possible to correspond even if the force path is associated
Input route search means is required from first-in first-out memory
The input path identification information is sequentially read out according to
Input routes can be searched in this order
There is also an effect.
【0037】[0037]
【図1】本発明の一実施例におけるクロスコネクト装置
の構成の概要を表わしたブロック図である。FIG. 1 is a block diagram illustrating an outline of a configuration of a cross-connect device according to an embodiment of the present invention.
【図2】従来から用いられているクロスコネクト装置の
構成の概要を表わしたブロック図である。FIG. 2 is a block diagram showing an outline of a configuration of a conventionally used cross-connect device.
【図3】クロスコネクト部におけるパスの接続状態の一
例を表わした説明図である。FIG. 3 is an explanatory diagram illustrating an example of a path connection state in a cross-connect unit.
11 クロスコネクト部 12 入力側伝送路 13 前処理回路 14 伝送速度変換回路 15 スタッフセル抽出回路 16 接続元アドレス上書き回路 17 アドレスセル挿入回路 18 仮想パス識別子変換回路 19 接続元・接続先対応アドレステーブル 21 出力経路 22 後処理回路 23 アドレスセル抽出回路 24 先入れ先出しメモリ 25 伝送速度復元回路 26 制御回路 DESCRIPTION OF SYMBOLS 11 Cross connect part 12 Input side transmission line 13 Preprocessing circuit 14 Transmission speed conversion circuit 15 Stuff cell extraction circuit 16 Connection source address overwrite circuit 17 Address cell insertion circuit 18 Virtual path identifier conversion circuit 19 Connection source / connection destination correspondence address table 21 Output path 22 Post-processing circuit 23 Address cell extraction circuit 24 First-in first-out memory 25 Transmission speed restoration circuit 26 Control circuit
Claims (1)
る非同期転送モード通信でその伝送単位となる一定デー
タ量ごとのセルを複数の出力経路のうちそれぞれの入力
経路に対応付けられた出力経路に出力するデータ交換手
段と、セルの伝送速度を上げるとともにこれによりセルとセル
の間に生じた空き時間にダミーのセルであるスタッフセ
ルを挿入する前記入力経路ごとに設けられた伝送速度変
換手段と、 これら伝送速度変換手段によって挿入されたスタッフセ
ルに 入力経路ごとに互いに異なる値の割り当てられた入
力経路識別情報を入力する各伝送速度変換手段ごとに設
けられた入力経路識別情報入力手段と、 前記データ交換手段から出力されるセルの中から前記ス
タッフセルを検出しこれに含まれている前記入力経路識
別情報を抽出する前記出力経路ごとに設けられた入力経
路識別情報抽出手段と、この入力経路識別情報抽出手段によって抽出されたスタ
ッフセルごとの入力経路識別情報を順に複数格納してそ
の格納の順序で読み出せるようにした前記出力経路ごと
に設けられた先入れ先出しメモリと、 この先入れ先出しメモリから必要に応じて前記入力経路
識別情報を順に読み出してスタッフセルごとの入力経路
をこの順に検索する入力経路検索手段と、 前記データ交換手段から出力されるセルの中から前記ス
タッフセルを削除するとともにセルの伝送速度を基の速
度に戻す前記出力経路ごとに設けられた伝送速度復元手
段 とを具備することを特徴とするクロスコネクト装置。 Is input from any one of claim 1 a plurality of input paths
Fixed data that is the unit of transmission in asynchronous transfer mode communication
Data exchange means for outputting a cell for each data amount to an output path associated with each input path among a plurality of output paths; and
During the idle time that occurred during the
The transmission rate change provided for each of the input paths
Conversion means and stuff cells inserted by these transmission rate conversion means.
For each transmission rate conversion means that inputs input path identification information assigned a different value to each input path
And vignetting input path identification information input means, said scan among cells output from said data exchange means
An input path identification information extracting means provided in each of the output path for extracting the detected said input path identification information contained in this Taffuseru, static extracted by the input path identification information extracting means
A plurality of input path identification information for each
For each output path that can be read out in the order of storage
And a first-in first-out memory provided in the input path as needed.
Read the identification information in order and input path for each stuff cell
Input path searching means for searching in this order, and the switch from among cells output from the data exchanging means.
Remove the tough cells and adjust the cell transmission speed
Transmission speed restoration means provided for each of the output paths
A cross-connect device comprising: a step ;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5078995A JP2853600B2 (en) | 1995-03-10 | 1995-03-10 | Cross connect device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5078995A JP2853600B2 (en) | 1995-03-10 | 1995-03-10 | Cross connect device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08251185A JPH08251185A (en) | 1996-09-27 |
JP2853600B2 true JP2853600B2 (en) | 1999-02-03 |
Family
ID=12868584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5078995A Expired - Lifetime JP2853600B2 (en) | 1995-03-10 | 1995-03-10 | Cross connect device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2853600B2 (en) |
-
1995
- 1995-03-10 JP JP5078995A patent/JP2853600B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08251185A (en) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
US4755986A (en) | Packet switching system | |
CA2131079C (en) | Fixed-length packet switching system adapted for function test | |
EP0600683B1 (en) | Packet network interface | |
US6327244B1 (en) | Packet handler | |
US6147999A (en) | ATM switch capable of routing IP packet | |
JPH07202942A (en) | Packet switchboard | |
CA2080626C (en) | Packet transfer control arrangement and related method | |
JP2853600B2 (en) | Cross connect device | |
US6134219A (en) | Test of cell conductivity in ATM switching system | |
US7061870B2 (en) | Method and system of transmitting loopback cells through a switching node of an asynchronous transfer mode (ATM) network | |
JP2824483B2 (en) | Switch diagnostic method in ATM exchange | |
US6249522B1 (en) | Path merging type communication apparatus, method thereof, and storage medium thereof | |
JP3592041B2 (en) | Cell switching equipment | |
JP3073459B2 (en) | Multiport type programmable ATM adapter | |
JP3197152B2 (en) | Cell switching equipment | |
JPH06284453A (en) | Atm cell switch | |
JP3075068B2 (en) | ATM switch | |
JP2812295B2 (en) | Cell transfer device | |
JP2950254B2 (en) | ATM communication device | |
JPH0382243A (en) | Cell time sequence recovery device | |
KR100223295B1 (en) | Input/output cell interfacing circuit of atm switch | |
JP4555264B2 (en) | Traffic control program, traffic control device, and traffic control method | |
JP3129301B2 (en) | ATM switch | |
JP3026420B2 (en) | ATM switch |