JP2846890B2 - Surface treatment method and apparatus - Google Patents

Surface treatment method and apparatus

Info

Publication number
JP2846890B2
JP2846890B2 JP1091508A JP9150889A JP2846890B2 JP 2846890 B2 JP2846890 B2 JP 2846890B2 JP 1091508 A JP1091508 A JP 1091508A JP 9150889 A JP9150889 A JP 9150889A JP 2846890 B2 JP2846890 B2 JP 2846890B2
Authority
JP
Japan
Prior art keywords
etching
sample stage
processed
electrostatic attraction
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1091508A
Other languages
Japanese (ja)
Other versions
JPH02270320A (en
Inventor
弘充 榎並
賢 津金
篤志 若原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14028352&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2846890(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1091508A priority Critical patent/JP2846890B2/en
Publication of JPH02270320A publication Critical patent/JPH02270320A/en
Application granted granted Critical
Publication of JP2846890B2 publication Critical patent/JP2846890B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は表面処理技術に関し、特に、半導体装置の製
造工程におけるウェハ処理工程に用いられるプラズマエ
ッチング処理技術などに適用して有効な技術に関する。
Description: TECHNICAL FIELD The present invention relates to a surface treatment technique, and more particularly, to a technique effective when applied to a plasma etching technique used in a wafer processing step in a semiconductor device manufacturing process.

[従来の技術] たとえば、半導体ウェハの製造工程におけるプラズマ
エッチング処理技術などにおいては、イオン入射やプラ
ズマ反応熱によって半導体ウェハが温度上昇してホトレ
ジスト膜の変質や融解などが起こりエッチング処理に支
障を来す。
[Prior art] For example, in a plasma etching processing technique in a semiconductor wafer manufacturing process, the temperature of the semiconductor wafer rises due to ion incidence or plasma reaction heat, and the photoresist film is degraded or melted, which hinders the etching processing. You.

このような弊害は、たとえば、半導体ウェハを試料台
によって所定の温度に冷却しつつエッチング処理するこ
とにより防止することができるが、この場合に、半導体
ウェハが試料台上に単にその自重によって載置されるだ
けでは不十分で、試料台の温度が半導体ウェハに効率的
に伝導されるように試料台と半導体ウェハとの熱的接触
が強化されることが望まれる。
Such an adverse effect can be prevented, for example, by etching the semiconductor wafer while cooling it to a predetermined temperature by the sample stage. In this case, the semiconductor wafer is simply placed on the sample stage by its own weight. It is not enough to do so, and it is desired that the thermal contact between the sample stage and the semiconductor wafer be enhanced so that the temperature of the sample stage is efficiently transmitted to the semiconductor wafer.

そこで、たとえば、特開昭56-48132号公報記載のよう
に、半導体ウェハを試料台上に機械的にクランプして該
半導体ウェハと試料台との間に熱伝導率の高いガスを導
入する技術、あるいは特公昭57-44747号、特開昭63-569
20号および特開昭63-2324号公報に記載のように、試料
台に形成された静電吸着板によって半導体ウェハを該試
料台に静電的に吸着する技術などが提案されている。
Therefore, for example, as described in JP-A-56-48132, a technique of mechanically clamping a semiconductor wafer on a sample stage and introducing a gas having a high thermal conductivity between the semiconductor wafer and the sample stage. Or JP-B-57-44747, JP-A-63-569
As described in JP-A No. 20 and JP-A-63-2324, a technique has been proposed in which a semiconductor wafer is electrostatically attracted to a sample stage by an electrostatic attraction plate formed on the sample stage.

一方、このようなエッチング技術によって所定の温度
に冷却されてエッチング処理された半導体ウェハは、ホ
トレジスト膜などが後処理室において除去される。
On the other hand, the semiconductor wafer which has been cooled to a predetermined temperature and etched by such an etching technique has a photoresist film or the like removed in a post-processing chamber.

この場合に、従来技術においては、たとえばエッチン
グ処理後の半導体ウェハを処理室外の大気圧中に開放し
てその冷却温度を高めた後に、後処理室において所定の
後処理を行っている。なお、特開昭63-56920号には、ト
レー上にウェハを載せて容器に搬入し、トレーとウェハ
を静電チャックしてウェハをエッチング処理し、その後
トレー上にウェハを載せて容器から搬出することが記載
されているが、エッチング処理の前に当該トレーを試料
台上に固定する概念はない。
In this case, in the related art, for example, a predetermined post-process is performed in the post-process chamber after the semiconductor wafer after the etching process is opened to the atmospheric pressure outside the process chamber and its cooling temperature is increased. In JP-A-63-56920, a wafer is placed on a tray and carried into a container, the tray and the wafer are electrostatically chucked, the wafer is etched, and then the wafer is placed on the tray and carried out of the container. However, there is no concept of fixing the tray on a sample table before the etching process.

[発明が解決しようとする課題] しかしながら、前記したプラズマエッチング技術など
において静電吸着手段を備えた技術は、その静電吸着手
段を構成している絶縁体が異物やプラズマなどによって
劣化し易く、この絶縁体の劣化により安定した静電吸着
力を長期間にわたって得ることができない。
[Problems to be Solved by the Invention] However, in the above-described plasma etching technology and the like including the electrostatic attraction means, the insulator constituting the electrostatic attraction means is liable to be deteriorated by foreign matter, plasma, or the like, Due to the deterioration of the insulator, a stable electrostatic attraction force cannot be obtained for a long period of time.

また、特開昭62-229947号および特開昭63-2324号公報
に記載された装置では、劣化した絶縁体などの交換に際
しては、静電吸着板が試料台に一体的に形成されている
ため、試料台全体を交換しなければならず、この結果、
交換作業が煩雑化し時間的損失が大きく、また交換部品
費用による経済的損失が大きい。
Further, in the devices described in JP-A-62-229947 and JP-A-63-2324, when replacing a deteriorated insulator or the like, an electrostatic suction plate is formed integrally with the sample table. Therefore, the entire sample stage must be replaced, and as a result,
Replacement work is complicated and time loss is large, and economic loss due to replacement part cost is large.

このため、前記したエッチング技術においては、静電
吸着手段の採用による半導体ウェハのエッチング処理技
術の向上や量産化などが実質上妨げらる。
For this reason, in the above-mentioned etching technique, improvement of the etching processing technique of the semiconductor wafer by adoption of the electrostatic suction means and mass production are substantially hindered.

一方、このようなエッチング技術により冷却されてエ
ッチング処理された半導体ウェハは、処理室外の大気圧
中に開放されてその冷却温度が処理室外の室温近くに高
められた後に、後処理室において所定の後処理が行われ
ている。
On the other hand, the semiconductor wafer which has been cooled and etched by such an etching technique is opened to the atmospheric pressure outside the processing chamber and its cooling temperature is raised to near room temperature outside the processing chamber. Post-processing has been performed.

このため、エッチング処理と後処理との間に、半導体
ウェハの冷却温度を室温近くまで戻すための時間が必要
とされ、この結果、時間的損失が大きく、スループット
の向上が妨げられる。
For this reason, a time is required between the etching process and the post-process to return the cooling temperature of the semiconductor wafer to a temperature close to room temperature. As a result, a large time loss is caused and improvement in the throughput is prevented.

本発明の目的は、たとえば半導体ウェハのエッチング
処理技術などの表面処理技術の向上を図ることができる
表面処理技術を提供することにある。
An object of the present invention is to provide a surface treatment technique that can improve a surface treatment technique such as a semiconductor wafer etching treatment technique.

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。
[Means for Solving the Problems] Of the inventions disclosed in the present application, the outline of a representative one will be briefly described as follows.

すなわち、本発明の1つの表面処理装置は、被処理物
を表面処理するためのプラズマを発生させるプラズマ発
生源と、試料台と、前記試料台上に設けられ、前記被処
理物を静電吸着させるための静電吸着板と、前記被処理
物と前記静電吸着板との間に第1の冷媒を流す手段と、
前記静電吸着板と前記試料台との間に第2の冷媒を流す
手段とを有するものである。
That is, one surface treatment apparatus of the present invention is provided with a plasma source for generating plasma for surface treating an object to be processed, a sample table, and provided on the sample table, and electrostatically adsorbs the object to be processed. An electrostatic attraction plate for causing the first refrigerant to flow between the workpiece and the electrostatic attraction plate;
Means for flowing a second refrigerant between the electrostatic chuck plate and the sample stage.

また、本発明の他の1つの表面処理装置は、被処理物
を表面処理するためのプラズマを発生させるプラズマ発
生源と、試料台と、前記試料台上に設けられ、前記試料
台と着脱可能に構成され、前記被処理物を静電吸着させ
るための静電吸着板と、前記被処理物と前記静電吸着板
との間に冷媒を流す手段と、前記静電吸着板と前記試料
台との間に冷媒を流す手段とを有するものである。
Another surface treatment apparatus of the present invention is provided with a plasma generation source for generating plasma for surface-treating an object to be processed, a sample table, and provided on the sample table, and detachable from the sample table. An electrostatic attraction plate for electrostatically attracting the object to be processed, means for flowing a coolant between the object to be processed and the electrostatic attraction plate, the electrostatic attraction plate and the sample stage And means for flowing a refrigerant between them.

さらに、本発明の他の表面処理装置は、試料台と、被
処理物を処理するプラズマを発生させるための、前記試
料台に高周波を印加する高周波電源と、前記試料台上に
設けられた静電吸着板と、前記試料台に直流電力を印加
して、前記静電吸着板に前記被処理物を吸着させる直流
電源と、前記被処理物と前記静電吸着板との間に冷媒を
流す手段と、前記静電吸着板と前記試料台との間に冷媒
を流す手段とを有するものである。
Further, another surface treatment apparatus of the present invention includes a sample stage, a high-frequency power source for applying a high frequency to the sample stage for generating plasma for processing an object to be processed, and a static power source provided on the sample stage. An electro-adsorption plate, a DC power supply for applying DC power to the sample stage to adsorb the object to be processed to the electrostatic adsorption plate, and flowing a coolant between the object to be processed and the electrostatic adsorption plate. Means, and means for flowing a coolant between the electrostatic suction plate and the sample stage.

また、本発明の表面処理方法は、試料台上の静電吸着
板上に、被処理物を設置する工程と、前記被処理物を前
記静電吸着板に静電吸着させ、前記試料台と前記静電吸
着板との間および前記静電吸着板と前記被処理物との間
に冷媒を流し、前記被処理物表面をプラズマ処理する工
程とを有するものである。
Further, the surface treatment method of the present invention is a step of placing an object to be processed on an electrostatic attraction plate on a sample stage, and causing the object to be processed to be electrostatically attracted to the electrostatic attraction plate, and Flowing a refrigerant between the electrostatic attraction plate and between the electrostatic attraction plate and the object to be processed, and plasma-treating the surface of the object to be processed.

〔作用〕[Action]

本発明の表面処理方法および装置においては、被処理
物を静電吸着板に静電吸着し、かつ被処理物と静電吸着
板との間、および静電吸着板と試料台との間に冷媒を流
すことにより、被処理物が静電吸着により確実に密着保
持されて被処理物と試料台との熱接触が強化される上
に、この被処理物と試料台との熱接触は、被処理物と静
電吸着板との間、および静電吸着板と試料台との間に冷
媒を流すことによってさらに強化され、被処理物の温度
上昇を効率的かつ確実に抑制でき、処理精度を向上させ
ることができる。
In the surface treatment method and apparatus of the present invention, the object to be processed is electrostatically attracted to the electrostatic attraction plate, and between the object to be processed and the electrostatic attraction plate, and between the electrostatic attraction plate and the sample stage. By flowing the refrigerant, the object to be processed is securely held in close contact by electrostatic adsorption, and the thermal contact between the object to be processed and the sample stage is strengthened. It is further strengthened by flowing a coolant between the workpiece and the electrostatic chuck plate and between the electrostatic chuck plate and the sample table, and the temperature rise of the workpiece can be suppressed efficiently and reliably, and the processing accuracy is improved. Can be improved.

〔実施例1〕 第1図は本発明の一実施例である表面処理装置のエッ
チング機構を示す断面図、第2図はその表面処理装置の
後処理機構を示す断面図、第3図はその表面処理装置全
体を説明するための説明図、第4図(a),(b)はそ
の表面処理装置のエッチング機構によるエッチング工程
を示す被処理物の部分的断面図、第5図は本発明の表面
処理装置のエッチング機構と、従来の表面処理装置のエ
ッチング機構とによりエッチング処理される被処理物の
温度上昇を比較するための線図である。
Embodiment 1 FIG. 1 is a sectional view showing an etching mechanism of a surface treatment apparatus according to an embodiment of the present invention, FIG. 2 is a sectional view showing a post-treatment mechanism of the surface treatment apparatus, and FIG. FIGS. 4 (a) and 4 (b) are partial cross-sectional views of an object to be processed showing an etching process by an etching mechanism of the surface treatment apparatus, and FIG. FIG. 7 is a diagram for comparing a temperature rise of an object to be processed to be etched by the etching mechanism of the surface treatment apparatus of FIG. 1 and the etching mechanism of the conventional surface treatment apparatus.

本実施例の表面処理装置は半導体ウェハのエッチング
処理装置とされ、第3図に示すようにローダ機構1と、
エッチング機構2と、搬送機構3と、後処理機構4と、
アンローダ機構5とを備え、ローダ機構1から送り出さ
れた半導体ウェハがエッチング機構2によって低温エッ
チング処理された後に、搬送機構3によって後処理機構
4に連続して搬送されてアッシング処理され、そして、
アンローダ機構5に収納されて一貫処理される構造とさ
れている。
The surface treatment apparatus of the present embodiment is an apparatus for etching a semiconductor wafer, and includes a loader mechanism 1 as shown in FIG.
An etching mechanism 2, a transport mechanism 3, a post-processing mechanism 4,
An unloader mechanism 5, the semiconductor wafer sent from the loader mechanism 1 is subjected to low-temperature etching by the etching mechanism 2, and subsequently transferred to the post-processing mechanism 4 by the transfer mechanism 3 for ashing; and
The structure is such that it is housed in the unloader mechanism 5 and integrated processing is performed.

第1図に示すように、前記エッチング機構2は、マイ
クロ波プラズマエッチング方式のエッチング機構とさ
れ、そのエッチング処理室7は石英などによって形成さ
れて上部が半球形状を呈している。
As shown in FIG. 1, the etching mechanism 2 is a microwave plasma etching type etching mechanism. The etching chamber 7 is formed of quartz or the like and has a hemispherical upper portion.

エッチング処理室7内には、絶縁体8cを介して上面が
水平な試料台8が配設され、この試料台8の中央上部側
に、エッチング処理すべき半導体ウェハ6(被処理
物)、すなわち、たとえば多結晶Si膜などの表面にホト
レジスト膜パターンが被着された半導体ウェハ6が載置
されるようになっている。
A sample stage 8 having a horizontal upper surface is provided in the etching chamber 7 via an insulator 8c. A semiconductor wafer 6 (object to be processed) to be etched, that is, For example, a semiconductor wafer 6 having a photoresist film pattern applied to a surface of a polycrystalline Si film or the like is placed.

エッチング処理室7の側面側には、図示しない排気機
構などに接続されている排気管9が接続されていて、該
エッチング処理室7内を所定の真空度に排気するように
なっている。
An exhaust pipe 9 connected to a not-shown exhaust mechanism or the like is connected to a side surface of the etching chamber 7 so that the inside of the etching chamber 7 is exhausted to a predetermined degree of vacuum.

また、エッチング処理室7は、その側面側に図示しな
いガス源に接続されているガス導入管10が接続されてい
て、たとえばSF6、あるいはNF3などのエッチングガスが
該エッチング処理室7内に導入される構造とされてい
る。
The etching chamber 7 is connected to a gas introduction pipe 10 connected to a gas source (not shown) on a side surface thereof. For example, an etching gas such as SF 6 or NF 3 is introduced into the etching chamber 7. It is a structure to be introduced.

この場合に、たとえば、エッチング処理室7内のエッ
チング圧力は、0.2〜3.0Paとされる。
In this case, for example, the etching pressure in the etching processing chamber 7 is set to 0.2 to 3.0 Pa.

前記試料台8は、ブロッキングコンデンサ11およびマ
ッチングボックス12を介して高周波電源13および直流電
源14に接続されている。
The sample stage 8 is connected to a high-frequency power supply 13 and a DC power supply 14 via a blocking capacitor 11 and a matching box 12.

エッチング処理室7内における試料台8の外周囲に
は、接地電極15が配置され、該試料台8と接地電極15と
の間に高周波電源13から高周波電力が印加される構造と
されている。たとえば、その高周波電力は30〜200Wとさ
れる。
A ground electrode 15 is arranged around the outer periphery of the sample stage 8 in the etching chamber 7, and a high frequency power is applied between the sample stage 8 and the ground electrode 15 from a high frequency power supply 13. For example, the high-frequency power is 30 to 200 W.

前記試料台8内には、複数の遊挿孔8aが形成され、こ
の遊挿孔8aにウェハ押上ピン16がOリングなどのシール
部材17を介して夫々遊挿されている。
A plurality of play insertion holes 8a are formed in the sample table 8, and wafer push-up pins 16 are loosely inserted into the play insertion holes 8a via seal members 17 such as O-rings.

ウェハ押上ピン16はウェハ押上機構18によって昇降さ
れ、このウェハ押上ピン16の昇降によって半導体ウェハ
6が試料台8の上方で上下動される構造とされている。
The wafer lifting pins 16 are raised and lowered by a wafer lifting mechanism 18, and the semiconductor wafer 6 is moved up and down above the sample table 8 by the lifting and lowering of the wafer lifting pins 16.

試料台8の遊挿孔8aには、ガス導入孔8bが接続され、
He,Ne,Arなどの不活性ガス、あるいはN2,O2,フレオン
ガス(商品名)などがガス導入孔8b,遊挿孔8aなどを経
て半導体ウェハ6の裏面側に導入され、また試料台8が
温調器19によって、たとえば−170度C〜−120度Cの温
度に冷却されるようになっている。
A gas introduction hole 8b is connected to the free insertion hole 8a of the sample table 8,
An inert gas such as He, Ne, or Ar, or N 2 , O 2 , or freon gas (trade name) is introduced into the back surface of the semiconductor wafer 6 through the gas introduction hole 8b, the free insertion hole 8a, and the like. 8 is cooled by the temperature controller 19 to a temperature of, for example, -170 ° C to -120 ° C.

なお、試料台8は温調器19により−200度C〜+400度
Cの範囲での精密な温度制御が可能とされている。
The temperature of the sample stage 8 can be controlled precisely by the temperature controller 19 in the range of -200C to + 400C.

このような構造の試料台8上には、静電吸着板20(静
電吸着手段)が、たとえば絶縁性のビスなどの締結手段
21などによって交換自在ないし着脱自在に設置されてい
る。
On the sample table 8 having such a structure, an electrostatic suction plate 20 (electrostatic suction means) is provided with fastening means such as insulating screws.
It can be replaced or detached by 21 or the like.

静電吸着板20は、熱伝導性の大きい導電体20aと、こ
の導電体20aの表面側を被覆している絶縁体20bとから形
成され、たとえば、導電体20aはAlやAl合金などからな
る肉厚1mm〜20mmの薄板によって形成され、また絶縁体2
0bはAl2O3,AlN,SiC,SiO2,Si3N4などからなる膜厚10μm
〜500μmの薄膜によって形成されている。
The electrostatic attraction plate 20 is formed of a conductor 20a having a large thermal conductivity and an insulator 20b covering the surface side of the conductor 20a, for example, the conductor 20a is made of Al, an Al alloy, or the like. Formed by a thin plate with a wall thickness of 1 mm to 20 mm, and
0b is a film thickness of 10 μm made of Al 2 O 3 , AlN, SiC, SiO 2 , Si 3 N 4 or the like.
It is formed of a thin film of about 500 μm.

そして、エッチング処理されるべき半導体ウェハ6が
静電吸着板20の絶縁体20b上に載置されその静電吸着力
によって試料台8側に静電吸着されることにより、半導
体ウェハ6と試料台8との熱的接触が強化される構造と
されている。
Then, the semiconductor wafer 6 to be etched is placed on the insulator 20b of the electrostatic attraction plate 20, and is electrostatically attracted to the sample stage 8 by the electrostatic attraction force. The structure is such that the thermal contact with the base member 8 is strengthened.

なお、本実施例において、そのような熱的接触は、ガ
ス導入孔8bからの冷却用のガスが静電吸着板20と試料台
8との間および静電吸着板20と半導体ウェハ6との間に
流し込まれることによっても強化される構造とされてい
る。
In the present embodiment, such thermal contact is caused by the fact that the cooling gas from the gas introduction hole 8b is applied between the electrostatic chucking plate 20 and the sample table 8 and between the electrostatic chucking plate 20 and the semiconductor wafer 6. It is structured to be strengthened by being poured in between.

前記静電吸着板20には、前記押上ピン16が昇降される
遊挿孔20c(搬送手段昇降用の孔)が試料台8の遊挿孔8
aに対向して複数開設されている。
In the electrostatic attraction plate 20, a loose insertion hole 20c (a hole for raising and lowering the transport means) for raising and lowering the push-up pin 16 is provided.
There are multiple establishments facing a.

前記エッチング処理室7の半球状の上部は、導波管22
の一端内部に収容され、該導波管22の他端部に接続され
ているマイクロ波発振器23(たとえば、印加マイクロ波
電力1.0〜2.0KW)によって放射されるマイクロ波が該エ
ッチング処理室7内に導入されるようになっている。
A hemispherical upper portion of the etching processing chamber 7 is
The microwave radiated by a microwave oscillator 23 (for example, an applied microwave power of 1.0 to 2.0 kW) is housed inside one end of the waveguide 22 and is connected to the other end of the waveguide 22. Has been introduced.

前記エッチング処理室7の外周囲には、発散磁場形成
用コイル24aと電子をサイクロン運動させるECR(ELectr
on Cyclotron Resonance)用コイル24bが夫々配設さ
れ、このコイル24a,24bによって試料台8の上方に所定
の磁束密度からなる磁場が形成される構造とされてい
る。
Around the outer periphery of the etching processing chamber 7, a diverging magnetic field forming coil 24a and an ECR (ELectr
On Cyclotron Resonance coils 24b are provided, respectively, and the coils 24a and 24b form a magnetic field having a predetermined magnetic flux density above the sample table 8.

次に、本実施例のエッチング処理装置は、前記エッチ
ング機構2によって低温エッチング処理された半導体ウ
ェハ6が図示しない搬送手段によりエッチング処理室7
から搬送機構3内の図示しない真空室を経て後処理機構
4に搬送される構造とされている。
Next, in the etching processing apparatus of the present embodiment, the semiconductor wafer 6 subjected to the low-temperature etching processing by the etching mechanism 2 is transferred to the etching processing chamber
Is transferred to the post-processing mechanism 4 through a vacuum chamber (not shown) in the transfer mechanism 3.

後処理機構4は、マイクロ波ダウンストリームアッシ
ング方式の後処理機構とされ、第2図に示すようにその
後処理室26内には、前記エッチング処理室7においてエ
ッチング処理された半導体ウェハ6が載置される水平な
試料台25が配置されている。
The post-processing mechanism 4 is a post-processing mechanism of a microwave downstream ashing type. As shown in FIG. 2, a semiconductor wafer 6 which has been subjected to the etching processing in the etching processing chamber 7 is placed in a post-processing chamber 26 as shown in FIG. A horizontal sample stage 25 is arranged.

試料台25は、たとえば−60度C〜25度Cの温度に制御
可能とされている。
The sample stage 25 can be controlled to a temperature of, for example, −60 ° C. to 25 ° C.

そして、前記エッチング処理室7内において−170度
C〜−120度Cの温度に冷却されてエッチング処理され
た半導体ウェハ6がその処理後に大気圧中などに開放さ
れることなく、直ちに、搬送機構3によって後処理室26
に搬送され、該後処理室26内の試料台25によって後処理
室26外の室温近くの温度に戻されつつアッシング処理さ
れる構造とされている。
Then, the semiconductor wafer 6 which has been cooled to a temperature of -170 ° C. to -120 ° C. in the etching processing chamber 7 is immediately opened without being released to the atmospheric pressure or the like after the processing. 3 post-processing chamber 26
The ashing process is performed while the temperature is returned to a temperature near room temperature outside the post-processing chamber 26 by the sample table 25 in the post-processing chamber 26.

また、このようなアッシング処理に際し、導波管27に
接続されているマイクロ波発振器28(たとえば、印加マ
イクロ波電力1.0〜2.0KW)によって放射されるマイクロ
波が後処理室26内に導入され、またCF4+O2、あるいはC
HF3+O2などのアッシングガスがガス導入管29から後処
理室26内に導入されて試料台25上の半導体ウェハ6がア
ッシング処理される構造とされている。
Further, at the time of such an ashing process, a microwave radiated by a microwave oscillator 28 (for example, an applied microwave power of 1.0 to 2.0 KW) connected to the waveguide 27 is introduced into the post-processing chamber 26, CF 4 + O 2 or C
An ashing gas such as HF 3 + O 2 is introduced into a post-processing chamber 26 from a gas introduction pipe 29 to perform an ashing process on the semiconductor wafer 6 on the sample table 25.

また、このアッシング処理中における後処理室26内の
アッシング圧力は、図示しない排気管を介して、たとえ
ば100〜300Paの真空度とされるようになっている。
The ashing pressure in the post-processing chamber 26 during the ashing process is set to a degree of vacuum of, for example, 100 to 300 Pa via an exhaust pipe (not shown).

次に、本実施例のエッチング処理装置によるエッチン
グ処理方法について説明する。
Next, an etching method using the etching apparatus of the present embodiment will be described.

たとえば、第4図(a)に示すように、Si基板6a上に
ゲート酸化膜6b,多結晶Si膜6c,ホトレジスト膜6dが形成
された半導体ウェハ6は、ローダ機構1のローダ室から
図示しない搬送手段によってエッチング機構2のエッチ
ング処理室7に搬送されて試料台8の上方の所定位置で
停止される。
For example, as shown in FIG. 4 (a), a semiconductor wafer 6 having a gate oxide film 6b, a polycrystalline Si film 6c, and a photoresist film 6d formed on a Si substrate 6a is not shown from the loader chamber of the loader mechanism 1. The wafer is conveyed to the etching chamber 7 of the etching mechanism 2 by the conveying means and stopped at a predetermined position above the sample table 8.

試料台8の上方の所定位置で停止された半導体ウェハ
6は、押上ピン16の上昇によって押し上げられ、その後
に前記搬送手段がエッチング処理室7外に退避して押上
ピン16が下降することにより該半導体ウェハ6が静電吸
着板20の絶縁体20b上に載置される。
The semiconductor wafer 6 stopped at a predetermined position above the sample table 8 is pushed up by the lifting of the push-up pins 16, and thereafter, the carrier is retracted outside the etching processing chamber 7 and the push-up pins 16 are lowered. The semiconductor wafer 6 is placed on the insulator 20b of the electrostatic attraction plate 20.

次いで、エッチング処理室7内を排気管9を介して排
気して所定の真空度とするとともに、ガス導入管10を介
して、たとえばSF6などのエッチングガスをエッチング
処理室7内に導入する。
Next, the inside of the etching chamber 7 is evacuated through an exhaust pipe 9 to a predetermined degree of vacuum, and an etching gas such as SF 6 is introduced into the etching chamber 7 via a gas introduction pipe 10.

エッチング処理室7内のエッチング圧力は、たとえば
0.2〜3.0Paとする。
The etching pressure in the etching processing chamber 7 is, for example,
0.2 to 3.0 Pa.

次いで、コイル24a,24bに通電して試料台8の上方に
所定の磁束密度からなる磁場を形成し、また、マイクロ
波発振器23を起動させてマイクロ波をエッチング処理室
7内に導入する。
Next, the coils 24a and 24b are energized to form a magnetic field having a predetermined magnetic flux density above the sample table 8, and the microwave oscillator 23 is activated to introduce a microwave into the etching chamber 7.

更に、高周波電源13をONして試料台8と接地電極15と
の間に、たとえば30W〜200Wのバイアス用高周波電力を
印加する。
Further, the high frequency power supply 13 is turned on, and a high frequency power for bias of, for example, 30 W to 200 W is applied between the sample table 8 and the ground electrode 15.

また、直流電源14をONして、たとえば50〜2000Vの直
流電力を試料台8に印加して半導体ウェハ6を絶縁体20
bを介して試料台8に静電吸着させるとともに、温調器1
9を作動させ、ガス導入孔8b,遊挿孔8a,20cを通じてHeな
どの冷却用ガスを半導体ウェハ6の裏面側に導入して、
たとえば−170度C〜120度Cの温度に半導体ウェハ6を
冷却する。
Further, the DC power supply 14 is turned on, and a DC power of, for example, 50 to 2000 V is applied to the sample table 8 so that the semiconductor wafer 6 is placed on the insulator
b, the sample is electrostatically attracted to the sample stage 8 and the temperature controller 1
9 is operated to introduce a cooling gas such as He into the back surface of the semiconductor wafer 6 through the gas introduction hole 8b and the free insertion holes 8a and 20c.
For example, the semiconductor wafer 6 is cooled to a temperature of -170C to 120C.

この場合に、本実施例においては、半導体ウェハ6が
静電吸着板20の静電吸着力によって試料台8に確実に密
着され、またガス導入孔8bからのHeなどの冷却用ガスが
静電吸着板20と試料台8との間および静電吸着板20と半
導体ウェハ6との間に流し込まれて、該試料台8と半導
体ウェハ6との熱接触が強化されるので、半導体ウェハ
6が効率良く確実に冷却される。
In this case, in this embodiment, the semiconductor wafer 6 is securely brought into close contact with the sample table 8 by the electrostatic attraction force of the electrostatic attraction plate 20, and the cooling gas such as He from the gas introduction hole 8b is electrostatically charged. The semiconductor wafer 6 is poured between the suction plate 20 and the sample table 8 and between the electrostatic suction plate 20 and the semiconductor wafer 6 to enhance the thermal contact between the sample table 8 and the semiconductor wafer 6. Cooled efficiently and reliably.

このようにして所定の操作がなされると、前記マイク
ロ波の電場とコイル24a,24bによる磁場との相互作用に
より、エッチングガスが励起され、荷電粒子がサイクロ
トロン運動され、そのエネルギによりエッチングガスが
プラズマ化して、プラズマ中の励起されたエッチング種
と、半導体ウェハ6表面との間のエッチング反応や、プ
ラズマから半導体ウェハ6表面へ入射するイオンの衝撃
などによって、半導体ウェハ6表面側の多結晶Si膜6cの
エッチングが行われる。
When a predetermined operation is performed in this manner, the etching gas is excited by the interaction between the electric field of the microwave and the magnetic field generated by the coils 24a and 24b, the charged particles are cyclotron-moved, and the energy causes the etching gas to become plasma. The polycrystalline Si film on the surface of the semiconductor wafer 6 due to an etching reaction between the excited etching species in the plasma and the surface of the semiconductor wafer 6 and the impact of ions incident from the plasma on the surface of the semiconductor wafer 6. 6c etching is performed.

このエッチング処理中において、半導体ウェハ6はイ
オン照射や反応熱などによって温度上昇される。
During this etching process, the temperature of the semiconductor wafer 6 is raised by ion irradiation, reaction heat, or the like.

このような温度上昇は、たとえば、第5図に示すよう
に、本実施例のようにガス導入孔8bからの冷却用ガスに
よる冷却手段および静電吸着板20による静電吸着手段を
有しないエッチング機構(冷却手段を有せず、半導体ウ
ェハがその自重のみによって試料台に載置されるエッチ
ング機構)によってエッチング処理される半導体ウェハ
30a、あるいは、冷却手段は有するが静電吸着手段を有
しないエッチング機構によってエッチング処理される半
導体ウェハ30bにおいては、大きく温度上昇される。
As shown in FIG. 5, for example, as shown in FIG. 5, etching without a cooling means using a cooling gas from the gas introduction holes 8b and an electrostatic attraction means using the electrostatic attraction plate 20 as shown in FIG. A semiconductor wafer that is etched by a mechanism (an etching mechanism that has no cooling means and the semiconductor wafer is placed on a sample stage only by its own weight).
In the semiconductor wafer 30b subjected to the etching process by the etching mechanism 30a or the etching mechanism having the cooling means but not having the electrostatic attraction means, the temperature is greatly increased.

しかしながら、本実施例のエッチング機構2によって
エッチング処理される半導体ウェハ6は、冷却手段およ
び静電吸着手段を有しているため、すなわち、前記した
ように半導体ウェハ6が静電吸着板20の静電吸着力によ
って試料台8に確実に密着され、またガス導入孔からの
冷却用ガスが静電吸着板20と試料台8との間および静電
吸着板20と半導体ウェハ6との間に流し込まれて該試料
台8と半導体ウェハ6との熱接触が強化されているた
め、第5図に示すように半導体ウェハ6の温度上昇は僅
かである。
However, the semiconductor wafer 6 to be etched by the etching mechanism 2 of this embodiment has a cooling unit and an electrostatic suction unit, that is, as described above, the semiconductor wafer 6 is Due to the electro-adsorption force, it is securely adhered to the sample table 8, and the cooling gas from the gas inlet holes flows between the electrostatic suction plate 20 and the sample table 8 and between the electrostatic suction plate 20 and the semiconductor wafer 6. As a result, the thermal contact between the sample stage 8 and the semiconductor wafer 6 is strengthened, so that the temperature of the semiconductor wafer 6 rises slightly as shown in FIG.

このため、本実施例においては、ホトレジスト膜6dの
変質や融解などを確実に防止することができ、エッチン
グ処理精度の向上を図ることができる。
For this reason, in the present embodiment, it is possible to reliably prevent the photoresist film 6d from being altered or melted, and to improve the etching processing accuracy.

また、前記した冷却手段や静電吸着手段を有しないエ
ッチング機構によってエッチング処理される半導体ウェ
ハ30a,30bのようにその温度が高い場合には、SiF4など
のエッチング反応生成物の蒸気圧が大きくなるため、エ
ッチング初期時よりSF6などのエッチングガスをエッチ
ング処理室7内に多量に導入し、そのSiF4などのエッチ
ング反応生成物を該半導体ウェハ6の結晶Si膜6cの側面
に生成させて該多結晶Si膜6cのアンダカットを防止しな
ければならない。
Further, when the temperature is high as in the case of the semiconductor wafers 30a and 30b which are etched by the etching mechanism having no cooling means or electrostatic suction means, the vapor pressure of an etching reaction product such as SiF 4 becomes large. Therefore, a large amount of an etching gas such as SF 6 is introduced into the etching chamber 7 from the beginning of etching, and an etching reaction product such as SiF 4 is generated on the side surface of the crystalline Si film 6 c of the semiconductor wafer 6. The undercut of the polycrystalline Si film 6c must be prevented.

このため、冷却手段や静電吸着手段を有しないエッチ
ング機構によってエッチング処理された半導体ウェハ30
a,30bは、第4図(b)の二点鎖線で示すようにそのエ
ッチング終了時において側面にSiF4などのエッチング反
応生成物30cが多量に生じる。また、エッチング処理室
の内壁面などにもエッチング反応生成物30cが多量に生
じる。
For this reason, the semiconductor wafer 30 that has been etched by an etching mechanism that does not have a cooling unit or an electrostatic attraction unit.
As shown by the two-dot chain line in FIG. 4 (b), a large amount of etching reaction products 30c such as SiF 4 are generated on the side surfaces of the a and 30b when the etching is completed. Further, a large amount of the etching reaction product 30c is generated on the inner wall surface of the etching processing chamber.

これに対して、本実施例においては、冷却手段および
静電吸着手段によりエッチング処理中の半導体ウェハ6
の温度上昇が小さくされエッチング反応生成物の蒸気圧
が小さくされているため、SF6などのエッチングガスを
少量エッチング処理室7内に導入するだけで、多結晶Si
膜6cなどの被エッチング膜のアンダカットを防止するこ
とができ、第4図(b)の実線で示すように、エッチン
グ終了時において半導体ウェハ6の結晶Si膜6cなどの側
面に生じるSiF4などのエッチング反応生成物6eやエッチ
ング処理室7の内壁面に生じるエッチング反応生成物6e
を少なくさせることができる。
On the other hand, in this embodiment, the semiconductor wafer 6 being etched by the cooling means and the electrostatic suction means is used.
Since the temperature rise of the etching reaction product is reduced and the vapor pressure of the etching reaction product is reduced, only a small amount of an etching gas such as SF 6 is introduced into the etching processing chamber 7, and the polycrystalline Si
The undercut of the film to be etched such as the film 6c can be prevented, and as shown by the solid line in FIG. 4B, SiF 4 or the like generated on the side surface of the semiconductor wafer 6 such as the crystalline Si film 6c at the end of the etching. Etching reaction product 6e and etching reaction product 6e generated on the inner wall surface of etching chamber 7
Can be reduced.

このため、後処理機構4によるエッチング反応生成物
6eの除去処理やエッチング処理室7のクリーニングの容
易化を図ることができる。
Therefore, the etching reaction product by the post-processing mechanism 4
The removal of 6e and the cleaning of the etching chamber 7 can be facilitated.

ところで、このようにしてエッチング処理が多数回繰
り返されると、エッチング機構2はその静電吸着板20の
絶縁体20bが異物やプラズマなどによって劣化し易いた
め、この絶縁体20bの劣化により静電吸着板20による安
定した静電吸着力が得られなくなり、半導体ウェハ6と
試料台8との熱的接触の強化が得られなくなる。
By the way, if the etching process is repeated many times in this manner, the etching mechanism 2 tends to deteriorate the insulator 20b of the electrostatic chucking plate 20 due to foreign matter, plasma, or the like. The stable electrostatic attraction force of the plate 20 cannot be obtained, and the thermal contact between the semiconductor wafer 6 and the sample table 8 cannot be enhanced.

そこで、静電吸着板20による安定した静電吸着力を得
て半導体ウェハ6と試料台8との熱的接触の強化を図る
ために、絶縁体20bなどの消耗部品の交換作業が必要と
される。
Therefore, in order to obtain a stable electrostatic attraction force by the electrostatic attraction plate 20 and to strengthen the thermal contact between the semiconductor wafer 6 and the sample table 8, replacement work of consumable parts such as the insulator 20b is required. You.

この場合に、本実施例においては、試料台8上に静電
吸着板20が締結手段21などによって交換自在ないし着脱
自在に設置されている構造とされているので、試料台8
全体の交換が不要とされ、静電吸着板20のみの交換によ
り、安定した静電吸着力を得て熱的接触の強化を図るこ
とができるため、交換作業の容易化を図ることができ、
交換作業の時間的損失や試料台8全体の交換による経済
的損失を防止することができる。
In this case, in this embodiment, the electrostatic chucking plate 20 is configured to be exchangeably or detachably mounted on the sample table 8 by the fastening means 21 or the like.
Replacement of the whole is not required, and by replacing only the electrostatic attraction plate 20, a stable electrostatic attraction force can be obtained and thermal contact can be strengthened, thereby facilitating the replacement operation.
It is possible to prevent the time loss of the exchange work and the economical loss due to the exchange of the entire sample table 8.

次に、エッチング機構2によってエッチング処理され
た半導体ウェハ6は、所定の真空度とされている搬送機
構3の真空室内を図示しない搬送手段により外部大気圧
中に開放されることなく、後処理機構4の後処理室26に
搬送され、後処理室26外の室温近くに設定されている後
処理室26内の試料台25上に載置される。
Next, the semiconductor wafer 6 subjected to the etching process by the etching mechanism 2 is not opened to the outside atmospheric pressure by the transport means (not shown) in the vacuum chamber of the transport mechanism 3 having a predetermined degree of vacuum. 4 is transferred to the post-processing chamber 26 and is placed on the sample table 25 in the post-processing chamber 26 set near room temperature outside the post-processing chamber 26.

すなわち、たとえば、半導体ウェハ6は、−60度C〜
25度Cとされている後処理室26内の試料台25上に載置さ
れる。この後処理室26内は、たとえばアッシング圧力10
0Pa〜300Paとされている。
That is, for example, the semiconductor wafer 6
The sample is placed on a sample table 25 in a post-processing chamber 26 at 25 ° C. In the post-processing chamber 26, for example, an ashing pressure of 10
It is 0 Pa to 300 Pa.

次いで、マイクロ波発振器28(たとえば、印加マイク
ロ波電力1.0〜2.0KW)によって放射されるマイクロ波お
よびガス導入管29からCF4+O2、あるいはCHF3+O2など
のアッシングガスが後処理室26内に導入されてマイクロ
波ダウンストリームアッシング方式によるアッシング処
理がなされ、半導体ウェハ6のホトレジスト膜6dやエッ
チング反応生成物6eが除去される。
Next, the microwave radiated by the microwave oscillator 28 (for example, applied microwave power of 1.0 to 2.0 kW) and an ashing gas such as CF 4 + O 2 or CHF 3 + O 2 from the gas introduction pipe 29 are supplied into the post-processing chamber 26. And an ashing process by a microwave downstream ashing method is performed to remove the photoresist film 6d and the etching reaction product 6e of the semiconductor wafer 6.

この場合に、半導体ウェハ6の多結晶Si膜6cなどに生
じていたSiF4のエッチング反応生成物6eの蒸気圧は、−
160度Cで1Pa前後であり、急峻に変化する。
In this case, the vapor pressure of the SiF 4 etching reaction product 6e generated in the polycrystalline Si film 6c of the semiconductor wafer 6 becomes −
It is around 1 Pa at 160 ° C, and changes sharply.

このため、半導体ウェハ6のSiF4のエッチング反応生
成物6eは、後処理室26内において確実に、かつ迅速に昇
華されて除去される。
Therefore, the etching reaction product 6e of the SiF 4 of the semiconductor wafer 6 is reliably and quickly sublimated and removed in the post-processing chamber 26.

そして、このようにして、所定の後処理がなされた半
導体ウェハ6は、後処理室26から図示しない搬送手段に
よってアンローダ機構5のアンローダ室に搬送される
が、該半導体ウェハ6の温度は、後処理室26内において
室温により近い温度となっているため、後処理の終了後
に直ちにアンローダ機構5のアンローダ室に大気開放し
て搬送させることができる。
Then, the semiconductor wafer 6 having been subjected to the predetermined post-processing in this way is transferred from the post-processing chamber 26 to the unloader chamber of the unloader mechanism 5 by the transfer means (not shown). Since the temperature in the processing chamber 26 is closer to the room temperature, the air can be transferred to the unloader chamber of the unloader mechanism 5 immediately after the completion of the post-processing and transported.

このように、本実施例によれば、時間的損失なく、ロ
ーダ機構1のローダ室からアンローダ機構5のアンロー
ダ室までの半導体ウェハ6の所定の処理が可能となる。
As described above, according to the present embodiment, the predetermined processing of the semiconductor wafer 6 from the loader chamber of the loader mechanism 1 to the unloader chamber of the unloader mechanism 5 can be performed without any time loss.

ここで、前記した実施例においては、被エッチング膜
が多結晶Si膜6cである場合について説明したが、たとえ
ば被エッチング膜がAl合金膜などの場合には、次のよう
な条件下で処理することにより、前記したと略同様な効
果を得ることができる。
Here, in the above-described embodiment, the case where the film to be etched is the polycrystalline Si film 6c has been described. For example, when the film to be etched is an Al alloy film or the like, the processing is performed under the following conditions. Thereby, substantially the same effects as described above can be obtained.

すなわち、エッチング機構2においては、エッチング
ガスとしてCl2+BCl3、あるいはCl2+BCl3+CF4(CH
F3)、エッチング処理室7内のエッチング圧力を0.5〜3.
0Pa、試料台8の温度を40〜60度Cとし、また後処理機
構4においては、試料台25の温度を150〜200度Cとし
て、その他の条件は前記した多結晶Si膜6cである場合と
同じとする。この場合のエッチング反応生成物6eである
AlCl3の蒸気圧は、60度Cで1Pa前後であり、急峻に変化
するので、そのAlCl3のエッチング反応生成物6eは、前
記したと同様に後処理室26内において確実に、かつ迅速
に昇華されて除去される。
That is, in the etching mechanism 2, Cl 2 + BCl 3 or Cl 2 + BCl 3 + CF 4 (CH
F 3 ), the etching pressure in the etching chamber 7 is set to 0.5 to 3.
0 Pa, the temperature of the sample stage 8 is 40 to 60 ° C., and in the post-processing mechanism 4, the temperature of the sample stage 25 is 150 to 200 ° C., and the other conditions are the polycrystalline Si film 6c described above. And the same as In this case, it is the etching reaction product 6e
Since the vapor pressure of AlCl 3 is about 1 Pa at 60 ° C. and changes sharply, the etching reaction product 6e of AlCl 3 is surely and quickly formed in the post-processing chamber 26 in the same manner as described above. Sublimated and removed.

[実施例2] 第6図は本発明の他の実施例である表面処理装置のエ
ッチング機構2を示す断面図である。
Embodiment 2 FIG. 6 is a sectional view showing an etching mechanism 2 of a surface treatment apparatus according to another embodiment of the present invention.

この実施例2の表面処理装置としてのエッチング処理
装置においてそのエッチング機構2は、平行平板電極方
式のプラズマエッチング機構とされている。
In the etching apparatus as the surface treatment apparatus of the second embodiment, the etching mechanism 2 is a parallel plate electrode type plasma etching mechanism.

第6図に示すように、エッチング機構2のエッチング
処理室7の下部中央側には下部電極を兼ねている試料台
8が絶縁体8cを介して配設されている。
As shown in FIG. 6, a sample stage 8 also serving as a lower electrode is provided via an insulator 8c at the lower center side of the etching chamber 7 of the etching mechanism 2.

エッチング処理室7の上部中央側には、絶縁体31aを
介して上部電極31が試料台8に対向し平行して配設さ
れ、電位的にはGNDとなっている。
An upper electrode 31 is disposed on the upper central side of the etching processing chamber 7 so as to face and parallel to the sample table 8 via an insulator 31a, and has a potential of GND.

上部電極31には、ガス導入孔31bが形成され、このガ
ス導入孔31bを通じて所定のエッチングガスがエッチン
グ処理室7内の試料台8および上部電極31間にシャワー
状に導入されるようになっている。
A gas introduction hole 31b is formed in the upper electrode 31, and a predetermined etching gas is introduced between the sample table 8 and the upper electrode 31 in the etching chamber 7 through the gas introduction hole 31b in a shower shape. I have.

この実施例2のエッチング処理装置は、その他の構成
において前記した実施例1と略同様とされている。
The etching processing apparatus according to the second embodiment is substantially the same as the above-described first embodiment in other configurations.

したがって、この実施例2のエッチング処理装置にお
いても前記した実施例1と同様な効果を得ることができ
る。
Therefore, the same effect as in the first embodiment can be obtained in the etching apparatus of the second embodiment.

〔実施例3〕 第7図は本発明の他の実施例である表面処理装置のエ
ッチング機構を示す断面図である。
Embodiment 3 FIG. 7 is a sectional view showing an etching mechanism of a surface treatment apparatus according to another embodiment of the present invention.

この実施例3の表面処理装置としてのエッチング処理
装置においてエッチング機構2の静電吸着手段20は、半
導体ウェハ6の試料台載置面側に形成された絶縁体6f
と、試料台8に形成された熱伝導性の大きい導電体20a
とから構成され、この絶縁体20bが形成された半導体ウ
ェハ6を導電体20a上に載置し直流電源14をONして直流
電力を試料台8に印加することにより、該半導体ウェハ
6が試料台8側に静電吸着される構造とされている。
In the etching apparatus as the surface processing apparatus according to the third embodiment, the electrostatic chucking means 20 of the etching mechanism 2 comprises an insulator 6f formed on the sample stage mounting surface side of the semiconductor wafer 6.
And a conductor 20a having high thermal conductivity formed on the sample stage 8
The semiconductor wafer 6 on which the insulator 20b is formed is placed on the conductor 20a, the DC power supply 14 is turned on, and DC power is applied to the sample table 8, whereby the semiconductor wafer 6 It is structured to be electrostatically attracted to the table 8 side.

この場合の絶縁体6fは、前記した実施例1と同様な絶
縁膜、すなわち、膜厚1μm〜100μmのAl2O3などの絶
縁膜が半導体ウェハ6の裏面に張り合わされて形成され
ている。
In this case, the insulator 6f is formed by bonding an insulating film similar to that of the first embodiment, that is, an insulating film such as Al 2 O 3 having a thickness of 1 μm to 100 μm on the back surface of the semiconductor wafer 6.

また、導電体20aは、前記した実施例1と同様な薄
板、すなわちAlやAl合金などからなる肉厚1mm〜20mmの
薄板によって形成され、該導電体20aは所定の締結手段3
2によって試料台8上に交換自在ないし着脱自在に設置
されている。
The conductor 20a is formed of a thin plate similar to that of the first embodiment, that is, a thin plate made of Al or an Al alloy and having a thickness of 1 mm to 20 mm.
By means of 2, it is installed on the sample table 8 so as to be exchangeable or detachable.

この実施例3のエッチング機構2による半導体ウェハ
6のエッチング処理方法は、絶縁体6fが形成された半導
体ウェハ6を試料台8の導電体20a上にその絶縁体6fと
導電体20aとが接触するように載置した後、直流電源14
をONして直流電力を試料台8に印加して該半導体ウェハ
6を試料台8に静電吸着させる。
In the method of etching the semiconductor wafer 6 by the etching mechanism 2 of the third embodiment, the semiconductor wafer 6 on which the insulator 6f is formed is placed on the conductor 20a of the sample stand 8 so that the insulator 6f and the conductor 20a come into contact with each other. After placing the DC power supply
Is turned on to apply DC power to the sample table 8 to electrostatically attract the semiconductor wafer 6 to the sample table 8.

そして、前記した実施例1,2と同様に、半導体ウェハ
6をエッチング処理する。
Then, similarly to the first and second embodiments, the semiconductor wafer 6 is etched.

このような静電吸着手段20による半導体ウェハ6のエ
ッチング処理方法によれば、半導体ウェハ6の絶縁体6f
は、そのエッチング処理時のみエッチング処理室7内に
位置されるので、前記した実施例1,2のような絶縁体20b
の劣化による静電吸着作用の低減を考慮する必要性がな
く、このため、静電吸着手段の交換作業を不要とするこ
とができる。
According to the method of etching the semiconductor wafer 6 by the electrostatic suction means 20, the insulator 6f
Is located in the etching chamber 7 only during the etching process, so that the insulator 20b as in the first and second embodiments is used.
There is no need to consider the reduction of the electrostatic attraction effect due to the deterioration of the device, and therefore, it is not necessary to replace the electrostatic attraction means.

以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例1,2,3に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
As described above, the invention made by the inventor has been specifically described based on the embodiments. However, the present invention is not limited to the embodiments 1, 2, and 3, and can be variously modified without departing from the gist thereof. Needless to say,

たとえば、前記実施例1,2,3において、本発明の表面
処理装置および処理方法はエッチング処理装置および処
理方法に適用されているが、本発明においてはそのよう
なエッチング処理装置および処理方法に限定されるもの
ではなく、たとえばプラズマCVD装置,スパッタ装置、
イオン注入用のランプアニール装置やこれらの各装置に
よる所定の処理方法に適用することが可能である。
For example, in Examples 1, 2, and 3, the surface treatment apparatus and the treatment method of the present invention are applied to the etching treatment apparatus and the treatment method, but the present invention is limited to such an etching treatment apparatus and the treatment method. Is not used, for example, plasma CVD equipment, sputtering equipment,
The present invention can be applied to a lamp annealing device for ion implantation and a predetermined treatment method using each of these devices.

また、前記実施例1,2,3における被エッチング膜は、
単結晶Si膜6cやAl合金膜とされているが、たとえばその
被エッチング膜として、Poly-Si膜,シリサイド膜,Si酸
化膜,Si窒化膜,Al・Cu・Si膜などに適用することが可能
である。
Further, the film to be etched in Examples 1, 2, and 3 was:
It is a single-crystal Si film 6c or an Al alloy film. For example, it can be applied to a poly-Si film, silicide film, Si oxide film, Si nitride film, Al-Cu-Si film, etc. as the film to be etched. It is possible.

更に、前記実施例1,2においては、静電吸着板20が絶
縁性のビスなどの締結手段21などによって交換自在ない
し着脱自在に試料台8上に設置されている構造とされて
いるが、たとえば静電吸着板20がクランプ止めなどによ
って交換自在ないし着脱自在に試料台8上に設置される
構造とすることも可能である。
Further, in the first and second embodiments, the electrostatic suction plate 20 is configured to be exchangeably or detachably mounted on the sample table 8 by fastening means 21 such as insulating screws. For example, it is also possible to adopt a structure in which the electrostatic suction plate 20 is exchangeably or detachably mounted on the sample table 8 by clamping or the like.

また、前記実施例1,2,3においては、複数のウェハ押
上ピン16の昇降によって半導体ウェハ6が試料台8の上
方で上下動される構造とされているが、たとえば上部に
ウェハ用仮載置台が形成された単数のウェハ押上ピン16
の昇降によって半導体ウェハ6が試料台8の上方で上下
動される構造とすることも可能である。このような構造
とした場合には、その静電吸着板20には、たとえばウェ
ハ用仮載置台および押上ピン16に対応して形成された段
部付きの遊挿孔20cが開設される。
In the first, second, and third embodiments, the semiconductor wafer 6 is moved up and down above the sample table 8 by raising and lowering the plurality of wafer push-up pins 16. Single wafer lifting pin 16 with mounting table formed
It is also possible to adopt a structure in which the semiconductor wafer 6 is moved up and down above the sample table 8 by raising and lowering. In the case of such a structure, for example, a stepped loose insertion hole 20c formed corresponding to the temporary mounting table for wafer and the push-up pin 16 is opened in the electrostatic suction plate 20.

[発明の効果] 本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、次のとおりで
ある。
[Effects of the Invention] Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、本発明の表面処理方法および装置において
は、被処理物を静電吸着板に静電吸着し、かつ被処理物
と静電吸着板との間、および静電吸着板と試料台との間
に冷媒を流すことにより、被処理物が静電吸着により確
実に密着保持されて被処理物と試料台との熱接触が強化
される上に、この被処理物と試料台との熱接触は、被処
理物と静電吸着板との間、および静電吸着板と試料台と
の間に冷媒を流すことによってさらに強化され、被処理
物の温度上昇を効率的かつ確実に抑制でき、処理精度を
向上させることができる。
That is, in the surface treatment method and apparatus of the present invention, the object to be processed is electrostatically attracted to the electrostatic attraction plate, and between the object to be processed and the electrostatic attraction plate, and between the electrostatic attraction plate and the sample table. The flow of the coolant between the substrates ensures that the object to be processed is tightly held by electrostatic attraction, thereby strengthening the thermal contact between the object and the sample table and the thermal contact between the object and the sample table. Is further strengthened by flowing a coolant between the object to be processed and the electrostatic adsorption plate, and between the electrostatic adsorption plate and the sample table, so that the temperature rise of the object to be processed can be suppressed efficiently and reliably, Processing accuracy can be improved.

その結果、本発明をたとえば半導体ウェハのエッチン
グ等に適用すれば、半導体ウェハの温度上昇を抑制し、
エッチング精度の向上を図ることができ、またエッチン
グ反応生成物を減少させ、エッチング反応生成物の除去
やクリーニングの容易化を図ることができる。
As a result, if the present invention is applied to, for example, etching of a semiconductor wafer, the temperature rise of the semiconductor wafer is suppressed,
The etching accuracy can be improved, the etching reaction product can be reduced, and the removal of the etching reaction product and the cleaning can be facilitated.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例である表面処理装置のエッチ
ング機構を示す断面図、 第2図はその表面処理装置の後処理機構を示す断面図、 第3図はその表面処理装置全体を説明するための説明
図、 第4図(a),(b)はその表面処理装置のエッチング
機構によるエッチング工程を示す被処理物の部分的断面
図、 第5図は本発明の表面処理装置のエッチング機構と、従
来の表面処理装置のエッチング機構とによりエッチング
処理される被処理物の温度上昇を比較するための線図、 第6図は本発明の他の実施例である表面処理装置のエッ
チング機構を示す断面図、 第7図は本発明の他の実施例である表面処理装置のエッ
チング機構を示す断面図である。 1……ローダ機構、2……エッチング機構、3……搬送
機構、4……後処理機構、5……アンローダ機構、6,30
a,30b……半導体ウェハ(被処理物)、6a……Si基板、6
b……ゲート酸化膜、6c……多結晶Si膜、6e,30c……エ
ッチング反応生成物、7……エッチング処理室、8,25…
…試料台、8a……遊挿孔、8b,31b……ガス導入孔、8c…
…絶縁体、9……排気管、10……ガス導入管、11……ブ
ロッキングコンデンサ、12……マッチングボックス、13
……高周波電源、14……直流電源、15……接地電極、16
……ウェハ押上ピン、17……シール部材、18……ウェハ
押上機構、19……温調器、20……静電吸着板(静電吸着
手段)、20a……導電体、6f,20b……絶縁体、20c……遊
挿孔(搬送手段昇降用の孔)、21,32……締結手段、22,
27……導波管、23,28……マイクロ波発振器、24a,24b…
…コイル、26……後処理室、29……ガス導入管、31……
上部電極、31a……絶縁体。
FIG. 1 is a sectional view showing an etching mechanism of a surface treatment apparatus according to an embodiment of the present invention, FIG. 2 is a sectional view showing a post-treatment mechanism of the surface treatment apparatus, and FIG. 4 (a) and 4 (b) are partial cross-sectional views of an object to be processed showing an etching process by an etching mechanism of the surface treatment apparatus, and FIG. 5 is a view of the surface treatment apparatus of the present invention. FIG. 6 is a diagram for comparing a temperature rise of an object to be processed which is etched by an etching mechanism and an etching mechanism of a conventional surface treatment apparatus. FIG. 6 is a diagram showing another embodiment of the present invention. FIG. 7 is a sectional view showing an etching mechanism of a surface treatment apparatus according to another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Loader mechanism, 2 ... Etching mechanism, 3 ... Transport mechanism, 4 ... Post-processing mechanism, 5 ... Unloader mechanism, 6, 30
a, 30b: Semiconductor wafer (workpiece), 6a: Si substrate, 6
b: gate oxide film, 6c: polycrystalline Si film, 6e, 30c: etching reaction product, 7, etching chamber, 8, 25 ...
… Sample table, 8a… Free insertion hole, 8b, 31b …… Gas introduction hole, 8c…
... Insulator, 9 ... Exhaust pipe, 10 ... Gas inlet pipe, 11 ... Blocking condenser, 12 ... Matching box, 13
…… High frequency power supply, 14 …… DC power supply, 15 …… Ground electrode, 16
…… Wafer lifting pin, 17 …… Seal member, 18 …… Wafer lifting mechanism, 19 …… Temperature controller, 20 …… Electrostatic suction plate (electrostatic suction means), 20a …… Conductor, 6f, 20b… ... Insulator, 20c ... Free insertion hole (hole for raising / lowering the transporting means), 21,32 ... Fastening means, 22,
27 …… Waveguide, 23,28 …… Microwave oscillator, 24a, 24b…
... Coil, 26 ... Post-processing chamber, 29 ... Gas inlet pipe, 31 ...
Upper electrode, 31a ... insulator.

フロントページの続き (56)参考文献 特開 昭63−194345(JP,A) 特開 昭63−67743(JP,A) 特開 平1−200625(JP,A)Continuation of the front page (56) References JP-A-63-194345 (JP, A) JP-A-63-67743 (JP, A) JP-A-1-200625 (JP, A)

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被処理物を表面処理するためのプラズマを
発生させるプラズマ発生源と、 試料台と、 前記試料台上に設けられ、前記被処理物を静電吸着させ
るための静電吸着板と、 前記被処理物と前記静電吸着板との間に第1の冷媒を流
す手段と、 前記静電吸着板と前記試料台との間に第2の冷媒を流す
手段とを有することを特徴とする表面処理装置。
1. A plasma source for generating plasma for surface-treating an object to be processed, a sample stage, and an electrostatic attraction plate provided on the sample stage for electrostatically attracting the object to be processed. Means for flowing a first refrigerant between the object to be processed and the electrostatic adsorption plate; and means for flowing a second refrigerant between the electrostatic adsorption plate and the sample stage. Characteristic surface treatment equipment.
【請求項2】前記第1の冷媒は冷却用ガスであることを
特徴とする請求項1記載の表面処理装置。
2. The surface treatment apparatus according to claim 1, wherein the first refrigerant is a cooling gas.
【請求項3】前記第2の冷媒は冷却用ガスであることを
特徴とする請求項1記載の表面処理装置。
3. The surface treatment apparatus according to claim 1, wherein the second refrigerant is a cooling gas.
【請求項4】被処理物を表面処理するためのプラズマを
発生させるプラズマ発生源と、 試料台と、 前記試料台上に設けられ、前記試料台と着脱可能に構成
され、前記被処理物を静電吸着させるための静電吸着板
と、 前記被処理物と前記静電吸着板との間に冷媒を流す手段
と、 前記静電吸着板と前記試料台との間に冷媒を流す手段と
を有することを特徴とする表面処理装置。
4. A plasma generating source for generating plasma for surface-treating an object to be processed, a sample stage, and provided on the sample stage and detachably attached to the sample stage. An electrostatic attraction plate for electrostatic attraction, means for flowing a coolant between the object to be processed and the electrostatic attraction plate, means for flowing a coolant between the electrostatic attraction plate and the sample table, A surface treatment apparatus comprising:
【請求項5】前記静電吸着板は、ビスまたはクランプ止
めにより、前記試料台に固定されていることを特徴とす
る請求項4記載の表面処理装置。
5. The surface treatment apparatus according to claim 4, wherein said electrostatic suction plate is fixed to said sample table by screws or clamps.
【請求項6】試料台と、 被処理物を処理するプラズマを発生させるための、前記
試料台に高周波を印加する高周波電源と、 前記試料台上に設けられた静電吸着板と、 前記試料台に直流電力を印加して、前記静電吸着板に前
記被処理物を吸着させる直流電源と、 前記被処理物と前記静電吸着板との間に冷媒を流す手段
と、 前記静電吸着板と前記試料台との間に冷媒を流す手段と
を有することを特徴とする表面処理装置。
6. A sample stage, a high-frequency power source for applying a high frequency to the sample stage for generating plasma for processing an object to be processed, an electrostatic attraction plate provided on the sample stage, A DC power supply for applying DC power to a table to cause the electrostatic suction plate to adsorb the object to be processed; a means for flowing a refrigerant between the object to be processed and the electrostatic suction plate; A surface treatment apparatus comprising: means for flowing a coolant between a plate and the sample stage.
【請求項7】前記静電吸着板は、導電体膜と、前記導電
体膜の前記被処理物側表面に設けられた絶縁膜とから形
成されていることを特徴とする請求項6記載の表面処理
装置。
7. The apparatus according to claim 6, wherein the electrostatic attraction plate is formed of a conductive film and an insulating film provided on a surface of the conductive film on the side of the object to be processed. Surface treatment equipment.
【請求項8】前記導電体膜の前記試料台側表面には、前
記絶縁膜は形成されていないことを特徴とする請求項7
記載の表面処理装置。
8. The insulating film is not formed on the surface of the conductor film on the side of the sample stage.
The surface treatment apparatus as described in the above.
【請求項9】試料台上の静電吸着板上に、被処理物を設
置する工程と、 前記被処理物を前記静電吸着板に静電吸着させ、前記試
料台と前記静電吸着板との間および前記静電吸着板と前
記被処理物との間に冷媒を流し、前記被処理物表面をプ
ラズマ処理する工程とを有することを特徴とする表面処
理方法。
9. A step of placing an object to be processed on an electrostatic attraction plate on a sample stage, and causing the object to be processed to be electrostatically attracted to the electrostatic attraction plate, wherein the sample stage and the electrostatic attraction plate And flowing a refrigerant between the electrostatic attraction plate and the object to be processed, and plasma-treating the surface of the object to be processed.
【請求項10】前記プラズマは、前記試料台に高周波を
印加することによって発生し、かつ前記静電吸着板は、
前記試料台に直流電力を印加することによって前記被処
理物を静電吸着することを特徴とする請求項9記載の表
面処理方法。
10. The plasma is generated by applying a high frequency to the sample stage, and the electrostatic suction plate includes:
The surface treatment method according to claim 9, wherein the object is electrostatically attracted by applying DC power to the sample stage.
JP1091508A 1989-04-11 1989-04-11 Surface treatment method and apparatus Expired - Lifetime JP2846890B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1091508A JP2846890B2 (en) 1989-04-11 1989-04-11 Surface treatment method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1091508A JP2846890B2 (en) 1989-04-11 1989-04-11 Surface treatment method and apparatus

Publications (2)

Publication Number Publication Date
JPH02270320A JPH02270320A (en) 1990-11-05
JP2846890B2 true JP2846890B2 (en) 1999-01-13

Family

ID=14028352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1091508A Expired - Lifetime JP2846890B2 (en) 1989-04-11 1989-04-11 Surface treatment method and apparatus

Country Status (1)

Country Link
JP (1) JP2846890B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794963B2 (en) * 1991-02-25 1998-09-10 松下電器産業株式会社 Dry etching method and dry etching apparatus
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
TW422892B (en) * 1997-03-27 2001-02-21 Applied Materials Inc Technique for improving chucking reproducibility
KR100890790B1 (en) * 2001-08-27 2009-03-31 파나소닉 주식회사 Plasma treating apparatus and plasma treating method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59131151U (en) * 1983-02-21 1984-09-03 富士通株式会社 Parallel plate type dry etching equipment
JPS61184830A (en) * 1985-02-13 1986-08-18 Hitachi Ltd Device for post treatment
JPS62148570U (en) * 1986-03-11 1987-09-19
JPS62229947A (en) * 1986-03-31 1987-10-08 Tokuda Seisakusho Ltd Dry etching device
JPS6367743A (en) * 1986-09-09 1988-03-26 Hitachi Electronics Eng Co Ltd Movable stage mechanism
JPS6372877A (en) * 1986-09-12 1988-04-02 Tokuda Seisakusho Ltd Vacuum treatment device
JPH0652758B2 (en) * 1987-02-09 1994-07-06 日本電信電話株式会社 Electrostatic check
JPS63229828A (en) * 1987-03-19 1988-09-26 Fujitsu Ltd Ashing of resist
JPH01200625A (en) * 1988-02-05 1989-08-11 Toshiba Corp Semiconductor wafer processing equipment

Also Published As

Publication number Publication date
JPH02270320A (en) 1990-11-05

Similar Documents

Publication Publication Date Title
JP7200226B2 (en) Surface preparation method and apparatus prior to epitaxial deposition
US8454758B2 (en) Electrostatic chuck cleaning method
TWI553717B (en) A focusing ring and a substrate processing device provided with the focusing ring
US5746928A (en) Process for cleaning an electrostatic chuck of a plasma etching apparatus
US5861601A (en) Microwave plasma processing apparatus and method
JP4472789B2 (en) Method and apparatus for controlling the deposition of deposits on the inner surface of a plasma processing chamber
US7740768B1 (en) Simultaneous front side ash and backside clean
JP5976377B2 (en) Method for controlling adhesion of fine particles to substrate to be processed and processing apparatus
KR20090110854A (en) Method of cleaning plasma-treating apparatus, plasma-treating apparatus where the cleaning method is practiced, and memory medium memorizing program executing the cleaning method
JP4322484B2 (en) Plasma processing method and plasma processing apparatus
JP4642809B2 (en) Plasma processing method and plasma processing apparatus
US5304405A (en) Thin film deposition method and apparatus
JPH08191059A (en) Plasma treating device
JP2846890B2 (en) Surface treatment method and apparatus
JPH10284475A (en) Treating method
WO2000016385A1 (en) Plasma reactor
JP3193815B2 (en) Plasma processing apparatus and control method therefor
JP3254482B2 (en) Plasma processing apparatus and cleaning method thereof
JP3470557B2 (en) Plasma processing equipment
JPH04298062A (en) Semiconductor processing equipment
JP3045444B2 (en) Plasma processing apparatus and control method therefor
JPH06124998A (en) Plasma process equipment
JPH0269956A (en) Method and apparatus for electrostatically chucking
JP4381694B2 (en) Sample surface treatment method
JP4231362B2 (en) Plasma processing apparatus and plasma processing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071030

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11