JP2826914B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2826914B2 JP2826914B2 JP3261132A JP26113291A JP2826914B2 JP 2826914 B2 JP2826914 B2 JP 2826914B2 JP 3261132 A JP3261132 A JP 3261132A JP 26113291 A JP26113291 A JP 26113291A JP 2826914 B2 JP2826914 B2 JP 2826914B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- region
- conductivity type
- reverse
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明の半導体装置の構造に関す
るものである。
るものである。
【０００２】
【従来の技術】周知のように、半導体装置の特性改善、
特に、順方向特性、逆方向特性、スイッチング特性につ
いての改善のため、開発が進められ、種々の構造が提案
されている。
特に、順方向特性、逆方向特性、スイッチング特性につ
いての改善のため、開発が進められ、種々の構造が提案
されている。
【０００３】図１に従来の半導体装置についての断面構
造図を示す。図１は本発明者等が特願平３−１１５３４
１「ショットキバリア半導体装置」により発明した構造
であり、１は一導電型半導体領域、例えば、Ｎ型シリコ
ン半導体、１′は低抵抗の一導電型半導体領域、例え
ば、Ｎ+型シリコン半導体、２は逆導電型半導体領域、
例えば、Ｐ+型シリコン半導体、３は一電極金属、４は
オ−ミック電極金属、５はトレンチ溝による凹部、６は
凸部、Ａはアノ−ド、Ｃはカソ−ドである。
造図を示す。図１は本発明者等が特願平３−１１５３４
１「ショットキバリア半導体装置」により発明した構造
であり、１は一導電型半導体領域、例えば、Ｎ型シリコ
ン半導体、１′は低抵抗の一導電型半導体領域、例え
ば、Ｎ+型シリコン半導体、２は逆導電型半導体領域、
例えば、Ｐ+型シリコン半導体、３は一電極金属、４は
オ−ミック電極金属、５はトレンチ溝による凹部、６は
凸部、Ａはアノ−ド、Ｃはカソ−ドである。
【０００４】前記の特願平３−１１５３４１では、一電
極金属３としてショットキバリア接触を形成する公知の
金属を選択し、順方向特性を改善すると共に、逆バイ
（２）アス時には一導電型半導体領域１と一電極金属３
が形成するショットキバリア接触面ｅから延びる空間電
荷層を逆導電型半導体領域２が形成するＰＮ接合からの
空間電荷層で両側からはさみ込むことにより、ある逆電
圧以上で３方向の空間電荷層が併合し、接触面ｅにかか
る電界強度Ｅが低い値におさえられ逆漏れ電流を改善す
る。なお、このような効果は接触面ｅがショットキバリ
ア接触を形成する場合に限らず、オ−ミック接触であっ
ても同様である。
極金属３としてショットキバリア接触を形成する公知の
金属を選択し、順方向特性を改善すると共に、逆バイ
（２）アス時には一導電型半導体領域１と一電極金属３
が形成するショットキバリア接触面ｅから延びる空間電
荷層を逆導電型半導体領域２が形成するＰＮ接合からの
空間電荷層で両側からはさみ込むことにより、ある逆電
圧以上で３方向の空間電荷層が併合し、接触面ｅにかか
る電界強度Ｅが低い値におさえられ逆漏れ電流を改善す
る。なお、このような効果は接触面ｅがショットキバリ
ア接触を形成する場合に限らず、オ−ミック接触であっ
ても同様である。
【０００５】しかして、セルサイズＣＷ内における有効
なチャネル幅を決定する相隣る逆導電型半導体領域２の
最近接距離Ｗとすると、現在の半導体製造技術では、順
電流有効領域比 α＝Ｗ／ＣＷ＜０.２〜０.４ 程度と
ならざるを得ない。従って、必要とする順電流を決定す
る最近接距離Ｗを確保するためにはセルサイズＣＷは極
めて大きくなる。即ち、特性面で優れていても半導体チ
ップの形状が大きくなり、高価な半導体装置となる。
なチャネル幅を決定する相隣る逆導電型半導体領域２の
最近接距離Ｗとすると、現在の半導体製造技術では、順
電流有効領域比 α＝Ｗ／ＣＷ＜０.２〜０.４ 程度と
ならざるを得ない。従って、必要とする順電流を決定す
る最近接距離Ｗを確保するためにはセルサイズＣＷは極
めて大きくなる。即ち、特性面で優れていても半導体チ
ップの形状が大きくなり、高価な半導体装置となる。
【０００６】
【発明の目的】本発明は前記せる従来装置の問題点を解
消し、逆漏れ電流、及び順電圧降下が小さく、高速でか
つ、低損失の半導体装置を順電流有効領域比αの大きな
構造で得ることを目的とする。
消し、逆漏れ電流、及び順電圧降下が小さく、高速でか
つ、低損失の半導体装置を順電流有効領域比αの大きな
構造で得ることを目的とする。
【０００７】
【実施例】本発明の実施例を図２の断面構造図に示し、
図１と同一符号は同一部分をあらわす。２ａは凸部６の
上部に形成された第１の逆導電型半導体領域、２ｂは凸
部６の底部及び側部の下方にわたり形成された第２の逆
導電型半導体領域であり、第１の領域２ａと第２の領域
２ｂがはさむ凸部６の側部に一電極金属３によりショッ
トキ又はオ−ミックの接触面ｅ′を形成する。
図１と同一符号は同一部分をあらわす。２ａは凸部６の
上部に形成された第１の逆導電型半導体領域、２ｂは凸
部６の底部及び側部の下方にわたり形成された第２の逆
導電型半導体領域であり、第１の領域２ａと第２の領域
２ｂがはさむ凸部６の側部に一電極金属３によりショッ
トキ又はオ−ミックの接触面ｅ′を形成する。
【０００８】具体的には、Ｎ型シリコン半導体基板にト
レンチ溝を公知の方法で形成し、凹部５及び凸部６を設
けて、第１の逆導電型半導体領域２ａ、及び第２の逆
（３）導電型半導体領域２ｂの位置にボロン原子をイオ
ン注入法又は気相拡散法でＰ+領域として形成する。次
いで、一電極金属３を蒸着法により形成した。
レンチ溝を公知の方法で形成し、凹部５及び凸部６を設
けて、第１の逆導電型半導体領域２ａ、及び第２の逆
（３）導電型半導体領域２ｂの位置にボロン原子をイオ
ン注入法又は気相拡散法でＰ+領域として形成する。次
いで、一電極金属３を蒸着法により形成した。
【０００９】第２の逆導電型半導体領域２ｂは凸部６の
底部及び側部の一部に及んで形成することが望ましい
が、少なくとも底部の角部に形成する必要がある。
底部及び側部の一部に及んで形成することが望ましい
が、少なくとも底部の角部に形成する必要がある。
【００１０】各部の形状については、第１の領域２ａと
第２の領域２ｂの最近接距離ＷL、相隣る第２の領域の各
２ｂ間の最近接距離Ｌ、接触面ｅ′から延びる零バイア
ス時の空間電荷層の深さＷbi、絶縁破壊時の空間電荷層
ＷB、第２の領域２ｂにおけるＷbiの位置ｆ点での接線
が接触面ｅ′となす角度θとすると、ＷL及びＬが２Ｗb
iより小さいか、又は、少なくとも２ＷB以内であり、θ
を６０度≦θ≦１８０度に形成することが好ましい。こ
のようにして、アノ−ドＡ及びカソ−ドＣ間に、第１の
領域２ａと、それぞれの第２の領域２ｂによりはさまれ
た２つの金属と半導体の接触面ｅ′をもつ一導電型半導
体１を基体とする半導体装置を形成する。即ち、図２に
おける凸部６の左右それぞれに、接触面ｅ′をもつ、図
１と同様の動作原理による半導体装置を形成できる。
第２の領域２ｂの最近接距離ＷL、相隣る第２の領域の各
２ｂ間の最近接距離Ｌ、接触面ｅ′から延びる零バイア
ス時の空間電荷層の深さＷbi、絶縁破壊時の空間電荷層
ＷB、第２の領域２ｂにおけるＷbiの位置ｆ点での接線
が接触面ｅ′となす角度θとすると、ＷL及びＬが２Ｗb
iより小さいか、又は、少なくとも２ＷB以内であり、θ
を６０度≦θ≦１８０度に形成することが好ましい。こ
のようにして、アノ−ドＡ及びカソ−ドＣ間に、第１の
領域２ａと、それぞれの第２の領域２ｂによりはさまれ
た２つの金属と半導体の接触面ｅ′をもつ一導電型半導
体１を基体とする半導体装置を形成する。即ち、図２に
おける凸部６の左右それぞれに、接触面ｅ′をもつ、図
１と同様の動作原理による半導体装置を形成できる。
【００１１】図１の接触面ｅと図２の接触面ｅ′を同一
面積にすると、図２の本発明構造においては順電流有効
領域比αを図１の従来構造の２倍にできる。
面積にすると、図２の本発明構造においては順電流有効
領域比αを図１の従来構造の２倍にできる。
【００１２】一導電型半導体表面を凹凸状とするトレン
チ溝の形成においては、複数個の短冊状配列トレンチ溝
により、前記の順電流有効領域比αを２倍とすることが
できるが、図３の平面構造図のように、複数個の島状配
列トレンチ溝の形成により、セルの３次元寸法の工夫に
より、有効領域比αを４倍以上とすることも可能であ
る。
チ溝の形成においては、複数個の短冊状配列トレンチ溝
により、前記の順電流有効領域比αを２倍とすることが
できるが、図３の平面構造図のように、複数個の島状配
列トレンチ溝の形成により、セルの３次元寸法の工夫に
より、有効領域比αを４倍以上とすることも可能であ
る。
【００１３】以上のごとく、本発明構造は、図１での説
明による逆漏れ電流抑制効果をそ（４）こなうことな
く、接触面ｅ′の拡大、即ち、セル内有効面積の増大が
できる。同一順電流に対し、接触面ｅ′の電流密度を減
少でき、ｅ′がショットキ接触である場合には、その順
電圧降下を低減し得る。又、電流密度を図１の従来構造
と同等とした場合にはチップ寸法を小さくでき、従って
安価な半導体装置を得る。
明による逆漏れ電流抑制効果をそ（４）こなうことな
く、接触面ｅ′の拡大、即ち、セル内有効面積の増大が
できる。同一順電流に対し、接触面ｅ′の電流密度を減
少でき、ｅ′がショットキ接触である場合には、その順
電圧降下を低減し得る。又、電流密度を図１の従来構造
と同等とした場合にはチップ寸法を小さくでき、従って
安価な半導体装置を得る。
【００１４】又、接触面ｅ′をオ−ミック接触とした場
合は、第１の領域２ａ及び第２の領域２ｂの形成にもと
づき一導電型半導体領域内に電子ポテンシアル高さに応
じた電気特性を示し、接触面ｅ′をショットキ接触とし
た場合と同様の順方向、逆方向の整流特性を観測でき
た。
合は、第１の領域２ａ及び第２の領域２ｂの形成にもと
づき一導電型半導体領域内に電子ポテンシアル高さに応
じた電気特性を示し、接触面ｅ′をショットキ接触とし
た場合と同様の順方向、逆方向の整流特性を観測でき
た。
【００１５】図２の断面構造におけるトレンチ溝、即
ち、凹部５の形状は台形、長方形に限定されず、又、第
２の領域２ｂの形状や各部の距離、寸法関係も実施例に
限定されるものではない。その他の変形、変換、付加等
の変更についても本発明の要旨の範囲で本願権利に包含
される。
ち、凹部５の形状は台形、長方形に限定されず、又、第
２の領域２ｂの形状や各部の距離、寸法関係も実施例に
限定されるものではない。その他の変形、変換、付加等
の変更についても本発明の要旨の範囲で本願権利に包含
される。
【００１６】
【発明の効果】以上、説明したように、順方向特性、逆
方向特性、及びスイッチング特性の優れた半導体装置を
順電流有効領域比を増大した構造で得ることができ、シ
ョットキ又はオ−ミック接触面の電流密度の低減、又は
チップサイズの減少による経済化を達成でき、パワ−用
をはじめ各種の産業機器に利用される半導体装置に適用
し、その効果極めて大なるものである。
方向特性、及びスイッチング特性の優れた半導体装置を
順電流有効領域比を増大した構造で得ることができ、シ
ョットキ又はオ−ミック接触面の電流密度の低減、又は
チップサイズの減少による経済化を達成でき、パワ−用
をはじめ各種の産業機器に利用される半導体装置に適用
し、その効果極めて大なるものである。
【図１】従来の半導体装置の断面構造図である。
【図２】本発明の実施例を示す断面構造図である。
【図３】（５）本発明の実施例を示す平面構造図であ
る。
る。
１ 一導電型半導体領域 １′ 低抵抗の一導電型半導体領域 ２ 逆導電型半導体領域 ２ａ 第１の逆導電型半導体領域 ２ｂ 第２の逆導電型半導体領域 ３ 一電極金属 ４ オ−ミック電極金属 ５ 凹部 ６ 凸部 Ａ アノ−ド Ｃ カソ−ド ｅ、ｅ′接触面 ｆ 接点 ＣＷ セルサイズ Ｗ 相隣る２の最近接距離 ＷL ２ａと２ｂ間の最近接距離 Ｗbi 零バイアス時の空間電荷層の深さ ＷB 絶縁破壊時の空間電荷層幅 Ｌ 相隣る２ｂの最近接距離 θ 角度
Claims (1)
- 【請求項１】 一導電型半導体表面を凹凸状にするトレ
ンチ溝を形成した半導体装置において、凸部の上部に第
１の逆導電型半導体領域、凸部の底部又は側部の一部を
含む底部に第２の逆導電型半導体領域を形成し、第１と
第２の逆導電型半導体領域がはさむ凸部の両側部にショ
ットキ又はオーミック接触を形成する金属層を設けたこ
とを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261132A JP2826914B2 (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
| US07/870,268 US5262669A (en) | 1991-04-19 | 1992-04-17 | Semiconductor rectifier having high breakdown voltage and high speed operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261132A JP2826914B2 (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575098A JPH0575098A (ja) | 1993-03-26 |
| JP2826914B2 true JP2826914B2 (ja) | 1998-11-18 |
Family
ID=17357541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261132A Expired - Fee Related JP2826914B2 (ja) | 1991-04-19 | 1991-09-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826914B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297994A (ja) * | 1998-04-07 | 1999-10-29 | Hitachi Ltd | 半導体装置 |
| JP4097417B2 (ja) | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP5621198B2 (ja) * | 2009-03-04 | 2014-11-05 | 日産自動車株式会社 | 半導体装置 |
| JP5511019B2 (ja) * | 2011-11-04 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2015076592A (ja) * | 2013-10-11 | 2015-04-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
| JPS6212169A (ja) * | 1985-07-09 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置 |
| JP3061342U (ja) * | 1999-02-09 | 1999-09-17 | ビッグボーン商事 株式会社 | 携帯電話器用ポケット付手提袋 |
-
1991
- 1991-09-12 JP JP3261132A patent/JP2826914B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575098A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6979874B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US6534823B2 (en) | Semiconductor device | |
| JP4984345B2 (ja) | 半導体装置 | |
| US11444187B2 (en) | Insulated gate bipolar transistor and diode | |
| CN112201690A (zh) | Mosfet晶体管 | |
| US20080290366A1 (en) | Soi Vertical Bipolar Power Component | |
| JP7325301B2 (ja) | 半導体装置およびその製造方法 | |
| US20220069084A1 (en) | Power semiconductor device and method of fabricating the same | |
| JP7158317B2 (ja) | 半導体装置 | |
| JP2826914B2 (ja) | 半導体装置 | |
| JP7291807B2 (ja) | パワートランジスタセルおよびパワートランジスタ | |
| KR20030097017A (ko) | 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자 | |
| CN116779648A (zh) | 一种肖特基二极管版图结构及其制作方法 | |
| WO2022193357A1 (zh) | 一种肖特基二极管结构及其制造方法 | |
| KR102399239B1 (ko) | 실리콘 카바이드 전력 반도체 장치 | |
| WO2022142371A1 (zh) | 一种半导体器件及其制造方法 | |
| JPH0229729Y2 (ja) | ||
| US12068412B2 (en) | Power semiconductor device | |
| KR102417148B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR102417149B1 (ko) | 전력 반도체 소자 | |
| KR102417147B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR102596320B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US10573741B1 (en) | Vertical power MOSFET device having doped regions between insulated trenches and a junction arranged therebetween | |
| CN116344591B (zh) | 具有jbs晶胞结构的碳化硅半导体器件 | |
| US20230299144A1 (en) | Silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |