JP2792532B2 - 半導体装置の製造方法及び半導体ウエハー - Google Patents

半導体装置の製造方法及び半導体ウエハー

Info

Publication number
JP2792532B2
JP2792532B2 JP6237653A JP23765394A JP2792532B2 JP 2792532 B2 JP2792532 B2 JP 2792532B2 JP 6237653 A JP6237653 A JP 6237653A JP 23765394 A JP23765394 A JP 23765394A JP 2792532 B2 JP2792532 B2 JP 2792532B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor chip
electrode pads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6237653A
Other languages
English (en)
Other versions
JPH08102466A (ja
Inventor
慶一郎 方
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17018517&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2792532(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6237653A priority Critical patent/JP2792532B2/ja
Priority to US08/533,207 priority patent/US5844304A/en
Priority to CA002159242A priority patent/CA2159242C/en
Priority to CA002254329A priority patent/CA2254329A1/en
Priority to KR1019950033151A priority patent/KR100241573B1/ko
Priority to EP95306974A priority patent/EP0704895B1/en
Priority to DE69526895T priority patent/DE69526895T2/de
Publication of JPH08102466A publication Critical patent/JPH08102466A/ja
Publication of JP2792532B2 publication Critical patent/JP2792532B2/ja
Application granted granted Critical
Priority to KR1019980055762A priority patent/KR100249539B1/ko
Priority to US10/645,782 priority patent/USRE39603E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高密度実装に適した半導体装置の製造方法
に関する。
【０００２】
【従来の技術】半導体パッケージは、小型軽量化、高速
化、高機能化という電子機器の要求に対応する為に、新
しい形態が次々に開発されている。半導体チップ（以
下、単にチップとも呼ぶ）の高集積化による多ピン化
と、装置の小型・薄型化の要求は厳しくなり、その両立
にはファインピッチ化が避けられない。よって、狭ピッ
チ化が可能なインナーリード接続とピッチを拡大できる
エリアアレイ接続は必要不可欠な技術になることは間違
いないと思われる。
【０００３】現在、チップとリードとの電気的接続、い
わゆるインナーリード接続（ＩＬＢ）には主にワイヤボ
ンディング（wire bonding）方式が用いられている。こ
こで、ワイヤボンディング方式とは、チップ上のボンデ
ィングパッドとパッケージのリードとの接続間を２０〜
３０μｍ径の細線により結線することをいう。ワイヤボ
ンディング方式には熱圧着法（thermo compression bon
ding) と超音波ボンディング法（ultrasonic bonding）
およびこれら両者の特徴を取り入れた超音波熱圧着法が
ある。
【０００４】しかしながら、多ピン化に伴い、パッドピ
ッチが狭くなり、接続が困難になってきた為、ワイヤボ
ンディング方式の代わりにワイヤレスボンディング（wi
reless bonding）方式が注目されている。ワイヤレスボ
ンディング方式とは、チップ上の全電極パッド（以下、
単にパッドとも呼ぶ）と特定のバンブ（bump）や金属リ
ードによりパッケージ上の端子に一度にボンディングす
る方法であり、ギャングボンディング（gang bonding）
とも呼ばれる。ワイヤレスボンディング方式には、ＴＡ
Ｂ（tape automated bonding）方式やフリップチップ
（flip chip ）方式がある。
【０００５】ＴＡＢ方式では、絶縁フィルム上にエッチ
ングして作った金属箔のインナーリンドをチップの電極
パッド上に形成されたバンプとボンディングする。この
為、薄型・小型実装化に対してもメリットがある。ＴＡ
Ｂ方式はテープキャリア方式とも呼ばれる。一方、フリ
ップチップ方式は、チップの能動素子面に半田バンプを
形成し、チップを裏返して基板に直接接続する方式であ
る。その為、多ピン・狭ピッチ化に対応でき、接続配線
長が極めて短い為、高速化や低ノイズ化にも有利であ
る。
【０００６】とにかく、ＴＡＢ方式やフリップチップ方
式のいずれの方式にしても、チップとフィルム（パッケ
ージ）との電気的に接続に、それらの間に設けれたのバ
ンプを使用している。このような方式は、例えば、特開
平５−１２９３６６号公報や特開平６−７７２９３号公
報に開示されている。
【０００７】また、本願出願人は、ワイヤレスボンディ
ング方式の一種ではあるが、半導体チップとキャリアフ
ィルムとを電気的に接続する新方式を提案している（平
成６年５月２５日出願、特願平６−１１０８５７号、発
明の名称「フレキシブルフィルム及びこれを有する半導
体装置」。この新方式では、チップとキャリアフィルム
との電気的接続にバンプを使用せず、バンプをキャリア
フィルムのチップが搭載されない側の面に形成してい
る。
【０００８】以下、図３を参照して、上記特願平６−１
１０８５７号に開示された、半導体ベアチップとキャリ
アフィルムとを組立工程で電気的に接続して、フィルム
キャリア半導体装置を製造する従来の製造方法について
説明する。
【０００９】まず、図３（Ａ）に示すように、フィルム
キャリア半導体装置を構成するのに必要な部材は、半導
体ベアチップ１０とキャリアフィルム２０と接着フィル
ム３０である。
【００１０】キャリアフィルム２０は、ポリイミド系有
機絶縁フィルム２１を有する。この絶縁フィルム２１の
一主面には、半導体ベアチップ１０への接続部を有する
配線層２２が形成されている。また、絶縁フィルム２１
には、スルーホールが開孔しており、このスルーホール
の一端は配線層２２の接続部とは異なる部分に接し、他
端は絶縁フィルム２１の裏面に到達している。スルーホ
ールは導電極２３で埋められている。絶縁フィルム２１
の配線層２２の接続部に対応する部分に開孔部が設けら
れ、この開孔部に充填物２４が挿入されている。尚、キ
ャリアフィルム２０の詳細な構造及びその製造方法につ
いては、上記特願平６−１１０８５７号を参照された
い。
【００１１】接着フィルム３０チップサイズより小さく
切断されており、その厚さは数十μｍ程度である。
【００１２】半導体ベアチップ１０は、図４に示すよう
に、周知のウエハー製造技術によりウエハー４０上に形
成された多数のチップ領域をスクライブライン１３に沿
ってダイシング（dicing）により個々のチップに分割し
たものである。一般に、このダイシングはダイシングソ
ー（dicing saw）方式によって行われる。図示の半導体
ベアチップ１０では、電極パッド１１がチップ外周縁部
に設置されているが、活性領域に配置されていても良
い。電極パッド１１を形成する金属としては一般的にア
ルミニウム系合金が使用される。また、半導体ベアチッ
プ１０の表面に形成されているパッシベーション膜１２
としては、ポリイミド、窒化ケイ素膜、酸化ケイ素膜等
が使用される。
【００１３】図３（Ｂ）に移って、上記切断済み接着フ
ィルム３０を半導体ベアチップ１０上に精度良く位置決
めしてセッティングする。尚、接着フィルム３０として
熱可塑性樹脂を用いる場合、接着フィルム３０が溶融す
る温度まで半導体ベアチップ１０側から接着フィルム３
０を加熱することで仮に固定できる。この時、ボイドが
トラップされないように、接着フィルム３０を設置、加
熱する必要がある。
【００１４】図３（Ｃ）に移って、ＴＡＢ方式による接
続で用いられるシングルポイントボンダーを流用し、キ
ャリアフィルム２０と接着フィルム３０が仮固定された
半導体ベアチップ１０とを位置合わせした後、インナー
リード接続する。この接合は、半導体ベアチップ１０の
電極パッド１１を構成するアルミニウムとキャリアフィ
ルム２０の配線層２２を構成する銅の合金化によって強
固なものとなる。
【００１５】次に、図３（Ｄ）に移って、キャリアフィ
ルム２０と半導体ベアチップ１０とをそれらの間に接着
フィルム３０を挟んで貼り合わせる為に、キャリアフィ
ルム２０側或いは半導体ベアチップ１０側から加熱、加
圧を数秒間行う。そのことによって、キャリアフィルム
３０と半導体ベアチップ１０とは接着する。
【００１６】ところで、キャリアフィルム２０と半導体
ベアチップ１０との接着は、図３（Ｂ）〜（Ｄ）に示し
た方法に限定されない。例えば、接着フィルム３０はキ
ャリアフィルム２０側にセッティングしても構わない。
また、キャリアフィルム２０と半導体ベアチップ１０と
をそれらの間に接着フィルム３０を挟んで位置精度よく
貼り合わせた後に、インナーリード接続しても良い。ま
た、予めウエハー状態で接着層をチップ表面に形成して
おいても構わない。
【００１７】次に、図３（Ｅ）では、選別用パッド２５
を利用して通常のテープキャリヤパッケージ（ＴＣＰ）
と同様の方法で、電気選別・ＢＴを実施する。キャリア
フィルム２０の外形や寸法等、ＥＩＡＪに準拠するよう
設計することで、ソケット、ボール等の選別治具は共有
化することができる。
【００１８】図３（Ｆ）に移って、チップ裏面にレーザ
ー捺印で品名表示後、金型を用い外形切断する。切りし
ろを考慮に入れ、通常、片端１００μｍ程度づつやや大
きめに切断するが、ダイシングソーやレーザー等により
高精度に切断することも可能である。
【００１９】最後に、図４（Ｇ）に移って、キャリアフ
ィルム２０の基板対応面に同一ピッチで格子状に配置さ
れた外部接続用パッドに半田バンプ２６を形成する。こ
の半田バンプ２６の形成方法は、例えば、特開昭４９−
５２９７３号公報に開示された方法を使用できる。すな
わち、半田から成るワイヤをワイヤボンディング法を使
用してボールを形成し、ボールをパッド上に接合後、ボ
ールのみを残してワイヤを切断する。以上のような工程
を経て、フィルムキャリア半導体装置が完成する。
【００２０】ところで、半導体装置にも種々の種類があ
るが、その中でもメモリや液晶ドライバは大量生産に向
いている。このような品種に適用していくことを考えた
場合、上述したような、半導体ベアチップ１０とキャリ
アフィルム２０とを組立工程で電気的に接続する製法で
は、半導体装置を大量に生産することは困難である。そ
のため、半導体装置の大量生産には、ウエハー上で処理
するバッチ式が有効と考えられる。
【００２１】このようなウエハー４０上でバンプを形成
するバッチ式が知られている。この方法はＩＢＭによっ
て開発された技術で、Ｃ４技術と呼ばれており、Ａｌ電
極パッド（チップ電極）にバリヤメタルを形成し、半田
バンプを蒸着して形成する方法である。
【００２２】
【発明が解決しようとする課題】しかしながら、ウエハ
ー上にバンプを形成するとしても、半導体チップ１０の
電極パッド１１はチップ周辺縁部に配置されるので、ウ
エハー上のバンプも必然的にチップの電極パッドにそろ
えて各パッド上に形成されることになる。一方、チップ
の電極パッドをチップ全面に配置することも考えられる
が、そのためにはパッドを全面に配置できるような多層
電極構造を採用しなければならない。この構造は製造が
困難であるとともに、表面の平坦性にも大きな影響を及
ぼし、得策ではない。さらに、チップサイズのシュリン
ク化、多ピン化を両立させようとすると、電極パッドの
狭ピッチ化が進んでくるので、半田バンプを電極パッド
に対応した位置に形成したり実装することは実際上困難
になってきており、かつこれを多層構造で解決しようと
しても上述のとおり製造困難におちいるのは明白であ
る。
【００２３】一方、上述した半導体ベアチップ１０とキ
ャリアフィルム２０とをチップ分割後の組立工程で電気
的に接続する製法では、半導体ベアチップ１０とキャリ
アフィルム２０との間の接合部に信頼性の点で問題があ
る。また、半導体ベアチップ１０とキャリアフィルム２
０との界面の密着にも問題が起こる虞があった。
【００２４】したがって本発明の目的は、電極パッドと
は異なる位置にバンプを有する半導体装置を大量に製造
できる方法を提供することにある。
【００２５】本発明の他の目的は、耐Ｔ／Ｃ性が良好な
半導体装置を製造する方法を提供することにある。
【００２６】本発明の更に他の目的は、耐湿性が良好な
半導体装置を製造する方法を提供することにある。
【００２７】
【課題を解決するための手段】本発明によれば、ウエハ
ー上で、各々が外周縁部に複数の電極パッドを備え、か
つ複数の電極パッドを除くウエハー全面がパッシベーシ
ョン膜で覆われた、複数の半導体チップ領域を形成する
工程と、ウエハー上で、複数の半導体チップ領域の各々
に対して、一端がそれぞれ複数の電極パッドに接続し、
半導体チップ領域の内部に延在するように複数の配線を
形成する工程と、ウエハー全面をカバーコート膜で覆う
工程と、カバーコート膜に格子状に複数の開口部をそれ
ぞれ形成する工程と、複数の開口部にそれぞれバンプを
形成する工程と、ウエハー上に形成された複数の半導体
チップ領域をスクライブラインに沿って個々の半導体チ
ップに分割する工程とを含む半導体装置の製造方法が得
られる。
【００２８】上記半導体装置の製造方法において、半導
体チップ領域の内部に延在される配線が複数の開口部に
おいて露出されるように形成されていることが好まし
い。また、バンプがスクライブラインを避けて形成され
ていることが望ましい。さらに、バンプは電極パッドを
避けて形成されていることが好ましい。
【００２９】また、本発明によれば、複数の半導体チッ
プを有する半導体ウエハーにおいて、前記半導体チップ
の外周縁部に配置した複数の電極パッドと、前記複数の
電極パッドで開口したパッシベーション膜と、一端がそ
れぞれ前記複数の電極パッドに接続されると共に前記パ
ッシベーション膜上の半導体チップ領域内部に延在する
複数の配線と、前記配線を覆うようにウエハー全面に形
成したカバーコート膜と、前記配線のそれぞれと重なる
箇所であって前記半導体チップ領域内部に格子状に配置
され前記半導体チップ間のスクライブラインを除いて形
成した前記カバーコート膜の開口部と、前記開口部にお
いて前記配線と接続するように形成したバンプ電極とを
有することを特徴とする半導体ウエハーが得られる。
【００３０】
【実施例】以下、本発明について図面を参照して説明す
る。
【００３１】図１に本発明の一実施例による半導体装置
の製造方法を示す。まず、図１（Ａ）に示すように、周
知のウエハー製造工程によって、ウエハー４０上に複数
の半導体チップ領域を形成する。複数の半導体チップ領
域の各々は外周縁部に複数の電極パッド１１を備えてい
る。
【００３２】次に、図１（Ｂ）に移って、ウエハー４０
上をスピンコートでパッシベーション膜１２で覆う。こ
のパッシベーション膜１２の厚さは２０μｍ以下であ
る。次に、周知の露光、エッチングにより、複数の電極
パッド１１を開口する。これにより、複数の電極パッド
１１を除くウエハー４０全面がパッシベーション膜１２
で覆われる。これは、図４に示したウエハー４０であ
り、前述したように、従来においては、このウエハー４
０に形成された複数の半導体チップ領域をスクライブラ
イン１３に沿ってダイシングにより個々の半導体ベアチ
ップに分割している。本発明では、この状態ではまだダ
イシングを行わない。
【００３３】図１（Ｃ）に移って、ウエハー４０上で、
複数の半導体チップ領域の各々に対して、一端がそれぞ
れ複数の電極パッド１１に接続し、半導体チップ領域の
内部に延在するように複数のＡｌ配線１４を形成する。
このＡｌ配線１４の形成は、マスクを利用し、スパッタ
などの薄膜形成技術により行う。Ａｌ配線１４の厚さは
１μｍ以下である。
【００３４】図１（Ｄ）に移って、Ａｌ配線１４上にＮ
ｉメッキ１５を施す。Ｎｉメッキ１５の代わりに、半田
のバリヤメタルになり得る金属、例えば、Ｃｕメッキを
使用してもよい。このＮｉメッキ１５の厚さは、半田接
続部の信頼性を確保し、かつチップと実装基板との熱膨
脹差によって発生する熱応力を吸収する為に、最低でも
５μｍ程度の厚みが必要である。本例では、Ｎｉメッキ
１５の厚さを１０μｍ程度としている。
【００３５】図１（Ｅ）に移って、ウエハー４０全面を
カバーコート膜１６で覆う。このカバーコート膜１６と
しては、例えばポリイミドが使用され、その厚さは２０
μｍ以下である。引き続いて、カバーコート膜１６に、
後述する半田バンプを形成する箇所に格子状に複数の開
口部１７を形成する。この開口部１７の形成はエッチン
グやレーザ加工により行う。この開口部１７でＮｉメッ
キ１５の表面が露出する。この露出したＮｉメッキ１５
の表面にＡｕメッキ処理を施す。これは、後述する半田
バンプ形成時の不良率を抑えるためである。
【００３６】図１（Ｆ）に移って、複数の開口部１７に
ぞれぞれ複数の半田バンプ１８を形成する。半田バンプ
（バンプ電極）１８の高さは１００μｍ程度である。こ
の半田バンプ１８は、例えば以下のような方法で形成で
きる。先ず、半田リボンをダイスとポンチの組み合わせ
で打ち抜くことによって半田片を形成する。次に、半田
片をフラックス等の粘着物で開口部１７に固着する。最
後に、熱処理及びフラックス洗浄することで半田バンプ
１８を形成する。
【００３７】図２にこの状態のウエハー４０を示す。図
２に示されるように、各半導体チップ間のスクライブラ
イン１３を除くウエハー４０全面に格子状のバンプ電極
１８が形成されている。半導体チップ領域の内部に延在
されるＡｌ配線１４が複数の開口部１７を通るように配
設されている。バンプ電極１８はスクライブライン１３
を避けて形成されている。さらに、バンプ電極１８は電
極パッド１１を避けて形成されている。
【００３８】最後に、図１（Ｇ）に移って、ウエハー４
０上に形成された複数の半導体チップ領域をスクライブ
ライン１３に沿ってダイシングにより個々の半導体チッ
プ１０に分割する。
【００３９】図４に示す従来のウエハーでは電極パッド
１１のピッチが０．１ｍｍ程度である。これに対して、
図２に示すウエハーではバンプ電極１８のピッチを０．
５ｍｍ程度にまで広げることができる。したがって、図
１（Ｆ）の半田バンプ１８を形成する際、バンプ電極同
士のショート不良を激減できる。また、実装基板上に実
装する場合の実装歩留まりも向上する。更に、標準化も
し易いという利点がある。また、半田バンプ１８とＮｉ
メッキ１５との結合強度も高い。
【００４０】以上、本発明を実施例によって説明した
が、本発明は上記実施例に限定せず、本発明の趣旨を逸
脱しない範囲内で種々の変形・変更をしても良いのは勿
論である。例えば、バンプとして半田バンプの代わりに
Ａｕバンプを使用しても良い。この場合には、Ｎｉメッ
キ１５を施す工程やＡｕメッキ処理を省くことができ
る。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
ウエハー上で各半導体チップ領域に外周縁部に形成され
ている電極パッドを内側に引き回し、格子状にバンプ電
極を再配列したので、大量に半導体装置を生産すること
ができる。また、従来のチップ製造工程の延長であるの
で、新規投資が不要である。さらに、従来のような半導
体ベアチップとキャリアフィルムとの接合部での信頼性
上の不安がなく、耐Ｔ／Ｃ性が良好である。また、各界
面の密着性が高いので、耐湿性も良好である。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の製造方法
を示す断面図である。
【図２】本発明に係る半導体ウエハーを示す図で、
（ａ）は平面図、（ｂ）は（ａ）の丸で囲んだ部分の拡
大図、（ｃ）は（ｂ）のＢ−Ｂ´線で切った断面図であ
る。
【図３】従来の半導体装置の製造方法を示す断面図であ
る。
【図４】従来の半導体ウエハーを示す図で、（ａ）は平
面図、（ｂ）は（ａ）の丸で囲んだ部分の拡大図、
（ｃ）は（ｂ）のＡ−Ａ´線で切った断面図である。
【符号の説明】
１０ 半導体チップ １１ 電極パッド １２ パッシベーション膜 １３ スクライブライン １４ Ａｌ配線 １５ Ｎｉメッキ １６ カバーコート膜 １７ 開口部 １８ 半田バンプ（バンプ電極） ４０ ウエハー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 ウエハー上で、各々が外周縁部に複数の
    電極パッドを備え、かつ前記複数の電極パッドを除く前
    記ウエハー全面がパッシベーション膜で覆われた、複数
    の半導体チップ領域を形成する工程と、 前記ウエハー上で、前記複数の半導体チップ領域の各々
    に対して、一端がそれぞれ前記複数の電極パッドに接続
    し、半導体チップ領域の内部に延在するように複数の配
    線を形成する工程と、 前記ウエハー全面をカバーコート膜で覆う工程と、 前記カバーコート膜に格子状に複数の開口部をそれぞれ
    形成する工程と、 前記複数の開口部にそれぞれバンプを形成する工程と、 前記ウエハー上に形成された前記複数の半導体チップ領
    域をスクライブラインに沿って個々の半導体チップに分
    割する工程とを含む半導体装置の製造方法。
  2. 【請求項２】 前記半導体チップ領域の内部に延在され
    る配線が前記複数の開口部において露出されるように形
    成されている請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記バンプが前記スクライブラインを避
    けて形成されている請求項１記載の半導体装置の製造方
    法。
  4. 【請求項４】 前記バンプは前記電極パッドを避けて形
    成されている請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 複数の半導体チップを有する半導体ウエ
    ハーにおいて、前記半導体チップの外周縁部に配置した
    複数の電極パッドと、前記複数の電極パッドで開口した
    パッシベーション膜と、一端がそれぞれ前記複数の電極
    パッドに接続されると共に前記パッシベーション膜上の
    半導体チップ領域内部に延在する複数の配線と、前記配
    線を覆うようにウエハー全面に形成したカバーコート膜
    と、前記配線のそれぞれと重なる箇所であって前記半導
    体チップ領域内部に格子状に配置され前記半導体チップ
    間のスクライブラインを除いて形成した前記カバーコー
    ト膜の開口部と、前記開口部において前記配線と接続す
    るように形成したバンプ電極とを有することを特徴とす
    る半導体ウエハー。
JP6237653A 1994-09-30 1994-09-30 半導体装置の製造方法及び半導体ウエハー Expired - Lifetime JP2792532B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP6237653A JP2792532B2 (ja) 1994-09-30 1994-09-30 半導体装置の製造方法及び半導体ウエハー
US08/533,207 US5844304A (en) 1994-09-30 1995-09-25 Process for manufacturing semiconductor device and semiconductor wafer
CA002159242A CA2159242C (en) 1994-09-30 1995-09-27 Process for manufacturing semiconductor device and semiconductor wafer
CA002254329A CA2254329A1 (en) 1994-09-30 1995-09-27 Process for manufacturing semiconductor device and semiconductor wafer
KR1019950033151A KR100241573B1 (ko) 1994-09-30 1995-09-29 반도체 웨이퍼
DE69526895T DE69526895T2 (de) 1994-09-30 1995-10-02 Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
EP95306974A EP0704895B1 (en) 1994-09-30 1995-10-02 Process for manufacturing semiconductor device and semiconductor wafer
KR1019980055762A KR100249539B1 (ko) 1994-09-30 1998-12-17 반도체 칩 및 그 제조방법
US10/645,782 USRE39603E1 (en) 1994-09-30 2003-08-22 Process for manufacturing semiconductor device and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6237653A JP2792532B2 (ja) 1994-09-30 1994-09-30 半導体装置の製造方法及び半導体ウエハー

Publications (2)

Publication Number Publication Date
JPH08102466A JPH08102466A (ja) 1996-04-16
JP2792532B2 true JP2792532B2 (ja) 1998-09-03

Family

ID=17018517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6237653A Expired - Lifetime JP2792532B2 (ja) 1994-09-30 1994-09-30 半導体装置の製造方法及び半導体ウエハー

Country Status (6)

Country Link
US (2) US5844304A (ja)
EP (1) EP0704895B1 (ja)
JP (1) JP2792532B2 (ja)
KR (1) KR100241573B1 (ja)
CA (1) CA2159242C (ja)
DE (1) DE69526895T2 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
ATE366418T1 (de) 1996-04-25 2007-07-15 Bioarray Solutions Ltd Licht-regulierte, elektrokinetische zusammensetzung von partikeln an oberflächen
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6075279A (en) * 1996-06-26 2000-06-13 Sanyo Electric Co., Ltd. Semiconductor device
TW459323B (en) 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3796016B2 (ja) 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
JP2962351B2 (ja) * 1997-03-31 1999-10-12 日本電気株式会社 半導体チップへの接合構造及びそれを用いた半導体装置
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
JP3768817B2 (ja) * 1997-10-30 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100357757B1 (ko) 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
US6982475B1 (en) 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US7205181B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
US7215025B1 (en) * 1998-03-20 2007-05-08 Mcsp, Llc Wafer scale semiconductor structure
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
US6341070B1 (en) * 1998-07-28 2002-01-22 Ho-Yuan Yu Wafer-scale packing processes for manufacturing integrated circuit (IC) packages
DE59915167D1 (de) 1998-08-21 2010-06-24 Infineon Technologies Ag Verfahren zur herstellung von integrierten schaltkreisen
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6219910B1 (en) * 1999-03-05 2001-04-24 Intel Corporation Method for cutting integrated circuit dies from a wafer which contains a plurality of solder bumps
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP3619410B2 (ja) * 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP2001196524A (ja) * 2000-01-12 2001-07-19 Seiko Epson Corp 接続用基板の製造方法および接続用基板、ならびに半導体装置の製造方法および半導体装置
US7892854B2 (en) * 2000-06-21 2011-02-22 Bioarray Solutions, Ltd. Multianalyte molecular analysis using application-specific random particle arrays
US9709559B2 (en) 2000-06-21 2017-07-18 Bioarray Solutions, Ltd. Multianalyte molecular analysis using application-specific random particle arrays
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
JP3526548B2 (ja) 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
US7262063B2 (en) 2001-06-21 2007-08-28 Bio Array Solutions, Ltd. Directed assembly of functional heterostructures
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
IL161391A0 (en) 2001-10-15 2004-09-27 Bioarray Solutions Ltd Multiplexed analysis of polymorphic loci by concurrent interrogation and enzyme-mediated detection
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
AU2003298655A1 (en) 2002-11-15 2004-06-15 Bioarray Solutions, Ltd. Analysis, secure access to, and transmission of array images
TW200423344A (en) * 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device
US7550852B2 (en) 2002-12-31 2009-06-23 Texas Instruments Incorporated Composite metal column for mounting semiconductor device
WO2005029705A2 (en) 2003-09-18 2005-03-31 Bioarray Solutions, Ltd. Number coding for identification of subtypes of coded types of solid phase carriers
ES2375962T3 (es) 2003-09-22 2012-03-07 Bioarray Solutions Ltd Polielectrolito inmovilizado en superficie con múltiples grupos funcionales capaces de unirse covalentemente a biomoléculas.
JP2007521017A (ja) 2003-10-28 2007-08-02 バイオアレイ ソリューションズ リミテッド 固定化捕捉プローブを用いる遺伝子発現分析法の最適化
ES2533876T3 (es) 2003-10-29 2015-04-15 Bioarray Solutions Ltd Análisis multiplexado de ácidos nucleicos mediante fragmentación de ADN bicatenario
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
US7508052B2 (en) * 2004-06-03 2009-03-24 International Rectifier Corporation Crack protection for silicon die
US7848889B2 (en) 2004-08-02 2010-12-07 Bioarray Solutions, Ltd. Automated analysis of multiplexed probe-target interaction patterns: pattern matching and allele identification
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
EP1815515A4 (en) * 2004-10-29 2009-03-11 Flipchip Internat L L C SEMICONDUCTOR COMPONENT SEALING WITH BULB HAVING A POLYMER LAYER
JP4797368B2 (ja) * 2004-11-30 2011-10-19 株式会社デンソー 半導体装置の製造方法
US8486629B2 (en) 2005-06-01 2013-07-16 Bioarray Solutions, Ltd. Creation of functionalized microparticle libraries by oligonucleotide ligation or elongation
JP4137929B2 (ja) * 2005-09-30 2008-08-20 シャープ株式会社 半導体装置
US7723830B2 (en) * 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
JP2008003577A (ja) * 2006-05-25 2008-01-10 Canon Inc 画像表示装置の製造方法および分断方法
US7973418B2 (en) 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
JP5005429B2 (ja) * 2007-05-31 2012-08-22 京セラクリスタルデバイス株式会社 圧電発振器の製造方法
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US3760238A (en) 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
JPS4952973A (ja) * 1972-09-22 1974-05-23
JPS5287983A (en) * 1976-01-19 1977-07-22 Hitachi Ltd Production of semiconductor device
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS6281745A (ja) 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
KR900007231B1 (ko) 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPS6386458A (ja) * 1986-09-30 1988-04-16 Toshiba Corp バンプ付ｉｃチツプの製造方法、及び製造用ウエハ
JP2579937B2 (ja) 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
JPS63269854A (ja) * 1987-04-28 1988-11-08 Nec Corp 案内サ−ビス装置
JPS63293965A (ja) 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置およびその製造方法
JPS6461934A (en) 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JPS6457643U (ja) 1987-09-30 1989-04-10
JPH0793343B2 (ja) 1987-12-28 1995-10-09 松下電器産業株式会社 半導体装置の製造方法
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
DE69014871T2 (de) * 1990-07-31 1995-05-24 Ibm Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH04373131A (ja) * 1991-06-22 1992-12-25 Nec Corp 高密度実装用ｉｃペレット
JP3077316B2 (ja) 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
JP3047566B2 (ja) 1991-10-30 2000-05-29 富士電機株式会社 集積回路装置用バンプ電極の電解めっき方法
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
JP3146580B2 (ja) * 1991-12-11 2001-03-19 ソニー株式会社 半導体素子
JP3285919B2 (ja) 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH05267302A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
JPH06112211A (ja) * 1992-09-25 1994-04-22 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
US5554940A (en) 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー

Also Published As

Publication number Publication date
EP0704895A3 (en) 1996-12-04
EP0704895B1 (en) 2002-06-05
CA2159242A1 (en) 1996-03-31
EP0704895A2 (en) 1996-04-03
CA2159242C (en) 1999-12-07
USRE39603E1 (en) 2007-05-01
KR100241573B1 (ko) 2000-02-01
US5844304A (en) 1998-12-01
DE69526895D1 (de) 2002-07-11
DE69526895T2 (de) 2003-02-27
JPH08102466A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
JP2546192B2 (ja) フィルムキャリア半導体装置
JP3142723B2 (ja) 半導体装置及びその製造方法
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US8154124B2 (en) Semiconductor device having a chip-size package
US6614104B2 (en) Stackable semiconductor package having conductive layer and insulating layers
US6917107B2 (en) Board-on-chip packages
JP3701542B2 (ja) 半導体装置およびその製造方法
JP3313547B2 (ja) チップサイズパッケージの製造方法
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
JP3651346B2 (ja) 半導体装置およびその製造方法
JP2586344B2 (ja) キャリアフィルム
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US20020163069A1 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
US20040089946A1 (en) Chip size semiconductor package structure
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JP3529507B2 (ja) 半導体装置
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP3316532B2 (ja) 半導体装置及びその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP2000299399A (ja) 半導体装置
JP2000332143A (ja) 半導体装置
JPH11340267A (ja) 半導体チップとその製造方法および半導体装置
CN101127336A (zh) 半导体装置及其制造方法、电路基板和电子设备
JP2002313988A (ja) チップサイズパッケージの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080619

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110619

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140619

Year of fee payment: 16

EXPY Cancellation because of completion of term