JP2539419B2 - 補助記憶装置の選択方法 - Google Patents
補助記憶装置の選択方法Info
- Publication number
- JP2539419B2 JP2539419B2 JP62077412A JP7741287A JP2539419B2 JP 2539419 B2 JP2539419 B2 JP 2539419B2 JP 62077412 A JP62077412 A JP 62077412A JP 7741287 A JP7741287 A JP 7741287A JP 2539419 B2 JP2539419 B2 JP 2539419B2
- Authority
- JP
- Japan
- Prior art keywords
- job
- storage device
- auxiliary storage
- memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想記憶を具備した計算機システムに係り、
特に仮想記憶を支える機構が補助記憶装置群によつて実
現されているときに、特定のジヨブの仮想記憶域を特定
の補助記憶装置内に実現し、該仮想記憶のページング性
能に関して好適な性能を実現する制御方式に関する。
特に仮想記憶を支える機構が補助記憶装置群によつて実
現されているときに、特定のジヨブの仮想記憶域を特定
の補助記憶装置内に実現し、該仮想記憶のページング性
能に関して好適な性能を実現する制御方式に関する。
近年、電子計算機の応用分野が拡大するに従い、実記
憶域（実メモリ）の容量の制約を解除したアドレス制御
方式、すなわち仮想記憶方式が一般的になりつつある。
仮想記憶の概念はアイ・ビー・エム社のマニユアル オ
ー・エス／ブイ・エス２エムブイエス オーバービユ
ウ，資料番号GC28−0984（IBM OS/VS2 MVS Overvie
w;GC28−0984）に説明されている。第２図に示すよう
に、仮想記憶制御方式は、仮想記憶130をページ単位
（１ページは4096バイト）に分割し、それらの各ページ
が必要に応じて実記憶100内のどこかのページ110に置か
れる（実記憶のページをページ・フレームともいう）。
憶域（実メモリ）の容量の制約を解除したアドレス制御
方式、すなわち仮想記憶方式が一般的になりつつある。
仮想記憶の概念はアイ・ビー・エム社のマニユアル オ
ー・エス／ブイ・エス２エムブイエス オーバービユ
ウ，資料番号GC28−0984（IBM OS/VS2 MVS Overvie
w;GC28−0984）に説明されている。第２図に示すよう
に、仮想記憶制御方式は、仮想記憶130をページ単位
（１ページは4096バイト）に分割し、それらの各ページ
が必要に応じて実記憶100内のどこかのページ110に置か
れる（実記憶のページをページ・フレームともいう）。
したがつて、実記憶100内の各ページ・フレームには
複数のアドレス空間（Address Space）のページ135が存
在している。ここで、アドレス空間とは仮想記憶130を
意味し、アドレス空間は各ジヨブ毎に存在する。
複数のアドレス空間（Address Space）のページ135が存
在している。ここで、アドレス空間とは仮想記憶130を
意味し、アドレス空間は各ジヨブ毎に存在する。
実記憶100内のページ・フレーム110を他のアドレス空
間のページに使用するためにページフレーム110の内容
を一旦、補助記憶120に追い出して、当該のアドレス空
間の該ページを実記憶100内のベージ・フレームに持つ
てくる。補助記憶120に追い出す処理をページ・アウト
処理，補助記憶から当該ページを持つてくる処理をペー
ジ・イン処理として知られている。
間のページに使用するためにページフレーム110の内容
を一旦、補助記憶120に追い出して、当該のアドレス空
間の該ページを実記憶100内のベージ・フレームに持つ
てくる。補助記憶120に追い出す処理をページ・アウト
処理，補助記憶から当該ページを持つてくる処理をペー
ジ・イン処理として知られている。
以上からも明らかなように、仮想記憶制御を実現する
ためには、第２図に示す補助記憶120が必須となる。ま
た、各アドレス空間の全ページが補助記憶120に存在す
ることになる。したがつて、実記憶100内の各ページ・
フレームに対するページ・アウト処理，ページ・イン処
理（これらを総称してページング処理という）は、実記
憶100と補助記憶120の間で行なわれる。
ためには、第２図に示す補助記憶120が必須となる。ま
た、各アドレス空間の全ページが補助記憶120に存在す
ることになる。したがつて、実記憶100内の各ページ・
フレームに対するページ・アウト処理，ページ・イン処
理（これらを総称してページング処理という）は、実記
憶100と補助記憶120の間で行なわれる。
さて、仮想記憶方式を実現する補助記憶装置として
は、直接アクセス（Direct Access）、あるいはランダ
ム・アクセス（Random Access）が可能な磁気デイスク
装置や磁気ドラム装置などが一般的に良く知られてい
る。また、ページング処理を高速化するために、これら
の補助記憶装置を複数個用意し、かつ、そのページング
・フアイル群をも複数の装置間に分散する手段等が講じ
られている。
は、直接アクセス（Direct Access）、あるいはランダ
ム・アクセス（Random Access）が可能な磁気デイスク
装置や磁気ドラム装置などが一般的に良く知られてい
る。また、ページング処理を高速化するために、これら
の補助記憶装置を複数個用意し、かつ、そのページング
・フアイル群をも複数の装置間に分散する手段等が講じ
られている。
ところで、近年の電子計算機システム利用の目覚しい
発展にともない、バツチ処理に加えてTSS（Time Sharin
g System）などのオンライン処理の需要が高い。また、
従来のバツチ処理ではスループツトが重要であるのに対
して、TSS処理の場合には応答時間の即応答性が要求さ
れる訳である。
発展にともない、バツチ処理に加えてTSS（Time Sharin
g System）などのオンライン処理の需要が高い。また、
従来のバツチ処理ではスループツトが重要であるのに対
して、TSS処理の場合には応答時間の即応答性が要求さ
れる訳である。
しかしながら、アドレス空間の上ではバツチ処理,TSS
処理の区別はなく、補助記憶装置群の割当てに際しても
区別されない。したがつて、最近の技術開発の結果とし
ての半導体記憶装置（半導体記憶装置のアクセス時間は
磁気デイスク装置の100倍以上高速である）を補助記憶
装置群の中に使用しても、その効果は顕著に生じない。
電子計算機システム全体の性能が少しばかり向上するの
みであり、高価な装置の設置効果が生じない。高速アク
セスを達成する補助記憶装置をTSS処理などのような即
応答時間を必要とするジヨブのアドレス空間に割当てる
のが望ましい。
処理の区別はなく、補助記憶装置群の割当てに際しても
区別されない。したがつて、最近の技術開発の結果とし
ての半導体記憶装置（半導体記憶装置のアクセス時間は
磁気デイスク装置の100倍以上高速である）を補助記憶
装置群の中に使用しても、その効果は顕著に生じない。
電子計算機システム全体の性能が少しばかり向上するの
みであり、高価な装置の設置効果が生じない。高速アク
セスを達成する補助記憶装置をTSS処理などのような即
応答時間を必要とするジヨブのアドレス空間に割当てる
のが望ましい。
本発明の目的は、仮想記憶を具備した電子計算機シス
テムの補助記憶装置群の管理方法において、高速補助記
憶装置と汎用補助記憶装置群が混在したときに、特定の
アドレス空間に対しては高速補助記憶装置を用いる制御
手段を提供し、特に、TSS処理で代表されるオンライン
処理等の応答性能を高速にする手段を提供することにあ
る。
テムの補助記憶装置群の管理方法において、高速補助記
憶装置と汎用補助記憶装置群が混在したときに、特定の
アドレス空間に対しては高速補助記憶装置を用いる制御
手段を提供し、特に、TSS処理で代表されるオンライン
処理等の応答性能を高速にする手段を提供することにあ
る。
本発明の他の目的はTSSのように高速の応答性能を必
要とするアドレス空間の中でも、応答特性を特に高速に
する必要のあるアドレス空間に対しては優先的に高速補
助記憶装置を使用する制御手段を提供することにある。
要とするアドレス空間の中でも、応答特性を特に高速に
する必要のあるアドレス空間に対しては優先的に高速補
助記憶装置を使用する制御手段を提供することにある。
上記目的は、各ジヨブの実行に先立つてアドレス空間
管理用制御ブロツク群を作成するときに、主記憶／仮想
記憶管理プログラムがアドレス空間制御ブロツク（ASC
B:Address Space Control Block）内の特定のフイール
ドに各ジヨブの特性情報を設定すること、およびページ
ング処理を高速に遂行させるジヨブに対しては半導体記
憶装置などのような高速補助記憶を割当てる処理手段を
実現することにより達成される。
管理用制御ブロツク群を作成するときに、主記憶／仮想
記憶管理プログラムがアドレス空間制御ブロツク（ASC
B:Address Space Control Block）内の特定のフイール
ドに各ジヨブの特性情報を設定すること、およびページ
ング処理を高速に遂行させるジヨブに対しては半導体記
憶装置などのような高速補助記憶を割当てる処理手段を
実現することにより達成される。
本発明の仮想記憶制御方式は、各ジヨブの実行開始
時、およびページング処理が必要となつたときに起動さ
れる主記憶／仮想記憶管理プログラムによつて実現され
る。主記憶／仮想記憶管理プログラムは、まず、各ジヨ
ブの実行に先立つてアドレス空間制御ブロツク（ASCB:A
ddress Space Control Block）内の特定フイールドに各
ジヨブの特性情報を設定する。
時、およびページング処理が必要となつたときに起動さ
れる主記憶／仮想記憶管理プログラムによつて実現され
る。主記憶／仮想記憶管理プログラムは、まず、各ジヨ
ブの実行に先立つてアドレス空間制御ブロツク（ASCB:A
ddress Space Control Block）内の特定フイールドに各
ジヨブの特性情報を設定する。
次に、ページング・デバイス・テーブル（Paging Dev
ice Table:PDVT）のヘツダ部より、ページング・デバイ
ス・インデツクス（Paging Device Index:PDVI）番号を
得て、その番号を拡張ページ・テーブル（Extended Pag
e Table:XPT）の各エントリに設定する。PDVIをページ
ング・デバイス・テーブルPDVTのヘツダ部より得るとき
に、該ジヨブがTSSジヨブのように即応答性を必要とす
る場合には、高速補助記憶装置の番号を割当てることに
なるので、従来からの動作との関係において、誤動作す
ることがない。
ice Table:PDVT）のヘツダ部より、ページング・デバイ
ス・インデツクス（Paging Device Index:PDVI）番号を
得て、その番号を拡張ページ・テーブル（Extended Pag
e Table:XPT）の各エントリに設定する。PDVIをページ
ング・デバイス・テーブルPDVTのヘツダ部より得るとき
に、該ジヨブがTSSジヨブのように即応答性を必要とす
る場合には、高速補助記憶装置の番号を割当てることに
なるので、従来からの動作との関係において、誤動作す
ることがない。
〔実施例〕 以下、本発明の一実施例を第１図、および第３図〜第
６図により説明する。
６図により説明する。
第１図は本発明の仮想記憶制御方式を実現する主記憶
／仮想記憶管理プログラム、およびアドレス空間制御ブ
ロツク類を実記憶，仮想記憶，補助記憶との関係づけし
て示したものである。第１図において、符号100は実記
憶、符号130は仮想記憶、符号120および140は補助記憶
を表わしている。ここで、補助記憶は磁気デイスク装置
などで実現される汎用補助記憶120と半導体記憶装置な
どで実現される高速補助記憶140によつて構成されてい
る。仮想記憶130は各ジヨブ毎にアドレス空間が存在す
る。したがつて、アドレス空間毎に仮想記憶130が出来
る。なお、仮想記憶130内の低位アドレスから一定量の
領域は各アドレス空間に共通となり、ニユークリアス15
0と呼ばれる。このニユークリアス150は実記憶100内で
も確保され、ニユークリアス151となる。したがつて、
仮想記憶130内のニユークリアス150と実記憶100内のニ
ユークリアス151は等しい。また、ニユークリアス150は
ページング処理の対象外となるので、補助記憶120,140
内には仮想記憶130のニユークリアス150部分は存在しな
い。
／仮想記憶管理プログラム、およびアドレス空間制御ブ
ロツク類を実記憶，仮想記憶，補助記憶との関係づけし
て示したものである。第１図において、符号100は実記
憶、符号130は仮想記憶、符号120および140は補助記憶
を表わしている。ここで、補助記憶は磁気デイスク装置
などで実現される汎用補助記憶120と半導体記憶装置な
どで実現される高速補助記憶140によつて構成されてい
る。仮想記憶130は各ジヨブ毎にアドレス空間が存在す
る。したがつて、アドレス空間毎に仮想記憶130が出来
る。なお、仮想記憶130内の低位アドレスから一定量の
領域は各アドレス空間に共通となり、ニユークリアス15
0と呼ばれる。このニユークリアス150は実記憶100内で
も確保され、ニユークリアス151となる。したがつて、
仮想記憶130内のニユークリアス150と実記憶100内のニ
ユークリアス151は等しい。また、ニユークリアス150は
ページング処理の対象外となるので、補助記憶120,140
内には仮想記憶130のニユークリアス150部分は存在しな
い。
仮想記憶130内の領域は一定の大きさの単位135に分割
される。この分割された単位をページという。仮想記憶
130の各ページは補助記憶120、あるいは補助記憶140に
その写しが作られ、後に、実記憶100内の各ページ・ス
ロツト110との間でページング処理が行なわれることに
なる。
される。この分割された単位をページという。仮想記憶
130の各ページは補助記憶120、あるいは補助記憶140に
その写しが作られ、後に、実記憶100内の各ページ・ス
ロツト110との間でページング処理が行なわれることに
なる。
本発明の仮想記憶制御方式90は実記憶100内のニユー
クリアス151に存在し、それらは主記憶／仮想記憶管理
プログラム91の処理手順、およびアドレス空間制御ブロ
ツクASCB92内の特定のフイールドASCBST95によつて実現
される。
クリアス151に存在し、それらは主記憶／仮想記憶管理
プログラム91の処理手順、およびアドレス空間制御ブロ
ツクASCB92内の特定のフイールドASCBST95によつて実現
される。
符号93は拡張ページ・テーブル（Extended Page Tabl
e:XPT）であり、符号94はページング・デバイス・テー
ブル（Paging Device Table:PDVT）である。この制御テ
ーブル93,94は補助記憶120,140のページ・スロツト125,
145の割当て管理のために使用する。
e:XPT）であり、符号94はページング・デバイス・テー
ブル（Paging Device Table:PDVT）である。この制御テ
ーブル93,94は補助記憶120,140のページ・スロツト125,
145の割当て管理のために使用する。
本発明の仮想記憶制御方式を実現する主記憶／仮想記
憶管理プログラム91は、各ジヨブの実行に先立つてASCB
92の特定フイールドASCBST95に、各ジヨブの特性情報を
設定する。特性情報はバツチ・ジヨブ,TSSジヨブ，オン
ライン・ジヨブの区別、およびジヨブの実行優先順位
（Job Priority）などである。ジヨブの特性情報は、一
般的に知られているシヨブ管理制御プログラム（図示せ
ず）から受継ぐものであり、計算機システム利用者はバ
ツチ処理の場合にはジヨブ制御文,TSS処理の場合にはロ
グオン・コマンドにて指定する。
憶管理プログラム91は、各ジヨブの実行に先立つてASCB
92の特定フイールドASCBST95に、各ジヨブの特性情報を
設定する。特性情報はバツチ・ジヨブ,TSSジヨブ，オン
ライン・ジヨブの区別、およびジヨブの実行優先順位
（Job Priority）などである。ジヨブの特性情報は、一
般的に知られているシヨブ管理制御プログラム（図示せ
ず）から受継ぐものであり、計算機システム利用者はバ
ツチ処理の場合にはジヨブ制御文,TSS処理の場合にはロ
グオン・コマンドにて指定する。
次に、ASCB92の特定フイールドASCBST95を調べて、ジ
ヨブの特性がTSS処理やオンライン処理のように即応答
性を必要とするものであるならば、拡張ページ・テーブ
ルXPT93の各エントリ内のページング・デバイス・イン
デツクス（Paging Device Index:PDVI）フイールド96に
高速補助記憶装置140のインデツクス番号を設定する。
このインデツクス番号はPDVT94より得る。
ヨブの特性がTSS処理やオンライン処理のように即応答
性を必要とするものであるならば、拡張ページ・テーブ
ルXPT93の各エントリ内のページング・デバイス・イン
デツクス（Paging Device Index:PDVI）フイールド96に
高速補助記憶装置140のインデツクス番号を設定する。
このインデツクス番号はPDVT94より得る。
後に、記実憶100との補助記憶120,140との間でページ
ング処理が必要となつたときに、即応答性を必要とする
ジヨブに対してはXPT93のPDVI96には高速補助記憶140の
インデツクス番号が設定されているので、このページン
グ処理が汎用補助記憶120を使用する場合に比べて高速
に実行される。
ング処理が必要となつたときに、即応答性を必要とする
ジヨブに対してはXPT93のPDVI96には高速補助記憶140の
インデツクス番号が設定されているので、このページン
グ処理が汎用補助記憶120を使用する場合に比べて高速
に実行される。
以下、第３図以降の図を用いて、本発明の実施例を詳
細に説明する。
細に説明する。
第３図は仮想記憶を実現するための管理用制御ブロツ
ク，制御テーブル類（ASCB,SGT,PGT）とページング処理
のための制御ブロツク，制御テーブル類（PDVT,ASMVT,X
PGT）であり、主記憶／仮想記憶管理プログラムが使用
している。第３図において、各制御ブロツク類はプリフ
イツクスド・セーブ・エリア（Prefixed Save Area:PS
A）81からポイントされている。具体的には、仮想記憶
の管理はPSA81よりASCB92がポイントされ、ASCB92より
実記憶管理制御ブロツクRSMCB86を経由して、セグメン
ト・テーブルSGT87,PGT88がポイントされる。なお、拡
張ページ・テーブルXPGT93はPGT88の後に続いて存在す
る。
ク，制御テーブル類（ASCB,SGT,PGT）とページング処理
のための制御ブロツク，制御テーブル類（PDVT,ASMVT,X
PGT）であり、主記憶／仮想記憶管理プログラムが使用
している。第３図において、各制御ブロツク類はプリフ
イツクスド・セーブ・エリア（Prefixed Save Area:PS
A）81からポイントされている。具体的には、仮想記憶
の管理はPSA81よりASCB92がポイントされ、ASCB92より
実記憶管理制御ブロツクRSMCB86を経由して、セグメン
ト・テーブルSGT87,PGT88がポイントされる。なお、拡
張ページ・テーブルXPGT93はPGT88の後に続いて存在す
る。
補体記憶装置群は、PSA81よりコミユニケーシヨン・
ベクタ・テーブル（Communication Vector Table:CVT）
82を経由して、補助記憶管理ベクタ・テーブルASMVT83,
ページング・デバイス・テーブルPDVT94,デバイス内領
域割当て管理マツプBMAP85によつて管理される。
ベクタ・テーブル（Communication Vector Table:CVT）
82を経由して、補助記憶管理ベクタ・テーブルASMVT83,
ページング・デバイス・テーブルPDVT94,デバイス内領
域割当て管理マツプBMAP85によつて管理される。
各ジヨブの特性情報は、ASCB92内の特定フイールドAS
CBST95に格納される。ASCBST95はジヨブ状態語フイール
であり、主記憶／仮想記憶管理プログラム91が値の設
定，参照を行なう。第４図はジヨブ状態語フイールドAS
CBST95の内容を示している。ジヨブ状態語フイールドAS
CBST95内には、ジヨブ特性JSTAT79,ジヨブ・プライオリ
テイJPRTY80の各々のフイールドを有している。ジヨブ
特性フイールドJSTAT79の値は、バツチ・ジヨブならば
‘0'、TSSジヨブならば‘1'、オンライン・ジヨブなら
ば‘2'となる。ジヨブ・プライオリテイ・フイールドJP
RTY80には、最低プライオリテイ（＝０）から最高プラ
イオリテイ（＝15）の値が設定される。
CBST95に格納される。ASCBST95はジヨブ状態語フイール
であり、主記憶／仮想記憶管理プログラム91が値の設
定，参照を行なう。第４図はジヨブ状態語フイールドAS
CBST95の内容を示している。ジヨブ状態語フイールドAS
CBST95内には、ジヨブ特性JSTAT79,ジヨブ・プライオリ
テイJPRTY80の各々のフイールドを有している。ジヨブ
特性フイールドJSTAT79の値は、バツチ・ジヨブならば
‘0'、TSSジヨブならば‘1'、オンライン・ジヨブなら
ば‘2'となる。ジヨブ・プライオリテイ・フイールドJP
RTY80には、最低プライオリテイ（＝０）から最高プラ
イオリテイ（＝15）の値が設定される。
補助記憶装置の割当て管理は、第３図に示したページ
ング・デバイス・テーブルPDVT94,デバイス内領域割当
て管理マツプBMAP85、および拡張ページ・テーブルXPGT
93によつてなされる訳であるが、ページング・デバイス
・テーブルPDVT94のヘツダ部に高速補助記憶装置や汎用
補助記憶装置群の制御情報が格納されている。第５図は
ページング・デバイス・テーブルPDVT94のヘツダ部を詳
細に示したものである。
ング・デバイス・テーブルPDVT94,デバイス内領域割当
て管理マツプBMAP85、および拡張ページ・テーブルXPGT
93によつてなされる訳であるが、ページング・デバイス
・テーブルPDVT94のヘツダ部に高速補助記憶装置や汎用
補助記憶装置群の制御情報が格納されている。第５図は
ページング・デバイス・テーブルPDVT94のヘツダ部を詳
細に示したものである。
第５図において、PDVT94のヘツダ部には、 （１）最大エントリ数、 （２）高速補助記憶用に割当てたPDVT94内のエントリ番
号、 （３）汎用補助記憶用に割当てたPDVT94内のエントリ番
号、 （４）PDVT94内のエントリ割当て情報、 を含んでいる。
号、 （３）汎用補助記憶用に割当てたPDVT94内のエントリ番
号、 （４）PDVT94内のエントリ割当て情報、 を含んでいる。
ここで、第３図で示したように、ページング・デバイ
ス・テーブルPDVT94の各エントリPDVTE84は、該エント
リに対応する装置のタイプ、領域割当て管理マツプBMAP
85へのポインタ類が格納されている。BMAP85はページ単
位のスロツト割当て表であり、PDVT94の各エントリ対応
に存在する。
ス・テーブルPDVT94の各エントリPDVTE84は、該エント
リに対応する装置のタイプ、領域割当て管理マツプBMAP
85へのポインタ類が格納されている。BMAP85はページ単
位のスロツト割当て表であり、PDVT94の各エントリ対応
に存在する。
拡張ページ・テーブルXPGT93は補助記憶装置のスロツ
ト割付けに使用するものであり、ページ・テーブルPGT8
8の各エントリ対応に１個のエントリが存在する。拡張
ページ・テーブルXPGT93の各エントリには、ページンク
・デバイス・インデツクス番号PDVI96、該ページの相対
アドレス値（Relative Byte Address:RBA）97が格納さ
れている。ここで、PDVI96はページング・デバイス・テ
ーブルPDVT94のエントリ番号である。RBA97は該ページ
の仮想アドレス値であり、ページング処理時において、
PDVI96に対応する補助記憶装置内のページ・スロツト番
号に変換される。
ト割付けに使用するものであり、ページ・テーブルPGT8
8の各エントリ対応に１個のエントリが存在する。拡張
ページ・テーブルXPGT93の各エントリには、ページンク
・デバイス・インデツクス番号PDVI96、該ページの相対
アドレス値（Relative Byte Address:RBA）97が格納さ
れている。ここで、PDVI96はページング・デバイス・テ
ーブルPDVT94のエントリ番号である。RBA97は該ページ
の仮想アドレス値であり、ページング処理時において、
PDVI96に対応する補助記憶装置内のページ・スロツト番
号に変換される。
では、次に本発明に係る主記憶／仮想記憶管理プログ
ラムの動作を説明する。第６図は、第１図に示した主記
憶／仮想記憶管理プログラムの動作を示すフローチヤー
トである。第６図において、判定処理11によつて、該ジ
ヨブがバツチ処理,TSS処理，オンライン処理に分岐す
る。ジヨブの区別の判定は、先にも述べたように、ジヨ
ブ制御文やTSSのログオン・コマンドのパラメータ指定
情報で行なう。
ラムの動作を説明する。第６図は、第１図に示した主記
憶／仮想記憶管理プログラムの動作を示すフローチヤー
トである。第６図において、判定処理11によつて、該ジ
ヨブがバツチ処理,TSS処理，オンライン処理に分岐す
る。ジヨブの区別の判定は、先にも述べたように、ジヨ
ブ制御文やTSSのログオン・コマンドのパラメータ指定
情報で行なう。
処理12,13,14ではASCB92内のASCBST95に値を設定し、
処理15によつてジヨブの優先順位値もASCBST95のJPRTY
フイールド80に設定される。
処理15によつてジヨブの優先順位値もASCBST95のJPRTY
フイールド80に設定される。
次に、判定処理16では、ページング・デバイス・テー
ブルPDVT94のヘツダ部（第５図）を調べて高速補助記憶
装置がページング・デバイスとして登録されているか否
かを判定する。これは、第５図のフイールド71,フイー
ルド72の値がゼロ値であれば、高速補助記憶装置が登録
されていないことを意味する。また、フイールド71,フ
イールド72の値がゼロ値でなくても、割当て管理ビツト
73に空きがないならば、現在、使用できないことにな
る。判定処理17ではジヨブの特性を調べて、バツチ処理
であるならば処理18を実行する。
ブルPDVT94のヘツダ部（第５図）を調べて高速補助記憶
装置がページング・デバイスとして登録されているか否
かを判定する。これは、第５図のフイールド71,フイー
ルド72の値がゼロ値であれば、高速補助記憶装置が登録
されていないことを意味する。また、フイールド71,フ
イールド72の値がゼロ値でなくても、割当て管理ビツト
73に空きがないならば、現在、使用できないことにな
る。判定処理17ではジヨブの特性を調べて、バツチ処理
であるならば処理18を実行する。
処理19はTSSジヨブやオンライン・ジヨブのように即
応答性が要求される場合であり、処理18はバツチ・ジヨ
ブのように、即応答性が要求される場合である。処理1
8,処理19のインデツクス番号とはPDVT94のエントリ番号
のことであり、これは第５図に示したPDVT94のヘツダ部
より情報を得て決定する。
応答性が要求される場合であり、処理18はバツチ・ジヨ
ブのように、即応答性が要求される場合である。処理1
8,処理19のインデツクス番号とはPDVT94のエントリ番号
のことであり、これは第５図に示したPDVT94のヘツダ部
より情報を得て決定する。
処理20では、第３図に示した拡張ページ・テーブルXP
GT93の各エントリにページング・デバイスインデツクス
PDVI96に、処理18、あるいは処理19で得たインデツクス
番号を設定する。以上によつて、TSSジヨブやオンライ
ン・ジヨブのような即応答性を必要とするジヨブのアド
レス空間に対しては優先的に高速補助記憶装置を割当て
ることが出来る。
GT93の各エントリにページング・デバイスインデツクス
PDVI96に、処理18、あるいは処理19で得たインデツクス
番号を設定する。以上によつて、TSSジヨブやオンライ
ン・ジヨブのような即応答性を必要とするジヨブのアド
レス空間に対しては優先的に高速補助記憶装置を割当て
ることが出来る。
また、処理19において、TSSジヨブやオンライン・ジ
ヨブの中でも、さらに即応答性を保証したい場合には、
第４図で示したジヨブ・プライオリテイJPRTY80の値を
調べて、最高優先順位のジヨブを優先的に高速補助記憶
装置を割当てる処理を実行すれば良い。この処理は第６
図には開示していないが、容易に類推できるであろう。
ヨブの中でも、さらに即応答性を保証したい場合には、
第４図で示したジヨブ・プライオリテイJPRTY80の値を
調べて、最高優先順位のジヨブを優先的に高速補助記憶
装置を割当てる処理を実行すれば良い。この処理は第６
図には開示していないが、容易に類推できるであろう。
以上、本発明によればTSSジヨブやオンライン・ジヨ
ブのような冷応答性を必要とするジヨブのアドレス空間
に対しては、半導体記憶装置などのような高速アクセス
の補助記憶装置を優先的に使用できるようになるので、
該ジヨブに対するページング処理の性能が大幅に向上す
る効果がある。
ブのような冷応答性を必要とするジヨブのアドレス空間
に対しては、半導体記憶装置などのような高速アクセス
の補助記憶装置を優先的に使用できるようになるので、
該ジヨブに対するページング処理の性能が大幅に向上す
る効果がある。
第１図は本発明の仮想記憶制御方式を仮想記憶，実記
憶，補助記憶の階層内での位置づけと制御の特徴を示し
た図、第２図は仮想記憶の概念を説明した図、第３図は
仮想記憶制御方式を実現するための制御ブロツク類の関
係を示した図、第４図はアドレス空間制御ブロツク内の
ジヨブ状態語の意味を示した図、第５図はページング・
デバイス・テーブルのヘツダ部の詳細を示した図、第６
図は第１図の主記憶／仮想記憶管理プログラムの動作フ
ローを示した図、である。 91……主記憶／仮想記憶管理プログラム、95……アドレ
ス空間制御ブロツクASCB内のジヨブ状態語フイールド、
120……汎用補助記憶、140……高速補助記憶、96……ペ
ージング・デバイス・インデツクス。
憶，補助記憶の階層内での位置づけと制御の特徴を示し
た図、第２図は仮想記憶の概念を説明した図、第３図は
仮想記憶制御方式を実現するための制御ブロツク類の関
係を示した図、第４図はアドレス空間制御ブロツク内の
ジヨブ状態語の意味を示した図、第５図はページング・
デバイス・テーブルのヘツダ部の詳細を示した図、第６
図は第１図の主記憶／仮想記憶管理プログラムの動作フ
ローを示した図、である。 91……主記憶／仮想記憶管理プログラム、95……アドレ
ス空間制御ブロツクASCB内のジヨブ状態語フイールド、
120……汎用補助記憶、140……高速補助記憶、96……ペ
ージング・デバイス・インデツクス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 時典 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭62−42248（ＪＰ，Ａ) 特開 昭61−48026（ＪＰ，Ａ) 特開 昭58−51347（ＪＰ，Ａ)
Claims (6)
- 【請求項１】高速補助記憶装置と低速補助記憶装置とを
有し、仮想記憶を有する計算機システムにおいて、 実行すべきジョブに仮想空間を割り当てたときに、その
ジョブの属性を、その仮想空間を管理する情報を含む情
報ブロック内に書き込み、 その書き込まれた属性に基づいて、その仮想空間に割り
当てるページのページング装置として、該高速補助記憶
装置と低速補助記憶装置のいずれか一つを選択する補助
記憶装置の選択方法。 - 【請求項２】該属性は、該ジョブの種類に関する属性で
ある請求項１記載の補助記憶装置の選択方法。 - 【請求項３】該ジョブの種類が、即答性を要するジョブ
を表す種類であるときに、該高速補助記憶装置を選択
し、即答性を要しない種類であるときには、該低速補助
記憶装置を選択する請求項２記載の補助記憶装置の選択
方法。 - 【請求項４】該実行すべきジョブが、オンラインジョブ
またはTSSジョブであるときに、該高速補助記憶装置を
選択し、バッチジョブであるときには、該低速補助記憶
装置を選択する請求項３記載の補助記憶装置の選択方
法。 - 【請求項５】該属性は、該ジョブの優先度に関する属性
である請求項１記載の補助記憶装置の選択方法。 - 【請求項６】該実行すべきジョブの優先度が、最高の優
先度のときに、該高速補助記憶装置を選択し、そうでな
いときには、該低速補助記憶装置を選択する請求項５記
載の補助記憶装置の選択方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077412A JP2539419B2 (ja) | 1987-04-01 | 1987-04-01 | 補助記憶装置の選択方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077412A JP2539419B2 (ja) | 1987-04-01 | 1987-04-01 | 補助記憶装置の選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63245746A JPS63245746A (ja) | 1988-10-12 |
| JP2539419B2 true JP2539419B2 (ja) | 1996-10-02 |
Family
ID=13633215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077412A Expired - Lifetime JP2539419B2 (ja) | 1987-04-01 | 1987-04-01 | 補助記憶装置の選択方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539419B2 (ja) |
-
1987
- 1987-04-01 JP JP62077412A patent/JP2539419B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63245746A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5983293A (en) | File system for dividing buffer areas into different block sizes for system and user data | |
| JP4160255B2 (ja) | 仮想記憶システムにおける物理メモリの割り振りをアプリケーションプログラムによって制御するアプリケーション・プログラミング・インターフェイス | |
| KR920005853B1 (ko) | 페이지 분할형 가상 메모리 데이타 처리 시스템에서의 데이타 전송 방법 | |
| US5652873A (en) | System and method for simulating a contiguous addressable data space | |
| US6175900B1 (en) | Hierarchical bitmap-based memory manager | |
| JP2858795B2 (ja) | 実記憶割り当て方法 | |
| US6125430A (en) | Virtual memory allocation in a virtual address space having an inaccessible gap | |
| US5842226A (en) | Virtual memory management for a microkernel system with multiple operating systems | |
| JPS62165250A (ja) | 仮想記憶方法 | |
| US5392409A (en) | I/O execution method for a virtual machine system and system therefor | |
| US7761873B2 (en) | User-space resource management | |
| US6842832B1 (en) | Reclaim space reserve for a compressed memory system | |
| WO1999001817A1 (en) | Defragmentation of stored data without pointer indirection | |
| US5873120A (en) | Variable split virtual address space allocation with multi-system compatibility | |
| EP0403124A2 (en) | Overlay swapping | |
| JPH06332625A (ja) | ファイルのデータ多重化方法及びデータ処理システム | |
| US20050268031A1 (en) | Method for controlling cache memory of storage device | |
| JP2000029691A (ja) | デ―タ処理装置 | |
| JP2539419B2 (ja) | 補助記憶装置の選択方法 | |
| US20040073907A1 (en) | Method and system of determining attributes of a functional unit in a multiple processor computer system | |
| JP2933628B2 (ja) | 主記憶装置管理方法および計算機システム | |
| JPS6336538B2 (ja) | ||
| JP3020512B2 (ja) | フアイルデータ管理方法 | |
| JPH11345166A (ja) | メモリ利用方法 | |
| JPH0869399A (ja) | ファイル管理装置 |