JP2539419B2 - Auxiliary storage device selection method - Google Patents

Auxiliary storage device selection method

Info

Publication number
JP2539419B2
JP2539419B2 JP62077412A JP7741287A JP2539419B2 JP 2539419 B2 JP2539419 B2 JP 2539419B2 JP 62077412 A JP62077412 A JP 62077412A JP 7741287 A JP7741287 A JP 7741287A JP 2539419 B2 JP2539419 B2 JP 2539419B2
Authority
JP
Japan
Prior art keywords
job
storage device
auxiliary storage
memory
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62077412A
Other languages
Japanese (ja)
Other versions
JPS63245746A (en
Inventor
敏夫 廣澤
潤一 栗原
伊藤  勉
時典 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62077412A priority Critical patent/JP2539419B2/en
Publication of JPS63245746A publication Critical patent/JPS63245746A/en
Application granted granted Critical
Publication of JP2539419B2 publication Critical patent/JP2539419B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想記憶を具備した計算機システムに係り、
特に仮想記憶を支える機構が補助記憶装置群によつて実
現されているときに、特定のジヨブの仮想記憶域を特定
の補助記憶装置内に実現し、該仮想記憶のページング性
能に関して好適な性能を実現する制御方式に関する。
The present invention relates to a computer system having virtual memory,
In particular, when the mechanism that supports the virtual memory is realized by the auxiliary storage device group, the virtual storage area of the specific job is realized in the specific auxiliary storage device, and the paging performance of the virtual memory is improved. Regarding the control method to be realized.

〔従来の技術〕[Conventional technology]

近年、電子計算機の応用分野が拡大するに従い、実記
憶域(実メモリ)の容量の制約を解除したアドレス制御
方式、すなわち仮想記憶方式が一般的になりつつある。
仮想記憶の概念はアイ・ビー・エム社のマニユアル オ
ー・エス/ブイ・エス2エムブイエス オーバービユ
ウ,資料番号GC28−0984(IBM OS/VS2 MVS Overvie
w;GC28−0984)に説明されている。第2図に示すよう
に、仮想記憶制御方式は、仮想記憶130をページ単位
(1ページは4096バイト)に分割し、それらの各ページ
が必要に応じて実記憶100内のどこかのページ110に置か
れる(実記憶のページをページ・フレームともいう)。
In recent years, as the field of application of electronic computers has expanded, an address control method, that is, a virtual memory method, in which the restriction on the capacity of the real storage area (real memory) is released, is becoming common.
The concept of virtual memory is based on IBM's MANUAL OS / V2S2MVJS OVERVIEW, document number GC28-0984 (IBM OS / VS2 MVS Overvie
w; GC28-0984). As shown in FIG. 2, in the virtual memory control method, the virtual memory 130 is divided into page units (one page is 4096 bytes), and each page is stored in a page 110 in the real memory 100 as needed. (The page of real memory is also called a page frame).

したがつて、実記憶100内の各ページ・フレームには
複数のアドレス空間(Address Space)のページ135が存
在している。ここで、アドレス空間とは仮想記憶130を
意味し、アドレス空間は各ジヨブ毎に存在する。
Therefore, each page frame in the real memory 100 has a plurality of address space pages 135. Here, the address space means the virtual memory 130, and the address space exists for each job.

実記憶100内のページ・フレーム110を他のアドレス空
間のページに使用するためにページフレーム110の内容
を一旦、補助記憶120に追い出して、当該のアドレス空
間の該ページを実記憶100内のベージ・フレームに持つ
てくる。補助記憶120に追い出す処理をページ・アウト
処理,補助記憶から当該ページを持つてくる処理をペー
ジ・イン処理として知られている。
In order to use the page frame 110 in the real memory 100 for a page in another address space, the contents of the page frame 110 are temporarily pushed out to the auxiliary memory 120, and the page in the relevant address space is paged in the real memory 100.・ Bring it to the frame. The process of pushing out to the auxiliary memory 120 is known as the page-out process, and the process of bringing the page from the auxiliary memory 120 is known as the page-in process.

以上からも明らかなように、仮想記憶制御を実現する
ためには、第2図に示す補助記憶120が必須となる。ま
た、各アドレス空間の全ページが補助記憶120に存在す
ることになる。したがつて、実記憶100内の各ページ・
フレームに対するページ・アウト処理,ページ・イン処
理(これらを総称してページング処理という)は、実記
憶100と補助記憶120の間で行なわれる。
As is clear from the above, the auxiliary storage 120 shown in FIG. 2 is indispensable in order to realize the virtual storage control. Further, all the pages of each address space will exist in the auxiliary storage 120. Therefore, each page in real memory 100
A page-out process and a page-in process (collectively referred to as paging process) for a frame are performed between the real memory 100 and the auxiliary memory 120.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

さて、仮想記憶方式を実現する補助記憶装置として
は、直接アクセス(Direct Access)、あるいはランダ
ム・アクセス(Random Access)が可能な磁気デイスク
装置や磁気ドラム装置などが一般的に良く知られてい
る。また、ページング処理を高速化するために、これら
の補助記憶装置を複数個用意し、かつ、そのページング
・フアイル群をも複数の装置間に分散する手段等が講じ
られている。
As an auxiliary storage device that realizes the virtual storage system, a magnetic disk device or a magnetic drum device that is capable of direct access or random access is generally well known. Further, in order to speed up the paging process, a means for preparing a plurality of these auxiliary storage devices and distributing the paging file group among the plurality of devices has been taken.

ところで、近年の電子計算機システム利用の目覚しい
発展にともない、バツチ処理に加えてTSS(Time Sharin
g System)などのオンライン処理の需要が高い。また、
従来のバツチ処理ではスループツトが重要であるのに対
して、TSS処理の場合には応答時間の即応答性が要求さ
れる訳である。
By the way, with the remarkable development of the use of electronic computer systems in recent years, in addition to batch processing, TSS (Time Sharin
There is a high demand for online processing such as g System). Also,
In conventional batch processing, throughput is important, whereas in TSS processing, immediate response time is required.

しかしながら、アドレス空間の上ではバツチ処理,TSS
処理の区別はなく、補助記憶装置群の割当てに際しても
区別されない。したがつて、最近の技術開発の結果とし
ての半導体記憶装置(半導体記憶装置のアクセス時間は
磁気デイスク装置の100倍以上高速である)を補助記憶
装置群の中に使用しても、その効果は顕著に生じない。
電子計算機システム全体の性能が少しばかり向上するの
みであり、高価な装置の設置効果が生じない。高速アク
セスを達成する補助記憶装置をTSS処理などのような即
応答時間を必要とするジヨブのアドレス空間に割当てる
のが望ましい。
However, in the address space, batch processing, TSS
There is no distinction in processing, and no distinction is made in allocating the auxiliary storage device group. Therefore, even if the semiconductor memory device (the access time of the semiconductor memory device is 100 times faster than that of the magnetic disk device) as a result of the recent technological development is used in the auxiliary memory device group, the effect is not obtained. Not noticeably.
The overall performance of the electronic computer system is only slightly improved, and the effect of installing expensive equipment does not occur. It is desirable to allocate an auxiliary storage device that achieves high-speed access to the job address space that requires immediate response time such as TSS processing.

本発明の目的は、仮想記憶を具備した電子計算機シス
テムの補助記憶装置群の管理方法において、高速補助記
憶装置と汎用補助記憶装置群が混在したときに、特定の
アドレス空間に対しては高速補助記憶装置を用いる制御
手段を提供し、特に、TSS処理で代表されるオンライン
処理等の応答性能を高速にする手段を提供することにあ
る。
An object of the present invention is to provide a method for managing an auxiliary storage device group of an electronic computer system having virtual storage, in which a high-speed auxiliary storage device and a general-purpose auxiliary storage device group are mixed, a high-speed auxiliary storage device is provided for a specific address space. It is to provide a control means using a storage device, and in particular, to provide a means for speeding up response performance such as online processing represented by TSS processing.

本発明の他の目的はTSSのように高速の応答性能を必
要とするアドレス空間の中でも、応答特性を特に高速に
する必要のあるアドレス空間に対しては優先的に高速補
助記憶装置を使用する制御手段を提供することにある。
Another object of the present invention is to preferentially use a high-speed auxiliary storage device for an address space that requires particularly high response characteristics among address spaces that require high-speed response performance such as TSS. It is to provide a control means.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、各ジヨブの実行に先立つてアドレス空間
管理用制御ブロツク群を作成するときに、主記憶/仮想
記憶管理プログラムがアドレス空間制御ブロツク(ASC
B:Address Space Control Block)内の特定のフイール
ドに各ジヨブの特性情報を設定すること、およびページ
ング処理を高速に遂行させるジヨブに対しては半導体記
憶装置などのような高速補助記憶を割当てる処理手段を
実現することにより達成される。
The above-mentioned purpose is that when the control block group for address space management is created prior to the execution of each job, the main memory / virtual memory management program causes the address space control block (ASC
B: Address Space Control Block) A means of setting characteristic information of each job in a specific field, and a high-speed auxiliary memory such as a semiconductor memory device is allocated to the job that executes paging processing at high speed. It is achieved by realizing.

〔作用〕[Action]

本発明の仮想記憶制御方式は、各ジヨブの実行開始
時、およびページング処理が必要となつたときに起動さ
れる主記憶/仮想記憶管理プログラムによつて実現され
る。主記憶/仮想記憶管理プログラムは、まず、各ジヨ
ブの実行に先立つてアドレス空間制御ブロツク(ASCB:A
ddress Space Control Block)内の特定フイールドに各
ジヨブの特性情報を設定する。
The virtual memory control method of the present invention is realized by a main memory / virtual memory management program that is started at the start of execution of each job and when paging processing is required. The main memory / virtual memory management program first executes the address space control block (ASCB: A) prior to the execution of each job.
Set the characteristic information of each job in a specific field in the ddress Space Control Block).

次に、ページング・デバイス・テーブル(Paging Dev
ice Table:PDVT)のヘツダ部より、ページング・デバイ
ス・インデツクス(Paging Device Index:PDVI)番号を
得て、その番号を拡張ページ・テーブル(Extended Pag
e Table:XPT)の各エントリに設定する。PDVIをページ
ング・デバイス・テーブルPDVTのヘツダ部より得るとき
に、該ジヨブがTSSジヨブのように即応答性を必要とす
る場合には、高速補助記憶装置の番号を割当てることに
なるので、従来からの動作との関係において、誤動作す
ることがない。
Next, the paging device table (Paging Dev
Paging device index (PDVI) number is obtained from the header of the ice table (PDVT) and the number is set to the extended page table (Extended Pag).
e Table: XPT). When the PDVI is obtained from the header of the paging device table PDVT and the job requires immediate response like TSS job, the number of the high speed auxiliary storage device will be assigned. There is no malfunction in relation to the operation of.

〔実施例〕 以下、本発明の一実施例を第1図、および第3図〜第
6図により説明する。
[Embodiment] An embodiment of the present invention will be described below with reference to FIG. 1 and FIGS. 3 to 6.

第1図は本発明の仮想記憶制御方式を実現する主記憶
/仮想記憶管理プログラム、およびアドレス空間制御ブ
ロツク類を実記憶,仮想記憶,補助記憶との関係づけし
て示したものである。第1図において、符号100は実記
憶、符号130は仮想記憶、符号120および140は補助記憶
を表わしている。ここで、補助記憶は磁気デイスク装置
などで実現される汎用補助記憶120と半導体記憶装置な
どで実現される高速補助記憶140によつて構成されてい
る。仮想記憶130は各ジヨブ毎にアドレス空間が存在す
る。したがつて、アドレス空間毎に仮想記憶130が出来
る。なお、仮想記憶130内の低位アドレスから一定量の
領域は各アドレス空間に共通となり、ニユークリアス15
0と呼ばれる。このニユークリアス150は実記憶100内で
も確保され、ニユークリアス151となる。したがつて、
仮想記憶130内のニユークリアス150と実記憶100内のニ
ユークリアス151は等しい。また、ニユークリアス150は
ページング処理の対象外となるので、補助記憶120,140
内には仮想記憶130のニユークリアス150部分は存在しな
い。
FIG. 1 shows a main memory / virtual memory management program for realizing the virtual memory control method of the present invention and address space control blocks in relation to real memory, virtual memory, and auxiliary memory. In FIG. 1, reference numeral 100 is a real memory, reference numeral 130 is a virtual memory, and reference numerals 120 and 140 are auxiliary memories. Here, the auxiliary storage is configured by a general-purpose auxiliary storage 120 realized by a magnetic disk device or the like and a high-speed auxiliary storage 140 realized by a semiconductor storage device or the like. The virtual memory 130 has an address space for each job. Therefore, a virtual memory 130 is created for each address space. It should be noted that a certain amount of area from the lower address in the virtual memory 130 is common to each address space.
Called 0. This new cloth 150 is also secured in the real memory 100 and becomes a new cloth 151. Therefore,
The new cloth 150 in the virtual memory 130 and the new cloth 151 in the real memory 100 are equal. Also, since the new cloth 150 is not subject to paging processing, the auxiliary storage 120,140
There is no Newclear 150 part of virtual memory 130 inside.

仮想記憶130内の領域は一定の大きさの単位135に分割
される。この分割された単位をページという。仮想記憶
130の各ページは補助記憶120、あるいは補助記憶140に
その写しが作られ、後に、実記憶100内の各ページ・ス
ロツト110との間でページング処理が行なわれることに
なる。
The area in the virtual memory 130 is divided into units 135 of a certain size. This divided unit is called a page. Virtual memory
A copy of each page of 130 is made in the auxiliary memory 120 or the auxiliary memory 140, and the paging process is performed later with each page slot 110 in the real memory 100.

本発明の仮想記憶制御方式90は実記憶100内のニユー
クリアス151に存在し、それらは主記憶/仮想記憶管理
プログラム91の処理手順、およびアドレス空間制御ブロ
ツクASCB92内の特定のフイールドASCBST95によつて実現
される。
The virtual memory control system 90 of the present invention exists in the new memory 151 in the real memory 100, and these are realized by the processing procedure of the main memory / virtual memory management program 91 and the specific field ASCBST95 in the address space control block ASCB92. To be done.

符号93は拡張ページ・テーブル(Extended Page Tabl
e:XPT)であり、符号94はページング・デバイス・テー
ブル(Paging Device Table:PDVT)である。この制御テ
ーブル93,94は補助記憶120,140のページ・スロツト125,
145の割当て管理のために使用する。
Reference numeral 93 is an Extended Page Tabl
e: XPT) and reference numeral 94 is a paging device table (PDVT). This control table 93,94 is a page slot 125 of auxiliary memory 120,140,
Used for 145 quota management.

本発明の仮想記憶制御方式を実現する主記憶/仮想記
憶管理プログラム91は、各ジヨブの実行に先立つてASCB
92の特定フイールドASCBST95に、各ジヨブの特性情報を
設定する。特性情報はバツチ・ジヨブ,TSSジヨブ,オン
ライン・ジヨブの区別、およびジヨブの実行優先順位
(Job Priority)などである。ジヨブの特性情報は、一
般的に知られているシヨブ管理制御プログラム(図示せ
ず)から受継ぐものであり、計算機システム利用者はバ
ツチ処理の場合にはジヨブ制御文,TSS処理の場合にはロ
グオン・コマンドにて指定する。
The main memory / virtual memory management program 91 that realizes the virtual memory control method of the present invention uses the ASCB prior to the execution of each job.
The characteristic information of each job is set in 92 specific fields ASCBST95. The characteristic information includes distinction between the batch job, the TSS job, the online job, and the job execution priority (Job Priority). The characteristic information of the job is inherited from a generally known job management control program (not shown), and the computer system user can use the job control statement for batch processing and the TSS processing for computer processing. Specify with the logon command.

次に、ASCB92の特定フイールドASCBST95を調べて、ジ
ヨブの特性がTSS処理やオンライン処理のように即応答
性を必要とするものであるならば、拡張ページ・テーブ
ルXPT93の各エントリ内のページング・デバイス・イン
デツクス(Paging Device Index:PDVI)フイールド96に
高速補助記憶装置140のインデツクス番号を設定する。
このインデツクス番号はPDVT94より得る。
Next, the specific field ASCBST95 of ASCB92 is examined, and if the job characteristics are those requiring immediate response such as TSS processing and online processing, the paging device in each entry of the extended page table XPT93 is examined. Set the index number of the high speed auxiliary storage device 140 in the index (Paging Device Index: PDVI) field 96.
This index number is obtained from PDVT94.

後に、記実憶100との補助記憶120,140との間でページ
ング処理が必要となつたときに、即応答性を必要とする
ジヨブに対してはXPT93のPDVI96には高速補助記憶140の
インデツクス番号が設定されているので、このページン
グ処理が汎用補助記憶120を使用する場合に比べて高速
に実行される。
Later, when a paging process is required between the memory 100 and the auxiliary storage 120, 140, the index number of the high-speed auxiliary storage 140 is added to the PDVI96 of XPT93 for the job that requires immediate response. Since it is set, this paging process is executed faster than when the general-purpose auxiliary storage 120 is used.

以下、第3図以降の図を用いて、本発明の実施例を詳
細に説明する。
Embodiments of the present invention will be described in detail below with reference to FIGS.

第3図は仮想記憶を実現するための管理用制御ブロツ
ク,制御テーブル類(ASCB,SGT,PGT)とページング処理
のための制御ブロツク,制御テーブル類(PDVT,ASMVT,X
PGT)であり、主記憶/仮想記憶管理プログラムが使用
している。第3図において、各制御ブロツク類はプリフ
イツクスド・セーブ・エリア(Prefixed Save Area:PS
A)81からポイントされている。具体的には、仮想記憶
の管理はPSA81よりASCB92がポイントされ、ASCB92より
実記憶管理制御ブロツクRSMCB86を経由して、セグメン
ト・テーブルSGT87,PGT88がポイントされる。なお、拡
張ページ・テーブルXPGT93はPGT88の後に続いて存在す
る。
Figure 3 shows the control blocks for management, control tables (ASCB, SGT, PGT) and the control blocks for paging processing (PDVT, ASMVT, X) to realize virtual memory.
PGT) and is used by the main memory / virtual memory management program. In Fig. 3, each control block is represented by a Prefixed Save Area (PS).
A) It is pointed from 81. Specifically, for virtual memory management, ASCB92 is pointed to by PSA81, and segment tables SGT87, PGT88 are pointed by ASCB92 via real memory management control block RSMCB86. The extended page table XPGT93 exists after PGT88.

補体記憶装置群は、PSA81よりコミユニケーシヨン・
ベクタ・テーブル(Communication Vector Table:CVT)
82を経由して、補助記憶管理ベクタ・テーブルASMVT83,
ページング・デバイス・テーブルPDVT94,デバイス内領
域割当て管理マツプBMAP85によつて管理される。
Complement storage device group from the PSA81
Communication Vector Table (CVT)
Auxiliary storage management vector table ASMVT83, via 82
It is managed by the paging device table PDVT94 and the device area allocation management map BMAP85.

各ジヨブの特性情報は、ASCB92内の特定フイールドAS
CBST95に格納される。ASCBST95はジヨブ状態語フイール
であり、主記憶/仮想記憶管理プログラム91が値の設
定,参照を行なう。第4図はジヨブ状態語フイールドAS
CBST95の内容を示している。ジヨブ状態語フイールドAS
CBST95内には、ジヨブ特性JSTAT79,ジヨブ・プライオリ
テイJPRTY80の各々のフイールドを有している。ジヨブ
特性フイールドJSTAT79の値は、バツチ・ジヨブならば
‘0'、TSSジヨブならば‘1'、オンライン・ジヨブなら
ば‘2'となる。ジヨブ・プライオリテイ・フイールドJP
RTY80には、最低プライオリテイ(=0)から最高プラ
イオリテイ(=15)の値が設定される。
The characteristic information of each job is specified field AS in ASCB92.
Stored in CBST95. ASCBST95 is a job status word file, and the main memory / virtual memory management program 91 sets and refers to values. Figure 4 shows the Job state word field AS.
This shows the contents of CBST95. Jyobo state word field AS
The CBST95 has the respective fields of the job characteristics JSTAT79 and the job priority JPRTY80. The value of the job characteristic field JSTAT79 is "0" for the batch job, "1" for the TSS job, and "2" for the online job. The Job Priority Field JP
A value from the lowest priority (= 0) to the highest priority (= 15) is set in RTY80.

補助記憶装置の割当て管理は、第3図に示したページ
ング・デバイス・テーブルPDVT94,デバイス内領域割当
て管理マツプBMAP85、および拡張ページ・テーブルXPGT
93によつてなされる訳であるが、ページング・デバイス
・テーブルPDVT94のヘツダ部に高速補助記憶装置や汎用
補助記憶装置群の制御情報が格納されている。第5図は
ページング・デバイス・テーブルPDVT94のヘツダ部を詳
細に示したものである。
The allocation management of the auxiliary storage device is performed by the paging device table PDVT94, the device area allocation management map BMAP85, and the extended page table XPGT shown in FIG.
Although it is done by 93, the control information of the high-speed auxiliary storage device or the general-purpose auxiliary storage device group is stored in the header part of the paging device table PDVT94. FIG. 5 shows the header part of the paging device table PDVT94 in detail.

第5図において、PDVT94のヘツダ部には、 (1)最大エントリ数、 (2)高速補助記憶用に割当てたPDVT94内のエントリ番
号、 (3)汎用補助記憶用に割当てたPDVT94内のエントリ番
号、 (4)PDVT94内のエントリ割当て情報、 を含んでいる。
In the header of PDVT94 in FIG. 5, (1) maximum number of entries, (2) entry number in PDVT94 allocated for high-speed auxiliary storage, (3) entry number in PDVT94 allocated for general-purpose auxiliary storage (4) Entry allocation information in PDVT94 is included.

ここで、第3図で示したように、ページング・デバイ
ス・テーブルPDVT94の各エントリPDVTE84は、該エント
リに対応する装置のタイプ、領域割当て管理マツプBMAP
85へのポインタ類が格納されている。BMAP85はページ単
位のスロツト割当て表であり、PDVT94の各エントリ対応
に存在する。
Here, as shown in FIG. 3, each entry PDVTE84 of the paging device table PDVT94 indicates the type of device corresponding to the entry and the area allocation management map BMAP.
The pointers to 85 are stored. BMAP85 is a slot allocation table for each page, and exists for each entry of PDVT94.

拡張ページ・テーブルXPGT93は補助記憶装置のスロツ
ト割付けに使用するものであり、ページ・テーブルPGT8
8の各エントリ対応に1個のエントリが存在する。拡張
ページ・テーブルXPGT93の各エントリには、ページンク
・デバイス・インデツクス番号PDVI96、該ページの相対
アドレス値(Relative Byte Address:RBA)97が格納さ
れている。ここで、PDVI96はページング・デバイス・テ
ーブルPDVT94のエントリ番号である。RBA97は該ページ
の仮想アドレス値であり、ページング処理時において、
PDVI96に対応する補助記憶装置内のページ・スロツト番
号に変換される。
Extended page table XPGT93 is used for slot allocation of auxiliary storage, and page table PGT8
There is one entry for each 8 entries. Each entry of the extended page table XPGT93 stores a paging device index number PDVI96 and a relative address value (Relative Byte Address: RBA) 97 of the page. Here, PDVI96 is the entry number of the paging device table PDVT94. RBA97 is the virtual address value of the page, and during paging processing,
Converted to a page slot number in auxiliary storage that corresponds to PDVI96.

では、次に本発明に係る主記憶/仮想記憶管理プログ
ラムの動作を説明する。第6図は、第1図に示した主記
憶/仮想記憶管理プログラムの動作を示すフローチヤー
トである。第6図において、判定処理11によつて、該ジ
ヨブがバツチ処理,TSS処理,オンライン処理に分岐す
る。ジヨブの区別の判定は、先にも述べたように、ジヨ
ブ制御文やTSSのログオン・コマンドのパラメータ指定
情報で行なう。
Next, the operation of the main memory / virtual memory management program according to the present invention will be described. FIG. 6 is a flow chart showing the operation of the main memory / virtual memory management program shown in FIG. In FIG. 6, the determination process 11 branches the job into a batch process, a TSS process, and an online process. As described above, the job distinction is determined by the job control statement or the parameter specification information of the TSS logon command.

処理12,13,14ではASCB92内のASCBST95に値を設定し、
処理15によつてジヨブの優先順位値もASCBST95のJPRTY
フイールド80に設定される。
In processing 12,13,14, set the value in ASCBST95 in ASCB92,
As a result of processing 15, the priority value of Job is also JPRTY of ASCBST95.
Set to field 80.

次に、判定処理16では、ページング・デバイス・テー
ブルPDVT94のヘツダ部(第5図)を調べて高速補助記憶
装置がページング・デバイスとして登録されているか否
かを判定する。これは、第5図のフイールド71,フイー
ルド72の値がゼロ値であれば、高速補助記憶装置が登録
されていないことを意味する。また、フイールド71,フ
イールド72の値がゼロ値でなくても、割当て管理ビツト
73に空きがないならば、現在、使用できないことにな
る。判定処理17ではジヨブの特性を調べて、バツチ処理
であるならば処理18を実行する。
Next, in the judgment processing 16, the header part (FIG. 5) of the paging device table PDVT94 is checked to judge whether or not the high speed auxiliary storage device is registered as the paging device. This means that if the values of the fields 71 and 72 in FIG. 5 are zero, the high speed auxiliary storage device is not registered. Even if the values of fields 71 and 72 are not zero, the allocation management bit
If 73 is full, it is currently unavailable. In the judgment processing 17, the characteristics of the job are examined, and if it is the batch processing, the processing 18 is executed.

処理19はTSSジヨブやオンライン・ジヨブのように即
応答性が要求される場合であり、処理18はバツチ・ジヨ
ブのように、即応答性が要求される場合である。処理1
8,処理19のインデツクス番号とはPDVT94のエントリ番号
のことであり、これは第5図に示したPDVT94のヘツダ部
より情報を得て決定する。
Process 19 is a case where immediate response is required as in TSS job or online job, and process 18 is a case where immediate response is required as in batch job. Processing 1
8. The index number of processing 19 is the entry number of PDVT94, which is determined by obtaining information from the header section of PDVT94 shown in FIG.

処理20では、第3図に示した拡張ページ・テーブルXP
GT93の各エントリにページング・デバイスインデツクス
PDVI96に、処理18、あるいは処理19で得たインデツクス
番号を設定する。以上によつて、TSSジヨブやオンライ
ン・ジヨブのような即応答性を必要とするジヨブのアド
レス空間に対しては優先的に高速補助記憶装置を割当て
ることが出来る。
In process 20, the extended page table XP shown in FIG. 3 is used.
Paging device index for each GT93 entry
The index number obtained in process 18 or process 19 is set in PDVI96. As described above, the high-speed auxiliary storage device can be preferentially assigned to the address space of the job that requires immediate response such as the TSS job or the online job.

また、処理19において、TSSジヨブやオンライン・ジ
ヨブの中でも、さらに即応答性を保証したい場合には、
第4図で示したジヨブ・プライオリテイJPRTY80の値を
調べて、最高優先順位のジヨブを優先的に高速補助記憶
装置を割当てる処理を実行すれば良い。この処理は第6
図には開示していないが、容易に類推できるであろう。
In process 19, if you want to guarantee even more immediate response among TSS jobs and online jobs,
It suffices to check the value of the job priority JPRTY80 shown in FIG. 4 and execute the process of preferentially allocating the high-speed auxiliary storage device to the job having the highest priority. This process is the sixth
Although not disclosed in the figure, it can be easily analogized.

〔発明の効果〕〔The invention's effect〕

以上、本発明によればTSSジヨブやオンライン・ジヨ
ブのような冷応答性を必要とするジヨブのアドレス空間
に対しては、半導体記憶装置などのような高速アクセス
の補助記憶装置を優先的に使用できるようになるので、
該ジヨブに対するページング処理の性能が大幅に向上す
る効果がある。
As described above, according to the present invention, a high-speed access auxiliary memory device such as a semiconductor memory device is preferentially used for the address space of the job requiring the cold response such as the TSS job or the online job. Because I will be able to
This has the effect of significantly improving the performance of the paging process for the job.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の仮想記憶制御方式を仮想記憶,実記
憶,補助記憶の階層内での位置づけと制御の特徴を示し
た図、第2図は仮想記憶の概念を説明した図、第3図は
仮想記憶制御方式を実現するための制御ブロツク類の関
係を示した図、第4図はアドレス空間制御ブロツク内の
ジヨブ状態語の意味を示した図、第5図はページング・
デバイス・テーブルのヘツダ部の詳細を示した図、第6
図は第1図の主記憶/仮想記憶管理プログラムの動作フ
ローを示した図、である。 91……主記憶/仮想記憶管理プログラム、95……アドレ
ス空間制御ブロツクASCB内のジヨブ状態語フイールド、
120……汎用補助記憶、140……高速補助記憶、96……ペ
ージング・デバイス・インデツクス。
FIG. 1 is a diagram showing the features of the positioning and control of the virtual memory control system of the present invention in the hierarchy of virtual memory, real memory, and auxiliary memory, and FIG. 2 is a diagram explaining the concept of virtual memory. The figure shows the relationship among the control blocks for implementing the virtual memory control method. Fig. 4 shows the meaning of job status words in the address space control block. Fig. 5 shows the paging.
Figure 6 shows details of the header of the device table, 6th
FIG. 7 is a diagram showing an operation flow of the main memory / virtual memory management program of FIG. 91: main memory / virtual memory management program, 95: address space control block, job status word in ASCB,
120 …… General purpose auxiliary memory, 140 …… High speed auxiliary memory, 96 …… Paging device index.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 時典 国分寺市東恋ヶ窪1丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭62−42248(JP,A) 特開 昭61−48026(JP,A) 特開 昭58−51347(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tokinori Ozawa 1-280, Higashi Koigakubo, Kokubunji City Central Research Laboratory, Hitachi, Ltd. (56) References JP 62-42248 (JP, A) JP 61- 48026 (JP, A) JP-A-58-51347 (JP, A)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】高速補助記憶装置と低速補助記憶装置とを
有し、仮想記憶を有する計算機システムにおいて、 実行すべきジョブに仮想空間を割り当てたときに、その
ジョブの属性を、その仮想空間を管理する情報を含む情
報ブロック内に書き込み、 その書き込まれた属性に基づいて、その仮想空間に割り
当てるページのページング装置として、該高速補助記憶
装置と低速補助記憶装置のいずれか一つを選択する補助
記憶装置の選択方法。
1. In a computer system having a high speed auxiliary storage device and a low speed auxiliary storage device and having virtual storage, when a virtual space is allocated to a job to be executed, the attributes of the job are assigned to the virtual space. An auxiliary that writes in an information block containing information to be managed, and selects one of the high speed auxiliary storage device and the low speed auxiliary storage device as a paging device for a page to be allocated to the virtual space based on the written attribute. Storage device selection method.
【請求項2】該属性は、該ジョブの種類に関する属性で
ある請求項1記載の補助記憶装置の選択方法。
2. The method for selecting an auxiliary storage device according to claim 1, wherein the attribute is an attribute relating to the type of the job.
【請求項3】該ジョブの種類が、即答性を要するジョブ
を表す種類であるときに、該高速補助記憶装置を選択
し、即答性を要しない種類であるときには、該低速補助
記憶装置を選択する請求項2記載の補助記憶装置の選択
方法。
3. The high-speed auxiliary storage device is selected when the type of the job represents a job that requires immediate response, and the low-speed auxiliary storage device is selected when the type of job does not require immediate response. The method of selecting an auxiliary storage device according to claim 2.
【請求項4】該実行すべきジョブが、オンラインジョブ
またはTSSジョブであるときに、該高速補助記憶装置を
選択し、バッチジョブであるときには、該低速補助記憶
装置を選択する請求項3記載の補助記憶装置の選択方
法。
4. The high speed auxiliary storage device is selected when the job to be executed is an online job or a TSS job, and the low speed auxiliary storage device is selected when the job is a batch job. Auxiliary storage device selection method.
【請求項5】該属性は、該ジョブの優先度に関する属性
である請求項1記載の補助記憶装置の選択方法。
5. The method for selecting an auxiliary storage device according to claim 1, wherein the attribute is an attribute relating to the priority of the job.
【請求項6】該実行すべきジョブの優先度が、最高の優
先度のときに、該高速補助記憶装置を選択し、そうでな
いときには、該低速補助記憶装置を選択する請求項5記
載の補助記憶装置の選択方法。
6. The auxiliary according to claim 5, wherein the high speed auxiliary storage device is selected when the priority of the job to be executed is the highest priority, and the low speed auxiliary storage device is selected otherwise. Storage device selection method.
JP62077412A 1987-04-01 1987-04-01 Auxiliary storage device selection method Expired - Lifetime JP2539419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62077412A JP2539419B2 (en) 1987-04-01 1987-04-01 Auxiliary storage device selection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62077412A JP2539419B2 (en) 1987-04-01 1987-04-01 Auxiliary storage device selection method

Publications (2)

Publication Number Publication Date
JPS63245746A JPS63245746A (en) 1988-10-12
JP2539419B2 true JP2539419B2 (en) 1996-10-02

Family

ID=13633215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62077412A Expired - Lifetime JP2539419B2 (en) 1987-04-01 1987-04-01 Auxiliary storage device selection method

Country Status (1)

Country Link
JP (1) JP2539419B2 (en)

Also Published As

Publication number Publication date
JPS63245746A (en) 1988-10-12

Similar Documents

Publication Publication Date Title
US5983293A (en) File system for dividing buffer areas into different block sizes for system and user data
JP4160255B2 (en) Application programming interface that controls the allocation of physical memory in a virtual storage system by an application program
KR920005853B1 (en) Apparatus for controlling input/output operation in virtual memory/visual computer type data processing system
US5652873A (en) System and method for simulating a contiguous addressable data space
US6175900B1 (en) Hierarchical bitmap-based memory manager
JP2858795B2 (en) Real memory allocation method
US6125430A (en) Virtual memory allocation in a virtual address space having an inaccessible gap
US5842226A (en) Virtual memory management for a microkernel system with multiple operating systems
JPS62165250A (en) Virtual memory
US5392409A (en) I/O execution method for a virtual machine system and system therefor
US7761873B2 (en) User-space resource management
US6842832B1 (en) Reclaim space reserve for a compressed memory system
WO1999001817A1 (en) Defragmentation of stored data without pointer indirection
US5873120A (en) Variable split virtual address space allocation with multi-system compatibility
EP0403124A2 (en) Overlay swapping
JPH06332625A (en) Data multiplexing method for file and data processing system
US20050268031A1 (en) Method for controlling cache memory of storage device
JP2000029691A (en) Data processor
JP2539419B2 (en) Auxiliary storage device selection method
US20040073907A1 (en) Method and system of determining attributes of a functional unit in a multiple processor computer system
JP2933628B2 (en) Main storage device management method and computer system
JPS6336538B2 (en)
JP3020512B2 (en) File data management method
JPH11345166A (en) Method for memory use
JPH0869399A (en) File management device