JP2019174843A - Liquid crystal display device and electronic apparatus - Google Patents
Liquid crystal display device and electronic apparatus Download PDFInfo
- Publication number
- JP2019174843A JP2019174843A JP2019125932A JP2019125932A JP2019174843A JP 2019174843 A JP2019174843 A JP 2019174843A JP 2019125932 A JP2019125932 A JP 2019125932A JP 2019125932 A JP2019125932 A JP 2019125932A JP 2019174843 A JP2019174843 A JP 2019174843A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel electrode
- pixel electrodes
- difference
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶表示装置および電子機器に関する。 The present invention relates to a liquid crystal display device and an electronic apparatus.
プロジェクターのライトバルブ等として、液晶表示装置が用いられている。液晶表示装置が備える液晶パネルにおいて、複数の画素電極が、水平方向と垂直方向とに配列されている。各画素電極には、画像信号に基づいて、所定の電圧が印加される。水平方向または垂直方向に並ぶ画素電極間で、異なる電圧が印加されることに起因して、横電界が生じる。横電界に起因して、液晶の配向が乱れた領域であるリバースチルトドメインが発生することがある。リバースチルトドメインの発生を抑制するために、画像信号を補正する技術が提案されている(例えば特許文献1参照)。 A liquid crystal display device is used as a light valve of a projector. In a liquid crystal panel included in a liquid crystal display device, a plurality of pixel electrodes are arranged in a horizontal direction and a vertical direction. A predetermined voltage is applied to each pixel electrode based on the image signal. A lateral electric field is generated due to the application of different voltages between the pixel electrodes arranged in the horizontal direction or the vertical direction. Due to the transverse electric field, a reverse tilt domain, which is a region where the alignment of the liquid crystal is disturbed, may occur. In order to suppress the occurrence of a reverse tilt domain, a technique for correcting an image signal has been proposed (see, for example, Patent Document 1).
ところで、液晶パネルには、各画素の開口領域(透光領域)を画定するように、水平方向と垂直方向とに延びて平面視において交差する遮光膜が設けられている。これらの遮光膜は、例えば走査線とデータ線とにより形成される。走査線の幅とデータ線の幅とは、必ずしも等しくはない。 By the way, the liquid crystal panel is provided with a light shielding film that extends in the horizontal direction and the vertical direction and intersects in plan view so as to define an opening region (translucent region) of each pixel. These light shielding films are formed by, for example, scanning lines and data lines. The width of the scanning line and the width of the data line are not necessarily equal.
詳細は後述するように、本願発明者の検討によれば、交差する遮光膜のうち、相対的に幅の狭い方の遮光膜の近傍に発生するリバースチルトドメインは、相対的に幅の広い方の遮光膜の近傍に発生するリバースチルトドメインよりも、画素の開口領域内で視認されやすいことがわかった。 As will be described in detail later, according to the study of the present inventor, the reverse tilt domain generated in the vicinity of the relatively narrow light shielding film among the intersecting light shielding films is the relatively wide one. It was found that it was easier to see in the aperture area of the pixel than the reverse tilt domain generated in the vicinity of the light shielding film.
本発明は、上述した事情に鑑みてなされたものであり、交差する遮光膜のうち幅の狭い方の遮光膜の近傍においてリバースチルトドメインが視認されやすい状況を抑制することができる技術を提供することを、解決課題の一つとする。 The present invention has been made in view of the above-described circumstances, and provides a technique capable of suppressing a situation in which a reverse tilt domain is easily visually recognized in the vicinity of a light shielding film having a narrower width among intersecting light shielding films. This is one of the resolution issues.
以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第1方向と当該第1方向に交差する第2方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、液晶パネルと、並んだ2つの前記画素電極の各々に印加すべき電圧同士の差が所定値以上であってリバースチルトドメインが発生すると判定される画素電極の組を、入力画像信号に基づいて特定し、当該特定された画素電極の組における印加電圧の差が減少するように、当該入力画像信号を補正する補正部と、前記補正部で補正された入力画像信号に基づいて、前記複数の画素電極に電圧を印加する駆動部と、を備え、前記補正部は、前記特定された画素電極の組に含まれる2つの画素電極が前記第2方向に並ぶ場合は、当該2つの画素電極が前記第1方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が大きくなるように、前記入力画像信号を補正し、前記特定された画素電極の組に含まれる2つの画素電極が前記第1方向に並ぶ場合は、当該2つの画素電極が前記第2方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が小さくなるように、前記入力画像信号を補正する。 In order to solve the above problems, an aspect of a liquid crystal display device according to the present invention includes an element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction. A counter substrate provided with a common electrode; a liquid crystal layer sandwiched between the element substrate and the counter substrate; a first light-shielding film extending in the first direction along a side of the pixel electrode; and A second light-shielding film extending in the second direction along the side of the pixel electrode, and the first light-shielding film is narrower than the width of the second light-shielding film. Based on the input image signal, a set of pixel electrodes determined that a difference between voltages to be applied to each of the two pixel electrodes is equal to or greater than a predetermined value and a reverse tilt domain is generated is specified. In order to reduce the difference in applied voltage in the set of pixel electrodes, A correction unit that corrects the image signal; and a drive unit that applies a voltage to the plurality of pixel electrodes based on the input image signal corrected by the correction unit, wherein the correction unit includes the specified pixel. When two pixel electrodes included in a set of electrodes are arranged in the second direction, the difference between the applied voltages is reduced as compared with the correction performed when the two pixel electrodes are arranged in the first direction. When the input image signal is corrected so as to increase the amount and two pixel electrodes included in the specified set of pixel electrodes are arranged in the first direction, the two pixel electrodes are in the second direction. The input image signal is corrected so that the amount of decrease in the difference between the applied voltages is smaller than the correction performed in the case where the lines are arranged.
前記態様によれば、補正部で特定された画素電極の組に含まれる2つの画素電極が、第2方向に並ぶ場合は、印加電圧の差の減少量が大きい補正を行うことで、第1方向と比べて第2方向においてリバースチルトドメインが視認されやすい状況を抑制できる。また、補正部で特定された画素電極の組に含まれる2つの画素電極が第1方向に並ぶ場合は、印加電圧の差の減少量が小さい補正を行うことで、補正に起因する表示状態の変化を抑制できる。 According to the above aspect, when two pixel electrodes included in the set of pixel electrodes specified by the correction unit are arranged in the second direction, the correction is performed so that the amount of decrease in the difference in applied voltage is large. The situation in which the reverse tilt domain is easily visually recognized in the second direction compared to the direction can be suppressed. Further, when two pixel electrodes included in the set of pixel electrodes specified by the correction unit are arranged in the first direction, the correction of the display voltage caused by the correction is performed by performing a correction with a small reduction amount of the applied voltage difference. Change can be suppressed.
以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第1方向と当該第1方向に交差する第2方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、液晶パネルと、入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、を備え、前記信号処理部は、前記入力画像信号として、前記複数の画素電極のうち第1画素電極に対応する画素は第1の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第1の階調レベルと比べて小さい第2の階調レベルで表示する画像信号、または、前記複数の画素電極のうち第1画素電極に対応する画素は第3の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第3の階調レベルと比べて大きい第4の階調レベルで表示する画像信号、が入力された場合に、当該第1画素電極と、当該第1画素電極に対し前記第1方向においてリバースチルトドメインが発生しやすい側に並んだ第2画素電極との印加電圧の差である第1印加電圧差、当該第1画素電極と、当該第1画素電極に対し前記第1方向においてリバースチルトドメインが発生しにくい側に並んだ第3画素電極との印加電圧の差である第2印加電圧差、当該第1画素電極と、当該第1画素電極に対し前記第2方向においてリバースチルトドメインが発生しやすい側に並んだ第4画素電極との印加電圧の差である第3印加電圧差、および、当該第1画素電極と、当該第1画素電極に対し前記第2方向においてリバースチルトドメインが発生しにくい側に並んだ第5画素電極との印加電圧の差である第4印加電圧差、について、前記第2印加電圧差と比べて前記第1印加電圧差が小さく、前記第4印加電圧差と比べて前記第3印加電圧差が小さく、かつ、前記第1印加電圧差と比べて前記第3印加電圧差が小さくなるように、前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する。 In order to solve the above problems, an aspect of a liquid crystal display device according to the present invention includes an element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction. A counter substrate provided with a common electrode; a liquid crystal layer sandwiched between the element substrate and the counter substrate; a first light-shielding film extending in the first direction along a side of the pixel electrode; and A liquid crystal panel having a second light shielding film extending in the second direction along a side of the pixel electrode, the first light shielding film being narrower than a width of the second light shielding film, and an input image A signal processing unit that applies a voltage to the plurality of pixel electrodes based on a signal, and the signal processing unit is a pixel corresponding to a first pixel electrode among the plurality of pixel electrodes as the input image signal. Is displayed at the first gradation level, and the pixels corresponding to the remaining other pixel electrodes are An image signal to be displayed at a second gradation level smaller than the first gradation level, or a pixel corresponding to the first pixel electrode among the plurality of pixel electrodes is displayed at a third gradation level. When the image signal to be displayed at the fourth gradation level larger than the third gradation level is input to the pixels corresponding to the remaining other pixel electrodes, the first pixel electrode, A first applied voltage difference, which is a difference in applied voltage with a second pixel electrode arranged on a side where a reverse tilt domain is likely to occur in the first direction with respect to the first pixel electrode, the first pixel electrode, and the first pixel electrode A second applied voltage difference, which is a difference in applied voltage with a third pixel electrode arranged on the side where the reverse tilt domain hardly occurs in the first direction with respect to the pixel electrode, the first pixel electrode, and the first pixel electrode Against the second direction A third applied voltage difference, which is a difference in applied voltage with the fourth pixel electrode arranged on the side where the fault domain is likely to occur, and the first pixel electrode and the first pixel electrode in the second direction The fourth applied voltage difference, which is the difference between the applied voltages with the fifth pixel electrodes arranged on the side where the tilt domain is difficult to occur, is smaller than the second applied voltage difference, and the first applied voltage difference is smaller. The input image signal is corrected so that the third applied voltage difference is smaller than the four applied voltage differences and the third applied voltage difference is smaller than the first applied voltage difference; A voltage is applied to the pixel electrode.
前記態様によれば、第1印加電圧差と比べて第3印加電圧差を小さくすることで、第1方向と比べて第2方向においてリバースチルトドメインが視認されやすい状況を抑制できる。 According to the aspect, by reducing the third applied voltage difference compared to the first applied voltage difference, it is possible to suppress a situation in which the reverse tilt domain is easily visually recognized in the second direction compared to the first direction.
以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第1方向と当該第1方向に交差する第2方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、液晶パネルと、入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、を備え、前記信号処理部は、前記入力画像信号として、前記複数の画素電極のうち第1画素電極に対応する画素は第1の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第1の階調レベルと比べて小さい第2の階調レベルで表示する画像信号、または、前記複数の画素電極のうち第1画素電極に対応する画素は第3の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第3の階調レベルと比べて大きい第4の階調レベルで表示する画像信号、が入力された場合に、当該第1画素電極に対応する画素と、当該第1画素電極と前記第1方向においてリバースチルトドメインが発生しやすい側に並んだ第2画素電極に対応する画素との透過率の差である第1透過率差、当該第1画素電極に対応する画素と、当該第1画素電極と前記第1方向においてリバースチルトドメインが発生しにくい側に並んだ第3画素電極に対応する画素との透過率の差である第2透過率差、当該第1画素電極に対応する画素と、当該第1画素電極と前記第2方向においてリバースチルトドメインが発生しやすい側に並んだ第4画素電極に対応する画素との透過率の差である第3透過率差、および、当該第1画素電極に対応する画素と、当該第1画素電極と前記第2方向においてリバースチルトドメインが発生しにくい側に並んだ第5画素電極に対応する画素との透過率の差である第4透過率差、について、前記第2透過率差と比べて前記第1透過率差が小さく、前記第4透過率差と比べて前記第3透過率差が小さく、かつ、前記第1透過率差と比べて前記第3透過率差が小さくなるように、前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する。 In order to solve the above problems, an aspect of a liquid crystal display device according to the present invention includes an element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction. A counter substrate provided with a common electrode; a liquid crystal layer sandwiched between the element substrate and the counter substrate; a first light-shielding film extending in the first direction along a side of the pixel electrode; and A liquid crystal panel having a second light shielding film extending in the second direction along a side of the pixel electrode, the first light shielding film being narrower than a width of the second light shielding film, and an input image A signal processing unit that applies a voltage to the plurality of pixel electrodes based on a signal, and the signal processing unit is a pixel corresponding to a first pixel electrode among the plurality of pixel electrodes as the input image signal. Is displayed at the first gradation level, and the pixels corresponding to the remaining other pixel electrodes are An image signal to be displayed at a second gradation level smaller than the first gradation level, or a pixel corresponding to the first pixel electrode among the plurality of pixel electrodes is displayed at a third gradation level. The pixels corresponding to the remaining other pixel electrodes correspond to the first pixel electrode when an image signal to be displayed at a fourth gradation level larger than the third gradation level is input. A first transmittance difference that is a difference in transmittance between a pixel and a pixel corresponding to a second pixel electrode arranged on a side where the reverse tilt domain is likely to occur in the first direction, and the first pixel electrode; The second transmittance, which is a difference in transmittance between the pixel corresponding to the pixel electrode and the pixel corresponding to the third pixel electrode arranged on the side where the reverse tilt domain hardly occurs in the first direction. Difference, pixel corresponding to the first pixel electrode A third transmittance difference which is a difference in transmittance between the first pixel electrode and a pixel corresponding to the fourth pixel electrode arranged on the side where the reverse tilt domain is likely to occur in the second direction, and the first The fourth transmittance, which is the difference in transmittance between the pixel corresponding to the pixel electrode and the pixel corresponding to the fifth pixel electrode arranged on the side where the reverse tilt domain hardly occurs in the second direction. As for the difference, the first transmittance difference is smaller than the second transmittance difference, the third transmittance difference is smaller than the fourth transmittance difference, and compared with the first transmittance difference. Then, the input image signal is corrected so that the third transmittance difference is reduced, and a voltage is applied to the plurality of pixel electrodes.
前記態様によれば、第1透過率差と比べて第3透過率差を小さくすることで、第1方向と比べて第2方向においてリバースチルトドメインが視認されやすい状況を抑制できる。 According to the above aspect, by reducing the third transmittance difference compared to the first transmittance difference, it is possible to suppress a situation in which the reverse tilt domain is easily visually recognized in the second direction compared to the first direction.
以上の課題を解決するため、本発明に係る電子機器の一態様は、上述した液晶表示装置を備える。 In order to solve the above problems, one embodiment of an electronic device according to the present invention includes the above-described liquid crystal display device.
前記態様によれば、電子機器が上述した液晶表示装置を備えることで、第1方向と比べて第2方向においてリバースチルトドメインが視認されやすい状況を抑制できる。 According to the above aspect, since the electronic apparatus includes the liquid crystal display device described above, it is possible to suppress a situation in which the reverse tilt domain is easily visually recognized in the second direction as compared with the first direction.
以下、この発明の好適な実施の形態を、添付図面等を参照しながら詳細に説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。 Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. However, in each figure, the size and scale of each part are appropriately changed from the actual ones. Further, since the embodiments described below are preferable specific examples of the present invention, various technically preferable limitations are given. However, the scope of the present invention is particularly limited in the following description. Unless otherwise stated, the present invention is not limited to these forms.
<第1実施形態>
本発明の第1実施形態による液晶表示装置10について説明する。まず、液晶表示装置10の全体的な構成について説明する。図1は、液晶表示装置10の全体構成を示すブロック図である。液晶表示装置10は、液晶パネル100と、信号処理部400とを有する。
<First Embodiment>
The liquid
液晶パネル100は、素子基板110と、対向基板150と、液晶層170とを有する。素子基板110と対向基板150とは一定の間隙を保って貼り合わせられ、液晶層170は素子基板110と対向基板150との間に挟持されている。液晶パネル100の表示領域101内に、複数の画素102が、水平方向(X方向)と垂直方向(Y方向)とに配列されている。画素102の、X方向に並んだ配列を行と呼び、Y方向に並んだ配列を列と呼ぶこととする。
The
素子基板110は、画素電極120と、薄膜トランジスター(TFT)130と、走査線141と、データ線142とを有する。画素電極120とTFT130とは、画素102ごとに設けられている。各画素電極120は、透光性の導電材料で形成され、X方向に延びる一対の辺とY方向に延びる一対の辺とを有する矩形状である。
The
走査線141は、画素102の行ごとに設けられ、画素102の隣接する行と行の間に配置され、行方向に(X方向に)延び、遮光性の導電材料で形成された配線である。データ線142は、画素102の列ごとに設けられ、画素102の隣接する列と列の間に配置され、列方向に(Y方向に)延び、遮光性の導電材料で形成された配線である。各TFT130において、ゲート電極は、走査線141と電気的に接続され、ソース電極は、データ線142と電気的に接続され、ドレイン電極は、画素電極120と電気的に接続されている。
The
対向基板150は、共通電極160を有する。共通電極160は、透光性の導電材料で形成され、対向基板150の全面に亘って形成されている。共通電極160には、電圧LCcomが印加される。本例では、電圧LCcomを0Vとする。液晶層170は、正または負の誘電異方性を有する液晶で形成されている。液晶パネル100は、例えば、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードで動作する。液晶の配向方位を制御するために、素子基板110および対向基板150のそれぞれに、配向膜が形成されている。液晶パネル100は、素子基板110の外側に配置された偏光板と、対向基板150の外側に配置された偏光板とに挟まれた状態で、表示装置として使用される。
The
信号処理部400は、制御部200と、駆動部300とを有する。以下説明するように、信号処理部400は、入力画像信号(以下、画像信号とも呼ぶ)Viaに基づいて、複数の画素電極120に電圧を印加する。制御部200には、上位装置から画像信号Viaが同期信号Syncに同期して供給される。画像信号Viaは、液晶パネル100における各画素102の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号にしたがった走査の順番で供給される。画像信号Viaは階調レベルを指定するが、階調レベルに応じて各画素102の画素電極120への印加電圧が定まるので、画像信号Viaは、画素電極120への印加電圧を指定する信号と捉えてもよい。
The
制御部200は、走査制御回路210と、画像処理回路220とを有する。走査制御回路210は、各種の制御信号を生成するとともに、同期信号Syncに同期して各部を制御する。画像処理回路220は、デジタルの画像信号Viaを処理して、アナログの画像信号Vxを出力する。また、画像処理回路220は、画像信号Viaを補正する。画像処理回路220について、詳細は後述する。
The
駆動部300は、走査線駆動回路310と、データ線駆動回路320とを有する。走査線駆動回路310は、走査制御回路210から与えられる制御信号Yctrにしたがって、走査線141に、走査信号Y1、Y2、Y3、・・・、Ymを供給する。データ線駆動回路320は、走査制御回路210から与えられる制御信号Xctrにしたがって、データ線142に、データ信号X1、X2、X3、・・・、Xnを供給する。データ信号X1、X2、X3、・・・、Xnは、画像処理回路220から供給される画像信号Vxに基づいて生成される。
The driving
走査信号Y1、Y2、Y3、・・・、Ymに応じて、所定のタイミングでTFT130がオン状態にされることで、データ信号X1、X2、X3、・・・、Xnは、画素電極120に書き込まれる。つまり、画素電極120に、データ信号に対応する電圧が印加される。書き込まれたデータ信号は、画素電極120と共通電極160との間に形成される液晶容量で所定期間保持される。なお、書き込まれたデータ信号のリークを抑制するために、各画素102に蓄積容量が設けられていてもよい。
In response to the scanning signals Y1, Y2, Y3,..., Ym, the
このように、各画素102において、画素電極120に電圧が印加され、印加された電圧レベルに応じて液晶層170の配向状態が変化することで、液晶層170に入射した光が変調されて、階調表示が可能となる。
In this manner, in each
次に、液晶パネル100の構造の詳細について説明する。また併せて、液晶層170に生じるリバースチルトドメインについて説明する。以下、ノーマリーブラックモードでの動作について説明する。図2は、画素102の配列を示す概略的な平面図である。画素電極120の表面に対して垂直な方向、または、共通電極160の表面に対して垂直な方向から液晶パネル100を見ることを、平面視と称する。
Next, the details of the structure of the
図2は、画素P0と、画素P0に対してX方向の一方側(紙面右側)に並んだ画素PR1と、画素P0に対してX方向の他方側(紙面左側)に並んだ画素PL1と、画素P0に対してY方向の一方側(紙面下側)に並んだ画素PD1と、画素P0に対してY方向の他方側(紙面上側)に並んだ画素PU1とを示す。画素P0、PR1、PL1、PD1およびPU1のそれぞれに、画素電極E0、ER1、EL1、ED1およびEU1が設けられている。画素P0、PR1、PL1、PD1およびPU1の輪郭を二点鎖線で示し、画素電極E0、ER1、EL1、ED1およびEU1の輪郭を破線で示す。 FIG. 2 shows a pixel P0, a pixel PR1 arranged on one side in the X direction (right side of the drawing) with respect to the pixel P0, a pixel PL1 arranged on the other side (left side of the drawing) in the X direction with respect to the pixel P0, A pixel PD1 arranged on one side in the Y direction (lower side in the drawing) with respect to the pixel P0 and a pixel PU1 arranged on the other side in the Y direction (upper side in the drawing) with respect to the pixel P0 are shown. Pixel electrodes E0, ER1, EL1, ED1, and EU1 are provided in the pixels P0, PR1, PL1, PD1, and PU1, respectively. The outlines of the pixels P0, PR1, PL1, PD1, and PU1 are indicated by two-dot chain lines, and the outlines of the pixel electrodes E0, ER1, EL1, ED1, and EU1 are indicated by broken lines.
図2に示す例において、画素P0は、表現可能な最も大きい階調レベルで表示されている。つまり、画素電極E0に、印加可能な最も大きい電圧(例えば5V)が印加されている。また、残りの他の画素PR1、PL1、PD1およびPU1は、表現可能な最も小さい階調レベルで表示されている。つまり、画素電極ER1、EL1、ED1およびEU1に、印加可能な最も小さい電圧(例えば0V)が印加されている。なお、表現可能な最も大きい階調レベルに対応する印加電圧は、液晶表示装置10の動作モードによって異なってよい。例えば、ある動作モードで表現可能な最も大きい階調レベルに対応する印加電圧は5Vであり、他の動作モードで表現可能な最も大きい階調レベルに対応する印加電圧は4Vであってよい。
In the example shown in FIG. 2, the pixel P0 is displayed at the highest gradation level that can be expressed. That is, the highest voltage (for example, 5 V) that can be applied is applied to the pixel electrode E0. Further, the remaining other pixels PR1, PL1, PD1, and PU1 are displayed with the smallest representable gradation level. That is, the smallest applicable voltage (for example, 0 V) is applied to the pixel electrodes ER1, EL1, ED1, and EU1. The applied voltage corresponding to the highest representable gradation level may be different depending on the operation mode of the liquid
液晶表示装置に係る技術において、隣接する画素電極間で印加電圧の差(横電界)が大きくなることに起因して、隣接する辺に概ね沿う形状で、液晶の配向が乱れた領域であるリバースチルトドメイン(以下、ドメインとも呼ぶ)が発生することが知られている。ただし、横電界の大きさが同じであっても、ある向きに隣接する画素電極側にはドメインが発生しやすいが、それと反対向きに隣接する画素電極側にはドメインが発生しにくい、という傾向がある。なお、斜め方向に配置された画素電極間では、ドメインの発生は特に問題とならない。 In a technology related to a liquid crystal display device, a reverse is a region in which the alignment of liquid crystal is disturbed in a shape substantially along an adjacent side due to an increase in a difference in applied voltage (lateral electric field) between adjacent pixel electrodes. It is known that a tilt domain (hereinafter also referred to as a domain) occurs. However, even if the horizontal electric field is the same, a domain is likely to occur on the side of the pixel electrode adjacent in a certain direction, but a domain is unlikely to occur on the side of the pixel electrode adjacent in the opposite direction. There is. It should be noted that the occurrence of a domain is not particularly problematic between pixel electrodes arranged in an oblique direction.
図2の例は、画素電極E0と、画素電極E0にX方向で隣接する画素電極ER1およびEL1のそれぞれとの間で、同様に大きな横電界が生じているが、画素電極ER1側にはドメインRTXが発生し、画素電極EL1側にはドメインが発生していない状況を示す。また、図2の例は、画素電極E0と、画素電極E0にY方向で隣接する画素電極ED1およびEU1のそれぞれとの間で、同様に大きな横電界が生じているが、画素電極ED1側にはドメインRTYが発生し、画素電極EU1側にはドメインが発生していない状況を示す。ドメインRTX、RTYは、右上がりのハッチングを付して示す。ドメインRTX、RTYは、大きい階調レベルで表示された画素P0において、明るさが低下した領域として視認されやすい。 In the example of FIG. 2, a large horizontal electric field is similarly generated between the pixel electrode E0 and each of the pixel electrodes ER1 and EL1 adjacent to the pixel electrode E0 in the X direction. This shows a situation where RTX has occurred and no domain has occurred on the pixel electrode EL1 side. In the example of FIG. 2, a large lateral electric field is similarly generated between the pixel electrode E0 and each of the pixel electrodes ED1 and EU1 adjacent to the pixel electrode E0 in the Y direction. Indicates a situation where a domain RTY has occurred and no domain has occurred on the pixel electrode EU1 side. Domains RTX and RTY are shown with a right-up hatching. The domains RTX and RTY are easily visually recognized as areas where the brightness is reduced in the pixel P0 displayed with a large gradation level.
走査線141は、Y方向において相互に隣接する画素102同士の境界上に配置されており、Y方向に隣接する画素102のうち下側の画素102に設けられた画素電極120の上端部と、上側の画素102に設けられた画素電極120の下端部とに重なる幅で設けられている。データ線142は、X方向において相互に隣接する画素102同士の境界上に配置されており、X方向に隣接する画素102のうち右側の画素102に設けられた画素電極120の左端部と、左側の画素102に設けられた画素電極120の右端部とに重なる幅で設けられている。
The
走査線141は、画素電極120のX方向に延びる辺に沿ってX方向に延びた遮光膜を構成する。データ線142は、平面視において走査線141と交差し、画素電極120のY方向に延びる辺に沿ってY方向に延びた遮光膜を構成する。平面視において走査線141とデータ線142とに囲まれた、画素電極120の(画素102の)内部の領域は、光が透過する開口領域(透光領域)103となる。一方、平面視において走査線141またはデータ線142が設けられた領域は、画素102同士の境界部分において光が遮光される非開口領域(遮光領域)104となる。
The
図3は、図2における画素P0の近傍を拡大して示す概略的な平面図である。第1実施形態において、液晶パネル100が有する走査線141およびデータ線142は、データ線142の幅(X方向の寸法)wxと比べて、走査線141の幅(Y方向の寸法)wyが狭い態様で設けられている。
FIG. 3 is a schematic plan view showing the vicinity of the pixel P0 in FIG. 2 in an enlarged manner. In the first embodiment, the
ドメインRTXは、X方向に隣接する画素電極E0と画素電極ER1との間に(画素電極E0、ER1の相互に対向する辺の近傍に)、画素電極E0のY方向に延びる辺に沿って発生している。ドメインRTXの幅(X方向の寸法)をdxとする。ドメインRTYは、Y方向に隣接する画素電極E0と画素電極ED1との間に(画素電極E0、ED1の相互に対向する辺の近傍に)、画素電極E0のX方向に延びる辺に沿って発生している。ドメインRTYの幅(Y方向の寸法)をdyとする。 The domain RTX is generated along the side extending in the Y direction of the pixel electrode E0 between the pixel electrode E0 and the pixel electrode ER1 adjacent in the X direction (in the vicinity of the sides facing the pixel electrodes E0 and ER1). is doing. The width (dimension in the X direction) of the domain RTX is dx. The domain RTY is generated along a side extending in the X direction of the pixel electrode E0 between the pixel electrode E0 and the pixel electrode ED1 adjacent to each other in the Y direction (in the vicinity of the sides facing the pixel electrodes E0 and ED1). is doing. The width (dimension in the Y direction) of the domain RTY is dy.
液晶層170における液晶の配向方位171は、ドメインRTXが沿う画素電極E0の辺と、ドメインRTXが沿う画素電極E0の辺とがなす角を二等分する方向に沿い、X方向およびY方向のそれぞれと45°をなす。液晶の配向方位171が、X方向およびY方向のそれぞれと等しい角度(すなわち45°)をなすように設定されていることで、X方向に隣接する画素102間で生じるドメインRTXと、Y方向に隣接する画素102間で生じるドメインRTYとは同様な条件で発生して、ドメインRTXの幅dxとドメインRTYの幅dyとは等しくなる。
The
走査線141の幅wyがデータ線142の幅wxと比べて狭いことに起因して、ドメインRTYが画素P0の開口領域103内にはみ出す幅dyaは、ドメインRTXが画素P0の開口領域103内にはみ出す幅dxaと比べて広くなっている。このため、画素P0の開口領域103内において、ドメインRTXよりもドメインRTYの方が視認されやすい。
Due to the fact that the width wy of the
なお、以上の説明から理解されるように、図3の例とは逆に、走査線141およびデータ線142が、走査線141の幅wyと比べてデータ線142の幅wxが狭い態様で設けられている場合であれば、ドメインRTYよりもドメインRTXの方が視認されやすくなる。
As can be understood from the above description, the
つまり、相対的に幅の狭い方の(幅狭の)遮光膜(図3の例では走査線141)の近傍に発生するドメイン(図3の例ではドメインRTY)は、相対的に幅の広い方の(幅広の)遮光膜(図3の例ではデータ線142)の近傍に発生するドメイン(図3の例ではドメインRTX)と比べて視認されやすく、幅狭の遮光膜の幅方向(図3の例では、走査線141の幅方向であるY方向)は、幅広の遮光膜の幅方向(図3の例では、データ線142の幅方向であるX方向)と比べて、ドメイン(図3の例ではドメインRTY)が視認されやすい方向となる。
That is, the domain (domain RTY in the example of FIG. 3) generated in the vicinity of the relatively narrow (narrow) light-shielding film (scanning
本実施形態による液晶表示装置10は、詳細は後述するように、画像処理回路220に入力される画像信号Viaを画像処理回路220により補正することで、ドメイン発生を抑制する。そして、この補正において、交差する遮光膜のうち幅狭の遮光膜の幅方向に対応する、ドメインが視認されやすい方向に対して、より強い補正を行うことで、幅狭の遮光膜の近傍に発生するドメインが視認されやすいという状況を抑制する。
As will be described later in detail, the liquid
次に、画像処理回路220について説明する。また併せて、画像処理回路220による画像信号Viaの補正の例について説明する。図4は、画像処理回路220の構成を例示するブロック図である。例示の画像処理回路220は、フレームメモリーコントローラー(FMC)230と、フレームメモリー(FM)231と、補正部240と、デジタルアナログ(D/A)変換器250とを有する。
Next, the
画像信号Viaが、上位装置からFMC230に供給され、FMC230を介してFM231に記憶される。FM231に記憶された画像信号Viaは、FMC230を介して補正部240に供給される。
The image signal Via is supplied from the host device to the
画像信号Viaは、補正部240によって補正される。そこで以下、補正部240に入力される画像信号Viaを補正前画像信号Viaと呼び、補正部240から出力される画像信号Vibを補正後画像信号Vibと呼ぶことがある。なお、補正前画像信号Viaは、後述の説明から理解されるように、ドメイン発生を抑制する必要に応じて補正される。したがって、補正前画像信号Viaは、ドメインを発生させない信号(後述のリスク境界検出部241で特定される画素電極120の組を含まない信号)である場合は、補正されなくてよい。補正前画像信号Viaが補正されない場合は、補正部240に入力される画像信号Viaである補正前画像信号Viaと、補正部240から出力される画像信号Vibである補正後画像信号Vibとは、一致していてよい。
The image signal Via is corrected by the
補正前画像信号Viaは、各画素102の階調レベルを定めることにより、各画素102に設けられた画素電極120に印加すべき電圧を定める。ここで、ある画素電極120に「印加すべき電圧」とは、補正前画像信号Viaが指定するそのままの階調レベルに対応する印加電圧を示す。したがって、補正後画像信号Vibにおいて、当該画素電極120への印加電圧が補正されている場合、実際の印加電圧は、当該「印加すべき電圧」とは異なった値となる。
The pre-correction image signal Via determines the voltage to be applied to the
補正部240は、リスク境界検出部241と、補正量設定部242と、補正演算部243とを有する。リスク境界検出部241に、補正前画像信号Viaが供給される。リスク境界検出部241は、補正前画像信号Viaに基づいて、並んだ(隣接した)2つの画素電極120の各々に印加すべき電圧同士の差が所定値以上であってドメインが発生すると判定される画素電極120の組を特定する。つまり、特定された画素電極120の組に含まれる2つの画素電極120同士の境界、すなわち、これらの画素電極120に対応する画素102同士の境界が、ドメインの発生する境界(リスク境界)として検出される。
The
図4に加え図5も参照して、説明を続ける。図5は、画像信号Viaの補正の例1を示す、画素102の配列の概略的な平面図である。図5の左側部分に、補正前画像信号Viaに対応する印加電圧(つまり「印加すべき電圧」)を示し、図5の右側部分に、補正後画像信号Vibに対応する印加電圧を示す。各画素102内に、印加電圧をV単位で示す。
The description will be continued with reference to FIG. 5 in addition to FIG. FIG. 5 is a schematic plan view of the arrangement of the
図5の左側部分に示すように、補正前画像信号Viaに対応する印加電圧は、図2に示した例と同様である。図5には、画素P0に対しX方向右側に配置された2つ隣の画素PR2および3つ隣の画素PR3と、画素P0に対しX方向左側に配置された2つ隣の画素PL2および3つ隣の画素PL3と、画素P0に対しY方向下側に配置された2つ隣の画素PD2および3つ隣の画素PD3と、画素P0に対しY方向上側に配置された2つ隣の画素PU2および3つ隣の画素PU3とを追加して示す。画素P0、PR1〜PR3、PL1〜PL3、PD1〜PD3およびPU1〜PU3のそれぞれに、画素電極E0、ER1〜ER3、EL1〜EL3、ED1〜ED3およびEU1〜EU3が設けられている。印加すべき電圧が5Vであり大きい階調レベルで表示される画素P0は、白抜きで示す。また、印加すべき電圧が0Vであり小さい階調レベルで表示される画素PR1〜PR3、PL1〜PL3、PD1〜PD3およびPU1〜PU3は、クロスハッチングを付して示す。 As shown in the left part of FIG. 5, the applied voltage corresponding to the pre-correction image signal Via is the same as the example shown in FIG. FIG. 5 shows two adjacent pixels PR2 and PR3 arranged on the right side in the X direction with respect to the pixel P0, and two adjacent pixels PL2 and 3 arranged on the left side in the X direction with respect to the pixel P0. Two adjacent pixels PL3, two adjacent pixels PD2 and three adjacent pixels PD3 arranged below the pixel P0 in the Y direction, and two adjacent pixels arranged above the pixel P0 in the Y direction PU2 and three adjacent pixels PU3 are additionally shown. Pixel electrodes E0, ER1 to ER3, EL1 to EL3, ED1 to ED3, and EU1 to EU3 are provided on the pixels P0, PR1 to PR3, PL1 to PL3, PD1 to PD3, and PU1 to PU3, respectively. A pixel P0 that is displayed at a large gradation level with a voltage to be applied of 5 V is shown in white. In addition, the pixels PR1 to PR3, PL1 to PL3, PD1 to PD3, and PU1 to PU3 displayed at a small gradation level with a voltage to be applied are 0 V, and are shown with cross hatching.
図5に示す例では、リスク境界検出部241によって、以下のような画素電極120の組が特定される。印加すべき電圧同士の差の所定値は、例えば4.0Vとする。並んだ2つの画素電極120の各々に印加すべき電圧同士の差が4.0V以上であってドメインが発生すると判定される画素電極120の組として、画素電極E0、ER1の組、および、画素電極E0、ED1の組の2組が特定される。画素電極E0、ER1の組のように、X方向に並ぶ画素電極120の組を、X方向の組と呼ぶこととし、画素電極E0、ED1の組のように、Y方向に並ぶ画素電極120の組を、Y方向の組と呼ぶこととする。
In the example illustrated in FIG. 5, the following set of
なお、画素電極E0、EL1の組、および、画素電極E0、EU1の組については、並んだ2つの画素電極120の各々に印加すべき電圧同士の差が4.0V以上であるが、図2を参照して説明したように、ドメインは発生しないと判定される。このため、画素電極E0、EL1の組、および、画素電極E0、EU1の組は、リスク境界検出部241で特定される画素電極120の組とはならない。なお、印加すべき電圧差(横電界)が大きい場合に、どのように並んだ画素電極120の組においてドメインが発生するかは、液晶層170に設定された配向方位により判定することができる。
Note that for the set of pixel electrodes E0 and EL1 and the set of pixel electrodes E0 and EU1, the difference between the voltages to be applied to each of the two
リスク境界検出部241によって特定された画素電極120の組(以下単に、画素電極120の組と呼ぶことがある)を示すデータは、補正量設定部(算出部)242に入力される。補正量設定部242は、画素電極120の組における印加電圧の差が減少するように、当該画素電極120の組に含まれる2つの画素電極120への印加電圧の補正量を設定(算出)する。なお、補正量は、電圧値でなく階調レベルとして設定されてもよい。
Data indicating a set of
補正量設定部242は、水平用設定部242xと、垂直用設定部242yとを有する。X方向(つまり水平方向)の組である画素電極120の組に対しては、水平用設定部242xにより補正量が設定される。Y方向(つまり垂直方向)の組である画素電極120の組に対しては、垂直用設定部242yにより補正量が設定される。
The correction
図5に示す例では、補正量設定部242によって、以下のような補正量が設定される。X方向の組である画素電極E0、ER1の組に対しては、水平用設定部242xにより補正量が設定される。印加すべき電圧が5Vである画素電極E0の補正量として−0.5Vが設定される。印加すべき電圧が0Vである画素電極ER1の補正量として+1.0Vが設定される。つまり、補正後の画素電極E0の印加電圧として4.5Vが設定され、補正後の画素電極ER1の印加電圧として1.0Vが設定される。したがって、画素電極E0、ER1間の印加電圧差は、補正前の5.0Vから補正後の3.5Vに減少し、補正による印加電圧差の減少量は、1.5Vとなる。
In the example shown in FIG. 5, the following correction amount is set by the correction
Y方向の組である画素電極E0、ED1の組に対しては、垂直用設定部242yにより補正量が設定される。印加すべき電圧が5Vである画素電極E0の補正量として−0.5Vが設定される。印加すべき電圧が0Vである画素電極ED1の補正量として+1.5Vが設定される。つまり、補正後の画素電極E0の印加電圧として4.5Vが設定され、補正後の画素電極ED1の印加電圧として1.5Vが設定される。したがって、画素電極E0、ED1間の印加電圧差は、補正前の5.0Vから補正後の3.0Vに減少し、補正による印加電圧差の減少量は、2.0Vとなる。
The correction amount is set by the
補正量設定部242によって設定された、画素電極120の組に対する補正量を示すデータが、補正演算部243に入力される。また、補正演算部243には、FMC230から補正前画像信号Viaが供給される。補正演算部243は、画素電極120の組に対する補正量を示すデータを用いて、補正前画像信号Viaを補正し、補正後画像信号Vibを生成する。補正後画像信号Vibは、D/A変換器250によりアナログの画像信号Vxに変換され、画像信号Vxは、駆動部300(データ線駆動回路320)に供給される。
Data indicating the correction amount for the set of
図5に示す例では、補正量演算部243によって、以下のような補正後画像信号Vibが生成される。図5の右側部分に示すように、補正後画像信号Vibは、画素電極ER2、ER3、EL1〜EL3、ED2、ED3およびEU1〜EU3については、補正前画像信号Viaと同様に、0Vの印加電圧を示す信号である。つまり、これらの画素電極に対応する画素については、補正がされていない。また、補正後画像信号Vibは、画素電極E0、ER1およびED1については、上述のように補正前画像信号Viaから補正されて、それぞれ4.5V、1.0Vおよび1.5Vの印加電圧を示す信号となる。
In the example illustrated in FIG. 5, the corrected image signal Vib as described below is generated by the correction
以上説明したように、本実施形態では、画素電極E0、ER1およびED1の印加電圧を補正して、画素電極E0、ER1間の印加電圧差を1.5V減少させ、画素電極E0、ED1間の印加電圧差を2.0V減少させている。このように、特定された画素電極120の組における印加電圧の差が減少するよう、補正前画像信号Viaを補正して補正後画像信号Vibを生成し、補正後画像信号Vibにより液晶パネル100を駆動することで、ドメインの発生を抑制できる。
As described above, in the present embodiment, the applied voltages of the pixel electrodes E0, ER1, and ED1 are corrected to reduce the applied voltage difference between the pixel electrodes E0, ER1 by 1.5 V, and between the pixel electrodes E0, ED1. The applied voltage difference is reduced by 2.0V. In this way, the corrected image signal Via is corrected to generate the corrected image signal Vib so that the difference in the applied voltage in the specified set of
また、本実施形態では、画素電極E0、ER1の組における印加電圧差の減少量1.5Vと比べ、印加すべき電圧の差がこの組と等しい画素電極E0、ED1の組における印加電圧差の減少量を、2.0Vと大きくしている。つまり、特定された画素電極120の組に含まれる2つの画素電極120が、Y方向に並ぶ場合は、当該2つの画素電極120がX方向に並ぶとした場合に行われる補正と比べて、印加電圧の差の減少量が大きくなるように、強い補正を行っている。
Further, in the present embodiment, the applied voltage difference in the set of pixel electrodes E0 and ED1 in which the difference in the voltage to be applied is equal to this set as compared with the decrease amount 1.5 V of the applied voltage difference in the set of pixel electrodes E0 and ER1. The amount of decrease is increased to 2.0V. In other words, when two
これにより、視認されやすい方のドメインRTYの発生を、ドメインRTXの発生と比べて、より強く抑制することができる。つまり、ドメインRTYの幅dyをドメインRTXの幅dxと比べて狭くすることができる。したがって、幅狭の遮光膜である走査線141の近傍に発生するドメインRTYが視認されやすいという状況(Y方向においてドメインが視認されやすいという状況)を抑制できる。
Thereby, generation | occurrence | production of the domain RTY which is easy to visually recognize can be suppressed more strongly compared with generation | occurrence | production of the domain RTX. That is, the width dy of the domain RTY can be made narrower than the width dx of the domain RTX. Therefore, it is possible to suppress a situation in which the domain RTY generated in the vicinity of the
また言い換えると、本実施形態では、特定された画素電極120の組に含まれる2つの画素電極120がX方向に並ぶ場合は、当該2つの画素電極120がY方向に並ぶとした場合に行われる補正と比べて、印加電圧の差の減少量が小さくなるように、補正を行っている。
In other words, in this embodiment, when the two
これにより、データ線142の近傍に発生する、視認されにくい方のドメインRTXの発生を抑制するための印加電圧の補正量を、小さくすることができる。画素電極120への印加電圧が変化することに起因して、対応する画素102の表示状態(透過率)は変化する。したがって、表示品位を保つ観点からは、印加電圧の補正量は小さいこと(過剰とならないこと)が好ましい。このように、印加電圧の補正量を小さくすることで、補正に起因する表示状態の変化を抑制できる。
Thereby, it is possible to reduce the correction amount of the applied voltage for suppressing the occurrence of the domain RTX that is generated in the vicinity of the
以下、補正前画像信号Viaの補正の他の例を説明する。まず、補正の例2について説明する。図6は、補正の例2を示す、画素102の配列の概略的な平面図である。補正前画像信号Viaに対応する印加電圧は、図5の左側部分に示すものと同様である。図6は、補正の例2における、補正後画像信号Vibに対応する印加電圧を示す。
Hereinafter, another example of the correction of the pre-correction image signal Via will be described. First, correction example 2 will be described. FIG. 6 is a schematic plan view of the arrangement of the
補正の例1との違いについて説明する。補正の例1では、画素電極ED1の補正された印加電圧が1.5Vであったのに対し、補正の例2では、画素電極ED1の補正された印加電圧を1.7Vに増加させている。つまり、画素電極E0、ED1間の印加電圧差をさらに減少させることで、より強い補正を行っている。 Differences from the correction example 1 will be described. In the correction example 1, the corrected applied voltage of the pixel electrode ED1 is 1.5V, whereas in the correction example 2, the corrected applied voltage of the pixel electrode ED1 is increased to 1.7V. . That is, stronger correction is performed by further reducing the applied voltage difference between the pixel electrodes E0 and ED1.
また、補正の例1では、画素電極ED2は補正せず印加電圧が0Vであったのに対し、補正の例2では、画素電極ED2も補正して印加電圧を1.0Vとしている。これは、画素電極ED1の印加電圧をより増加させたことで、画素電極ED1、ED2間の印加電圧の差が過剰に大きくなって、ドメインが生じることを抑制するためである。言い換えると、画素電極ED1から、印加電圧が0Vから補正されていない画素電極ED3までの電圧変化を、なだらかにするためである。 In the correction example 1, the pixel electrode ED2 is not corrected and the applied voltage is 0V, whereas in the correction example 2, the pixel electrode ED2 is also corrected and the applied voltage is 1.0V. This is because the difference in the applied voltage between the pixel electrodes ED1 and ED2 becomes excessively large and the domain is suppressed by further increasing the applied voltage of the pixel electrode ED1. In other words, the voltage change from the pixel electrode ED1 to the pixel electrode ED3 where the applied voltage is not corrected from 0 V is made smooth.
この結果、補正の例2では、ドメインが視認されやすい方向(本例ではY方向)において印加電圧が補正されている画素電極120の個数(3個)が、ドメインが視認されにくい方向(本例ではX方向)において印加電圧が補正されている画素電極120の個数(2個)と比べて、多くなっている。
As a result, in the correction example 2, the number (three) of the
次に、補正の例3について説明する。図7は、補正の例3を示す、画素102の配列の概略的な平面図である。図7の左側部分に、補正前画像信号Viaに対応する印加電圧(つまり「印加すべき電圧」)を示し、図5の右側部分に、補正後画像信号Vibに対応する印加電圧を示す。
Next, correction example 3 will be described. FIG. 7 is a schematic plan view of the arrangement of the
補正前画像信号Viaに対応する印加電圧は、画素電極E0について0Vであり、残りの他の画素電極ER1〜ER3、EL1〜EL3、ED1〜ED3およびEU1〜EU3について5Vである。リスク境界検出部241により、画素電極E0、ER1の組、および、画素電極E0、ED1の組が特定される。
The applied voltage corresponding to the pre-correction image signal Via is 0 V for the pixel electrode E0, and 5 V for the remaining other pixel electrodes ER1 to ER3, EL1 to EL3, ED1 to ED3, and EU1 to EU3. The risk
補正量設定部242により、画素電極E0の補正量として+1.0Vが設定され、画素電極ER1の補正量として−0.2Vが設定され、画素電極ED1の補正量として−0.5Vが設定される。つまり、補正後の画素電極E0の印加電圧として1.0Vが設定され、補正後の画素電極ER1の印加電圧として4.8Vが設定され、補正後の画素電極ED1の印加電圧として4.5Vが設定される。したがって、画素電極E0、ER1間の印加電圧差は、補正前の5.0Vから補正後の3.8Vに減少し、補正による印加電圧差の減少量は、1.2Vとなる。また、画素電極E0、ED1間の印加電圧差は、補正前の5.0Vから補正後の3.5Vに減少し、補正による印加電圧差の減少量は、1.5Vとなる。
The correction
本例においても、ドメインが視認されやすい方向(本例ではY方向)に対して、印加電圧の差の減少量が大きくなるように強い補正を行うことで、幅狭の遮光膜(本例では走査線141)の近傍に発生するドメインが視認されやすいという状況を抑制できる。 Also in this example, a narrow light-shielding film (in this example) is obtained by performing strong correction so that the decrease amount of the difference in applied voltage is increased in the direction in which the domain is easily visible (Y direction in this example). It is possible to suppress a situation in which a domain generated in the vicinity of the scanning line 141) is easily visible.
次に、補正の例4について説明する。図8は、補正の例4を示す、画素102の配列の概略的な平面図である。補正前画像信号Viaに対応する印加電圧は、図7の左側部分に示すものと同様である。図8は、補正の例4における、補正後画像信号Vibに対応する印加電圧を示す。
Next, correction example 4 will be described. FIG. 8 is a schematic plan view of the arrangement of the
補正の例3との違いについて説明する。補正の例3では、画素電極ED1の補正された印加電圧が4.5Vであったのに対し、補正の例4では、画素電極ED1の補正された印加電圧を4.0Vに減少させている。つまり、画素電極E0、ED1間の印加電圧差をさらに減少させることで、より強い補正を行っている。 Differences from the correction example 3 will be described. In the correction example 3, the corrected applied voltage of the pixel electrode ED1 is 4.5V, whereas in the correction example 4, the corrected applied voltage of the pixel electrode ED1 is decreased to 4.0V. . That is, stronger correction is performed by further reducing the applied voltage difference between the pixel electrodes E0 and ED1.
また、補正の例3では、画素電極ED2は補正せず印加電圧が5.0Vであったのに対し、補正の例4では、画素電極ED2も補正して印加電圧を4.5Vとしている。これは、画素電極ED1の印加電圧をより減少させたことで、画素電極ED1、ED2間の印加電圧の差が過剰に大きくなって、ドメインが生じることを抑制するためである。言い換えると、画素電極ED1から、印加電圧が5.0Vから補正されていない画素電極ED3までの電圧変化を、なだらかにするためである。 In the correction example 3, the pixel electrode ED2 is not corrected and the applied voltage is 5.0V, whereas in the correction example 4, the pixel electrode ED2 is also corrected to the applied voltage of 4.5V. This is because the application voltage of the pixel electrode ED1 is further reduced, so that the difference between the application voltages between the pixel electrodes ED1 and ED2 becomes excessively large and the occurrence of a domain is suppressed. In other words, the voltage change from the pixel electrode ED1 to the pixel electrode ED3 whose applied voltage is not corrected from 5.0 V is made smooth.
この結果、補正の例4では、ドメインが視認されやすい方向(本例ではY方向)において印加電圧が補正されている画素電極120の個数(3個)が、ドメインが視認されにくい方向(本例ではX方向)において印加電圧が補正されている画素電極120の個数(2個)と比べて、多くなっている。
As a result, in the correction example 4, the number (three) of the
<第2実施形態>
次に、第2実施形態による液晶表示装置10について説明する。図9は、第2実施形態の液晶表示装置10が有する液晶パネル100における画素P0の近傍を拡大して示す概略的な平面図である。第2実施形態の液晶表示装置10は、液晶パネル100の有する走査線141の幅wyとデータ線142の幅wxとが等しい点で、第1実施形態と異なる。他の点は、第1実施形態と同様である。
<Second Embodiment>
Next, the liquid
第2実施形態では、走査線141の幅wyとデータ線142の幅wxとが等しいので、ドメインRTYが画素P0の開口領域103内にはみ出す幅dyaと、ドメインRTXが画素P0の開口領域103内にはみ出す幅dxaとが等しい。このため、X方向、Y方向ともドメインの視認されやすさは同程度である。
In the second embodiment, since the width wy of the
図10は、第2実施形態における補正の例5を示す、画素102の配列の概略的な平面図である。補正前画像信号Viaに対応する印加電圧は、第1実施形態で図5の左側部分に示したものと同様である。図10は、補正の例5における、補正後画像信号Vibに対応する印加電圧を示す。
FIG. 10 is a schematic plan view of the arrangement of the
リスク境界検出部241により、画素電極E0、ER1の組、および、画素電極E0、ED1の組が特定される。補正量設定部242により、画素電極E0の補正量として−0.5Vが設定され、画素電極ER1の補正量として+1.5Vが設定され、画素電極ED1の補正量として+1.5Vが設定される。つまり、補正後の画素電極E0の印加電圧として4.5Vが設定され、補正後の画素電極ER1の印加電圧として1.5Vが設定され、補正後の画素電極ED1の印加電圧として1.5Vが設定される。したがって、画素電極E0、ER1間の印加電圧差は、補正前の5.0Vから補正後の3.0Vに減少し、補正による印加電圧差の減少量は、2.0Vとなる。また、画素電極E0、ED1間の印加電圧差は、補正前の5.0Vから補正後の3.0Vに減少し、補正による印加電圧差の減少量は、2.0Vとなる。
The risk
第2実施形態においても、補正前画像信号Viaを画像処理回路220により補正することで、ドメイン発生を抑制することができる。第2実施形態では、走査線141とデータ線142の幅wx、wyが等しく、X方向、Y方向ともドメインの視認されやすさが同程度であるため、X方向、Y方向とも同等の印加電圧の補正を行えばよい。
Also in the second embodiment, domain correction can be suppressed by correcting the pre-correction image signal Via by the
本発明は、上述した実施形態に限定されるものではなく、例えば以下に述べるような各種の変形が可能である。また、以下に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。 The present invention is not limited to the above-described embodiments, and various modifications as described below are possible, for example. Moreover, the aspect of the deformation | transformation described below can also combine suitably one or more selected arbitrarily.
例えば、上述の実施形態では、画素電極120の辺に沿ってX方向に延びた遮光膜として走査線141を例示したが、このような遮光膜は、走査線141に限らず、また、素子基板110に設けられていても、対向基板150に設けられていてもよい。また例えば、上述の実施形態では、画素電極120の辺に沿ってY方向に延びた遮光膜としてデータ線142を例示したが、このような遮光膜は、データ線142に限らず、また、素子基板110に設けられていても、対向基板150に設けられていてもよい。
For example, in the above-described embodiment, the
なお、上述の実施形態では、画素102の開口領域103を画定する遮光膜(走査線141、データ線142)が、一定幅である単純化された場合を例示したが、このような遮光膜の幅は、一般には、位置に応じて変化しうる。そこで、遮光膜の幅を、以下のように定義する。
In the above-described embodiment, the light shielding film (scanning
図11は、1つの画素P0を拡大して示す概略的な平面図である。X方向に延びた遮光膜145の幅は、画素P0のX方向に延びる辺上における遮光膜145の最小の幅wymとして定義される。また、Y方向に延びた遮光膜146の幅は、画素P0のY方向に延びる辺上における遮光膜146の最小の幅wxmとして定義される。
FIG. 11 is an enlarged schematic plan view showing one pixel P0. The width of the
なお、画像信号Viaは、静止画を構成する画像信号であってもよいし、動画を構成する複数の画像信号のうちの一部であってもよい。 Note that the image signal Via may be an image signal constituting a still image, or may be a part of a plurality of image signals constituting a moving image.
なお、上述の第1実施形態では、主として、幅狭の遮光膜(第1遮光膜)が延びた方向(第1方向)がX方向であり、幅広の遮光膜(第2遮光膜)が延びた方向(第1方向に交差する第2方向)がY方向である態様を例示したが、幅狭の遮光膜がY方向に延び、幅広の遮光膜がX方向に延びた態様であってもよい。幅狭の遮光膜がY方向に延びた態様であれば、ドメインが視認されやすいX方向に対して、より強い補正を行うこととなる。 In the first embodiment described above, mainly the direction (first direction) in which the narrow light-shielding film (first light-shielding film) extends is the X direction, and the wide light-shielding film (second light-shielding film) extends. However, even if the narrow light-shielding film extends in the Y-direction and the wide light-shielding film extends in the X-direction, the above-described direction (second direction intersecting the first direction) is exemplified. Good. If the narrow light-shielding film extends in the Y direction, stronger correction is performed in the X direction in which the domain is easily visible.
なお、上述の第1実施形態では、ドメインが視認されやすい方向に対して、より強い補正を行っている。つまり、相対的にドメインが視認されやすい方向と、相対的にドメインが視認されにくい方向とで、非対称な補正が行われる。このため、実施形態による液晶表示装置10は、例えば以下のような試験に対して、以下のように動作することとなる。
In the first embodiment described above, stronger correction is performed in the direction in which the domain is easily visible. That is, asymmetric correction is performed between the direction in which the domain is relatively easily visible and the direction in which the domain is relatively difficult to visually recognize. For this reason, the liquid
図12は、試験の例を示す、表示領域101の概略的な平面図である。例示の試験において、まず、図12の上部の左側部分に示す表示A、および、上部の右側部分に示す表示Bを行う。表示Aでは、全画面を表現可能な最も大きい階調レベルとする表示(全白表示)を示す画像信号Viaが入力される。表示Bでは、全画面を表現可能な最も小さい階調レベルとする表示(全黒表示)を示す画像信号Viaが入力される。
FIG. 12 is a schematic plan view of the
表示Aおよび表示Bのそれぞれにおいて、液晶パネル100の駆動用端子にオシロスコープを接続し、画素電極120に印加される電圧値を測定する。なお、フォトダイオード等を使って画素102の明るさ(透過率)を測定することで、当該画素102に設けられた画素電極120に印加される電圧の測定に替えてもよい。
In each of display A and display B, an oscilloscope is connected to the drive terminal of the
表示Aおよび表示Bは、それぞれ、全画面に亘り一様な表示である。したがって、これらは、隣接する画素電極120間での印加電圧差に起因するドメインが発生しない表示、つまり、ドメインを抑制するための補正を要しない表示である。このため、表示Aおよび表示Bのそれぞれで測定された印加電圧の値は、表現可能な最も大きい階調レベルに対応する、補正されていない印加電圧、および、表現可能な最も小さい階調レベルに対応する、補正されていない印加電圧を示す。
Display A and display B are displays that are uniform over the entire screen. Therefore, these are displays in which no domain due to the applied voltage difference between
次に、図12の下部の左側部分に示す表示C、および、下部の右側部分に示す表示Dを行う。表示Cでは、Y方向に並ぶ一列分の画素102を表現可能な最も大きい階調レベルとし、残りの画素102を表現可能な最も小さい階調レベルとする表示を示す画像信号Viaが入力される。表示Dでは、X方向に並ぶ一行分の画素102を表現可能な最も大きい階調レベルとし、残りの画素102を表現可能な最も小さい階調レベルとする表示を示す画像信号Viaが入力される。
Next, the display C shown in the lower left part of FIG. 12 and the display D shown in the lower right part of FIG. 12 are performed. In the display C, an image signal Via indicating a display with the highest gradation level that can represent the
表示Cおよび表示Dのそれぞれにおいて、画素電極120に印加される電圧値、または、画素102の明るさ(透過率)を測定する。表示Cで入力される画像信号Viaは、最も大きい階調レベルで表示される画素102のX方向の両隣に、最も小さい階調レベルで表示される画素102が配置された表示を示す。このため、ドメイン抑制のための補正が行われることとなる。この補正において、明るい画素102に対しX方向においてドメインが発生しやすい側に並んだ暗い画素102における印加電圧は、その反対側に並んだ画素102における印加電圧と比べて大きくなる(強く補正される)。
In each of display C and display D, the voltage value applied to the
表示Dで入力される画像信号Viaは、最も大きい階調レベルで表示される画素102のY方向の両隣に、最も小さい階調レベルで表示される画素102が配置された表示を示す。このため、ドメイン抑制のための補正が行われることとなる。この補正において、明るい画素102に対しY方向においてドメインが発生しやすい側に並んだ暗い画素102における印加電圧は、その反対側に並んだ画素102における印加電圧と比べて大きくなる(強く補正される)。
The image signal Via input in the display D indicates a display in which the
例えば、X方向に延びた遮光膜の幅が、Y方向に延びた遮光膜の幅と比べて狭い場合は、Y方向に対してより強い補正が行われる。したがって、この場合は、表示Cに関しX方向において強く補正された側の画素電極120への印加電圧と比べて、表示Dに関しY方向において強く補正された側の画素電極120への印加電圧が、より大きくなる(より強く補正される)。
For example, when the width of the light shielding film extending in the X direction is narrower than the width of the light shielding film extending in the Y direction, stronger correction is performed in the Y direction. Therefore, in this case, compared with the applied voltage to the
また例えば、Y方向に延びた遮光膜の幅が、X方向に延びた遮光膜の幅と比べて狭い場合は、X方向に対してより強い補正が行われる。したがって、この場合は、表示Dに関しY方向において強く補正された側の画素電極120への印加電圧と比べて、表示Cに関しX方向において強く補正された側の画素電極120への印加電圧が、より大きくなる(より強く補正される)。
Further, for example, when the width of the light shielding film extending in the Y direction is narrower than the width of the light shielding film extending in the X direction, stronger correction is performed in the X direction. Therefore, in this case, compared with the applied voltage to the
なお、図5の左側部分に示した画像信号Via(1つの画素電極120に対応する画素102は所定の大きい階調レベル(第1の階調レベル)で表示し、残りの他の画素電極120に対応する画素102はこれよりも小さい階調レベル(第2の階調レベル)で表示する画像信号Via)、または、図7の左側部分に示した画像信号Via(1つの画素電極120に対応する画素102は所定の小さい階調レベル(第3の階調レベル)で表示し、残りの他の画素電極120に対応する画素102はこれよりも大きい階調レベル(第4の階調レベル)で表示する画像信号Via)が入力された場合には、液晶表示装置10は、以下のように動作する。幅狭の遮光膜が延びた方向をX方向とし、幅広の遮光膜が延びた方向をY方向とする。
Note that the image signal Via shown in the left part of FIG. 5 (the
画素電極E0(第1画素電極)と、画素電極E0に対しX方向においてドメインが発生しやすい側に並んだ画素電極ER1(第2画素電極)との印加電圧の差を、第1印加電圧差(例えば、補正の例1(図5)では3.5V、補正の例2(図6)では3.5V、補正の例3(図7)では3.8V、補正の例4(図7)では3.8V)とする。 The difference in applied voltage between the pixel electrode E0 (first pixel electrode) and the pixel electrode ER1 (second pixel electrode) arranged on the side where the domain is likely to occur in the X direction with respect to the pixel electrode E0 is defined as a first applied voltage difference. (For example, the correction example 1 (FIG. 5) is 3.5 V, the correction example 2 (FIG. 6) is 3.5 V, the correction example 3 (FIG. 7) is 3.8 V, and the correction example 4 (FIG. 7). Then 3.8V).
画素電極E0と、画素電極E0に対しX方向においてドメインが発生しにくい側に並んだ画素電極EL1(第3画素電極)との印加電圧の差を、第2印加電圧差(例えば、補正の例1(図5)では4.5V、補正の例2(図6)では4.5V、補正の例3(図7)では4.0V、補正の例4(図7)では4.0V)とする。 The difference in applied voltage between the pixel electrode E0 and the pixel electrode EL1 (third pixel electrode) arranged on the side where the domain is less likely to occur in the X direction with respect to the pixel electrode E0 is expressed as a second applied voltage difference (for example, a correction example). 1 (FIG. 5) is 4.5V, correction example 2 (FIG. 6) is 4.5V, correction example 3 (FIG. 7) is 4.0V, and correction example 4 (FIG. 7) is 4.0V). To do.
画素電極E0と、画素電極E0に対しY方向においてドメインが発生しやすい側に並んだ画素電極ED1(第4画素電極)との印加電圧の差を、第3印加電圧差(例えば、補正の例1(図5)では3.0V、補正の例2(図6)では2.8V、補正の例3(図7)では3.5V、補正の例4(図7)では3.0V)とする。 A difference in applied voltage between the pixel electrode E0 and the pixel electrode ED1 (fourth pixel electrode) arranged on the side where the domain is likely to occur in the Y direction with respect to the pixel electrode E0 is expressed as a third applied voltage difference (for example, correction example). 1 (FIG. 5) is 3.0V, correction example 2 (FIG. 6) is 2.8V, correction example 3 (FIG. 7) is 3.5V, and correction example 4 (FIG. 7) is 3.0V. To do.
画素電極E0と、画素電極E0に対しY方向においてドメインが発生しにくい側に並んだ画素電極EU1(第5画素電極)との印加電圧の差を、第4印加電圧差(例えば、補正の例1(図5)では4.5V、補正の例2(図6)では4.5V、補正の例3(図7)では4.0V、補正の例4(図7)では4.0V)とする。 The difference in applied voltage between the pixel electrode E0 and the pixel electrode EU1 (fifth pixel electrode) arranged on the side where the domain is less likely to occur in the Y direction with respect to the pixel electrode E0 is expressed as a fourth applied voltage difference (for example, a correction example). 1 (FIG. 5) is 4.5V, correction example 2 (FIG. 6) is 4.5V, correction example 3 (FIG. 7) is 4.0V, and correction example 4 (FIG. 7) is 4.0V). To do.
第2印加電圧差と比べて第1印加電圧差が小さく、第4印加電圧差と比べて第3印加電圧差が小さく、かつ、第1印加電圧差と比べて第3印加電圧差が小さくなる条件で、各画素電極120に電圧が印加される。つまり、信号処理部400は、このような条件が満たされるように、入力される画像信号Viaを補正して、各画素電極120に電圧を印加する。第1印加電圧差と比べて第3印加電圧差を小さくすることで、X方向と比べてY方向においてリバースチルトドメインが視認されやすい状況を抑制できる。
The first applied voltage difference is smaller than the second applied voltage difference, the third applied voltage difference is smaller than the fourth applied voltage difference, and the third applied voltage difference is smaller than the first applied voltage difference. Under the condition, a voltage is applied to each
なお、印加電圧の替わりに透過率を測定した場合は、以下のような条件が満たされる。画素電極E0に対応する画素P0と、画素電極ER1、EL1、ED1およびEU1に対応する画素PR1、PL1、PD1およびPU1と、のそれぞれの透過率の差を、第1〜第4透過率差とする。第2透過率差と比べて第1透過率差が小さく、第4透過率差と比べて第3透過率差が小さく、かつ、第1透過率差と比べて第3透過率差が小さくなる条件で、各画素電極120に電圧が印加される。つまり、信号処理部400は、このような条件が満たされるように、入力される画像信号Viaを補正して、各画素電極120に電圧を印加する。第1透過率差と比べて第3透過率差を小さくすることで、X方向と比べてY方向においてリバースチルトドメインが視認されやすい状況を抑制できる。
In addition, when the transmittance | permeability is measured instead of an applied voltage, the following conditions are satisfy | filled. Differences in transmittance between the pixel P0 corresponding to the pixel electrode E0 and the pixels PR1, PL1, PD1, and PU1 corresponding to the pixel electrodes ER1, EL1, ED1, and EU1 are referred to as first to fourth transmittance differences. To do. The first transmittance difference is smaller than the second transmittance difference, the third transmittance difference is smaller than the fourth transmittance difference, and the third transmittance difference is smaller than the first transmittance difference. Under the condition, a voltage is applied to each
<応用例>
次に、上述の実施形態における液晶表示装置10として、投射型表示装置(プロジェクター)について説明する。図13は、応用例によるプロジェクター500の光学系を例示する模式図である。プロジェクター500は、光源装置501と、インテグレーター504と、偏光変換素子505と、色分離導光光学系502と、光変調装置としての液晶光変調装置510R、液晶光変調装置510G、 液晶光変調装置510Bと、クロスダイクロイックプリズム512および投写光学系514と、を具備して構成されている。液晶光変調装置510R、510Gおよび510Bには、後述するように、液晶表示装置520R、520Gおよび520Bが設けられている。これらの液晶表示装置520R、520Gおよび520Bとして、例えば上述の液晶表示装置10を用いることができる。
<Application example>
Next, a projection display device (projector) will be described as the liquid
光源装置501は、第1色光である赤色光(以下「R光」という)、第2色光である緑色光(以下「G光」という)、および第3色光である青色光(以下「B光」という)を含む光を供給する。光源装置501としては、例えば超高圧水銀ランプを用いることができる。
The
インテグレーター504は、光源装置501から出射された光の照度分布を均一化する。照度分布を均一化された光は、偏光変換素子505にて特定の振動方向を有する偏光光、例えば色分離導光光学系502の反射面に対してs偏光したs偏光光に変換される。s偏光光に変換された光は、色分離導光光学系502を構成するR光透過ダイクロイックミラー506Rに入射する。
The
色分離導光光学系502は、R光透過ダイクロイックミラー506Rと、B光透過ダイクロイックミラー506Gと、3枚の反射ミラー507と、2枚のリレーレンズ508と、を具備して構成されている。
The color separation light guide
R光透過ダイクロイックミラー506Rは、R光を透過し、G光、B光を反射する。R光透過ダイクロイックミラー506Rを透過したR光は、反射ミラー507に入射する。
The R light transmitting
反射ミラー507は、R光の光路を90度折り曲げる。光路を折り曲げられたR光は、R光用液晶光変調装置510Rに入射する。R光用液晶光変調装置510Rは、R光を画像信号に応じて変調する透過型の液晶装置である。
The
R光用液晶光変調装置510Rは、λ/2位相差板523R、ガラス板524R、第1偏光板521R、液晶表示装置520R、および第2偏光板522Rを有する。λ/2位相差板523Rおよび第1偏光板521Rは、偏光方向を変換させない透光性のガラス板524Rに接する状態で配置される。なお、図13において、第2偏光板522Rは独立して設けられているが、液晶表示装置520Rの射出面や、クロスダイクロイックプリズム512の入射表面に接する状態で配置しても良い。
The R light liquid crystal
R光透過ダイクロイックミラー506Rで反射された、G光とB光とは光路を90度折り曲げられる。光路を折り曲げられたG光とB光とは、B光透過ダイクロイックミラー506Gに入射する。B光透過ダイクロイックミラー506Gは、G光を反射し、B光を透過する。B光透過ダイクロイックミラー506Gで反射されたG光は、G光用液晶光変調装置510Gに入射する。G光用液晶光変調装置510GはG光を画像信号に応じて変調する透過型の液晶装置である。G光用液晶光変調装置510Gは、液晶表示装置520G、第1偏光板521Gおよび第2偏光板522Gを有する。
The G light and B light reflected by the R light transmitting
G光用液晶光変調装置510Gに入射するG光は、s偏光光に変換されている。G光用液晶光変調装置510Gに入射したs偏光光は、第1偏光板521Gをそのまま透過し、液晶表示装置520Gに入射する。液晶表示装置520Gに入射したs偏光光は、画像信号に応じた変調により、G光がp偏光光に変換される。液晶表示装置520Gの変調により、p偏光光に変換されたG光が、第2偏光板522Gから射出される。このようにして、G光用液晶光変調装置510Gで変調されたG光は、クロスダイクロイックプリズム512に入射する。
The G light incident on the G light liquid
B光透過ダイクロイックミラー506Gを透過したB光は、2枚のリレーレンズ508と、2枚の反射ミラー507とを経由して、B光用液晶光変調装置510Bに入射する。
The B light transmitted through the B light transmitting
B光用液晶光変調装置510Bは、B光を画像信号に応じて変調する透過型の液晶装置である。B光用液晶光変調装置510Bは、λ/2位相差板523B、ガラス板524B、第1偏光板521B、液晶表示装置520B、および第2偏光板522Bを有する。
The B light liquid crystal
B光用液晶光変調装置510Bに入射するB光は、s偏光光に変換されている。B光用液晶光変調装置510Bに入射したs偏光光は、λ/2位相差板523Bによりp偏光光に変換される。p偏光光に変換されたB光は、ガラス板524Bおよび第1偏光板521Bをそのまま透過し、液晶表示装置520Bに入射する。液晶表示装置520Bに入射したp偏光光は、画像信号に応じた変調により、B光がs偏光光に変換される。液晶表示装置520Bの変調により、s偏光光に変換されたB光が、第2偏光板522Bから射出される。B光用液晶光変調装置510Bで変調されたB光は、クロスダイクロイックプリズム512に入射する。
The B light incident on the B light liquid
このように、色分離導光光学系502を構成するR光透過ダイクロイックミラー506RとB光透過ダイクロイックミラー506Gとは、光源装置501から供給される光を、第1色光であるR光と、第2色光であるG光と、第3色光であるB光とに分離する。
As described above, the R light transmitting
色合成光学系であるクロスダイクロイックプリズム512は、2つのダイクロイック膜512a、512bをX字型に直交して配置して構成されている。ダイクロイック膜512aは、B光を反射し、G光を透過する。ダイクロイック膜512bは、R光を反射し、G光を透過する。このように、クロスダイクロイックプリズム512は、R光用液晶光変調装置510R、G光用液晶光変調装置510G、およびB光用液晶光変調装置510Bでそれぞれ変調されたR光、G光およびB光を合成する。
The cross
投写光学系514は、クロスダイクロイックプリズム512で合成された光をスクリーン516に投射する。これにより、スクリーン516上でフルカラー画像を得ることができる。このように、上述の液晶表示装置10は、一例としてプロジェクター500に用いることができる。
The projection
なお、上述の液晶表示装置10は、投写画像を観察する側から投写するフロント投写型プロジェクターに用いることも、投写画像を観察する側とは反対の側から投写するリア投写型プロジェクターに用いることもできる。
The liquid
なお、液晶表示装置10を適用可能な電子機器は、プロジェクター500に限定されない。液晶表示装置10は、例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として用いてもよい。
The electronic device to which the liquid
10…液晶表示装置、100…液晶パネル、101…表示領域、102…画素、103…開口領域、104…非開口領域、110…素子基板、120…画素電極、130…TFT、141…走査線、142…データ線、145…遮光膜、146…遮光膜、150…対向基板、160…共通電極、170…液晶層、171…液晶配向方位、200…制御部、210…走査制御回路、220…画像処理回路、230…フレームメモリーコントローラー、231…フレームメモリー、240…補正部、241…リスク境界検出部、242…補正量設定部、242x…水平用設定部、242y…垂直用設定部、243…補正演算部、250…D/A変換器、300…駆動部、310…走査線駆動回路、320…データ線駆動回路、400…信号処理部、500…プロジェクター、501…光源装置、502…色分離導光光学系、504…インテグレーター、505…偏光変換素子、510R…液晶光変調装置、510G…液晶光変調装置、510B…液晶光変調装置、520R…液晶パネル、520G…液晶パネル、520B…液晶パネル、512…クロスダイクロイックプリズム、514…投写光学系、516…スクリーン、Via…(補正前)画像信号、Vib…(補正後)画像信号、Vx…(アナログの)画像信号、P0…画素、PR1…画素、PL1…画素、PD1…画素、PU1…画素、E0…画素電極、ER1…画素電極、EL1…画素電極、ED1…画素電極、EU1…画素電極、RTX…リバースチルトドメイン、RTY…リバースチルトドメイン、dx…リバースチルトドメインの幅、dy…リバースチルトドメインの幅、dxa…リバースチルトドメインの開口領域へのはみ出し幅、dy…リバースチルトドメインの開口領域へのはみ出し幅、wx…データ線の幅、wy…走査線の幅。
DESCRIPTION OF
Claims (4)
共通電極が設けられた対向基板と、
前記素子基板と前記対向基板とに挟持された液晶層と、
前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、
を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、
液晶パネルと、
並んだ2つの前記画素電極の各々に印加すべき電圧同士の差が所定値以上であってリバースチルトドメインが発生すると判定される画素電極の組を、入力画像信号に基づいて特定し、当該特定された画素電極の組における印加電圧の差が減少するように、当該入力画像信号を補正する補正部と、
前記補正部で補正された入力画像信号に基づいて、前記複数の画素電極に電圧を印加する駆動部と、
を備え、
前記補正部は、
前記特定された画素電極の組に含まれる2つの画素電極が前記第2方向に並ぶ場合は、当該2つの画素電極が前記第1方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が大きくなるように、前記入力画像信号を補正し、
前記特定された画素電極の組に含まれる2つの画素電極が前記第1方向に並ぶ場合は、当該2つの画素電極が前記第2方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が小さくなるように、前記入力画像信号を補正する、
液晶表示装置。 An element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction;
A counter substrate provided with a common electrode;
A liquid crystal layer sandwiched between the element substrate and the counter substrate;
A first light-shielding film extending in the first direction along the side of the pixel electrode; and a second light-shielding film extending in the second direction along the side of the pixel electrode;
And the width of the first light shielding film is narrower than the width of the second light shielding film,
LCD panel,
A set of pixel electrodes that are determined to generate a reverse tilt domain because the difference between voltages to be applied to each of the two pixel electrodes arranged side by side is equal to or greater than a predetermined value and based on an input image signal. A correction unit that corrects the input image signal so that a difference in applied voltage in the set of pixel electrodes is reduced;
A drive unit that applies a voltage to the plurality of pixel electrodes based on the input image signal corrected by the correction unit;
With
The correction unit is
When two pixel electrodes included in the specified set of pixel electrodes are arranged in the second direction, the application is performed as compared with the correction performed when the two pixel electrodes are arranged in the first direction. The input image signal is corrected so that the amount of decrease in the voltage difference is large,
When two pixel electrodes included in the specified set of pixel electrodes are arranged in the first direction, the application is performed as compared with the correction performed when the two pixel electrodes are arranged in the second direction. Correcting the input image signal so that the amount of decrease in the voltage difference is reduced,
Liquid crystal display device.
共通電極が設けられた対向基板と、
前記素子基板と前記対向基板とに挟持された液晶層と、
前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、
を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、
液晶パネルと、
入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、
を備え、
前記信号処理部は、
前記入力画像信号として、
前記複数の画素電極のうち第1画素電極に対応する画素は第1の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第1の階調レベルと比べて小さい第2の階調レベルで表示する画像信号、
または、
前記複数の画素電極のうち第1画素電極に対応する画素は第3の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第3の階調レベルと比べて大きい第4の階調レベルで表示する画像信号、
が入力された場合に、
当該第1画素電極と、当該第1画素電極に対し前記第1方向においてリバースチルトドメインが発生しやすい側に並んだ第2画素電極との印加電圧の差である第1印加電圧差、
当該第1画素電極と、当該第1画素電極に対し前記第1方向においてリバースチルトドメインが発生しにくい側に並んだ第3画素電極との印加電圧の差である第2印加電圧差、
当該第1画素電極と、当該第1画素電極に対し前記第2方向においてリバースチルトドメインが発生しやすい側に並んだ第4画素電極との印加電圧の差である第3印加電圧差、および、
当該第1画素電極と、当該第1画素電極に対し前記第2方向においてリバースチルトドメインが発生しにくい側に並んだ第5画素電極との印加電圧の差である第4印加電圧差、
について、
前記第2印加電圧差と比べて前記第1印加電圧差が小さく、
前記第4印加電圧差と比べて前記第3印加電圧差が小さく、かつ、
前記第1印加電圧差と比べて前記第3印加電圧差が小さくなるように、
前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する、
液晶表示装置。 An element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction;
A counter substrate provided with a common electrode;
A liquid crystal layer sandwiched between the element substrate and the counter substrate;
A first light-shielding film extending in the first direction along the side of the pixel electrode; and a second light-shielding film extending in the second direction along the side of the pixel electrode;
And the width of the first light shielding film is narrower than the width of the second light shielding film,
LCD panel,
A signal processing unit for applying a voltage to the plurality of pixel electrodes based on an input image signal;
With
The signal processing unit
As the input image signal,
Among the plurality of pixel electrodes, the pixel corresponding to the first pixel electrode is displayed at the first gradation level, and the pixels corresponding to the other pixel electrodes are the second smaller than the first gradation level. Image signal to be displayed at the gradation level,
Or
Among the plurality of pixel electrodes, the pixel corresponding to the first pixel electrode is displayed at the third gradation level, and the pixels corresponding to the other pixel electrodes are the fourth larger than the third gradation level. Image signal to be displayed at the gradation level,
Is entered,
A first applied voltage difference that is a difference in applied voltage between the first pixel electrode and a second pixel electrode arranged on the side where the reverse tilt domain is likely to occur in the first direction with respect to the first pixel electrode;
A second applied voltage difference that is a difference in applied voltage between the first pixel electrode and a third pixel electrode arranged on the side where the reverse tilt domain is unlikely to occur in the first direction with respect to the first pixel electrode;
A third applied voltage difference that is a difference in applied voltage between the first pixel electrode and a fourth pixel electrode arranged on the side where the reverse tilt domain is likely to occur in the second direction with respect to the first pixel electrode; and
A fourth applied voltage difference that is a difference in applied voltage between the first pixel electrode and a fifth pixel electrode arranged on the side where the reverse tilt domain is unlikely to occur in the second direction with respect to the first pixel electrode;
about,
The first applied voltage difference is smaller than the second applied voltage difference,
The third applied voltage difference is smaller than the fourth applied voltage difference, and
In order for the third applied voltage difference to be smaller than the first applied voltage difference,
Correcting the input image signal and applying a voltage to the plurality of pixel electrodes;
Liquid crystal display device.
共通電極が設けられた対向基板と、
前記素子基板と前記対向基板とに挟持された液晶層と、
前記画素電極の辺に沿って前記第1方向に延びた第1遮光膜、および、前記画素電極の辺に沿って前記第2方向に延びた第2遮光膜と、
を有し、当該第2遮光膜の幅と比べて当該第1遮光膜の幅が狭い、
液晶パネルと、
入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、
を備え、
前記信号処理部は、
前記入力画像信号として、
前記複数の画素電極のうち第1画素電極に対応する画素は第1の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第1の階調レベルと比べて小さい第2の階調レベルで表示する画像信号、
または、
前記複数の画素電極のうち第1画素電極に対応する画素は第3の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第3の階調レベルと比べて大きい第4の階調レベルで表示する画像信号、
が入力された場合に、
当該第1画素電極に対応する画素と、当該第1画素電極と前記第1方向においてリバースチルトドメインが発生しやすい側に並んだ第2画素電極に対応する画素との透過率の差である第1透過率差、
当該第1画素電極に対応する画素と、当該第1画素電極と前記第1方向においてリバースチルトドメインが発生しにくい側に並んだ第3画素電極に対応する画素との透過率の差である第2透過率差、
当該第1画素電極に対応する画素と、当該第1画素電極と前記第2方向においてリバースチルトドメインが発生しやすい側に並んだ第4画素電極に対応する画素との透過率の差である第3透過率差、および、
当該第1画素電極に対応する画素と、当該第1画素電極と前記第2方向においてリバースチルトドメインが発生しにくい側に並んだ第5画素電極に対応する画素との透過率の差である第4透過率差、
について、
前記第2透過率差と比べて前記第1透過率差が小さく、
前記第4透過率差と比べて前記第3透過率差が小さく、かつ、
前記第1透過率差と比べて前記第3透過率差が小さくなるように、
前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する、
液晶表示装置。 An element substrate provided with a plurality of pixel electrodes arranged in a first direction and a second direction intersecting the first direction;
A counter substrate provided with a common electrode;
A liquid crystal layer sandwiched between the element substrate and the counter substrate;
A first light-shielding film extending in the first direction along the side of the pixel electrode; and a second light-shielding film extending in the second direction along the side of the pixel electrode;
And the width of the first light shielding film is narrower than the width of the second light shielding film,
LCD panel,
A signal processing unit for applying a voltage to the plurality of pixel electrodes based on an input image signal;
With
The signal processing unit
As the input image signal,
Among the plurality of pixel electrodes, the pixel corresponding to the first pixel electrode is displayed at the first gradation level, and the pixels corresponding to the other pixel electrodes are the second smaller than the first gradation level. Image signal to be displayed at the gradation level,
Or
Among the plurality of pixel electrodes, the pixel corresponding to the first pixel electrode is displayed at the third gradation level, and the pixels corresponding to the other pixel electrodes are the fourth larger than the third gradation level. Image signal to be displayed at the gradation level,
Is entered,
A difference in transmittance between a pixel corresponding to the first pixel electrode and a pixel corresponding to the second pixel electrode arranged on the side where the reverse tilt domain is likely to occur in the first direction. 1 transmittance difference,
The difference in transmittance between the pixel corresponding to the first pixel electrode and the pixel corresponding to the third pixel electrode arranged on the side where the reverse tilt domain hardly occurs in the first direction. 2 transmittance difference,
The difference in transmittance between the pixel corresponding to the first pixel electrode and the pixel corresponding to the fourth pixel electrode arranged on the side where the reverse tilt domain is likely to occur in the second direction. 3 transmittance difference, and
The difference in transmittance between the pixel corresponding to the first pixel electrode and the pixel corresponding to the fifth pixel electrode arranged on the side where the reverse tilt domain hardly occurs in the second direction. 4 transmittance difference,
about,
The first transmittance difference is smaller than the second transmittance difference,
The third transmittance difference is smaller than the fourth transmittance difference, and
In order to reduce the third transmittance difference compared to the first transmittance difference,
Correcting the input image signal and applying a voltage to the plurality of pixel electrodes;
Liquid crystal display device.
を備える電子機器。 The liquid crystal display device according to claim 1,
Electronic equipment comprising.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125932A JP7036090B2 (en) | 2019-07-05 | 2019-07-05 | Liquid crystal display and electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125932A JP7036090B2 (en) | 2019-07-05 | 2019-07-05 | Liquid crystal display and electronic devices |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017147394A Division JP6555304B2 (en) | 2017-07-31 | 2017-07-31 | Liquid crystal display device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019174843A true JP2019174843A (en) | 2019-10-10 |
JP7036090B2 JP7036090B2 (en) | 2022-03-15 |
Family
ID=68166928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019125932A Active JP7036090B2 (en) | 2019-07-05 | 2019-07-05 | Liquid crystal display and electronic devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7036090B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333118A (en) * | 1997-05-29 | 1998-12-18 | Hitachi Ltd | Reflection type liquid crystal display device |
JP2001133747A (en) * | 1999-11-04 | 2001-05-18 | Canon Inc | Liquid crystal device and liquid crystal display device using the same |
JP2002014321A (en) * | 2000-04-28 | 2002-01-18 | Sharp Corp | Display device and electronic equipment provided the same |
JP2004271631A (en) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | Liquid crystal device, its driving method, and electronic apparatus |
JP2010072661A (en) * | 2002-10-31 | 2010-04-02 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2011053390A (en) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | Video processing circuit, method of processing the same, liquid crystal display device and electronic equipment |
JP2013101392A (en) * | 2013-02-08 | 2013-05-23 | Nlt Technologies Ltd | Liquid crystal display device |
JP2019028242A (en) * | 2017-07-31 | 2019-02-21 | セイコーエプソン株式会社 | Liquid crystal display device and electronic apparatus |
-
2019
- 2019-07-05 JP JP2019125932A patent/JP7036090B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333118A (en) * | 1997-05-29 | 1998-12-18 | Hitachi Ltd | Reflection type liquid crystal display device |
JP2001133747A (en) * | 1999-11-04 | 2001-05-18 | Canon Inc | Liquid crystal device and liquid crystal display device using the same |
JP2002014321A (en) * | 2000-04-28 | 2002-01-18 | Sharp Corp | Display device and electronic equipment provided the same |
JP2010072661A (en) * | 2002-10-31 | 2010-04-02 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2004271631A (en) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | Liquid crystal device, its driving method, and electronic apparatus |
JP2011053390A (en) * | 2009-09-01 | 2011-03-17 | Seiko Epson Corp | Video processing circuit, method of processing the same, liquid crystal display device and electronic equipment |
JP2013101392A (en) * | 2013-02-08 | 2013-05-23 | Nlt Technologies Ltd | Liquid crystal display device |
JP2019028242A (en) * | 2017-07-31 | 2019-02-21 | セイコーエプソン株式会社 | Liquid crystal display device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP7036090B2 (en) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4462234B2 (en) | Electro-optical device and electronic apparatus | |
JP4661965B2 (en) | Liquid crystal display device | |
US10444569B2 (en) | Liquid crystal display device and electronic apparatus | |
JP6555304B2 (en) | Liquid crystal display device and electronic device | |
US8562148B2 (en) | Control device and electronic device | |
US11595627B2 (en) | Liquid crystal projector | |
JP2009092906A (en) | Drive unit, electro-optical device, and electronic equipment | |
JP4973563B2 (en) | Crosstalk measurement method, image processing apparatus, and crosstalk measurement system | |
JP2012132975A (en) | Electro-optic device, method for driving electro-optic device, and electronic apparatus | |
JP7036090B2 (en) | Liquid crystal display and electronic devices | |
US11562672B2 (en) | Liquid crystal projector having non-adjacent display pixels | |
JP2009157306A (en) | Electro-optical device and electronic apparatus | |
US20150222863A1 (en) | Projector | |
US20190219848A1 (en) | Liquid crystal device and electronic apparatus | |
JP5481791B2 (en) | Drive circuit, drive method, electro-optical device, and electronic apparatus | |
US11947201B2 (en) | Liquid crystal device, display device, optical modulation module, and control method of liquid crystal device | |
JP2008046186A (en) | Image signal processing circuit and method, electro-optical device, and electronic device | |
JP2007219356A (en) | Electro-optical device and electronic apparatus | |
JP6578686B2 (en) | Video processing circuit, electronic device, and video processing method | |
JP5966940B2 (en) | Light modulation panel, display device and electronic device | |
JP2010055111A (en) | Electro-optical device and image processing device, and electronic equipment | |
WO2019163485A1 (en) | Display device, method for driving display device, and electronic equipment | |
JP6969198B2 (en) | LCD panels, projectors and electronics | |
JP2002207459A (en) | Driving method of liquid crystal display device, driving circuit of liquid crystal display device, liquid crystal display device and electonic equipment | |
JP2023124102A (en) | Liquid crystal device, display, and optical modulation module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7036090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |