JP2015118016A - 物理量センサー、圧力センサー、高度計、電子機器および移動体 - Google Patents

Abstract

【課題】低背化および低コスト化を図ることができる物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供すること。【解決手段】本発明の物理量センサーは、半導体基板６１と、半導体基板６１に配置されていて受圧により撓み変形するダイヤフラム部６４と、ダイヤフラム部６４に配置されているセンサー素子７と、半導体基板６１の一方の面側に配置されていてダイヤフラム部６４とともに空洞部５を形成している素子周囲構造体８と、半導体基板６１の素子周囲構造体８と同じ面側に設けられている半導体回路９と、を備えている。【選択図】図１

Description

本発明は、物理量センサー、圧力センサー、高度計、電子機器および移動体に関するものである。

受圧により撓み変形するダイヤフラムを備えた圧力センサーが広く用いられている。このような圧力センサーでは、ダイヤフラム上に例えばピエゾ抵抗素子、振動素子等のセンサー素子が配置されており、ダイヤフラムの撓みをセンサー素子で検出することにより、ダイヤフラムに加わった圧力を検出することができる。
例えば、特許文献１に記載の圧力センサーでは、ダイヤフラムが形成されたシリコン基板の一方の面上に、ピエゾ抵抗素子と、ピエゾ抵抗素子の駆動や検出等の回路を含む集積回路（ＩＣ）とが設けられ、そのシリコン基板の他方の面上に、キャビティが設けられている。このキャビティを密閉することにより、絶対圧センサーを実現することができる。

しかし、特許文献１に記載の圧力センサーでは、キャビティがシリコン基板に対して集積回路とは反対側に設けられているため、シリコン基板の厚さ方向に寸法が大きくなってしまうという問題があった。また、特許文献１に記載の圧力センサーでは、密閉したキャビティを形成する場合、シリコン基板に別の基板を貼り合わせる工程が必要となるため、コストの増大を招くという問題もあった。

特開平８−９７４３９号公報

本発明の目的は、低背化および低コスト化を図ることができる物理量センサーを提供すること、また、この物理量センサーを備える圧力センサー、高度計、電子機器および移動体を提供することにある。

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーは、半導体基板と、
前記半導体基板に配置されていて受圧により撓み変形するダイヤフラム部と、
前記ダイヤフラム部に配置されているセンサー素子と、
前記半導体基板の一方の面側に配置されていて前記ダイヤフラム部とともにキャビティを構成している壁部と、
前記半導体基板の前記壁部と同じ面側に設けられている回路部と、
を備えていることを特徴とする。

このような物理量センサーによれば、キャビティ（または壁部）および回路部が半導体基板の同じ面側に設けられているため、ギャビティを形成している構造体が半導体基板の回路部とは反対側から張り出すことがなく、低背化を図ることができる。また、ＣＭＯＳプロセス（特に層間絶縁膜や配線層を形成する工程）を利用して、壁部を回路部と一括して形成することができる。そのため、物理量センサーの製造工程が簡略化され、その結果、物理量センサーの低コスト化を図ることができる。また、キャビティを封止する場合であっても、成膜法を用いてキャビティを封止することができ、従来のような基板を貼り合わせてキャビティを封止する必要がなく、この点でも、物理量センサーの製造工程が簡略化され、その結果、物理量センサーの低コスト化を図ることができる。

［適用例２］
本発明の物理量センサーでは、前記センサー素子は、ピエゾ抵抗を含んでいることが好ましい。
これにより、ピエゾ抵抗および回路部が半導体基板の同じ面側にある場合、ＣＭＯＳプロセス（特にトランジスタを形成する工程）を利用して、ピエゾ抵抗を回路部と一括して形成することができる。そのため、物理量センサーの製造工程をより簡略化することができる。

［適用例３］
本発明の物理量センサーでは、前記センサー素子は、前記ダイヤフラム部の前記壁部と同じ面側に配置されていることが好ましい。
これにより、ＣＭＯＳプロセス（特にトランジスタを形成する工程）を利用して、センサー素子を回路部と一括して形成することができる。そのため、物理量センサーの製造工程をより簡略化することができる。また、センサー素子をキャビティ内に収納することができ、そのため、センサー素子の劣化を防止したり、センサー素子の特性低下を低減したりすることができる。

［適用例４］
本発明の物理量センサーでは、前記回路部は、前記半導体基板上に配置されている絶縁層と、前記絶縁層を貫通している配線部とを有しており、
前記壁部は、前記絶縁層および前記配線部のうちの少なくとも一方と同一の成膜により形成されていることが好ましい。
これにより、ＣＭＯＳプロセス（特に層間絶縁膜や配線層を形成する工程）を利用して、壁部を回路部と一括して形成することができる。

［適用例５］
本発明の物理量センサーでは、前記ダイヤフラム部は、酸エッチング液に対するエッチングレートが前記絶縁層よりも低い材料で構成されている層を含んでいることが好ましい。
これにより、回路部が有する絶縁層と一体で形成された絶縁層を酸エッチング液によりエッチングしてキャビティ（壁部）を形成する際に、かかる層をエッチングストップ層として利用することができる。そのため、所望の厚さを有するダイヤフラム部を効率的に形成することができる。

［適用例６］
本発明の物理量センサーでは、前記ダイヤフラム部は、アルカリエッチング液に対するエッチングレートが前記半導体基板よりも低い材料で構成されている層を含んでいることが好ましい。
これにより、半導体基板を壁部とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部を形成する際に、かかる層をエッチングストップ層として利用することができる。そのため、所望の厚さを有するダイヤフラム部を効率的に形成することができる。

［適用例７］
本発明の物理量センサーでは、前記ダイヤフラム部は、シリコン酸化膜、シリコン窒化膜および金属膜のうちの少なくとも１つの膜を含んでいることが好ましい。
回路部が有する絶縁層は、一般にシリコン酸化膜で構成されているが、シリコン窒化膜は、酸エッチング液に対するエッチングレートがシリコン酸化膜よりも低い。したがって、回路部が有する絶縁層と一体で形成された絶縁層を酸エッチング液によりエッチングしてキャビティ（壁部）を形成する際に、シリコン窒化膜をエッチング停止層として利用することができる。
また、シリコン酸化膜、シリコン窒化膜および金属膜は、いずれも、アルカリエッチング液に対するエッチングレートがシリコンよりも低い。したがって、シリコン基板（半導体基板）を壁部とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部を形成する際に、これらの膜をエッチングストップ層として利用することができる。
また、シリコン酸化膜およびシリコン窒化膜は、比較的高い絶縁性を有する。したがって、これらの膜上にセンサー素子を配置することにより、センサー素子の各部やセンサー素子から引き出された配線が短絡するのを防止することができる。
［適用例８］
本発明の物理量センサーでは、前記キャビティ内が大気圧よりも減圧されていることが好ましい。
これにより、物理用センサーをいわゆる絶対圧センサーとして用いることができる。

［適用例９］
本発明の圧力センサーは、本発明の物理量センサーを有することを特徴とする。
これにより、低背化および低コスト化が図られた物理量センサーを備える圧力センサーを提供することができる。
［適用例１０］
本発明の高度計は、本発明の物理量センサーを有することを特徴とする。
これにより、低背化および低コスト化が図られた物理量センサーを備える高度計を提供することができる。

［適用例１１］
本発明の電子機器は、本発明の物理量センサーを有することを特徴とする。
これにより、低背化および低コスト化が図られた物理量センサーを備える電子機器を提供することができる。
［適用例１２］
本発明の移動体は、本発明の物理量センサーを有することを特徴とする。
これにより、低背化および低コスト化が図られた物理量センサーを備える移動体を提供することができる。

本発明の物理量センサーの第１実施形態を示す断面図である。 図１に示す物理量センサーのダイヤフラム部およびその近傍部の拡大平面図である。 図１に示す物理量センサーが備えるセンサー素子（ピエゾ抵抗素子）を含むブリッジ回路を示す図である。 図１に示す物理量センサーの作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。 図１に示す物理量センサーの製造工程を示す図である。 図１に示す物理量センサーの製造工程を示す図である。 本発明の物理量センサーの第２実施形態を示す断面図である。 本発明の物理量センサーの第３実施形態を示す断面図である。 本発明の圧力センサーの一例を示す断面図である。 本発明の高度計の一例を示す斜視図である。 本発明の電子機器の一例を示す正面図である。 本発明の移動体の一例を示す斜視図である。

以下、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。
＜第１実施形態＞
１．物理量センサー
図１は、本発明の物理量センサーの第１実施形態を示す断面図、図２は、図１に示す物理量センサーのダイヤフラム部およびその近傍部の拡大平面図である。また、図３は、図１に示す物理量センサーが備えるセンサー素子（ピエゾ抵抗素子）を含むブリッジ回路を示す図である。また、図４は、図１に示す物理量センサーの作用を説明するための図であって、図４（ａ）は加圧状態を示す断面図、図４（ｂ）は加圧状態を示す平面図である。

図１に示す物理量センサー１は、基板６と、センサー素子７と、素子周囲構造体８と、空洞部５（キャビティ）と、半導体回路９（回路部）とを有している。以下これらの各部について順次説明する。
−基板６−
基板６は、板状をなしており、シリコン等の半導体で構成された半導体基板６１と、半導体基板６１の一方の面に設けられたシリコン酸化膜６２と、シリコン酸化膜６２上に設けられたシリコン窒化膜６３とで構成されている。このような基板６の平面視形状は、特に限定されず、例えば略正方形または略長方形等の矩形や、円形とすることができる。ここで、シリコン酸化膜６２およびシリコン窒化膜６３は、いずれも、絶縁膜として用いることができる。

また、基板６には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部６４が設けられている。ダイヤフラム部６４は、基板６の下面に有底の凹部６５を設けることで形成されている。このようなダイヤフラム部６４は、その下面が受圧面６４１となっている。図２に示すように、ダイヤフラム部６４は、正方形の平面視形状である。

ダイヤフラム部６４は、半導体基板６１に配置されている。本実施形態の基板６では、凹部６５が半導体基板６１を貫通しており、ダイヤフラム部６４がシリコン酸化膜６２およびシリコン窒化膜６３の２層で構成されている。このようなダイヤフラム部６４は、極めて薄くすることができる。そのため、物理量センサー１の感度が極めて高くなる。また、これらの膜は、後述するように、物理量センサー１を製造する際に用いるエッチングのエッチングストップ層として利用することができ、ダイヤフラム部６４の厚さの製品ごとのバラツキを少なくすることができる。
なお、凹部６５が半導体基板６１を貫通せず、ダイヤフラム部６４が半導体基板６１の薄肉部、シリコン酸化膜６２およびシリコン窒化膜６３の３層で構成されていてもよい。

−センサー素子７−
センサー素子７は、図２に示すように、基板６のダイヤフラム部６４上に設けられている複数（本実施形態では４つ）のピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄで構成されている。
ピエゾ抵抗素子７ａ、７ｂは、平面視で四角形をなすダイヤフラム部６４の互いに対向する（図２にて左右方向に並んでいる）１対の辺（以下、「第１の辺」ともいう）に対応して設けられ、ピエゾ抵抗素子７ｃ、７ｄは、平面視で四角形をなすダイヤフラム部６４の他の互いに対向する（図２にて上下方向に並んでいる）１対の辺（以下、「第２の辺」ともいう）に対応して設けられている。

ピエゾ抵抗素子７ａは、ダイヤフラム部６４の外周部近傍（より具体的には図２にて右側の第１の辺近傍）に設けられたピエゾ抵抗部７１ａを有している。ピエゾ抵抗部７１ａは、第１の辺に平行な方向に沿って延びている長手形状をなしている。このピエゾ抵抗部７１ａの両端部には、それぞれ、配線４１ａが接続されている。
同様に、ピエゾ抵抗素子７ｂは、ダイヤフラム部６４の外周部近傍（より具体的には図２にて左側の第１の辺近傍）に設けられたピエゾ抵抗部７１ｂを有している。このピエゾ抵抗部７１ｂの両端部には、それぞれ、配線４１ｂが接続されている。

一方、ピエゾ抵抗素子７ｃは、ダイヤフラム部６４の外周部近傍（より具体的には図２にて上側の第２の辺近傍）に設けられた１対のピエゾ抵抗部７１ｃと、１対のピエゾ抵抗部７１ｃ同士を接続している接続部７３ｃと、を有している。この１対のピエゾ抵抗部７１ｃは、互いに平行であり、かつ、第２の辺に対して垂直な方向（すなわち第１の辺に平行な方向）に沿って延びている長手形状をなしている。この１対のピエゾ抵抗部７１ｃの一端部（ダイヤフラム部６４の中心側の端部）同士は、接続部７３ｃを介して接続されており、１対のピエゾ抵抗部７１ｃの他端部（ダイヤフラム部６４の外周側の端部）には、それぞれ、配線４１ｃが接続されている。

同様に、ピエゾ抵抗素子７ｄは、ダイヤフラム部６４の外周部近傍（より具体的には図２にて下側の第２の辺近傍）に設けられた１対のピエゾ抵抗部７１ｄと、１対のピエゾ抵抗部７１ｄ同士を接続している接続部７３ｄと、を有している。この１対のピエゾ抵抗部７１ｄの一端部（ダイヤフラム部６４の中心側の端部）同士は、接続部７３ｄを介して接続されており、１対のピエゾ抵抗部７１ｄの他端部（ダイヤフラム部６４の外周側の端部）には、それぞれ、配線４１ｄが接続されている。

このようなピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄは、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。また、ピエゾ抵抗素子７ｃ、７ｄの接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４ｄは、それぞれ、例えば、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄよりも高濃度でリン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。なお、接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４ｄは、それぞれ、金属で構成されていてもよい。

また、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、自然状態における抵抗値が互いに等しくなるように構成されている。そして、これらのピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄは、配線４１ａ、４１ｂ、４１ｃ、４１ｄ等を介して、互いに電気的に接続され、図４に示すように、ブリッジ回路７０（ホイートストンブリッジ回路）を構成している。このブリッジ回路７０には、駆動電圧ＡＶＤＣを供給する駆動回路（図示せず）が接続されている。そして、ブリッジ回路７０は、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値に応じた信号（電圧）を出力する。
また、このようなセンサー素子７は、前述したような極めて薄いダイヤフラム部６４を用いても、共振子のような振動素子をセンサー素子として用いた場合のようにダイヤフラム部６４への振動漏れによってＱ値が低下するという問題がない。

−素子周囲構造体８−
素子周囲構造体８は、センサー素子７が配置されている空洞部５を画成するように形成されている。ここで、素子周囲構造体８は、半導体基板６１の一方の面側に配置されていてダイヤフラム部６４とともに空洞部５を形成している「壁部」を構成している。
この素子周囲構造体８は、基板６上にセンサー素子７を取り囲むように形成された層間絶縁膜８１と、層間絶縁膜８１上に形成された配線層８２と、配線層８２および層間絶縁膜８１上に形成された層間絶縁膜８３と、層間絶縁膜８３上に形成され、複数の細孔（開孔）を備えた被覆層８４１を有する配線層８４と、配線層８４および層間絶縁膜８３上に形成された表面保護膜８５と、被覆層８４１上に設けられた封止層８６とを有している。ここで、配線層８２、８４は、空洞部５を囲むように形成されている配線層８２ａ、８４ａと、半導体回路９の配線を構成する配線層８２ｂ、８４ｂとを含んでいる。また、配線層８２ａとシリコン窒化膜６３との間には、層４２が設けられている。この層４２は、後述するようにセンサー素子７と一括して形成されるものであるが、省略してもよい。また、図示しないが、配線層８２ａとシリコン窒化膜６３との間には、層間絶縁膜８１の一部が介在している。

半導体基板６１上およびその上方には、半導体回路９が作り込まれている。したがって、半導体回路９は、半導体基板６１の素子周囲構造体８と同じ面側に設けられている。この半導体回路９は、ＭＯＳトランジスタ８７等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（センサー素子７に接続されている配線、配線層８２ｂ、８４ｂを含む）等の回路要素を有している。ここで、ＭＯＳトランジスタ８７は、半導体基板６１の上面にリン、ボロン等の不純物をドープして形成されたソースおよびドレイン（図示せず）と、そのソースとドレインと間に形成されるチャネル領域上に形成されたゲート絶縁膜（図示せず）と、そのゲート絶縁膜上に形成されたゲート電極８７１と、を有している。

−空洞部５−
基板６と素子周囲構造体８とによって画成された空洞部５は、センサー素子７を収容する収容部として機能している。また、空洞部５は、密閉された空間である。この空洞部５は、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部５が真空状態（３００Ｐａ以下）となっている。空洞部５を真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。
ただし、空洞部５は、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部５には、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー１の構成について簡単に説明した。

このような構成の物理量センサー１は、図４（ａ）に示すように、ダイヤフラム部６４の受圧面６４１が受ける圧力に応じて、ダイヤフラム部６４が変形し、これにより、図４（ｂ）に示すように、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが歪み、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄが構成するブリッジ回路７０（図３参照）の出力が変化し、その出力に基づいて、受圧面６４１で受けた圧力の大きさを求めることができる。
より具体的に説明すると、前述したように、ピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄの抵抗値が互いに等しいため、前述したようなダイヤフラム部６４の変形が生じる前の自然状態では、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積とが等しく、ブリッジ回路７０の出力（電位差）はゼロとなる。

一方、前述したようなダイヤフラム部６４の変形が生じると、図４（ｂ）に示すように、ピエゾ抵抗素子７ａ、７ｂのピエゾ抵抗部７１ａ、７１ｂにその長手方向に沿って引張歪み、および幅方向に沿って圧縮歪みが生じるとともに、ピエゾ抵抗素子７ｃ、７ｄのピエゾ抵抗部７１ｃ、７１ｄにその長手方向に沿って圧縮歪み、およびその幅方向に沿って引張歪みが生じる。

ここで、前述したようなダイヤフラム部６４の変形により、ピエゾ抵抗部７１ａ、７１ｂは、その幅方向の圧縮力を受けるが、ピエゾ抵抗部７１ａ、７１ｂのポアソン比に応じて、ピエゾ抵抗部７１ａ、７１ｂにその長手方向に沿って引張歪みが生じることとなる。また、前述したダイヤフラム部６４の変形により、ピエゾ抵抗部７１ｃ、７１ｄは、その長手方向の圧縮力を受け、その圧縮力に応じて、ピエゾ抵抗部７１ｃ、７１ｄにその長手方向に沿って圧縮歪みが生じることとなる。

このようなピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄの歪みにより、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路７０から出力される。このブリッジ回路７０からの出力に基づいて、受圧面６４１で受けた圧力の大きさ（絶対圧）を求めることができる。

ここで、前述したようなダイヤフラム部６４の変形が生じたとき、ピエゾ抵抗素子７ａ、７ｂの抵抗値は増加し、ピエゾ抵抗素子７ｃ、７ｄの抵抗値は減少するため、ピエゾ抵抗素子７ａ、７ｂの抵抗値の積とピエゾ抵抗素子７ｃ、７ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路７０からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。また、ブリッジ回路７０を構成するピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのすべて温度感度がほぼ同一であるため、外部の温度変化に対する特性変化を低減することもできる。

以上のような物理量センサー１では、空洞部５および半導体回路９が半導体基板６１の同じ面側に設けられているため、空洞部５を形成している素子周囲構造体８が半導体基板６１の半導体回路９とは反対側から張り出すことがなく、低背化を図ることができる。その上で、素子周囲構造体８は、層間絶縁膜８１、８３および配線層８２、８４のうちの少なくとも一方と同一の成膜により形成されている。これにより、ＣＭＯＳプロセス（特に層間絶縁膜８１、８３や配線層８２、８４を形成する工程）を利用して、素子周囲構造体８を半導体回路９と一括して形成することができる。そのため、物理量センサー１の製造工程が簡略化され、その結果、物理量センサー１の低コスト化を図ることができる。また、本実施形態のように空洞部５を封止する場合であっても、成膜法を用いて空洞部５を封止することができ、従来のような基板を貼り合わせてキャビティを封止する必要がなく、この点でも、物理量センサー１の製造工程が簡略化され、その結果、物理量センサー１の低コスト化を図ることができる。

また、前述したようにセンサー素子７がピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄを含み、かつ、センサー素子７および半導体回路９が半導体基板６１の同じ面側にあるため、ＣＭＯＳプロセス（特にトランジスタ８７を形成する工程）を利用して、センサー素子７を半導体回路９と一括して形成することができる。そのため、この点でも、物理量センサー１の製造工程をより簡略化することができる。

また、センサー素子７がダイヤフラム部６４の素子周囲構造体８側に配置されているため、センサー素子７を空洞部５内に収納することができ、そのため、センサー素子７の劣化を防止したり、センサー素子７の特性低下を低減したりすることができる。
また、ダイヤフラム部６４は、酸系エッチング液に対するエッチングレートが層間絶縁膜８１、８３よりも低い材料で構成されている層として、シリコン窒化膜６３を含んでいる。

半導体回路９が有する層間絶縁膜８１、８３は、一般にシリコン酸化膜で構成されているが、シリコン窒化膜は、酸系エッチング液に対するエッチングレートがシリコン酸化膜よりも低い。したがって、半導体回路９が有する層間絶縁膜８１、８３と一体で形成された絶縁層を酸系エッチング液によりエッチングして空洞部５（素子周囲構造体８）を形成する際に、かかる層（シリコン窒化膜６３）をエッチングストップ層として利用することができる。そのため、所望の厚さを有するダイヤフラム部６４を効率的に形成することができる。

また、ダイヤフラム部６４は、アルカリエッチング液に対するエッチングレートが半導体基板６１よりも低い材料で構成されている層として、シリコン酸化膜６２およびシリコン窒化膜６３を含んでいる。
これにより、シリコン酸化膜６２およびシリコン窒化膜６３は、いずれも、アルカリエッチング液に対するエッチングレートがシリコンよりも低い。したがって、半導体基板６１を素子周囲構造体８とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部６４を形成する際に、かかる層（本実施形態ではシリコン酸化膜６２）をエッチングストップ層として利用することができる。そのため、この点でも、所望の厚さを有するダイヤフラム部６４を効率的に形成することができる。
また、シリコン酸化膜６２およびシリコン窒化膜６３は、比較的高い絶縁性を有する。したがって、これらの膜（本実施形態ではシリコン窒化膜６３）上にセンサー素子７を配置することにより、センサー素子７の各部やセンサー素子７から引き出された配線が短絡するのを防止することができる。

次に、物理量センサー１の製造方法を簡単に説明する。
図５および図６は、図１に示す物理量センサーの製造工程を示す図である。以下、これらの図に基づいて説明する。
［センサー素子・ＭＯＳトランジスタ形成工程］
まず、図５（ａ）に示すように、シリコン基板等の半導体基板６１Ａの上面を熱酸化することによりシリコン酸化膜６２を形成し、さらに、シリコン酸化膜６２上にシリコン窒化膜６３をスパッタリング法、ＣＶＤ法等により形成する。これにより、構造体１０を得る。
シリコン酸化膜６２は、半導体基板６１およびその上方に半導体回路９を形成する際の素子間分離膜として機能する。また、シリコン窒化膜６３は、後に行われる空洞部形成工程において実施されるエッチングに対する耐性を有しており、いわゆるエッチングストップ層として機能する。なお、シリコン窒化膜６３は、パターニング処理によって、センサー素子７を形成する平面範囲を含む範囲と半導体回路９内の一部の素子(コンデンサ)などの範囲に限定して形成する。これにより、半導体基板６１およびその上方に半導体回路９を形成する際の障害となることがなくなる。
また、図示しないが、半導体基板６１Ａの上面のうちシリコン酸化膜６２およびシリコン窒化膜６３が形成されていない部分には、ＭＯＳトランジスタ８７のゲート絶縁膜を熱酸化により形成するとともに、半導体回路９のＭＯＳトランジスタ８７のソースおよびドレインをリン、ボロン等の不純物をドープして形成する。

次に、構造体１０の上面に、多結晶シリコン膜（またはアモルファスシリコン膜）をスパッタリング法、ＣＶＤ法等により形成し、その多結晶シリコン膜をエッチングによりパターンニングして、図５（ｂ）に示すように、センサー素子７を形成するための素子形成用膜７Ａと、層４２と、ゲート電極８７１とを形成する。これにより、素子形成用膜７ＡおよびＭＯＳトランジスタ８７を有する構造体１０Ａを得る。
ここで、多結晶シリコン膜の厚さは、特に限定されないが、例えば、２００ｎｍ以上４００ｎｍ以下程度とされる。

次に、素子形成用膜７Ａが露出するように、構造体１０Ａの上面の一部に、フォトレジスト膜２０を形成した後、素子形成用膜７Ａにリン、ボロン等の不純物をドープ（イオン注入）することにより、図５（ｃ）に示すように、センサー素子７を形成する。これにより、センサー素子７およびＭＯＳトランジスタ８７を有する構造体１０Ｂを得る。
このイオン注入では、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄへの不純物のドープ量が接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４１ｄよりも多くなるようにフォトレジスト膜２０の形状やイオン注入条件等を調整する。

例えば、ボロンを１７ｋｅＶでイオン注入を行う場合、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄへのイオン注入濃度を１×１０^１３ａｔｏｍｓ／ｃｍ^２以上１×１０^１５ａｔｏｍｓ／ｃｍ^２以下程度とし、接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４１ｄへのイオン注入濃度を１×１０^１５ａｔｏｍｓ／ｃｍ^２以上５×１０^１５ａｔｏｍｓ／ｃｍ^２以下程度とする。

［層間絶縁膜・配線層形成工程］
前述した工程で得られた構造体１０Ｂの上面に、図５（ｄ）に示すように、層間絶縁膜８１Ａ、８３Ａおよび配線層８２、８４を形成する。これにより、センサー素子７およびＭＯＳトランジスタ８７が層間絶縁膜８１Ａ、８３Ａおよび配線層８２、８４で覆われた構造体１０Ｃを得る。

層間絶縁膜８１Ａ、８３Ａの形成は、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターンニングすることにより行う。
ここで、層間絶縁膜８１Ａ、８３Ａのそれぞれの厚さは、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。

また、配線層８２、８４の形成は、層間絶縁膜８１Ａ、８３Ａ上に、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。
ここで、配線層８２、８４のそれぞれの厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。

また、配線層８２ａ、８４ａは、平面視で複数のセンサー素子７を囲むように環状をなしている。また、配線層８２ｂ、８４ｂは、半導体基板６１上およびその上方に形成された配線（例えば、半導体回路９の一部を構成する配線）に電気的に接続される。
このような層間絶縁膜と配線層との積層構造は、通常のＣＭＯＳプロセスにより形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの配線層が層間絶縁膜を介して積層される場合もある。

［空洞部形成工程］
前述した工程で得られた構造体１０Ｄの上面に、図６（ａ）に示すように、スパッタリング法、ＣＶＤ法等により表面保護膜８５を形成した後、エッチングにより空洞部５を形成する。これにより、空洞部５を有する構造体１０Ｄを得る。
この表面保護膜８５は、一種類以上の材料を含む複数の膜層で構成され、被覆層８４１の細孔８４２を封止してしまわないように形成する。なお、表面保護膜８５の構成材料としては、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するもので形成される。
ここで、表面保護膜８５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。

また、空洞部５の形成は、被覆層８４１に形成された複数の細孔８４２を通じたエッチングにより、層間絶縁膜８３Ａ、８５Ａの一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔８４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔８４２からフッ化水素酸ガス等のエッチングガスを供給する。

［封止工程］
次に、図６（ｂ）に示すように、被覆層８４１上に、シリコン酸化膜、シリコン窒化膜、ＡＬ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層８６をスパッタリング法、ＣＶＤ法等により形成し、各細孔８４２を封止する。これより、空洞部５が封止層８６により封止された構造体１０Ｅを得る。
ここで、封止層８６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。

［ダイヤフラム形成工程］
最後に、半導体基板６１Ａの下面を研削し、図６（ｃ）に示すように、全体が薄肉化された半導体基板６１Ｂを得た後、さらに、半導体基板６１Ｂの下面の一部を、図６（ｄ）に示すように、例えば、ドライエッチングにより除去する。これにより、周囲よりも薄肉なダイヤフラム部６４が形成された物理量センサー１を得る。
ここで、半導体基板６１Ａを研削により除去する厚さは、特に限定されないが、例えば、１００μｍ以上４００μｍ以下程度とされる。

また、半導体基板６１Ｂの下面の一部を除去する際、シリコン酸化膜６２がエッチングストップ層として機能する。これにより、ダイヤフラム部６４の厚さを高精度に規定することができる。
なお、半導体基板６１Ｂの下面の一部を除去する方法としては、ドライエッチングに限らず、ウェットエッチング等であってもよい。また、ダイヤフラム部６４が半導体基板６１の一部を含む場合、その部分における半導体基板６１の厚さを８０μｍ以下程度とすればよい。

以上のような工程により、物理量センサー１を製造することができる。なお、半導体回路９が有するＭＯＳトランジスタ８７以外の能動素子、コンデンサ、インダクタ、抵抗、ダイオード、配線等の回路要素は、上述した適宜の工程中（例えば、振動素子形成工程、絶縁膜形成工程、被覆層形成工程、封止層形成工程）途中において作り込んでおくことができる。例えば、シリコン酸化膜６２とともに回路素子間分離膜を形成したり、センサー素子７とともにゲート電極、容量電極、配線等を形成したり、層間絶縁膜８１、８３とともにゲート絶縁膜、容量誘電体層、層間絶縁膜を形成したり、配線層８２、８４とともに回路内配線を形成したりすることができる。

＜第２実施形態＞
次に本発明の物理量センサーの第２実施形態について説明する。
図７は、本発明の物理量センサーの第２実施形態を示す断面図である。
以下、本発明の物理量センサーの第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
第２実施形態は、ダイヤフラム部の構成が異なること以外は、前記第１実施形態と同様である。

図７に示す物理量センサー１Ａが備えるダイヤフラム部６４Ａは、シリコン窒化膜６３で構成されている。ダイヤフラム部６４Ａは、基板６の下面に、半導体基板６１およびシリコン酸化膜６２を貫通する凹部６５Ａを設けることによって形成されている。このダイヤフラム部６４Ａは、シリコン窒化膜６３の下面が受圧面６４１Ａとなっている。
シリコン窒化膜６３はアルカリエッチング液に対するエッチングレートがシリコンよりも低いことから、半導体基板６１を素子周囲構造体８とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部６４Ａを形成する際に、シリコン窒化膜６３をエッチングストップ層として利用することができる。
また、ダイヤフラム部６４Ａをシリコン窒化膜６３のみで構成することにより、極めて薄いダイヤフラム部６４Ａを実現することができる。
以上説明したような物理量センサー１Ａによっても、低背化および低コスト化を図ることができる。

＜第３実施形態＞
次に本発明の物理量センサーの第３実施形態について説明する。
図８は、本発明の物理量センサーの第３実施形態を示す断面図である。
以下、本発明の物理量センサーの第３実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
第３実施形態は、ダイヤフラム部の構成が異なること以外は、前記第１実施形態と同様である。

図８に示す物理量センサー１Ｂが備えるダイヤフラム部６４Ｂは、シリコン窒化膜６３および金属膜６７で構成されている。
金属膜６７は、シリコン酸化膜６２とシリコン窒化膜６３との間に配置されている。なお、ダイヤフラム部６４Ｂの近傍におけるシリコン酸化膜６２の一部を省略してもよく、この場合、金属膜６７は、半導体基板６１とシリコン窒化膜６３との間に配置されることとなる。
ダイヤフラム部６４Ｂは、半導体基板６１、シリコン酸化膜６２、金属膜６７およびシリコン窒化膜６３がこの順で積層された基板６Ｂの下面に、半導体基板６１およびシリコン酸化膜６２を貫通する凹部６５Ｂを設けることによって形成されている。このダイヤフラム部６４Ｂは、金属膜６７の下面が受圧面６４１Ｂとなっている。

金属膜６７はアルカリエッチング液に対するエッチングレートがシリコンよりも低いことから、半導体基板６１Ｂを素子周囲構造体８とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部６４Ｂを形成する際に、金属膜６７をエッチングストップ層として利用することができる。
また、ダイヤフラム部６４Ａをシリコン窒化膜６３および金属膜６７で構成することにより、極めて薄いダイヤフラム部６４Ｂを実現することができる。
また、金属膜６７は導電性に優れていることから、金属膜６７を例えば接地配線として利用することもできる。

このような金属膜６７の構成材料としては、特に限定されず、各種金属材料を用いることができるが、ＣＭＯＳプロセスとの親和性の観点からアルミニウム、銅等の配線材料を用いることが好ましい。また、ダイヤフラム部６４Ｂの機械的特性を優れたものとする観点から、金属膜６７の構成材料として、Ｎｉ−Ｔｉ合金、Ｃｕ−Ｚｎ合金、Ｎｉ−Ａｌ合金、Ｃｕ−Ｃｄ合金、Ａｕ−Ｃｄ合金、Ａｕ−Ｃｄ−Ａｇ合金、Ｔｉ−Ａｌ−Ｖ合金などの超弾性合金、形状記憶合金や比較的弾性の高い材料を用いることもできる。
以上説明したような物理量センサー１Ｂによっても、低背化および低コスト化を図ることができる。

２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図９は、本発明の圧力センサーの一例を示す断面図である。
図９に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。

物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部６４が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部６４が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。

３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図１０は、本発明の高度計の一例を示す斜視図である。
高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。

４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１１は、本発明の電子機器の一例を示す正面図である。
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。

５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１２は、本発明の移動体の一例を示す斜視図である。
図１２に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。

以上、本発明の物理量センサー、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。
また、前述した実施形態では、センサー素子としてピエゾ抵抗素子を用いた場合を例に説明したが、本発明は、これに限定されず、例えば、フラップ型の振動子、櫛歯電極等の他のＭＥＭＳ振動子や、水晶振動子等の振動素子を用いることもできる。
また、前述した実施形態では、４つのセンサー素子を用いる場合を例に説明したが、本発明は、これに限定されず、センサー素子の数は、１つ以上３つ以下、または、５つ以上であってもよい。

また、前述した実施形態では、ダイヤフラム部の受圧面と反対側の面上にセンサー素子を配置した場合を例に説明したが、本発明はこれに限定されず、例えば、ダイヤフラム部の受圧面にセンサー素子が配置されていてもよく、ダイヤフラム部の両面にセンサー素子が配置されていてもよい。
また、前述した実施形態では、ダイヤフラム部の外周部側にセンサー素子を配置した場合を例に説明したが、本発明はこれに限定されず、ダイヤフラム部の中央部にセンサー素子が配置されていてもよい。

１‥‥物理量センサー １Ａ‥‥物理量センサー １Ｂ‥‥物理量センサー ５‥‥空洞部 ６‥‥基板 ６Ｂ‥‥基板 ７‥‥センサー素子 ７Ａ‥‥素子形成用膜 ７ａ‥‥ピエゾ抵抗素子 ７ｂ‥‥ピエゾ抵抗素子 ７ｃ‥‥ピエゾ抵抗素子 ７ｄ‥‥ピエゾ抵抗素子 ８‥‥素子周囲構造体 ９‥‥半導体回路 １０‥‥構造体 １０Ａ‥‥構造体 １０Ｂ‥‥構造体 １０Ｃ‥‥構造体 １０Ｄ‥‥構造体 １０Ｅ‥‥構造体 ２０‥‥フォトレジスト膜 ４１ａ‥‥配線 ４１ｂ‥‥配線 ４１ｃ‥‥配線 ４１ｄ‥‥配線 ４２‥‥層 ６１‥‥半導体基板 ６１Ａ‥‥半導体基板 ６１Ｂ‥‥半導体基板 ６２‥‥シリコン酸化膜 ６３‥‥シリコン窒化膜 ６４‥‥ダイヤフラム部 ６４Ａ‥‥ダイヤフラム部 ６４Ｂ‥‥ダイヤフラム部 ６５‥‥凹部 ６５Ａ‥‥凹部 ６５Ｂ‥‥凹部 ６７‥‥金属膜 ７０‥‥ブリッジ回路 ７１ａ‥‥ピエゾ抵抗部 ７１ｂ‥‥ピエゾ抵抗部 ７１ｃ‥‥ピエゾ抵抗部 ７１ｄ‥‥ピエゾ抵抗部 ７３ｃ‥‥接続部 ７３ｄ‥‥接続部 ８１‥‥層間絶縁膜 ８１Ａ‥‥層間絶縁膜 ８２‥‥配線層 ８２ａ‥‥配線層 ８２ｂ‥‥配線層 ８３‥‥層間絶縁膜 ８３Ａ‥‥層間絶縁膜 ８４‥‥配線層 ８４ａ‥‥配線層 ８４ｂ‥‥配線層 ８５‥‥表面保護膜 ８６‥‥封止層 ８７‥‥トランジスタ １００‥‥圧力センサー １０１‥‥筐体 １０２‥‥演算部 １０３‥‥配線 １０４‥‥貫通孔 ２００‥‥高度計 ２０１‥‥表示部 ３００‥‥ナビゲーションシステム ３０１‥‥表示部 ４００‥‥移動体 ４０１‥‥車体 ４０２‥‥車輪 ６４１‥‥受圧面 ６４１Ａ‥‥受圧面 ６４１Ｂ‥‥受圧面 ８４１‥‥被覆層 ８４２‥‥細孔 ８７１‥‥ゲート電極

［適用例２］
本発明の物理量センサーでは、前記センサー素子は、ピエゾ抵抗素子を含んでいることが好ましい。
これにより、ピエゾ抵抗素子および回路部が半導体基板の同じ面側にある場合、ＣＭＯＳプロセス（特にトランジスタを形成する工程）を利用して、ピエゾ抵抗素子を回路部と一括して形成することができる。そのため、物理量センサーの製造工程をより簡略化することができる。

［適用例７］
本発明の物理量センサーでは、前記ダイヤフラム部は、シリコン酸化膜、シリコン窒化膜および金属膜のうちの少なくとも１つの膜を含んでいることが好ましい。
回路部が有する絶縁層は、一般にシリコン酸化膜で構成されているが、シリコン窒化膜は、酸エッチング液に対するエッチングレートがシリコン酸化膜よりも低い。したがって、回路部が有する絶縁層と一体で形成された絶縁層を酸エッチング液によりエッチングしてキャビティ（壁部）を形成する際に、シリコン窒化膜をエッチング停止層として利用することができる。
また、シリコン酸化膜、シリコン窒化膜および金属膜は、いずれも、アルカリエッチング液に対するエッチングレートがシリコンよりも低い。したがって、シリコン基板（半導体基板）を壁部とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部を形成する際に、これらの膜をエッチングストップ層として利用することができる。
また、シリコン酸化膜およびシリコン窒化膜は、比較的高い絶縁性を有する。したがって、これらの膜上にセンサー素子を配置することにより、センサー素子の各部やセンサー素子から引き出された配線が短絡するのを防止することができる。
［適用例８］
本発明の物理量センサーでは、前記キャビティ内が大気圧よりも減圧されていることが好ましい。
これにより、物理量センサーをいわゆる絶対圧センサーとして用いることができる。

このようなピエゾ抵抗素子７ａ、７ｂ、７ｃ、７ｄのピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄは、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。また、ピエゾ抵抗素子７ｃ、７ｄの接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４１ｄは、それぞれ、例えば、ピエゾ抵抗部７１ａ、７１ｂ、７１ｃ、７１ｄよりも高濃度でリン、ボロン等の不純物をドープ（拡散または注入）したポリシリコン（多結晶シリコン）で構成されている。なお、接続部７３ｃ、７３ｄおよび配線４１ａ、４１ｂ、４１ｃ、４１ｄは、それぞれ、金属で構成されていてもよい。

金属膜６７はアルカリエッチング液に対するエッチングレートがシリコンよりも低いことから、半導体基板６１Ｂを素子周囲構造体８とは反対側からアルカリエッチング液によりエッチングしてダイヤフラム部６４Ｂを形成する際に、金属膜６７をエッチングストップ層として利用することができる。
また、ダイヤフラム部６４Ｂをシリコン窒化膜６３および金属膜６７で構成することにより、極めて薄いダイヤフラム部６４Ｂを実現することができる。
また、金属膜６７は導電性に優れていることから、金属膜６７を例えば接地配線として利用することもできる。

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、高架道路と一般道路を区別できる。例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。

Claims (12)

1. 半導体基板と、
   前記半導体基板に配置されていて受圧により撓み変形するダイヤフラム部と、
   前記ダイヤフラム部に配置されているセンサー素子と、
   前記半導体基板の一方の面側に配置されていて前記ダイヤフラム部とともにキャビティを構成している壁部と、
   前記半導体基板の前記壁部と同じ面側に設けられている回路部と、
   を備えていることを特徴とする物理量センサー。
2. 前記センサー素子は、ピエゾ抵抗を含んでいる請求項１に記載の物理量センサー。
3. 前記センサー素子は、前記ダイヤフラム部の前記壁部と同じ面側に配置されている請求項１または２に記載の物理量センサー。
4. 前記回路部は、前記半導体基板上に配置されている絶縁層と、前記絶縁層を貫通している配線部とを有しており、
   前記壁部は、前記絶縁層および前記配線部のうちの少なくとも一方と同一の成膜により形成されている請求項１ないし３のいずれか１項に記載の物理量センサー。
5. 前記ダイヤフラム部は、酸エッチング液に対するエッチングレートが前記絶縁層よりも低い材料で構成されている層を含んでいる請求項４に記載の物理量センサー。
6. 前記ダイヤフラム部は、アルカリエッチング液に対するエッチングレートが前記半導体基板よりも低い材料で構成されている層を含んでいる請求項１ないし５のいずれか１項に記載の物理量センサー。
7. 前記ダイヤフラム部は、シリコン酸化膜、シリコン窒化膜および金属膜のうちの少なくとも１つの膜を含んでいる請求項１ないし６のいずれか１項に記載の物理量センサー。
8. 前記キャビティ内が大気圧よりも減圧されている請求項１ないし７のいずれか１項に記載の物理量センサー。
9. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする圧力センサー。
10. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする高度計。
11. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする電子機器。
12. 請求項１ないし８のいずれか１項に記載の物理量センサーを有することを特徴とする移動体。

Images