JP2013240008A - 半導体集積回路及び信号増幅装置 - Google Patents

半導体集積回路及び信号増幅装置 Download PDF

Info

Publication number
JP2013240008A
JP2013240008A JP2012113384A JP2012113384A JP2013240008A JP 2013240008 A JP2013240008 A JP 2013240008A JP 2012113384 A JP2012113384 A JP 2012113384A JP 2012113384 A JP2012113384 A JP 2012113384A JP 2013240008 A JP2013240008 A JP 2013240008A
Authority
JP
Japan
Prior art keywords
test signal
signal
terminal
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012113384A
Other languages
English (en)
Other versions
JP2013240008A5 (ja
JP5924116B2 (ja
Inventor
Kunihito Takahashi
国人 高橋
Akihiko Toda
彰彦 戸田
Tatsuya Kishii
達也 岸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2012113384A priority Critical patent/JP5924116B2/ja
Priority to US13/895,837 priority patent/US9535102B2/en
Priority to CN201310184666.2A priority patent/CN103424625B/zh
Publication of JP2013240008A publication Critical patent/JP2013240008A/ja
Publication of JP2013240008A5 publication Critical patent/JP2013240008A5/ja
Application granted granted Critical
Publication of JP5924116B2 publication Critical patent/JP5924116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

【課題】テスト信号を利用者に気づかれないように外部負荷に供給する。
【解決手段】信号増幅装置1は、半導体集積回路10と内部負荷71とを備える。半導体集積回路10は、入力信号Sinを増幅して出力信号Soutを第1端子T1に出力する増幅部20と、一端が第2端子T2に接続された抵抗40と、余弦波の1波長を切り出したテスト信号TSを生成して抵抗40の他端に供給するテスト信号生成部30と、第2端子T2におけるテスト信号TSの振幅を検出するAD変換部50と、検出データDに基づいて増幅部20のゲインを制御する制御部60とを備える。出力信号Soutは、第1端子T1→内部負荷71→第1外部端子TA→外部負荷2→第2外部端子TBの経路で供給される。
【選択図】図1

Description

本発明は、テスト信号を外部負荷に供給してインピーダンスを測定する技術に関する。
入力信号を増幅して外部負荷に出力する信号増幅回路において、テスト信号を外部負荷に供給し、外部負荷がステレオプラグであるか、モノラルプラグであるかを判別する技術が知られている(特許文献1)。この技術では、テスト信号の周波数を可聴帯域外の高周波数に設定することによって、テスト信号が利用者に聞こえないようにしている。
特許4182802号公報
ところで、外部負荷として接続されるスピーカやヘッドホンは、リアクタンス成分を含んでおり、周波数によってインピーダンスが変化する。従って、テスト信号を可聴帯域外の高周波に設定すると、高周波数のインピーダンスが可聴帯域におけるインピーダンスとずれてしまう可能性がある。従って、必要な可聴帯域におけるインピーダンスを正確に求めることができない。また、高周波数では、外部負荷においてテスト信号が減衰してしまい、高いSN比でインピーダンスを測定することが困難になるおそれがある。さらに、テスト信号を生成する回路の周波数特性を可聴帯域外の高周波数まで伸ばす必要があり、信号増幅回路を構成するトランジスタなどの部品を高周波数に対応させる必要があった。
本発明は、テスト信号の周波数を可聴帯域外の高周波数に設定しなくても、利用者が気づかずに外部負荷のインピーダンスを測定可能とすることを解決課題とする。
以上の課題を解決するために本発明に係る半導体集積回路は、外部負荷を接続可能な外部端子と、一端が前記外部端子に接続された内部負荷とを備える信号増幅装置に用いられるものであって、入力信号を増幅して出力信号を前記内部負荷の他端に出力する増幅部と、一端が前記外部端子又は前記内部負荷の他端に接続された抵抗と、余弦波の1波長の波形をテスト信号として生成して前記抵抗の他端に供給するテスト信号生成部と、前記抵抗の一端における前記テスト信号の振幅を検出する検出部と、前記検出部の検出結果に基づいて、前記増幅部のゲインを制御する制御部とを、備える。
この発明によれば、テスト信号として余弦波の1波長の波形を採用するので、短時間で外部負荷のインピーダンスの測定が終了する。従って、利用者にテスト信号が異音として感知されないようにできる。
ここで、余弦波の1波長の波形は、前記余弦波の上側ピークから次の上側ピークまでの波形であることが好ましい。この場合には、テスト信号の肩の部分をなだらかに変化させることができるので、高調波成分の発生を抑制することができる。
また、前記入力信号は音声信号であり、前記テスト信号の周波数は、可聴帯域の最高周波数よりも低いことが好ましい。テスト信号の周波数が可聴帯域内にある場合は、外部負荷がヘッドホンやスピーカとして動作する周波数でインピーダンスを測定できるので、正確に外部負荷のインピーダンスを計測することが可能となる。また、テスト信号の周波数が可聴帯域の最低周波数よりも低い場合は、テスト信号が浮遊容量、浮遊インダクタンスあるいは配線抵抗などによって殆ど減衰しないので、正確に外部負荷のインピーダンスを計測することが可能となる。
また、本発明に係る信号増幅装置は、前記外部端子である第1外部端子と、所定の電位が供給される第2外部端子と、一端が前記第1外部端子に接続された内部負荷と、上述した半導体集積回路とを備え、前記半導体集積回路は、前記内部負荷の他端と接続される第1端子と、前記第1外部端子と接続されるともに、前記抵抗の一端が接続される第2端子とを備えることを特徴とする。
この発明によれば、半導体集積回路において、出力信号を出力する第1端子とテスト信号を出力する第2端子とが独立して設けられており、第2端子は第1外部端子に接続されている。従って、出力信号は、第1端子→内部負荷→第1外部端子→外部負荷といった経路で外部負荷に供給される一方、テスト信号は、第2端子→第1外部端子→外部負荷といった経路で外部負荷に供給される。この結果、テスト信号は内部負荷には供給されないので、正確な外部負荷のインピーダンスに応じて増幅部のゲインを調整することができる。
本発明の実施形態に係る信号増幅装置の構成を示すブロック図である。 アンプの出力段の構成を示す回路図である。 テスト信号の波形を説明するための説明図である。 テスト信号の比較例を説明するための説明図である。 テスト信号の比較例を説明するための説明図である。 テスト信号の比較例を説明するための説明図である。 テスト信号のスぺクラムを説明するための説明図である。 テスト期間以外の期間において出力信号が供給される経路を示す説明図である。 テスト期間においてテスト信号が供給される経路を示す説明図である。 変形例に係るテスト信号の波形を説明するための説明図である。 変形例に係る信号増幅装置の構成を示すブロック図である。 変形例に係る半導体集積回路の構成を示すブロック図である。
<1.実施形態>
以下、図面を参照しつつ、本発明に係る実施形態を説明する。図1は、本発明の実施形態に係る信号増幅装置1の主要構成を示すブロック図である。信号増幅装置1は、IC又はICモジュールなどで構成される半導体集積回路10と、第1外部端子TA、第2外部端子TB、及び内部負荷71を備える。
第1外部端子TA及び第2外部端子TBは、例えば、ヘッドホンのジャックとプラグの接続点に相当する。第1外部端子TA及び第2外部端子TBには外部負荷2が接続される。外部負荷2としては、インピーダンスが相違するヘッドホンやスピーカなどが該当する。この例では、第1外部端子TAからテスト信号TS又は出力信号Soutが出力され、第2外部端子TBには接地電位(所定の電位)が供給される。半導体集積回路10は、テスト期間においてテスト信号TSを外部負荷2に供給し、外部負荷2のインピーダンスに応じてテスト期間以外の期間において出力信号Soutの振幅を調整するようになっている。
内部負荷71は、第1外部端子TAと半導体集積回路10との間に設けられており、高域周波数のノイズを除去するフェライトビーズや、大振幅の信号からスピーカやヘッドホンなどの外部負荷2を保護するための保護抵抗などを含んで構成してもよい。
半導体集積回路10は、内部負荷71と接続される第1端子T1と、第1外部端子TAに接続される第2端子T2とを備える。
また、半導体集積回路10は、差動形式の入力信号Sinを増幅してシングルエンド形式の出力信号Soutを生成し、第1端子T1に供給する増幅部20を備える。より具体的には、増幅部20は、第1制御信号CTL1に基づいて、入力信号Sinの振幅を調整する信号調整部21とアンプ22とを備える。この例では、アンプ22のゲインは固定であり、増幅部20のゲインは、信号調整部21によって制御される。なお、この例では、入力信号Sinを差動形式としたが、シングルエンド形式であってもよいことは勿論である。この場合、信号調整部21及びアンプ22はシングルエンド形式で構成される。
また、アンプ22には、テスト期間においてハイレベルとなり、テスト期間以外の期間においてローレベルとなる第2制御信号CTL2が供給される。アンプ22の出力段は、例えば、図2に示すようにPチャネルトランジスタ221とNチャネルトランジスタ222とが直列に接続されており、テスト期間ではPチャネルトランジスタ221のゲート電位が電源電圧Vddにプルアップされ、Nチャネルトランジスタ222のゲート電位が接地電位にプルダウンされる。一方、テスト期間以外の期間では、Pチャネルトランジスタ221及びNチャネルトランジスタ222のゲートは適切にバイアスされ、出力信号Soutが低インピーダンスで出力される。これにより、テスト期間では、増幅部20の出力インピーダンスがハイインピーダンス状態となり、テスト期間以外の期間では、増幅部20から出力信号Soutが第1外部端子TAに出力され、内部負荷71を介してヘッドホンなどの外部負荷2に供給される。
さらに、半導体集積回路10は、テスト信号生成部30、抵抗40、AD変換部50、及び制御部60を備える。テスト信号生成部30は、差動形式のテスト信号TSを発生する信号発生器31とアンプ32を備える。
ここで、テスト信号TSについて図3を参照して説明する。テスト信号TSは、連続する余弦波Fから1波長の波形F1を切り出した部分を含むものとなっている。より具体的には、テスト信号TSは、余弦波Fの上側ピークP1(以下、第1の上側ピークP1と称する)から次の上側ピークP2(以下、第2の上側ピークと称する)までの1波長の波形F1を切り出して、第1の上側ピークP1と第2の上側ピークP2を、出力信号Soutの振幅中心電位Vcとなるようにレベルシフトさせたものである。なお、この例では、信号発生器31で発生するテスト信号TSを差動形式としたが、シングルエンド形式であってもよいことは勿論である。この場合、信号発生器31及びアンプ32はシングルエンド形式で構成される。また、振幅中心電位Vcは、例えば、第2外部端子TBに所定の電位として供給される接地電位GNDである。
このようにテスト信号TSを生成したのは、利用者に異音を感じさせないためである。ヘッドホンやスピーカで再生しても利用者が気づかないようにするためには、1)テスト信号TSの周波数成分を可聴帯域において人の聴覚で感じられない程度に小さくすること、
2)テスト信号TSの発生時間を人の聴覚で感じられない程度に短くすることが必要である。
例えば、図4に示すようにテスト信号TSの波形を連続した余弦波とすると、その周波数成分は基本周波数fにおいて大きなエネルギーを持つため、人の聴覚で感じられ易くなる。基本周波数fのエネルギーを低くするためには、テスト信号TSの振幅を小さくすればよい。しかしながら、人の聴覚で感じられない程度にテスト信号TSの振幅を小さくすると、外部負荷2のインピーダンスを計測する際に、SN比が低下し、測定されたインピーダンスが不正確になる。
また、例えば、図5に示すようにテスト信号TSの波形を方形波にすると、テスト信号TSの周波数成分は基本周波数f及びその高調波において大きなエネルギーを持つため、人の聴覚で感じられ易くなる。
そこで、本実施形態では、テスト信号TSを余弦波から切り出した1波長F1とすることで、テスト信号TSの発生時間を短くし、且つ、高調波成分を殆ど発生しないようにしたのである。例えば、図6に示すように余弦波の半波長を切り出した波形Wと、テスト信号TSとを比較すると、肩の部分SDにおいて波形Wの方が急峻に変化していることが分かる。従って、余弦波の半波長を切り出した波形Wは高調波成分が発生するが、テスト信号TSはなだらかに変化するため、高調波成分が殆ど発生しない。
この結果、テスト信号TSのスぺクトラムは図7に示すものとなり、図4に示す余弦波が連続する場合と比較すると、大幅に基本波周波数fのエネルギーを低減することができる。しかも、発生時間が短いのでテスト信号TSの振幅Vx(図3参照)を大きく設定することができ、高いSN比で外部負荷2のインピーダンスを測定することが可能となる。
本実施形態ではテスト信号TSの基本周波数fは3Hzである。可聴帯域は20Hz〜20KHzであるので、テスト信号TSの基本周波数fは可聴帯域の最低周波数よりも低い。一般にテスト信号TSの周波数が高くなるほど、浮遊容量、浮遊インダクタンスあるいは配線抵抗の影響を受けてテスト信号TSのレベルが減衰してしまうため、外部負荷2のインピーダンスの測定誤差が大きくなる。一方、可聴帯域の最低周波数よりも低い周波数では、浮遊容量、浮遊インダクタンスあるいは配線抵抗の影響を受けてテスト信号TSが減衰することが殆どない。しかも、テスト信号TSは高調波成分が極めて小さいので、可聴帯域において異音として人が感じる高調波が発生しない。これにより、利用者が気にならないテスト信号TSを用いて、正確に外部負荷2のインピーダンスを測定することが可能となる。
説明を図1に戻す。次に、アンプ32は、所定のゲインでテスト信号TSを増幅して、抵抗40に供給する。また、アンプ32の出力段は、アンプ22と同様に、例えば、図2に示すように構成されている。そして、第2制御信号CTL2がハイレベルとなるテスト期間において、Pチャネルトランジスタ221及びNチャネルトランジスタ222のゲートは適切にバイアスされ、第2制御信号CTL2がローレベルとなるテスト期間以外の期間においてオフ状態となるように構成されている。これにより、テスト期間ではテスト信号生成部30からテスト信号TSが、抵抗40を介してヘッドホンなどの外部負荷2に供給され、テスト期間以外の期間では、テスト信号生成部30の出力側がハイインピーダンス状態になることに伴って第2端子T2がハイインピーダンス状態となる。
次に、AD変換部50は、第2端子T2の電位をAD変換して得た検出データDを制御部60に出力する。即ち、AD変換部50は、テスト期間において第2端子T2におけるテスト信号TSの振幅を検出する検出部として機能する。
次に、制御部60には、外部装置から第1外部端子TA及び第2外部端子TBにヘッドホンなどの外部負荷2が接続されるとアクティブになる検知信号CTLが供給される。制御部60は、検知信号CTLがアクティブになった後、所定時間だけ第2制御信号CTL2をハイレベルとする。第2制御信号CTL2がハイレベルの期間がテスト期間となる。
そして、テスト期間における検出データDに基づいて、外部負荷2のインピーダンスを測定し、外部負荷2のインピーダンスに応じて第1制御信号CTL1を生成する。より具体的は、図3に示すようにテスト信号TSの振幅が最大(信号レベルが最小)となる時刻Txにおける検出データDに基づいて、インピーダンスを算出すればよい。
信号発生器31で生成するテスト信号TSの振幅は既知であり、アンプ32のゲインも既知である。従って、テスト信号生成部30から出力されるテスト信号TSの振幅も既知である。ここで、テスト信号生成部30から出力されるテスト信号TSの振幅をV2、第2端子におけるテスト信号TSの振幅をV1、抵抗40のインピーダンスをZy、外部負荷2のインピーダンスをZxとすれば、外部負荷2のインピーダンスZxは、以下に示す式(1)で与えられる。
Zx=ZyV1/(V2−V1)…(1)
制御部60は、式(1)に従ってインピーダンスZxを算出し、インピーダンスZxに応じた第1制御信号CTL1を生成し、増幅部20のゲインを調整する。この結果、異なる種類の外部負荷2が接続されても、適切な音量を出力することができる。
本実施形態によれば、テスト期間以外の期間では、図8に示すように第1端子T1から出力される出力信号Soutが内部負荷71を介して外部負荷2に供給される一方、第2端子T2はハイインピーダンス状態となる。従って、テスト信号TSと独立して出力信号Soutを外部負荷2に供給することができる。また、内部負荷71を介して出力信号Soutを供給するので、外部負荷2が故障などの理由で短絡したとしても、半導体集積回路10を保護することができ、更に、大振幅の出力信号Soutが半導体集積回路10から出力されても外部負荷2を保護することができる。
次に、テスト期間では、図9に示すように第1端子T1はハイインピーダンス状態となる一方、第2端子T2から出力されるテスト信号TSは内部負荷71を通らずに、外部負荷2に直接供給される。この結果、内部負荷71の影響を受けることなく、外部負荷2のインピーダンスを正確に特定することができ、異なる種類の外部負荷2が接続されても、適切な音量を出力することが可能となる。
<2.変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、上述した実施形態と各変形例は適宜組み合わせてもよいことは勿論である。
(1)上述した実施形態では、振幅中心電位Vcを基準として負側にピークを有するテスト信号TSを一例として説明したが、本発明は、これに限定されるものではなく、テスト信号TSは、余弦波の1波長を切り出した波形であれば、どのタイミングで切り出してもよい。例えば、テスト信号TSを、図10に示すように余弦波Fの下側ピークP3(以下、第1の下側ピークP3と称する)から次の下側ピークP4(以下、第2の下側ピークP4と称する)までの1波長の波形F1を切り出して、第1の下側ピークP3と第2の下側ピークP4を、出力信号Soutの振幅中心電位Vcとなるようにレベルシフトさせた波形としてもよい。
また、上述した実施形態においては、テスト信号TSの基本周波数fを可聴帯域の最低周波数である20Hzよりも小さく設定したが、本発明はこれに限定されるものではなく、利用者に気づかれないのであれば、テスト信号TSの周波数をどのように設定してもよい。但し、テスト信号TSの減衰を考慮して、可聴帯域の最高周波数である20KHzよりも低いことが好ましい。
加えて、上述した実施形態では可聴帯域を20Hz〜20KHzとしたが、信号増幅回路1の使用目的によって可聴帯域は相違する。例えば、電話においては、可聴帯域が300Hz〜3.5KHzあるいは、100Hz〜7KHzとなる。
(2)上述した実施形態では、半導体集積回路10に第2端子T2が設けられており、第2端子T2と第1外部端子TAと接続して、内部負荷71を迂回してテスト信号TSを外部負荷2に供給したが、本発明はこれに限定されるものではなく、テスト期間において外部負荷2にテスト信号TSを供給し、テスト期間以外の期間において外部負荷2に出力信号Soutを供給するのであれば、どのような構成であってもよい。
例えば、図11に示す信号増幅回路1Zのように、半導体集積回路10Zには第2端子T2が設けられておらず、抵抗40が第1端子T1に接続されているものであってもよい。この場合には、テスト信号TSが内部負荷71を介して外部負荷2に供給される。内部負荷71の大きさが小さい場合には、この変形例においても、外部負荷2のインピーダンスを必要な精度で測定することが可能である。また、内部負荷71の大きさが既知であれば、これを考慮して、外部負荷2のインピーダンスを計測してもよい。
この場合にもテスト信号TSとして余弦波の1波長F1を切り出したものを用いるので、テスト信号TSをヘッドホンやスピーカなどに供給しても、利用者に気づかれないようにできる。
(3)上述した実施形態では、テスト信号生成部30から出力されるテスト信号TSの振幅V2は既知であるとしたが、本発明はこれに限定されるものではなく、テスト信号生成部30から出力されるテスト信号TSの振幅V2を測定して外部負荷2のインピーダンスを特定してもよい。
例えば、図12に示す半導体集積回路10Aを用いて、信号増幅装置1を構成してもよい。この場合、テスト信号生成部30から出力されるテスト信号TSの振幅V2をAD変換して検出データDaを出力するAD変換部50Aと、第2端子T2におけるテスト信号TSの振幅V1をAD変換して検出データDbを出力するAD変換部50Bを設け、制御部60は、検出データDa及び検出データDbに基づいて、外部負荷2のインピーダンスを特定すればよい。
このように、テスト信号TSの振幅V2を測定すると、テスト信号生成部30の製造ばらつき、温度特性、あるいは経時変化によってテスト信号TSの振幅V2が変化しても、これを実測するので、より正確に外部負荷2のインピーダンスを測定することができる。
(4)上述した実施形態及び変形例では、制御部60は、式(1)に基づいて外部負荷2のインピーダンスを算出することとしたが、本発明はこれに限定されるものではなく、第2端子T2におけるテスト信号TSの振幅V1に基づいて、第1制御信号CTL1を生成してもよい。テスト信号生成部30から出力されるテスト信号TSの振幅V2は固定であるので、外部負荷2のインピーダンスと第2端子T2におけるテスト信号TSの振幅V1とは、1対1に対応する。そして、外部負荷2のインピーダンスに応じて増幅部20のゲインを決定するので、予めテスト信号TSの振幅V1と増幅部20のゲインの関係を定めておけば、インピーダンスを算出しなくても、第1制御信号CTL1を直接生成することができる。具体的には、テスト信号TSの振幅V1と第1制御信号CTL1の大きさとをテーブルに記憶しておき、テーブルを参照して第1制御信号CTL1を生成すればよい。
(5)上述した実施形態では、2極タイプのプラグについて説明したが、3極又は4極タイプのプラグに適用してもよいことは勿論である。ところで、4極タイプのプラグは、先端から、Lch、Rch、GND、MICが配置される第1態様と、先端からLch、Rch、MIC、GNDが配置される第2態様が存在する。この場合、先端から3番目の電極に、第1態様ではGNDが接続される一方、第2態様ではMICが接続される。上述した実施形態を4極タイプのプラグに適用した場合には、先端から3番目の電極のインピーダンスを算出することによって、第1態様と第2態様とを判別することができる。第1態様ではGNDと接続されるためインピーダンスはゼロとなるが、第2態様ではマイクが接続されるため、マイクのインピーダンスが算出される。したがって、インピーダンスに基づいてプラグの種類を判別することが可能となる。
1,1Z……信号増幅装置、2……外部負荷、10,10A,10Z……半導体集積回路、20……増幅部、21……信号調整部、22……アンプ、30……テスト信号生成部、31……信号発生器、32……アンプ、40……抵抗、50……AD変換部、60……制御部、71……内部負荷、TA……第1外部端子、TB……第2外部端子、T1……第1端子、T2……第2端子、Sin……入力信号、Sout……出力信号、CTL1……第1制御信号、CTL2……第2制御信号。

Claims (4)

  1. 外部負荷を接続可能な外部端子と、一端が前記外部端子に接続された内部負荷とを備える信号増幅装置に用いられる半導体集積回路であって、
    入力信号を増幅して出力信号を前記内部負荷の他端に出力する増幅部と、
    一端が前記外部端子又は前記内部負荷の他端に接続された抵抗と、
    余弦波の1波長の波形をテスト信号として生成して前記抵抗の他端に供給するテスト信号生成部と、
    前記抵抗の一端における前記テスト信号の振幅を検出する検出部と、
    前記検出部の検出結果に基づいて、前記増幅部のゲインを制御する制御部とを、
    備える半導体集積回路。
  2. 余弦波の1波長の波形は、前記余弦波の上側ピークから次の上側ピークまでの波形であることを特徴とする請求項1に記載の半導体集積回路。
  3. 前記入力信号は音声信号であり、前記テスト信号の周波数は、可聴帯域の最高周波数よりも低いことを特徴とする請求項1又は2に記載の半導体集積回路。
  4. 前記外部端子である第1外部端子と、
    所定の電位が供給される第2外部端子と、
    一端が前記第1外部端子に接続された内部負荷と、
    請求項1乃至3のうちいずれか1項に記載の半導体集積回路とを備え、
    前記半導体集積回路は、
    前記内部負荷の他端と接続される第1端子と、
    前記第1外部端子と接続されるともに、前記抵抗の一端が接続される第2端子とを備える、
    ことを特徴とする信号増幅装置。
JP2012113384A 2012-05-17 2012-05-17 半導体集積回路及び信号増幅装置 Active JP5924116B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012113384A JP5924116B2 (ja) 2012-05-17 2012-05-17 半導体集積回路及び信号増幅装置
US13/895,837 US9535102B2 (en) 2012-05-17 2013-05-16 Test signal supplying device and semiconductor integrated circuit
CN201310184666.2A CN103424625B (zh) 2012-05-17 2013-05-17 测试信号供应设备和半导体集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012113384A JP5924116B2 (ja) 2012-05-17 2012-05-17 半導体集積回路及び信号増幅装置

Publications (3)

Publication Number Publication Date
JP2013240008A true JP2013240008A (ja) 2013-11-28
JP2013240008A5 JP2013240008A5 (ja) 2015-04-23
JP5924116B2 JP5924116B2 (ja) 2016-05-25

Family

ID=49764661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012113384A Active JP5924116B2 (ja) 2012-05-17 2012-05-17 半導体集積回路及び信号増幅装置

Country Status (1)

Country Link
JP (1) JP5924116B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512813A (ja) * 2015-03-27 2018-05-17 華為技術有限公司Huawei Technologies Co.,Ltd. イヤホンステータス検出方法および端末

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327026A (ja) * 1997-05-23 1998-12-08 Nippon Columbia Co Ltd 増幅器
JPH11355880A (ja) * 1998-06-12 1999-12-24 Sharp Corp 音響再生装置
JP2005531227A (ja) * 2002-06-24 2005-10-13 アナログ デバイシーズ インク 異なる種類の多くの機器のいずれか一つを認識するための識別のシステムと方法
JP2006013774A (ja) * 2004-06-24 2006-01-12 Pioneer Electronic Corp 高域専用信号出力遅延時間調整装置
JP2006340253A (ja) * 2005-06-06 2006-12-14 Fuji Electric Fa Components & Systems Co Ltd アナログ入力の過電圧保護回路
US20070098190A1 (en) * 2005-11-03 2007-05-03 Samsung Electronics Co., Ltd. Method and apparatus to control output power of a digital power amplifier optimized to a headphone and a portable audio player having the same
JP4182802B2 (ja) * 2003-04-25 2008-11-19 ソニー株式会社 音響信号入出力装置、入出力回路切換方法
JP2009296478A (ja) * 2008-06-09 2009-12-17 Oki Semiconductor Co Ltd 増幅回路
JP2011511576A (ja) * 2008-01-31 2011-04-07 クゥアルコム・インコーポレイテッド オーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法
JPWO2009087772A1 (ja) * 2008-01-10 2011-05-26 ティーオーエー株式会社 スピーカラインの検査装置
JP2011135272A (ja) * 2009-12-24 2011-07-07 Brother Industries Ltd 端末装置、処理方法および処理プログラム
JP2013131910A (ja) * 2011-12-21 2013-07-04 Sharp Corp 音声出力装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327026A (ja) * 1997-05-23 1998-12-08 Nippon Columbia Co Ltd 増幅器
JPH11355880A (ja) * 1998-06-12 1999-12-24 Sharp Corp 音響再生装置
JP2005531227A (ja) * 2002-06-24 2005-10-13 アナログ デバイシーズ インク 異なる種類の多くの機器のいずれか一つを認識するための識別のシステムと方法
JP4182802B2 (ja) * 2003-04-25 2008-11-19 ソニー株式会社 音響信号入出力装置、入出力回路切換方法
JP2006013774A (ja) * 2004-06-24 2006-01-12 Pioneer Electronic Corp 高域専用信号出力遅延時間調整装置
JP2006340253A (ja) * 2005-06-06 2006-12-14 Fuji Electric Fa Components & Systems Co Ltd アナログ入力の過電圧保護回路
US20070098190A1 (en) * 2005-11-03 2007-05-03 Samsung Electronics Co., Ltd. Method and apparatus to control output power of a digital power amplifier optimized to a headphone and a portable audio player having the same
JPWO2009087772A1 (ja) * 2008-01-10 2011-05-26 ティーオーエー株式会社 スピーカラインの検査装置
JP2011511576A (ja) * 2008-01-31 2011-04-07 クゥアルコム・インコーポレイテッド オーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法
JP2009296478A (ja) * 2008-06-09 2009-12-17 Oki Semiconductor Co Ltd 増幅回路
JP2011135272A (ja) * 2009-12-24 2011-07-07 Brother Industries Ltd 端末装置、処理方法および処理プログラム
JP2013131910A (ja) * 2011-12-21 2013-07-04 Sharp Corp 音声出力装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512813A (ja) * 2015-03-27 2018-05-17 華為技術有限公司Huawei Technologies Co.,Ltd. イヤホンステータス検出方法および端末
US10268443B2 (en) 2015-03-27 2019-04-23 Huawei Technologies Co., Ltd. Earphone status detection method and terminal

Also Published As

Publication number Publication date
JP5924116B2 (ja) 2016-05-25

Similar Documents

Publication Publication Date Title
CN107078707B (zh) 用于音频信号路径的增益校准的系统和方法
US9826294B2 (en) Loudspeaker controller
CN106063124B (zh) 用于检测耦合至音频设备的换能器设备的负载阻抗的系统及方法
JP6082008B2 (ja) オーディオ信号処理方法及びそれによるオーディオ信号処理装置
US9872116B2 (en) Apparatus and method for detecting earphone removal and insertion
TWI511579B (zh) 具主動噪音消除功能之耳機及其自動校正方法
US9438982B2 (en) Systems and methods for detection of load impedance of a transducer device coupled to an audio device
US10045124B2 (en) Crosstalk mitigation
US8358788B2 (en) Noise cancellation for microphone-speaker combinations using combined speaker amplifier and reference sensing
TW201501544A (zh) 耳機音頻輸出控制電路
TWI713374B (zh) 用於主動式降噪的音頻調校方法以及相關音頻調校裝置
KR20060105456A (ko) 오디오 신호 증폭장치 및 왜곡보정방법
US11070179B2 (en) Apparatus and method for measuring speaker transducer impedance versus frequency with ultralow inaudible signal
CN103424625B (zh) 测试信号供应设备和半导体集成电路
JP5924116B2 (ja) 半導体集積回路及び信号増幅装置
TW595238B (en) Feedback type active noise control circuit
JP6197593B2 (ja) 信号処理装置
JP2013240007A (ja) 半導体集積回路及び信号増幅装置
JP6872383B2 (ja) 音響スピーカーを作動させるために音響増幅器によって生成される電流を測定するための装置
US8488801B2 (en) Audio compensation unit and compensating method and audio processing device thereof
CN116348030A (zh) 电子装置及其控制方法
JP2013240008A5 (ja)
TWI426787B (zh) 音頻補償裝置
KR20140105151A (ko) 보청기 교정장치
US9941848B1 (en) Transconductance with capacitances feedback compensation amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R151 Written notification of patent or utility model registration

Ref document number: 5924116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350