JP2013033911A - 発光素子搭載用基板及びｌｅｄパッケージ - Google Patents

発光素子搭載用基板及びｌｅｄパッケージ Download PDF

Info

Publication number
JP2013033911A
JP2013033911A JP2012064702A JP2012064702A JP2013033911A JP 2013033911 A JP2013033911 A JP 2013033911A JP 2012064702 A JP2012064702 A JP 2012064702A JP 2012064702 A JP2012064702 A JP 2012064702A JP 2013033911 A JP2013033911 A JP 2013033911A
Authority
JP
Japan
Prior art keywords
substrate
pair
wiring patterns
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012064702A
Other languages
English (en)
Other versions
JP5985846B2 (ja
Inventor
Noboru Imai
昇 今井
Fumiya Isaka
文哉 伊坂
Masanori Nemoto
正徳 根本
Minoru Tanoi
稔 田野井
Takeshi Takahashi
高橋　　健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012064702A priority Critical patent/JP5985846B2/ja
Priority to US13/493,090 priority patent/US20130001633A1/en
Priority to CN2012102081273A priority patent/CN102856483A/zh
Publication of JP2013033911A publication Critical patent/JP2013033911A/ja
Application granted granted Critical
Publication of JP5985846B2 publication Critical patent/JP5985846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】片面配線基板を用いたフリップチップ実装が可能であり、放熱性及び光反射性に優れた発光素子搭載用基板及びこれを用いたＬＥＤパッケージを提供する。
【解決手段】発光素子搭載用基板は、絶縁性を有する基板と、前記基板の一方の面上に形成され、第１の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第２の間隔を有して離間する一対の貫通孔が形成され、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部と、前記一対の配線パターンを覆うように前記基板の前記一方の面上に形成された光反射性を有する絶縁層とを備える片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の５０％以上の水平投影面積を有し、前記絶縁層は、前記一対の配線パターンがそれぞれ露出する開口を備える。
【選択図】図１Ａ

Description

本発明は、発光素子搭載用基板及びこれを用いたＬＥＤパッケージに関する。
近年、省エネルギーの観点から発光素子としてＬＥＤ（Light Emitting Diode）チップを用いた表示装置や照明装置が注目されるようになり、世界的なレベルでＬＥＤチップとそれに関連する製品や技術の開発競争が起きている。その象徴の一例として、単位明るさ当たりの価格（円／ｌｍ）が指標として周知されているほどである。この単位からも、競争に勝つためには、単位当たりの価格を下げるか、単位当たりの光束を上げるかが要求されていることが分かる。
そのような中、ＬＥＤチップに関しては発光効率の観点から、発光面側に電極を持つワイヤボンディング型のＬＥＤチップとは別に、電極をＬＥＤチップの裏面に設けたフリップチップ型のＬＥＤチップが注目されている。このフリップチップ型のＬＥＤチップを実装する基板には、基板の放熱性、配線パターンの微細性、基板の平坦性などが必要とされるため、セラミック基板が多く使用されているのが現状である。
しかし、セラミック基板は、比較的小さなサイズ（例えば５０ｍｍ四方）のブロック単位での焼結を余儀なくされるため、大量生産しても安価になりにくく、配線パターンが微細になるほどに、配線のパターンの微細さに対する焼結の歪みの割合が無視できなくなってくる。加えて、最近は基板の薄さも要求されているので、ハンドリング時の衝撃で割れる確率が高くなってきている。
この代替基板としては、従来からあるリジット基板、テープ基板（ＴＡＢ：Tape Automated Bonding）、フレキシブル基板、メタルベース基板などを使うことが検討されている。その際、良好な放熱性とフリップチップ実装可能な配線パターンの微細性について両立させるためには、基板の両面に配線が形成され、これらの配線同士が貫通ビアで電気的に接続された両面配線基板を採用するのが一般的である（例えば、特許文献１参照。）。
特許文献１に開示された発光装置は、導通領域と非導通領域を有する金属基板と、金属基板上に絶縁層を介して形成された一対の配線パターンと、一対の配線パターンにフリップチップ実装され、底面に２つの電極を有するＬＥＤチップと、金属基板の導通領域とＬＥＤチップの２つの電極を一対の配線パターンを介して接続する一対の貫通ビアとを備える。
特開２０１１−４０４８８号公報
しかし、両面配線基板の形態として、放熱性確保のための貫通ビアや配線の微細性を持たせると、片面配線基板に比べてどうしても高価になってしまうため、単位明るさあたりの価格（円／ｌｍ）という指標で競争力を失う原因となる。また、ＬＥＤチップのサイズよりも小さい断面積の貫通ビアを介して放熱する構成では、十分な放熱性を得る事が困難である。
また、フリップチップ型のＬＥＤチップをセラミック基板以外の配線基板に実装しようとすると、ＬＥＤチップの直下やＬＥＤチップの近傍がセラミック基板のように白色でないことがフリップチップ型のＬＥＤチップからの光束を低下させる原因となる。そこで、フリップチップ型のＬＥＤチップの仕様によっては、ＬＥＤチップ自体に反射層を持たせていたが、これはＬＥＤチップのコストを上げる方向に作用する。
したがって、本発明の目的は、片面配線基板を用いたフリップチップ実装が可能であり、放熱性及び光反射性に優れた発光素子搭載用基板及びこれを用いたＬＥＤパッケージを提供することにある。
本発明は、上記目的を達成するため、以下の発光素子搭載用基板及びＬＥＤパッケージを提供する。
［１］絶縁性を有する基板と、前記基板の一方の面上に形成され、第１の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第２の間隔を有して離間する一対の貫通孔が形成され、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部と、前記一対の配線パターンを覆うように前記基板の前記一方の面上に形成された光反射性を有する絶縁層とを備える片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の５０％以上の水平投影面積を有し、前記絶縁層は、前記一対の配線パターンがそれぞれ露出する開口を備えた発光素子搭載用基板。
［２］前記絶縁層は、硫酸バリウム（ＢａＳＯ4）の白色を基準とした分光光度計による測定において、波長４５０〜７００ｎｍの範囲の初期全反射率が８０％以上を有する前記［１］に記載の発光素子搭載用基板。
［３］前記絶縁層の備える前記開口は、概略０．００２ｍｍ2以上の面積を有する前記［１］又は［２］に記載の発光素子搭載用基板。
［４］前記一対の配線パターンは、それぞれが概略０．１ｍｍ2以上の面積を有し、前記第１の間隔は、０．３ｍｍ以上の範囲にわたって前記配線パターンの表面において配線厚さの１．５倍以下の間隔となるように前記基板の前記一方の面上に形成され、前記第２の間隔は、０．３ｍｍ以上の範囲にわたって前記基板の前記一方の面側において０．２ｍｍ以下の間隔となるように前記基板に設けられた前記［１］乃至［３］のいずれかに記載の発光素子搭載用基板。
［５］前記配線パターンは、銅又は銅合金から形成され、前記充填部は、前記貫通孔の前記基板の厚さの１／２以上の部分に充填された銅又は銅合金から形成された前記［１］乃至［４］のいずれかに記載の発光素子搭載用基板。
［６］上記［１］乃至［５］のいずれかに記載された発光素子搭載用基板の前記一対の配線パターンを跨ぐように、若しくは一方の配線パターンの上面に前記発光素子としてＬＥＤチップを搭載して前記配線パターンと前記ＬＥＤチップとを電気的に接続し、前記ＬＥＤチップを封止樹脂で封止した構成のＬＥＤパッケージ。
また、本発明は、上記［１］乃至［５］のいずれかに記載された発光素子搭載用基板において、以下の構成を有するものでもよい。
前記一対の配線パターンは、前記第１の間隔を有する部分に凸部を有し、前記一対の充填部は、前記一対の配線パターンの前記凸部と概略同じ位置であって前記第２の間隔を有する部分に凸部を有する。
前記基板は、半径５０ｍｍで曲げてもクラックが発生しない可撓性を有する。
前記配線パターン及び前記充填部は、ともに３５０Ｗ／ｍｋ以上の熱伝導率を有する。
前記基板の前記一方の面と反対側の面側に、ソルダーレジスト層を有する。
本発明によれば、片面配線基板を用いたフリップチップ実装が可能であり、放熱性及び光反射性に優れた発光素子搭載用基板及びこれを用いたＬＥＤパッケージを提供することができる。
図１Ａ（ａ）は、本発明の第１の実施の形態に係るＬＥＤパッケージの断面図、図１Ａ（ｂ）は、図１Ａ（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。 図１Ｂ（ｃ）は、発光素子搭載用基板の平面図である。 図２は、ＬＥＤパッケージのテープ基板（ＴＡＢ：Tape Automated Bonding）を示す平面図である。 図３（ａ）〜（ｇ）は、発光素子搭載用基板の製造方法の一例を１ユニットパターン分について示す断面図である。 図４（ａ）は、本発明の第２の実施の形態に係るＬＥＤパッケージを示す封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図４（ｂ）は、発光素子搭載用基板の平面図である。 図５（ａ）は、本発明の第３の実施の形態に係るＬＥＤパッケージを示し、封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図５（ｂ）は、発光素子搭載用基板の平面図である。 図６（ａ）は、本発明の第４の実施の形態に係るＬＥＤパッケージを示し、封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図６（ｂ）は、発光素子搭載用基板の平面図である。 図７（ａ）は、本発明の第５の実施の形態に係るＬＥＤパッケージの断面図、図７（ｂ）は、図７（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。 図８（ａ）は、本発明の第６の実施の形態に係るＬＥＤパッケージの断面図、図８（ｂ）は、図８（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。 図９は、本発明の第７の実施の形態に係るＬＥＤパッケージの断面図である。 図１０は、本発明の第８の実施の形態に係るＬＥＤパッケージの断面図である。 図１１（ａ）は、本発明の第９の実施の形態に係るＬＥＤパッケージの断面図、図１１（ｂ）は、図１１（ａ）のＬＥＤパッケージから封止樹脂を取り除いたＬＥＤパッケージの平面図である。 図１２は、本発明の第１０の実施の形態に係るＬＥＤパッケージの断面図である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複説明を省略する。
［実施の形態の要約］
本実施の形態に係る発光素子搭載用基板は 絶縁性を有する基板と、前記基板の一方の面上に形成され、第１の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第２の間隔を有して離間する一対の貫通孔が形成され、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部と、前記一対の配線パターンを覆うように前記基板の前記一方の面上に形成された光反射性を有する絶縁層とを備える片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の５０％以上の水平投影面積を有し、前記絶縁層は、前記一対の配線パターンがそれぞれ露出する開口を備えたものである。
配線パターンには、発光素子が搭載されるべき搭載領域が存在している。ここで、「搭載領域」とは、発光素子の搭載を予定している領域をいい、通常は矩形状の領域であり、発光素子の数が１つのときは、発光素子の面積と概略等しくなり、発光素子の数が複数のときは、複数の発光素子を囲んだ１つの領域、又は個々の発光素子に対応した複数の領域をいう。また、「搭載領域」は、一対の配線パターンに跨って存在する場合や、一対の配線パターンのうち一方の配線パターンに存在する場合などがある。
充填部の面積を搭載領域の面積よりも広く、かつ、配線パターンの面積の５０％以上とすることにより、充填部の放熱面積が増大する。絶縁層は、開口を除き発光素子直下や発光素子近傍においても発光素子からの光を反射する。
［第１の実施の形態］
図１Ａ（ａ）は、本発明の第１の実施の形態に係るＬＥＤパッケージの断面図、図１Ａ（ｂ）は、図１Ａ（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。図１Ｂ（ｃ）は、発光素子搭載用基板の平面図である。
発光装置の一例としてのＬＥＤパッケージ１は、図１Ａ（ａ）、（ｂ）に示すように、発光素子搭載用基板２の一対の配線パターン２２Ａ、２２Ｂの搭載領域３０に、発光素子として底面に電極３１ａ、３１ｂを有するフリップチップ型のＬＥＤチップ３をバンプ３２ａ、３２ｂによって接続するフリップチップ実装し、ＬＥＤチップ３を封止樹脂４Ａで封止したものである。
発光素子搭載用基板２は、基板の片面に配線を有するいわゆる片面配線基板であり、絶縁性を有する基板としての樹脂フィルム２０と、ＬＥＤチップ３が搭載される搭載領域３０を有して樹脂フィルム２０の一方の面である表面２０ａ上に接着剤２１を介して形成された一対の配線パターン２２Ａ、２２Ｂと、樹脂フィルム２０を厚さ方向に貫通する一対の貫通孔２０ｃが形成され、一対の配線パターン２２Ａ、２２Ｂに接触するとともに樹脂フィルム２０の一方の面と反対側の面である裏面２０ｂ側に露出するように一対の貫通孔２０ｃに充填された金属からなる一対の充填部２３Ａ、２３Ｂと、一対の配線パターン２２Ａ、２２Ｂを覆うように樹脂フィルム２０の表面２０ａ上に形成され、ＬＥＤチップ３からの光を反射させる絶縁層２４とを備える。
次に、上記ＬＥＤパッケージ１の各部の詳細について説明する。
（樹脂フィルム）
樹脂フィルム２０は、半径５０ｍｍで曲げてもクラックが発生しない可撓性（柔軟性）と絶縁性を有するのが好ましい。樹脂フィルム２０として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドなどの樹脂単体からなるフィルムを用いることができる。
（配線パターン）
一対の配線パターン２２Ａ、２２Ｂは、搭載領域３０の所定の方向に沿う一辺３０ａの長さ、例えば０．３ｍｍ以上の範囲にわたって搭載領域３０の所定の方向に直交する方向に沿う他の一辺３０ｂの長さ、例えば５０μｍ以下の第１の間隔ｄ１を有して、対向するように離間する。配線パターンは、半導体パッケージ上面の面積のうち、５０％以上存在させるのが望ましい。配線パターンの面積比を大きくすることで、熱伝導率の高い部材の容積・表面積が増加することで、放熱性を向上させることが可能になる。
なお、第１の間隔ｄ１は、例えば、フォトリソグラフィ技術、エッチング処理で作製可能な最小値に設定するのが望ましい。具体的には、３０μｍ〜１００μｍが好ましい。
また、配線パターン２２Ａ、２２Ｂ間の第１の間隔ｄ１は、配線パターン２２Ａ、２２Ｂの厚さをｔとしたとき、ｄ１≦（ｔ＋１０μｍ）と定めてもよい。配線パターン２２Ａ、２２Ｂの厚さｔは、３０μｍ以上が好ましい。
配線パターン２２Ａ、２２Ｂは、３５０Ｗ／ｍｋ以上の熱伝導率を有するのが好ましい。そのような配線パターン２２Ａ、２２Ｂの材料としては、銅（純銅）又は銅合金などを用いることができる。配線パターン２２Ａ、２２Ｂの材料に純銅を用いることにより、３９６Ｗ／ｍｋを実現することができる。配線パターン２２Ａ、２２Ｂの形状は、本実施の形態では、矩形状であるが、これに限られず、５角形以上の多角形でもよく、曲線、円弧等を含む形状でもよい。
（充填部）
一対の充填部２３Ａ、２３Ｂは、搭載領域３０の所定の方向に沿う一辺３０ａの長さ、例えば０．３ｍｍ以上の範囲にわたって搭載領域３０の所定の方向に直交する方向の他の一辺３０ｂの長さ、例えば０．３ｍｍ以下の第２の間隔ｄ２を有する。第２の間隔ｄ２としては０．２ｍｍ以下が好ましい。また、一対の充填部２３Ａ、２３Ｂは、樹脂フィルム２０の表面２０ａ側から見たとき、それぞれが搭載領域３０の面積よりも広く、かつ、それぞれが配線パターン２２Ａ、２２Ｂの面積の５０％以上又は７５％以上の面積を有するのが好ましい。一対の充填部２３Ａ、２３Ｂは、それぞれが配線パターン２２Ａ、２２Ｂの面積よりも広い面積を有していてもよい。本実施の形態では、充填部２３Ａ、２３Ｂは、配線パターン２２Ａ、２２Ｂの面積の８０％程度の面積を有する。
充填部は、ＬＥＤパッケージにおいて、搭載したＬＥＤチップの下に存在するように配置されている。そのため、熱の伝導経路がＬＥＤチップの下方に向かって最短経路が形成されるので放熱性を向上させることが可能となった。
本実施の形態において、充填部は配線パターンと相似形状に設けられているが、これに限られるものではない。
充填部２３Ａ、２３Ｂは、樹脂フィルム２０を厚さ方向に貫通する貫通孔２０ｃの樹脂フィルム２０の厚さの１／２以上の部分に充填して形成されている。本実施の形態では、貫通孔２０ｃ内の全てに充填部２３Ａ、２３Ｂを充填している。
充填部２３Ａ、２３Ｂは、配線パターン２２Ａ、２２Ｂと同様に３５０Ｗ／ｍｋ以上の熱伝導率を有するのが好ましい。そのような充填部２３Ａ、２３Ｂの材料としては、銅（純銅）又は銅合金などを用いることができる。充填部２３Ａ、２３Ｂの材料に純銅を用いることにより、３９６Ｗ／ｍｋを実現することができる。
（絶縁層）
絶縁層２４は、硫酸バリウム（ＢａＳＯ4）の白色素材を基準とした分光光度計による測定において、波長４５０〜７００ｎｍの範囲の初期全反射率が８０％以上を有するのが好ましい。そのような絶縁層２４の材料として、例えば白色のレジストを用いることができる。絶縁層２４の開口２４ａは、小さい方が好ましいが、例えば直径０．０５ｍｍ〜０．３ｍｍ（開口面積０．００２〜０．０７１ｍｍ2）又は直径０．１〜０．２ｍｍ（開口面積０．００８〜０．０３１ｍｍ2）としてもよい。本実施の形態では、開口２４ａを直径０．１５ｍｍ以下（開口面積０．０１８ｍｍ2以下）とした。なお、絶縁層２４の反射率は、配線基板の製造直後、若しくは配線基板の出荷時に、分光光度計で測定した４５０〜７００ｎｍの範囲の各波長での鏡面反射成分を含む反射率を測定したものである。これを、初期全反射率という。
絶縁層２４には、開口２４ａが設けられる。この開口２４ａは、配線パターン２２Ａ、２２ＢとＬＥＤチップ３とを電気的に接続するために設けられたものであり、配線パターン２２Ａ、２２Ｂ共に一部が露出するように形成されている。フリップチップ実装の場合は、ＬＥＤチップ３の搭載領域の直下にＬＥＤチップ３の電極３１ａ、３１ｂと同等若しくは大きい穴が形成されていればよく、ワイヤボンディング実装の場合は、ワイヤの接地点にボンディング可能な大きさの開口が形成されていれば良い。このように、開口部を小さく形成することによりＬＥＤチップ側に露出する樹脂フィルム２０の露出領域を小さく、若しくは無くすことができる。樹脂フィルム２０は、絶縁層２４よりも反射効率が劣るのでこの部分を被覆することにより反射効率を向上させることができる。
（ＬＥＤチップ）
ＬＥＤチップ３は、例えば、０．３〜１．０ｍｍ角程度のサイズを有し、底面に一対のアルミニウム等からなる電極３１ａ、３１ｂと、電極３１ａ、３１ｂに形成された金等からなり、一対の配線パターン２２Ａ、２２Ｂと電気的に接続される接続材としてのバンプ３２ａ、３２ｂとを有する。なお、ＬＥＤチップとして、底面と上面にそれぞれ電極を有し、又は上面に２つの電極を有し、ワイヤによって接続するワイヤボンディング型のＬＥＤチップを用いてもよい。
（封止樹脂）
封止樹脂４Ａは、本実施例ではＬＥＤチップ３が発光する光に指向性を持たせるため、表面が球状あるいは曲面を有するが、これに限られない。また、封止樹脂４Ａの材料として、シリコーン樹脂等の樹脂を用いることができる。
＜数値範囲の意義＞
次に、上記各部に関する数値範囲の意義について説明する。
（樹脂フィルムの可撓性）
樹脂フィルム２０の半径Ｒ＝５０ｍｍで曲げてもクラックが発生しないようにしたのは、以下の理由による。一般に、エッチングなどの液処理プロセスを大量に効率よく構成する方法としては、ロールｔｏロールによる方法が効率的である。しかし、ロールｔｏロールにより、樹脂フィルム２０を一直線に搬送して処理時間（処理長さ）を確保しようとすると、搬送スピードが遅くなりすぎたり、製造装置が長くなり過ぎてしまう問題がある。また、ロール状の樹脂フィルム２０の交換やジョイントを製造装置を稼動したままで行おうとすると、アキュムレートする機構が必要になる。この問題を解決する方法としては、例えば半径Ｒ＝１００ｍｍ以上の固定ローラや可動ローラを用いてワークを上下方向にジグザクに搬送するのが一般的である。半径Ｒ＝５０ｍｍでもクラックが生じない樹脂フィルム２０を用いるのはこのためである。
（配線パターンの厚さ）
配線パターン２２Ａ、２２Ｂの厚さを３０μｍ以上としたのは、以下の理由による。配線パターン２２Ａ、２２Ｂの材料として銅箔を用いた場合、銅箔は、１８μｍ、３５μｍ、７０μｍ、１０５μｍという単位で市販されている。経験上１８μｍの銅箔は、水平方向への熱伝導量が足りないことが多いので、３５μｍ以上の厚さの銅箔を使って製造することが多くなる。そうした場合、表面の化学研磨等によって薄くなっても３０μｍ以上は確保するという理由で配線パターン２２Ａ、２２Ｂの厚さを３０μｍ以上とした。
（配線パターン間の第１の間隔ｄ１）
現状のエッチング技術においては、概ね配線パターン２２Ａ、２２Ｂの材料として銅箔を用いた場合、銅箔の厚さと同程度の幅でライン／スペースとするのが微細化の限界なので、多少余裕を見て銅箔の厚さ＋１０μｍを配線パターン２２Ａ、２２Ｂ間の第１の間隔ｄ１とした。
（充填部の厚さ）
充填部２３Ａ、２３Ｂは、厚い方が熱を吸収できて、放熱面積も増え、また、実装基板上に印刷されたはんだペーストとも接触しやすくなるが、一方充填部２３Ａ、２３Ｂを厚くすることは、コスト的に不利になる。一般的に樹脂フィルム２０の厚みは５０μｍ程度なので、その５０％である２５μｍ程度は必要という経験から、充填部２３Ａ、２３Ｂの厚さを樹脂フィルム２０の厚さの１／２以上としたものである。
（充填部間の第２の間隔ｄ２）
充填部２３Ａ、２３Ｂ間の第２の間隔ｄ２は、小さいほどよいが、例えば樹脂フィルム２０の材料として、５０μｍの厚さのポリイミドを安定して抜くには、概ね０．１５ｍｍ幅が限界であるとの経験から、充填部２３Ａ、２３Ｂ間の第２の間隔ｄ２を０．２０ｍｍ以下とした。
（ＬＥＤパッケージの製造方法）
次に、図１に示すＬＥＤパッケージ１の製造方法の一例を説明する。
図２は、ＬＥＤパッケージ１のテープ基板（ＴＡＢ：Tape Automated Bonding）を用いたレイアウトを示す平面図である。ＬＥＤパッケージ１は、テープ基板１００を用いて製造することができる。なお、ＬＥＤパッケージ１は、リジット基板やフレキシブル基板などを用いた他の製造方法により製造してもよい。テープ基板１００は、１つのＬＥＤパッケージ１が形成されるユニットパターン１０１の集合体である複数のブロック１０２が長手方向に形成され、ブロック１０２の両側には、それぞれ複数のスプロケット穴１０３が等間隔で形成されている。
図３（ａ）〜（ｇ）は、図１に示す発光素子搭載用基板２の製造方法の一例を１つのユニットパターン１０１について示す断面図である。
（１）電気的絶縁材の準備
まず、図３（ａ）に示すように、接着剤２１と樹脂フィルム２０からなる電気的絶縁材２００を準備する。この電気的絶縁材２００は、市販（株式会社巴川製紙所、東レ株式会社、株式会社有沢製作所など）されており、接着剤２１は、カバーフィルム（図示せず）で保護されている。この電気的絶縁材２００を購入ではなく自ら製造しようとする場合には、樹脂フィルム２０として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドのいずれかの樹脂からなるフィルムに、エポキシ系で熱硬化の接着剤シートをラミネートして製造することができる。この電気的絶縁材２００は、ＴＡＢの製造ラインを流すためにロール形態が好適であり、予め所望の幅にスリットしてからラミネートしてもよいし、広い幅でラミネートしてから所望の幅にスリットしてもよい（図示せず）。
（２）充填部用の貫通孔の形成
次に、図３（ｂ）に示すように、電気的絶縁材２００に充填部２３Ａ、２３Ｂのための貫通孔２０ｃを打ち抜き金型であける。この加工においては、一対の貫通孔２０ｃ間の第２の間隔ｄ２を０．３０ｍｍ以上の長さにわたって０．２０ｍｍ以下にする必要があるので、剛性のある高精度の打ち抜き金型が必要になる。具体的には、可動ストリッパー方式の金型で、ダイとストリッパーをワイヤ放電加工機で共加工したり、パンチ、ダイ、ストリッパーの主要な加工精度を±０．００２ｍｍ以下で加工し、パンチ、ダイ、ストリッパーのそれぞれのクリアランスを微調整するなどの手段を講じる必要がある。また、この貫通孔２０ｃの加工の際に、必要に応じてスプロケット穴１０３やアライメント用の穴（図示せず）をあけてもよい。
（３）銅箔の形成
次に、図３（ｃ）に示すように、銅箔２２０をラミネートする。銅箔２２０は、電解箔、または圧延箔で、裏面の表面粗さが算術平均粗さＲａが概ね３〜５μｍ以下で３５〜１０５μｍ程度の厚さのなかから選定すると、後のエッチング工程で、（銅箔の厚さ＋１０μｍ）以下の第１の間隔ｄ１を形成するのが比較的容易になる。ラミネートは常圧又は減圧環境下のロールラミネーターを使用するのが好ましいが、ダイヤフラム式、平板プレス式、スチールベルト式のラミネーターでもよい。ラミネート時の条件は、接着剤メーカが示す参考条件を基準に選定することが可能である。多くの熱硬化性接着材の場合はラミネート終了後、例えば１５０℃以上の高温でポストキュアを行うのが一般的である。この点も接着剤メーカの参考条件を基準に決定する。
（４）充填部の埋め込み
次に、図３（ｄ）に示すように、貫通孔２０ｃに電気銅めっきで埋め込みめっきを行って充填部２３Ａ、２３Ｂを形成する。埋め込みめっきの方法については、特開２００３−１２４２６４号公報などでも公開されている。具体的には、銅箔面の給電部を除きめっき用マスキングテープでマスキングして銅めっきを行うわけであるが、銅めっき液の種類やめっき条件を変えることによって、充填部２３Ａ、２３Ｂの先端を凸にも凹にも平坦にも形成が可能である。また、充填部２３Ａ、２３Ｂの厚さもめっき条件（主にめっき時間）によって調整ができる。銅めっき液とその使用方法の情報については、銅めっき液を販売しているメーカ（荏原ユージライト株式会社、アトテックジャパン株式会社など）から容易に入手可能なので詳細な説明は省略する。
（５）銅箔のパターニング
次に、図３（ｅ）に示すように、銅箔２２０のパターニングを行って配線パターン２２Ａ、２２Ｂを形成する。図示はしないが、パターニングについてはフォトリソグラフィを用いるので、銅箔２２０にレジストを塗工し、露光した後、現像してエッチングし、エッチング後のレジストを剥離するという一連の作業を行って配線パターン２２Ａ、２２Ｂを形成する。
レジストの代わりにドライフィルムを用いてもよい。また、銅箔２２０のパターニングを行う際には、埋め込みめっきを行った面は、マスキングテープを貼るか、裏止め材を塗工するかしてエッチング液などの薬液から充填部２３Ａ、２３Ｂを保護することが望ましい。エッチングの際には、一般的な塩化第二鉄系か塩化第二銅系のエッチング液を使うだけでは、パターンの断面が裾広がりになってしまい、パターンの表面において（配線パターン２２Ａ、２２Ｂの厚さ＋１０μｍ）以下の第１の間隔ｄ１を形成すると、配線パターン２２Ａ、２２Ｂの裾部分がつながってしまう。そこで、エッチング時に銅箔２２０の側壁をエッチング液から保護しながら板厚方向にエッチングしていくタイプのエッチング液を選定し、エッチング液のスプレーパターン等を最適化することが必要になる。この種のエッチング液メーカとしては、例えば株式会社ＡＤＥＫＡがある。また、エッチングで配線パターン２２Ａ、２２Ｂの第１の間隔ｄ１を所望の値に小さくできない場合は、形成した配線パターン２２Ａ、２２Ｂに銅めっきして、配線パターン２２Ａ、２２Ｂの厚さと幅を銅めっき厚み分太らせることで、配線パターン２２Ａ、２２Ｂの第１の間隔ｄ１を小さくすることもできる。
（６）めっき処理
次に、図示しないが、埋め込みめっき側のマスキングテープを剥して、配線パターン２２Ａ、２２Ｂ及び充填部２３Ａ、２３Ｂの表面に金、銀、パラジウム、ニッケル、すず、銅のいずれかの金属を含むめっきを行う。めっきは、複数の種類、複数の層でもよい。めっきの方法としては、めっき用給電線が不要な無電解めっきが望ましいが、電解めっきでもよい。このとき、銅箔のパターン面と埋め込みめっき面側で交互にマスキングしながら別の種類のめっきをすることでもよい。また、めっきの面積を削減するために、銅箔のパターン面はあらかじめ、めっきが不要な部分をレジストやカバーレイでカバーしてからめっきすることでもよい。
（７）絶縁層の形成
図３（ｆ）に示すように、配線パターン２２Ａ、２２Ｂを覆うように絶縁層２４を形成する。絶縁層２４としては、フォトタイプの白色のレジストを印刷、露光、現像して形成するのがよい。そのような白色のレジストとしては、例えば太陽インキ製造株式会社のPSR-4000がある。作業方法としては、従来からある緑色のPSR-4000シリーズとほぼ同じである。白色のレジストの反射率としてセラミックと同等の８０％以上を狙う場合は、白色のレジストの厚さは２０μｍ以上、可能であれば３０μｍが望ましい。反射率は、例えば株式会社島津製作所の分光光度計UV-3100を用い、ＢａＳＯ4の白色の反射率を基準に４５０〜７００ｎｍまで２ｎｍ間隔で分光反射率を測定する。反射率が８０％以上となる場合、この測定値が全ての波長において８０％以上となっている。
（８）絶縁層の開口の形成
図３（ｇ）に示すように、絶縁層２４に開口２４ａを形成する。ＬＥＤチップ３の下の絶縁層２４の面積を増やすためには、開口２４ａの面積は小さいほどよいので、露光機としては、投影タイプの露光機（例えば、ウシオ電機株式会社製）を用いて開口２４ａを形成する。白色のレジストの開口２４ａを例えば直径０．１５ｍｍ以下、すなわち０．０１７ｍｍ2以下の微小な開口面積に形成するのが望ましい。なお、図示はしないが絶縁層２４の搭載領域３０から離れた場所にバンプ３２ａ、３２ｂ用の開口２４ａ以外の開口を設けてその部分をＬＥＤチップ３を実装するためのアライメントマークやＬＥＤチップ３の極性を示すマークとしてもよい。
以上で、図２に示したようなテープ基板１００を形成することができ、発光素子搭載用基板２がロール形態で完成することになる。
（９）テープ基板の切断、ＬＥＤチップの搭載
次に、完成したテープ基板１００を、ブロック１０２単位で所望の長さに切断して、ＬＥＤチップ３をマウンタで搭載領域３０上にマウントする。ＬＥＤチップ３のバンプ３２ａ、３２ｂの材質（金やはんだ）に合わせて、最適なマウンタを選択するとよい。なお、ワイヤボンディング型のＬＥＤチップについても同様にしてマウントすることができる。マウンタのメーカとして、例えばＪＵＫＩ株式会社、パナソニック ファクトリーソリューションズ株式会社、株式会社日立ハイテクインスツルメンツ、株式会社新川などがある。
（１０）封止樹脂の形成
次に、必要に応じて、大気圧のプラズマクリーニングやＬＥＤチップ３のアンダーフィリングを経て、コンプレッションモールド装置と金型によってＬＥＤチップ３を封止樹脂４Ａとして、例えばシリコーン樹脂で封止（コンプレッションモールド）する。封止樹脂４Ａには、蛍光体を混入させてもよいし、事前に蛍光体の入った樹脂をポッティング封止してから封止してもよい。
（１１）ＬＥＤパッケージの個片化
ＬＥＤパッケージ１をＬＥＤパッケージ単位（１ユニット）に個片化（分割）する。この場合、一般的には回転砥石によって切断するダイシングで行うが、例えばビグ刃と呼ばれるような刃物で押し切りすることでも可能である。以上のようにしてＬＥＤパッケージ１を完成させることができる。
（ＬＥＤパッケージの動作）
次に、ＬＥＤパッケージ１の動作について説明する。ＬＥＤパッケージ１は、例えば実装基板に実装され、ＬＥＤチップ３が実装基板と電気的に接続される。すなわち、実装基板上には、一対の給電用パターンが形成されており、一対の給電用パターンにＬＥＤパッケージ１の充填部２３Ａ、２３Ｂがはんだペーストを介して電気的に接続される。給電用パターンにＬＥＤチップ３を駆動するのに必要な電圧を印加すると、その電圧が充填部２３Ａ、２３Ｂ、配線パターン２２Ａ、２２Ｂ、バンプ３２ａ、３２ｂ及び電極３１ａ、３１ｂを介してＬＥＤチップ３に印加される。ＬＥＤチップ３は、電圧の印加によって発光し、光を封止樹脂４Ａを介して外部に出射する。ＬＥＤチップ３の発熱は、電極３１ａ、３１ｂ、バンプ３２ａ、３２ｂ及び配線パターン２２Ａ、２２Ｂを介して充填部２３Ａ、２３Ｂに伝達し、実装基板に放熱される。また、ＬＥＤチップ３から発生した光のうち下方に出射した光は、光反射性を有する絶縁層２４で反射するので、上方への光束が増大する。
（第１の実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（ａ）樹脂フィルム２０の表面２０ａに配線パターン２２Ａ、２２Ｂを形成し、樹脂フィルム２０を貫通するように設けた金属からなる充填部２３Ａ、２３Ｂを配線パターン２２Ａ、２２Ｂに接触させつつ樹脂フィルム２０の裏面２０ｂに露出させたので、片面配線基板を用いたフリップチップ実装が可能となる。
（ｂ）充填部２３Ａ、２３Ｂの面積を搭載領域３０の面積よりも広く、かつ、配線パターン２２Ａ、２２Ｂの面積の５０％以上とすることにより、充填部２３Ａ、２３Ｂの放熱面積が増大し、放熱性に優れたものとなる。
（ｃ）絶縁層２４は、開口２４ａを除きＬＥＤチップ直下やＬＥＤチップ近傍においてもＬＥＤチップからの光を反射するので、光反射性に優れたものとなる。また、めっき面を覆うことで、めっきの光反射性に起因する影響を少なくすることが可能となる。
（ｄ）発光素子搭載用基板としてのデザインの汎用性を高めることができるので、その結果として単位明るさ当たりの価格の安価なＬＥＤパッケージを提供することが可能になる。
（ｅ）放熱性に関しては、主に配線パターンや充填部の厚さと面積と位置を調整することで、熱の伝導・対流・放射の調整が可能になる。
［第２の実施の形態］
図４（ａ）は、本発明の第２の実施の形態に係るＬＥＤパッケージを示し、封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図４（ｂ）は、発光素子搭載用基板の平面図である。
第１の実施の形態では、発光素子搭載用基板２に１つのＬＥＤチップ３を搭載したが、本実施の形態のＬＥＤパッケージ１は、図４（ａ）に示すように、複数（例えば３つ）のＬＥＤチップ３を搭載したものである。
本実施の形態の搭載領域３０は、３つのＬＥＤチップ３を含む領域となっている。一対の配線パターン２２Ａ、２２Ｂは、搭載領域３０の一辺３０ａの長さ、例えば１．５ｍｍ以上の範囲にわたって搭載領域３０の一辺３０ｂの長さ、例えば０．０４ｍｍ以下の第１の間隔ｄ１を有する。
一対の充填部２３Ａ、２３Ｂは、搭載領域３０の一辺３０ａの長さ（例えば１．５ｍｍ）以上の範囲にわたって搭載領域３０の一辺３０ｂの長さ（例えば０．３ｍｍ）以下の例えば０．２ｍｍ以下の第２の間隔ｄ２を有する。
絶縁層２４には、図４（ｂ）に示すように、３つのＬＥＤチップ３のバンプ３２ａ、３２ｂを通過させるための開口２４ａが形成されている。
［第３の実施の形態］
図５（ａ）は、本発明の第３の実施の形態に係るＬＥＤパッケージを示し、封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図５（ｂ）は、発光素子搭載用基板の平面図である。
第１及び第２の実施の形態では、搭載領域３０が１つであり、またフリップチップ型のＬＥＤチップ３のみを搭載したが、本実施の形態は、複数の搭載領域３０Ａ、３０Ｂを有し、ＬＥＤチップ３の他に、他の電子部品を搭載したものである。
すなわち、本実施の形態のＬＥＤパッケージ１は、図５（ａ）に示すように、一対の配線パターン２２Ａ、２２Ｂに跨るように搭載領域３０Ａが設けられ、一方の配線パターン２２Ａにも搭載領域３０Ｂが設けられている。このＬＥＤパッケージ１は、一方の搭載領域３０Ａに第１及び第２の実施の形態と同様のフリップチップ型のＬＥＤチップ３を搭載し、他方の搭載領域３０Ｂにワイヤボンディング型のＬＥＤチップ５Ａを搭載し、一対の配線パターン２２Ａ、２２Ｂに跨るように静電破壊防止素子としてのツェナーダイオード７を搭載してものである。
ＬＥＤチップ５Ａは、図５（ａ）に示すように、底面に１つの電極（図示せず）を有し、上面に１つの電極５ａを有するタイプのものである。ＬＥＤチップ５Ａは、底面の電極が配線パターン２２Ａにバンプ又は導電性接着剤によって接合され、上面の電極５ａは、ボンディングワイヤ６によって他方の配線パターン２２Ｂに電気的に接続されている。
絶縁層２４には、図５（ｂ）に示すように、フリップチップ型のＬＥＤチップ３のバンプ３２ａ、３２ｂを通過させるための開口２４ａと、ワイヤボンディング型のＬＥＤチップ５Ａを通過させるための開口２４ｂと、ツェナーダイオード７を通過させるための開口２４ｃと、ワイヤボンディングのための開口２４ｄが形成されている。開口２４ｄについては、全エリアが充填部２３Ａのエリアに入るように充填部２３Ａを設計するのが、放熱性の観点では望ましい。（図示せず）
［第４の実施の形態］
図６（ａ）は、本発明の第４の実施の形態に係るＬＥＤパッケージを示し、封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図、図６（ｂ）は、発光素子搭載用基板の平面図である。
第１の実施の形態では、配線パターン２２Ａ、２２Ｂに跨るように１つのフリップチップ型のＬＥＤチップ３を搭載したが、本実施の形態のＬＥＤパッケージ１は、一方の配線パターン２２Ａに複数（例えば３つ）のワイヤボンディング型のＬＥＤチップ５Ｂを搭載したものである。
本実施の形態は、図６（ａ）に示すように、３つのＬＥＤチップ５Ｂを含むように一方の配線パターン２２Ａに搭載領域３０が設けられている。このＬＥＤパッケージ１は、搭載領域３０に３つのＬＥＤチップ５Ｂを搭載し、一対の配線パターン２２Ａ、２２Ｂに跨るように静電破壊防止素子としてのツェナーダイオード７を搭載したものである。
ＬＥＤチップ５Ｂは、図６（ａ）に示すように、上面に２つの電極５ａを有する。ＬＥＤチップ５Ｂは、底面が接着剤によって配線パターン２２Ａに接合されている。３つのＬＥＤチップ５Ｂのうち両端に位置するＬＥＤチップ５Ｂは、一方の電極５ａがボンディングワイヤ６Ａ、６Ｄによって配線パターン２２Ａに接続されている。３つのＬＥＤチップ５Ｂ間は、電極５ａ同士がボンディングワイヤ６Ｂ、６Ｃによって接続されている。
絶縁層２４には、図６（ｂ）に示すように、ワイヤボンディング型のＬＥＤチップ５Ｂを通過させるための開口２４ｂと、ツェナーダイオード７を通過させるための開口２４ｃと、ワイヤボンディングのための開口２４ｄが形成されている。開口部２４ｂについては、充填部２３Ａの範囲に収まるように充填部２３Ａを設計するのが放熱性の観点では望ましい。（図示せず）
［第５の実施の形態］
図７（ａ）は、本発明の第５の実施の形態に係るＬＥＤパッケージの断面図、図７（ｂ）は、図７（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。
第１の実施の形態では、配線パターン２２Ａ、２２Ｂは、矩形状を有していたが、本実施の形態は、配線パターン２２Ａ、２２Ｂを凸状にし、充填部２３Ａ、２３Ｂも配線パターン２２Ａ、２２Ｂと同様に凸状にしたものである。
配線パターン２２Ａ、２２Ｂは、第１の間隔ｄ１を有する部分に凸部２２ａを有する。凸部２２ａ間の間隔ｄ１は、第１の実施の形態と同様である。充填部２３Ａ、２３Ｂは、第２の間隔ｄ２を有する部分に凸部２３ａを有する。第１の間隔ｄ１及び第２の間隔ｄ２は、第１の実施の形態と同様である。
本実施の形態によれば、図７（ａ）に示すように、ＬＥＤチップ３の直下で、配線パターン２２Ａ、２２Ｂ及び充填部２３Ａ、２３Ｂの形状を凸状にすると、充填部２３Ａ、２３Ｂ間の第２の間隔ｄ２の部分の長さが短くなるので、その部分の機械的強度が確保しやすくなり、充填部２３Ａ、２３Ｂ間の第２の間隔ｄ２を０．２０ｍｍ以下することが容易になる。
また、充填部２３Ａ、２３Ｂ間の間隔ｄ２を小さくすることによって、ＬＥＤチップ３の直下にある熱伝導率の低い部材である樹脂フィルム２０の面積を減らすことができるので、ＬＥＤチップ３の近傍における熱伝導量を向上させることが可能になる。
また、本実施の形態の封止樹脂４Ｂは、第１の実施の形態のような球形とは異なり、矩形状を有している。この封止樹脂４Ｂの上面が平坦であるので、真空吸引によるマウントが可能になる。
なお、凸部２２ａ、２３ａの形は、図７に限らず多段の形状であってもよいし、凸部２２ａ、２３ａを複数箇所に設けてもよい。そうすることによって、ＬＥＤチップ３の電極レイアウトの設計自由度を向上させる効果が見込める。
［第６の実施の形態］
図８（ａ）は、本発明の第６の実施の形態に係るＬＥＤパッケージの断面図、図８（ｂ）は、図８（ａ）のＬＥＤパッケージから封止樹脂と絶縁層を取り除いたＬＥＤパッケージの平面図である。
本実施の形態のＬＥＤパッケージ１は、第５の実施の形態において、配線パターン２２Ａ、２２Ｂ及び充填部２３Ａ、２３Ｂの外側の端部をＬＥＤパッケージ１の外形と一致させたものである。こうすることで、ＬＥＤパッケージ１を実装基板にはんだリフロー実装した際に、はんだフィレットの外観確認が容易になる。また、配線パターン２２Ａ、２２Ｂ及び充填部２３Ａ、２３Ｂの外側の端部が直接外気と接していることによる放熱性の向上が見込める。
［第７の実施の形態］
図９は、本発明の第７の実施の形態に係るＬＥＤパッケージの断面図である。
本実施の形態のＬＥＤパッケージ１は、第６の実施の形態において、一対の配線パターン２２Ａ、２２Ｂを一対の充填部２３Ａ、２３Ｂよりも短くしたものである。充填部２３Ａ、２３Ｂを形成してから配線パターン２２Ａ、２２Ｂを形成する工程順序なのでこのような形状が可能になる。この形状によって配線パターン２２Ａ、２２Ｂ側に設ける絶縁層２４などの樹脂類の食いつきを良くすることができる。特に、配線パターン２２Ａ、２２Ｂの外形を複雑な形状にしたり、配線パターン２２Ａ、２２Ｂのエッチング断面を逆テーパにしたりすると大きな効果が期待できる。
［第８の実施の形態］
図１０は、本発明の第８の実施の形態に係るＬＥＤパッケージの断面図である。
本実施の形態のＬＥＤパッケージ１は、第７の実施の形態において、発光素子搭載用基板２の裏面２０ｂにソルダーレジスト層２５を形成したものである。ソルダーレジスト層２５は、充填部２３Ａ、２３Ｂ側には、はんだでリフロー実装した場合のはんだブリッジを防止するためものである。一般の液状レジストをスクリーン印刷して形成が可能である。ソルダーレジスト層２５の形は、Ｉ型、Ｈ型、パッケージ外周を囲むロ字状などから自由に設計が可能であるのは言うまでもない。
［第９の実施の形態］
図１１（ａ）は、本発明の第９の実施の形態に係るＬＥＤパッケージの断面図、図１１（ｂ）は、図１１（ａ）のＬＥＤパッケージから封止樹脂を取り除いたＬＥＤパッケージの平面図である。
本実施の形態のＬＥＤパッケージ１は、第８の実施の形態において、配線パターン２２Ａ、２２Ｂ側にモールド樹脂成型によってＬＥＤチップ３からの光を反射する傾斜面４ａを有してリフレクタとして機能する封止樹脂４Ｃを形成したものである。そのようなモールド樹脂としては、日立化成製（ＣＥＬ−Ｗ−７００５）などがある。
［第１０の実施の形態］
図１２は、本発明の第１０の実施の形態に係るＬＥＤパッケージの断面図である。
本実施の形態のＬＥＤパッケージ１は、第９の実施の形態において、リフレクタとして機能する封止樹脂４Ｃの一部４ｂを樹脂フィルム２０の裏面２０ｂ側に回り込むようにしたものである。パッケージ外形の工夫によって充填部２３Ａ、２３Ｂ側にもモールド樹脂が回りこむようにして、はんだブリッジを防いだり、ＬＥＤパッケージ１の反り防止をしたりしてもよい。また、配線パターン２２Ａ、２２Ｂの外形を複雑な形状にしたり、配線パターン２２Ａ、２２Ｂのエッチング断面を逆テーパにしたりすると、モールド樹脂を剥がれにくくするという効果が期待できる。
なお、本発明は、上記実施の形態に限定されず、発明の要旨を逸脱しない範囲内で種々に変形実施が可能である。例えば、充填部２３Ａ、２３Ｂに絶縁層を介してヒートシンクを接続してもよい。絶縁層は、放熱性の高いものを用いるのが望ましい。この場合、ＬＥＤチップ３へは充填部２３Ａ、２３Ｂを介さずに直接配線パターン２２Ａ、２２Ｂを介して電圧が印加される。また、上記各実施の形態の構成要素を発明の要旨を逸脱しない範囲内で自由に組み合わせてもよい。また、上述した製造方法は、発明の要旨を逸脱しない範囲内で工程の削除、追加、変更を行ってＬＥＤパッケージを製造してもよい。
＜放熱性の評価＞
本発明の配線基板の放熱性の確認として図６に類似した実装形態で試験を行った。配線基板の厚さ方向の構成は、樹脂フィルム２０としてユーピレックスＳ（宇部興産株式会社の商品名）の５０μｍ厚さのものを使用し、そこに接着剤２１として巴川Ｘ（株式会社巴川製紙所の商品名）を１２μｍラミネートし、配線パターン２２Ａ，２２Ｂとして厚さ３５μｍの銅箔を用いた。評価用の配線基板の配線パターンとしては概略、図６の２２Ｂ側のパターンのみを用いた。まず配線基板Ａとして、その平面サイズは樹脂フィルム２０が２．２×１．６ｍｍ、パターン２２Ｂが１．６×１．３ｍｍ、充填部２３Ｂが１．２×１．０ｍｍで、それぞれが中心をほぼ同じく配置している。また充填部２３Ｂの厚さは６０μｍで充填部２３Ｂと配線パターン２２Ｂ表面には、Ｎｉめっき０．５μｍ、金めっき０．５μｍが加工されている。比較用の配線基板Ｂとしては同じ構成・サイズで充填部２３Ｂと貫通穴が無いものを用いた。次に配線基板Ａと配線基板ＢをＡｕ−Ｓｎペーストを用いてＴＯ−４６ステムに固定し、それぞれパターンの中央付近に２ワイヤタイプの０．５ｍｍ角のＬＥＤチップ（日立電線株式会社製）を銀ペーストでダイボンディングし、金ワイヤでＴＯ−４６ステムとＬＥＤチップを結線した。加えて比較用に、ＴＯ−４６ステムに同じＬＥＤチップを銀ペーストでダイボンディングし、金ワイヤでＴＯ−４６ステムと結線した。
この３種類のサンプルを過渡熱抵抗測定法（ΔＶＦ法）を用いて熱抵抗とＬＥＤチップ
の温度上昇を推定した。その結果、ＴＯ−４６ステムの温度上昇の影響が現れる直前でのＬＥＤチップの温度上昇ΔＴｊは、ＴＯ−４６ステムに直接ダイボンディングしたものと
充填部がある配線基板ＡのΔＴｊはほぼ同一で約２０℃となった。一方、充填部の無い配線基板ＢのΔＴｊは約４０℃となった。これをＴＯ−４６ステムまでの熱抵抗Ｒｔｈで表すとＴＯ−４６ステムに直接ダイボンディングしたものと配線基板ＡのＲｔｈは約６０℃／Ｗ、一方、充填部の無い配線基板ＢのＲｔｈは約１４０℃／Ｗとなった。これは、充填部を有する配線基板Ａが極めて効率よくＴＯ−４６ステムへ熱伝導していることを表している。
１…ＬＥＤパッケージ、２…発光素子搭載用基板、３…ＬＥＤチップ、４Ａ、４Ｂ、４Ｃ…封止樹脂、４ａ…傾斜面、４ｂ…封止樹脂の一部、５Ａ、５Ｂ…ＬＥＤチップ、５ａ…電極、６、６Ａ〜６Ｄ…ボンディングワイヤ、７…ツェナーダイオード、２０…樹脂フィルム、２０ａ…表面、２０ｂ…裏面、２０ｃ…貫通孔、２１…接着剤、２２Ａ、２２Ｂ…配線パターン、２２ａ…凸部、２３Ａ、２３Ｂ…充填部、２３ａ…凸部、２４…絶縁層、２４ａ〜２４ｄ…開口、２５…ソルダーレジスト層、３０、３０Ａ、３０Ｂ…搭載領域、３０ａ、３０ｂ…辺、３１ａ、３１ｂ…電極、３２ａ、３２ｂ…バンプ、１００…テープ基板、１０１…ユニットパターン、１０２…ブロック、１０３…スプロケット穴、２００…電気的絶縁材、２２０…銅箔、ｄ１…第１の間隔、ｄ２…第２の間隔

Claims (6)

  1. 絶縁性を有する基板と、前記基板の一方の面上に形成され、第１の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第２の間隔を有して離間する一対の貫通孔が形成され、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部と、
    前記一対の配線パターンを覆うように前記基板の前記一方の面上に形成された光反射性を有する絶縁層とを備える片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の５０％以上の水平投影面積を有し、前記絶縁層は、前記一対の配線パターンがそれぞれ露出する開口を備えた発光素子搭載用基板。
  2. 前記絶縁層は、硫酸バリウム（ＢａＳＯ4）の白色を基準とした分光光度計による測定において、波長４５０〜７００ｎｍの範囲の初期全反射率が８０％以上を有する請求項１記載の発光素子搭載用基板。
  3. 前記絶縁層の備える前記開口は、概略０．００２ｍｍ2以上の面積を有する請求項１又は２に記載の発光素子搭載用基板。
  4. 前記一対の配線パターンは、それぞれが概略０．１ｍｍ2以上の面積を有し、前記第１の間隔は、０．３ｍｍ以上の範囲にわたって前記配線パターンの表面において配線厚さの１．５倍以下の間隔となるように前記基板の前記一方の面上に形成され、 前記第２の間隔は、０．３ｍｍ以上の範囲にわたって前記基板の前記一方の面側において０．２ｍｍ以下の間隔となるように前記基板に設けられた請求項１乃至３のいずれか１項に記載の発光素子搭載用基板。
  5. 前記配線パターンは、銅又は銅合金から形成され、前記充填部は、前記貫通孔の前記基板の厚さの１／２以上の部分に充填された銅又は銅合金から形成された請求項１乃至４のいずれか１項に記載の発光素子搭載用基板。
  6. 請求項１乃至５のいずれか１項に記載の発光素子搭載用基板の前記一対の配線パターンを跨ぐように、若しくは一方の配線パターンの上面に前記発光素子としてＬＥＤチップを搭載して前記配線パターンと前記ＬＥＤチップとを電気的に接続し、前記ＬＥＤチップを封止樹脂で封止した構成のＬＥＤパッケージ。
JP2012064702A 2011-06-29 2012-03-22 発光素子搭載用基板及びｌｅｄパッケージ Expired - Fee Related JP5985846B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012064702A JP5985846B2 (ja) 2011-06-29 2012-03-22 発光素子搭載用基板及びｌｅｄパッケージ
US13/493,090 US20130001633A1 (en) 2011-06-29 2012-06-11 Light-emitting element mounting substrate and led package
CN2012102081273A CN102856483A (zh) 2011-06-29 2012-06-19 发光元件搭载用基板及led封装件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011144546 2011-06-29
JP2011144546 2011-06-29
JP2012064702A JP5985846B2 (ja) 2011-06-29 2012-03-22 発光素子搭載用基板及びｌｅｄパッケージ

Publications (2)

Publication Number Publication Date
JP2013033911A true JP2013033911A (ja) 2013-02-14
JP5985846B2 JP5985846B2 (ja) 2016-09-06

Family

ID=47389689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064702A Expired - Fee Related JP5985846B2 (ja) 2011-06-29 2012-03-22 発光素子搭載用基板及びｌｅｄパッケージ

Country Status (3)

Country Link
US (1) US20130001633A1 (ja)
JP (1) JP5985846B2 (ja)
CN (1) CN102856483A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147161A (ko) * 2013-06-11 2014-12-30 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
JP2015012206A (ja) * 2013-07-01 2015-01-19 日亜化学工業株式会社 発光装置
JP2019519118A (ja) * 2016-06-21 2019-07-04 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． 発光ダイオードパッケージ
JP2020107865A (ja) * 2018-12-28 2020-07-09 日亜化学工業株式会社 発光装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043960B2 (en) * 2011-11-15 2018-08-07 Cree, Inc. Light emitting diode (LED) packages and related methods
JP6060578B2 (ja) 2012-09-14 2017-01-18 日亜化学工業株式会社 発光装置
WO2014073039A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
JP6070188B2 (ja) * 2012-12-28 2017-02-01 日亜化学工業株式会社 発光装置
CN103972372A (zh) * 2013-01-29 2014-08-06 展晶科技(深圳)有限公司 发光二极管封装结构
DE102013202904A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
JP6135199B2 (ja) * 2013-03-07 2017-05-31 日亜化学工業株式会社 発光装置
CN104064662A (zh) * 2013-03-21 2014-09-24 展晶科技(深圳)有限公司 发光二极管封装结构
CN104064663B (zh) * 2013-03-21 2017-06-20 展晶科技(深圳)有限公司 发光二极管封装结构
CN104103734B (zh) * 2013-04-02 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构
US20140335635A1 (en) * 2013-05-10 2014-11-13 Osram Sylvania Inc. Electronic assemblies including a subassembly film and methods of producing the same
WO2014184698A1 (en) * 2013-05-14 2014-11-20 Koninklijke Philips N.V. Chip scale light emitting device package in molded leadframe
KR20140143701A (ko) * 2013-06-07 2014-12-17 서울반도체 주식회사 발광 디바이스 및 이의 제조방법
JP6221403B2 (ja) * 2013-06-26 2017-11-01 日亜化学工業株式会社 発光装置
CN103682043A (zh) * 2013-11-28 2014-03-26 天津金玛光电有限公司 一种水平式led芯片的固晶方法及采用该方法制备的led光源
DE102014101557A1 (de) * 2014-02-07 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014101556A1 (de) * 2014-02-07 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
GB2532913A (en) * 2014-08-01 2016-06-08 Graphene Lighting Plc Light emitting structures and devices
US9930750B2 (en) * 2014-08-20 2018-03-27 Lumens Co., Ltd. Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
GB2529445A (en) * 2014-08-20 2016-02-24 Graphene Lighting Plc Method of making graphene LED bulb
US9853197B2 (en) * 2014-09-29 2017-12-26 Bridgelux, Inc. Light emitting diode package having series connected LEDs
JP6519177B2 (ja) * 2014-12-26 2019-05-29 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US9627591B2 (en) * 2015-02-25 2017-04-18 Nichia Corporation Mounting substrate and electronic device including the same
WO2017040482A1 (en) * 2015-09-02 2017-03-09 3M Innovative Properties Company Fiducial mark for chip bonding
CN205038923U (zh) * 2015-09-02 2016-02-17 佛山市国星光电股份有限公司 一种cob显示模块
US9985182B2 (en) * 2015-12-25 2018-05-29 Citizen Electronics Co., Ltd. Light-emitting apparatus and color-matching apparatus
US10823355B2 (en) * 2016-01-27 2020-11-03 Lite-On Electronics (Guangzhou) Limited Light-emitting module for vehicle lamp
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
EP3534060B1 (en) * 2016-10-25 2022-07-06 KYOCERA Corporation Light emitting element mounting substrate, light emitting device, and light emitting module
JP6834469B2 (ja) * 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
US10796971B2 (en) * 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067326A (ja) * 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2008258080A (ja) * 2007-04-09 2008-10-23 Hitachi Displays Ltd 光源モジュール，光源ユニット、及び液晶表示装置，照明装置
JP2011108748A (ja) * 2009-11-13 2011-06-02 Citizen Electronics Co Ltd Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法。
JP2011119343A (ja) * 2009-12-01 2011-06-16 Mitsuboshi Belting Ltd 素子搭載基板及び発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587020B1 (ko) * 2004-09-01 2006-06-08 삼성전기주식회사 고출력 발광 다이오드용 패키지
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2007305844A (ja) * 2006-05-12 2007-11-22 Stanley Electric Co Ltd 発光装置とその製造方法
DE102008021659A1 (de) * 2008-04-30 2009-11-05 Ledon Lighting Jennersdorf Gmbh LED-Element mit Dünnschicht-Halbleiterbauelement auf Galliumnitrid-Basis
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method
KR20100094246A (ko) * 2009-02-18 2010-08-26 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067326A (ja) * 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2008258080A (ja) * 2007-04-09 2008-10-23 Hitachi Displays Ltd 光源モジュール，光源ユニット、及び液晶表示装置，照明装置
JP2011108748A (ja) * 2009-11-13 2011-06-02 Citizen Electronics Co Ltd Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法。
JP2011119343A (ja) * 2009-12-01 2011-06-16 Mitsuboshi Belting Ltd 素子搭載基板及び発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147161A (ko) * 2013-06-11 2014-12-30 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
KR101629403B1 (ko) * 2013-06-11 2016-06-13 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
JP2015012206A (ja) * 2013-07-01 2015-01-19 日亜化学工業株式会社 発光装置
JP2019519118A (ja) * 2016-06-21 2019-07-04 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． 発光ダイオードパッケージ
JP2020107865A (ja) * 2018-12-28 2020-07-09 日亜化学工業株式会社 発光装置
JP7284373B2 (ja) 2018-12-28 2023-05-31 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
US20130001633A1 (en) 2013-01-03
CN102856483A (zh) 2013-01-02
JP5985846B2 (ja) 2016-09-06

Similar Documents

Publication Publication Date Title
JP5985846B2 (ja) 発光素子搭載用基板及びｌｅｄパッケージ
JP2013033910A (ja) 発光素子搭載用基板、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
JP2013033909A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
US20120002420A1 (en) LED module, LED package, and wiring substrate and method of making same
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
US9192049B2 (en) Wiring substrate and semiconductor package
EP2648238A2 (en) Light-emitting element mounting package, manufacturing method of the same, and light-emitting element package
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
KR20110095279A (ko) 발광 소자 패키지용 기판 및 발광 소자 패키지
JP2013033912A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
US9685391B2 (en) Wiring board and semiconductor package
US9282629B2 (en) Wiring substrate and semiconductor package
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2009049197A (ja) 発光素子パッケージ用基板の製造方法および発光素子パッケージ
US10896996B2 (en) Optical device
EP2642836A2 (en) Wiring board device, luminaire and manufacturing method of the wiring board device
JP4960194B2 (ja) 発光素子パッケージ用基板の製造方法および発光素子パッケージ
JP2013084803A (ja) 発光装置、発光素子パッケージ及び発光素子搭載用配線基板
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
TWI743618B (zh) 封裝載板及發光裝置
KR20140140672A (ko) 전기적으로 절연 고립된 방열 통로를 가진 방열기판의 제조 방법
JP2012039040A (ja) 発光素子パッケージおよびその製造方法
JP2017103337A (ja) Ｌｅｄ素子実装用基板およびその製造方法、ならびにｌｅｄ発光装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160804

R150 Certificate of patent or registration of utility model

Ref document number: 5985846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees