JP2013012528A

JP2013012528A - Printed board

Info

Publication number: JP2013012528A
Application number: JP2011143050A
Authority: JP
Inventors: Norihiko Akashi; 憲彦明石; Yuichiro Murata; 雄一郎村田; Yasuhiro Shiraki; 康博白木; Akinori Nishizawa; 昭則西沢; Mamoru Kanzo; 護神蔵
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-06-28
Filing date: 2011-06-28
Publication date: 2013-01-17

Abstract

PROBLEM TO BE SOLVED: To obtain a printed board which suppresses external electromagnetic noise being transmitted to circuit components.SOLUTION: In a printed board 1 of this invention, multiple conductor layers are laminated with dielectric layers disposed therebetween, and an external interface is mounted on a frame ground pattern 5 formed on a surface of a portion of the conductor layer which is separated through a slit 7. The printed board 1 includes guard patterns 6a, 6b which are provided facing the frame ground pattern 5, are mounted on the conductor layers facing the exterior, and suppressing external electromagnetic noise being transmitted to circuit components.

Description

この発明は、複数の導体層間に誘電体層が介在して積層されているとともに、スリットを介して隔離された導体層の部位の面に形成されたフレームグランドパターンに外部インターフェースが搭載されるプリント基板に関する。 The present invention is a print in which a dielectric layer is interposed between a plurality of conductor layers, and an external interface is mounted on a frame ground pattern formed on the surface of a portion of the conductor layer isolated through a slit. Regarding the substrate.

近年、電子機器の小型化、高密度実装化が進んできており、これに伴い、プリント基板上のパターンやＩＣ部品等の回路部品の間隔が狭くなり、ノイズが伝搬し易くなってきている。
このため、静電気等の外来電磁ノイズが、プリント基板内へ伝搬し易くなり、プリント基板上の回路部品の誤動作を引き起こし易くなっている。
従来のプリント基板として、外来電磁ノイズをプリント基板上へ伝搬させないために、フレームグランドパターンとシグナルグラウンドパターンとの間にスリットを設けたものが知られている（例えば、特許文献１参照）。 In recent years, electronic devices have been miniaturized and high-density mounting has progressed, and accordingly, the interval between circuit components such as patterns on printed boards and IC components has become narrower, and noise has been easily propagated.
For this reason, external electromagnetic noise such as static electricity is easily propagated into the printed circuit board, and malfunction of circuit components on the printed circuit board is likely to occur.
As a conventional printed circuit board, there is known one in which a slit is provided between a frame ground pattern and a signal ground pattern in order to prevent external electromagnetic noise from propagating onto the printed circuit board (see, for example, Patent Document 1).

特開２０１０−５０２９８号公報JP 2010-50298 A

特許文献１のプリント基板は、フレームグランドパターンとシグナルグラウンドパターンの間にスリットを設けられており、フレームグランドパターンに搭載された外部インターフェースの筐体に、高周波成分（数ｋＨｚ以上）を含んだ外来電磁ノイズ（例えば、静電気ノイズ）が印加された場合、電磁ノイズの大部分はフレームグランドパターンを伝搬し、アースや機器の筐体などの安定した電位に伝搬する。
しかしながら、このとき電磁ノイズの一部は、信号配線やＩＣ部品等の回路部品が実装された領域に空間結合し、プリント基板上の回路部品が誤動作を引き起こすという問題点があった。 The printed circuit board of Patent Document 1 is provided with a slit between the frame ground pattern and the signal ground pattern, and the external interface housing mounted on the frame ground pattern includes an external component containing high frequency components (several kHz or more). When electromagnetic noise (for example, electrostatic noise) is applied, most of the electromagnetic noise propagates through the frame ground pattern and propagates to a stable potential such as the ground or the housing of the device.
However, at this time, a part of the electromagnetic noise is spatially coupled to a region where circuit parts such as signal wiring and IC parts are mounted, and there is a problem that the circuit parts on the printed circuit board cause malfunction.

この発明は、上記のような問題点を解決することを課題とするものであって、外来電磁ノイズ（例えば、静電気ノイズ）が回路部品に伝搬するのを低減したプリント基板を得ることを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board that reduces the propagation of external electromagnetic noise (for example, electrostatic noise) to circuit components. Yes.

この発明に係るプリント基板は、フレームグランドパターンと対向して設けられ、外部に面した導体層に搭載されるガードパターンを備えている。 The printed circuit board according to the present invention includes a guard pattern that is provided facing the frame ground pattern and is mounted on a conductor layer facing the outside.

この発明によるプリント基板によれば、フレームグランドパターンから回路部品に結合する電磁ノイズ量をガードパターンによって低減することができ、外来電磁ノイズに対する信頼性が向上する。 According to the printed circuit board of the present invention, the amount of electromagnetic noise coupled to the circuit component from the frame ground pattern can be reduced by the guard pattern, and the reliability against external electromagnetic noise is improved.

この発明の実施の形態１のプリント基板を示す上面図である。It is a top view which shows the printed circuit board of Embodiment 1 of this invention. 図１のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of FIG. 図２のＩＩＩ-ＩＩＩ線に沿った矢視断面図である。It is arrow sectional drawing along the III-III line | wire of FIG. 従来のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the conventional printed circuit board. この発明の実施の形態１のプリント基板と従来のプリント基板とのノイズ伝搬量の比較を示す図である。It is a figure which shows the comparison of the noise propagation amount of the printed circuit board of Embodiment 1 of this invention, and the conventional printed circuit board. この発明の実施の形態２のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 2 of this invention. 図６のＶＩＩ-ＶＩＩ線に沿った矢視断面図である。It is arrow sectional drawing along the VII-VII line of FIG. この発明の実施の形態３のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 3 of this invention. この発明の実施の形態４のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 4 of this invention. 図９のＸ-Ｘ線に沿った矢視断面図である。It is arrow sectional drawing along the XX line of FIG. この発明の実施の形態４のプリント基板の変形例を示す分解斜視図である。It is a disassembled perspective view which shows the modification of the printed circuit board of Embodiment 4 of this invention. この発明の実施の形態５のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 5 of this invention. 図１２のＸＩＩＩ-ＸＩＩＩ線に沿った矢視断面図である。It is arrow sectional drawing along the XIII-XIII line | wire of FIG. この発明の実施の形態６のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 6 of this invention. 図１４のＸＶ-ＸＶ線に沿った矢視断面図である。It is arrow sectional drawing along the XV-XV line | wire of FIG. この発明の実施の形態７のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 7 of this invention. この発明の実施の形態８のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of Embodiment 8 of this invention. この発明の実施の形態９のプリント基板を示す上面図である。It is a top view which shows the printed circuit board of Embodiment 9 of this invention. 図１８のプリント基板を示す分解斜視図である。It is a disassembled perspective view which shows the printed circuit board of FIG.

以下、この発明の各実施の形態について、図に基づいて説明するが、各図において、同一、または相当部材、部位については、同一符号を付して説明する。
実施の形態１．
図１はこの発明の実施の形態１のプリント基板１を示す上面図、図２は図１のプリント基板１を示す分解斜視図である。
このプリント基板１は、最上階の第１の導体層、第２の導体層、第３の導体層及び最下階の第４の導体層の各導体層間に誘電体層（図示せず）が介在している。
このプリント基板１は、導電層上に信号配線、シグナルグランドパターン９、電源パターン２０が形成された領域２と、第３の導体層においてスリット７を介して隔離した部位上にフレームグランドパターン５が形成されているとともに、フレームグランドパターン５と対向して第２の導体層及び第４の導体層上に第１のガ-ドパターン６ａ及び第２のガ-ドパターン６ｂがそれぞれ形成された領域３とに区分けされている。
領域２において、ＩＣ部品等の回路部品（図示せず）は、第１の導体層及び第４の導体層の領域２に搭載される。
領域３におけるフレームグランドパターン５は、導体層上に設けられたアースや機器の筐体等の安定した電位１０に接続されているとともに、コネクタ、スイッチなどの外部インターフェース（図示せず）が実装される。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding members and parts will be described with the same reference numerals.
Embodiment 1 FIG.
FIG. 1 is a top view showing a printed circuit board 1 according to Embodiment 1 of the present invention, and FIG. 2 is an exploded perspective view showing the printed circuit board 1 of FIG.
This printed circuit board 1 has a dielectric layer (not shown) between the conductor layers of the first conductor layer, the second conductor layer, the third conductor layer, and the fourth conductor layer on the bottom floor. Intervene.
This printed circuit board 1 has a frame ground pattern 5 on a region 2 where a signal wiring, a signal ground pattern 9 and a power supply pattern 20 are formed on a conductive layer, and a region separated by a slit 7 in a third conductor layer. The first guard pattern 6a and the second guard pattern 6b are formed on the second conductor layer and the fourth conductor layer so as to face the frame ground pattern 5, respectively. It is divided into three.
In the region 2, a circuit component (not shown) such as an IC component is mounted in the region 2 of the first conductor layer and the fourth conductor layer.
The frame ground pattern 5 in the region 3 is connected to a stable potential 10 such as a ground provided on the conductor layer or a housing of the device, and an external interface (not shown) such as a connector or a switch is mounted. The

この第１のガードパターン６ａと第２のガードパターン６ｂとは、図３に示すようにフレームグランドパターン５の両側を横切って延設されたビア８を介して電気的に接続されている。
第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
第１のガードパターン６ａは、シグナルグランドパターン９が設けられた第２の導体層と同じ導体層に設けられ、かつシグナルグランドパターン９と電気的に接続されている。
第１のガードパターン６ｂは、シグナルグランドパターン９が設けられた第４の導体層と同じ導体層に設けられ、かつシグナルグランドパターン９と電気的に接続されている。 The first guard pattern 6a and the second guard pattern 6b are electrically connected via vias 8 extending across both sides of the frame ground pattern 5, as shown in FIG.
The first guard pattern 6 a and the second guard pattern 6 b are larger than the projected area of the frame ground pattern 5 and cover the entire area of the frame ground pattern 5.
The first guard pattern 6 a is provided on the same conductor layer as the second conductor layer on which the signal ground pattern 9 is provided, and is electrically connected to the signal ground pattern 9.
The first guard pattern 6 b is provided in the same conductor layer as the fourth conductor layer in which the signal ground pattern 9 is provided, and is electrically connected to the signal ground pattern 9.

上記のように構成されたプリント基板１では、高周波成分を（数ｋＨｚ以上）を含んだ外来電磁ノイズ（例えば、静電気ノイズ）が外部インターフェースの筐体に印加された場合、電磁ノイズの大部分は、フレームグランドパターン５を伝搬し、アースや機器の筐体などの安定した電位１０へ伝搬する。
また、電磁ノイズの一部は、回路部品が実装される領域２へ空間結合するものの、第１のガードパターン６ａ、第２のガードパターン６ｂにより、領域２への電磁ノイズの空間結合を低減することができる。言い換えれば、第１のガードパターン６ａ、第２のガードパターン６ｂにより、回路部品への電磁ノイズの伝搬を低減することができる。 In the printed circuit board 1 configured as described above, when external electromagnetic noise (for example, electrostatic noise) including a high-frequency component (several kHz or more) is applied to the housing of the external interface, most of the electromagnetic noise is Then, it propagates through the frame ground pattern 5 and propagates to a stable potential 10 such as the ground or the housing of the device.
Further, although a part of the electromagnetic noise is spatially coupled to the region 2 where the circuit component is mounted, the spatial coupling of the electromagnetic noise to the region 2 is reduced by the first guard pattern 6a and the second guard pattern 6b. be able to. In other words, propagation of electromagnetic noise to the circuit components can be reduced by the first guard pattern 6a and the second guard pattern 6b.

本願発明者は、実施の形態１のプリント基板１と、図４に示す第１のガードパターン６ａ及び第２のガードパターン６ｂを有していないプリント基板１００とのそれぞれの領域２へのノイズ伝搬量を電磁界解析により求めた。
図５は、このときの解析結果であり、第１のガードパターン６ａ及び第２のガードパターン６ｂが無いプリント基板１の場合をノイズ伝搬量の基準（０ｄＢ）としている。
図５に示された周波数領域においては、プリント基板１がプリント基板１００よりも領域２へのノイズ伝搬量が低減していることが分かる。
即ち、外来電磁ノイズが外部インターフェースの筐体に印加された場合に、この実施の形態１のプリント基板１は、従来のプリント基板１００と比較して、プリント基板１上の回路部品の誤動作が生じ難いことが分かる。 The inventor of the present application transmits noise to each region 2 of the printed circuit board 1 of the first embodiment and the printed circuit board 100 that does not have the first guard pattern 6a and the second guard pattern 6b shown in FIG. The quantity was determined by electromagnetic field analysis.
FIG. 5 shows the analysis result at this time, and the case of the printed circuit board 1 without the first guard pattern 6a and the second guard pattern 6b is set as a noise propagation amount reference (0 dB).
In the frequency region shown in FIG. 5, it can be seen that the amount of noise propagation to the region 2 is smaller in the printed circuit board 1 than in the printed circuit board 100.
That is, when external electromagnetic noise is applied to the housing of the external interface, the printed circuit board 1 of the first embodiment causes malfunction of circuit components on the printed circuit board 1 as compared with the conventional printed circuit board 100. I find it difficult.

実施の形態２．
図６はこの発明の実施の形態２のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａ、第２のガードパターン６ｂは、それぞれ導体層の領域２の一部に設けられたシグナルグランドパターン９と電気的に接続されていない。
また、第１のガードパターン６ａと第２のガードパターン６ｂとは電気的に接続されていない。
また、図７に示すように、第１のガードパターン６ａ及び第２のガードパターン６ｂの幅寸法は、フレームグランドパターン５の幅寸法と同じである。
他の構成は、実施の形態１のプリント基板１と同じである。 Embodiment 2. FIG.
FIG. 6 is an exploded perspective view showing a printed circuit board 1 according to Embodiment 2 of the present invention.
In this embodiment, the first guard pattern 6a and the second guard pattern 6b are not electrically connected to the signal ground pattern 9 provided in a part of the region 2 of the conductor layer.
Further, the first guard pattern 6a and the second guard pattern 6b are not electrically connected.
Further, as shown in FIG. 7, the width dimensions of the first guard pattern 6 a and the second guard pattern 6 b are the same as the width dimensions of the frame ground pattern 5.
Other configurations are the same as those of the printed circuit board 1 of the first embodiment.

この実施の形態では、第１のガードパターン６ａ、第２のガードパターン６ｂは、シグナルグランドパターン９と電気的に接続されてなく、また第１のガードパターン６ａと第２のガードパターン６ｂとは電気的に接続されていないものの、第１のガードパターン６ａ、第２のガードパターン６ｂにより、領域２への電磁ノイズの空間結合を低減し（言い換えれば、回路部品への電磁ノイズの伝搬を低減し）、回路部品の誤動作を低減することができる。
また、ガードパターン６ａ，６ｂの幅寸法を実施の形態１のプリント基板１よりも小さくした分、プリント基板１のサイズをより小さくすることができる。 In this embodiment, the first guard pattern 6a and the second guard pattern 6b are not electrically connected to the signal ground pattern 9, and the first guard pattern 6a and the second guard pattern 6b are different from each other. Although not electrically connected, the first guard pattern 6a and the second guard pattern 6b reduce the spatial coupling of the electromagnetic noise to the region 2 (in other words, the propagation of the electromagnetic noise to the circuit component is reduced). Thus, malfunction of circuit components can be reduced.
Further, the size of the printed circuit board 1 can be reduced by the amount that the width dimensions of the guard patterns 6a and 6b are made smaller than that of the printed circuit board 1 of the first embodiment.

実施の形態３．
図８はこの発明の実施の形態３のプリント基板１を示す分解斜視図である。
この実施の形態では、フレームグランドパターン５の上側にのみ第１のガードパターン６ａが配置されており、下側には第２のガードパターン６ｂは無い。
他の構成は、実施の形態２のプリント基板１と同じである。
なお、第１のガードパターン６ａを除き、フレームグランドパターン５の下側に第２のガードパターン６ａを配置してもよい。
この実施の形態では、上述の領域２への電磁ノイズの結合を低減させる効果が、実施の形態２のプリント基板１よりも劣るものの、ガードパターンが削減され、製造コストが低減される。 Embodiment 3 FIG.
FIG. 8 is an exploded perspective view showing the printed circuit board 1 according to the third embodiment of the present invention.
In this embodiment, the first guard pattern 6a is disposed only on the upper side of the frame ground pattern 5, and the second guard pattern 6b is not provided on the lower side.
Other configurations are the same as those of the printed circuit board 1 of the second embodiment.
Note that the second guard pattern 6a may be disposed below the frame ground pattern 5 except for the first guard pattern 6a.
In this embodiment, although the effect of reducing the coupling of electromagnetic noise to the region 2 described above is inferior to that of the printed circuit board 1 of the second embodiment, the guard pattern is reduced and the manufacturing cost is reduced.

実施の形態４．
図９はこの発明の実施の形態４のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａ及び第２のガードパターン６ｂの幅寸法は、フレームグランドパターン５の幅寸法よりも大きい。
即ち、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
他の構成は、実施の形態２のプリント基板１と同じである。 Embodiment 4 FIG.
FIG. 9 is an exploded perspective view showing a printed circuit board 1 according to Embodiment 4 of the present invention.
In this embodiment, the width dimension of the first guard pattern 6 a and the second guard pattern 6 b is larger than the width dimension of the frame ground pattern 5.
That is, the first guard pattern 6 a and the second guard pattern 6 b are larger than the projected area of the frame ground pattern 5 and cover the entire area of the frame ground pattern 5.
Other configurations are the same as those of the printed circuit board 1 of the second embodiment.

この実施の形態のプリント基板１によれば、第１のガードパターン６ａ及び第２のガードパターン６ｂを、フレームグランドパターン５の投影面積よりも大きくした分、フレームグランドパターン５から領域２への電磁ノイズの結合を、実施の形態２，３のプリント基板１と比較してより低減することができる。
なお、ガードパターン６ａ，６ｂの一方の幅寸法だけを、フレームグランドパターン５の幅寸法よりも大きくしてもよい。
また、例えば、図１１に示すように、図９のプリント基板１から第１のガードパターン６ａを残し、第２のガードパターン６ｂを除いたプリント基板１であってもよい。 According to the printed circuit board 1 of this embodiment, the first guard pattern 6a and the second guard pattern 6b are made larger than the projected area of the frame ground pattern 5, and the electromagnetic waves from the frame ground pattern 5 to the region 2 are increased. Noise coupling can be further reduced as compared with the printed circuit board 1 of the second and third embodiments.
Note that only one width dimension of the guard patterns 6 a and 6 b may be larger than the width dimension of the frame ground pattern 5.
For example, as shown in FIG. 11, the printed circuit board 1 may be the printed circuit board 1 in which the first guard pattern 6 a is left from the printed circuit board 1 in FIG. 9 and the second guard pattern 6 b is removed.

実施の形態５．
図１２はこの発明の実施の形態５のプリント基板１を示す分解斜視図、図１３は図１２のＸＩＩＩ-ＸＩＩＩ線に沿った矢視断面図である。
この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがフレームグランドパターン５及び導体層を貫通したビア８で接続されている。
また、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きい。
他の構成は、実施の形態２のプリント基板１と同じである。 Embodiment 5 FIG.
12 is an exploded perspective view showing the printed circuit board 1 according to the fifth embodiment of the present invention, and FIG. 13 is a cross-sectional view taken along the line XIII-XIII in FIG.
In this embodiment, the first guard pattern 6a and the second guard pattern 6b are connected by a via 8 penetrating the frame ground pattern 5 and the conductor layer.
Further, the first guard pattern 6 a and the second guard pattern 6 b are larger than the projected area of the frame ground pattern 5.
Other configurations are the same as those of the printed circuit board 1 of the second embodiment.

この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがビア８で電気的に接続されているので、第１のガードパターン６ａと第２のガードパターン６ｂとは等電位であり、フレームグランドパターン５から領域２への電磁ノイズの結合を、実施の形態２、４のプリント基板１よりもさらに低減することができる。 In this embodiment, since the first guard pattern 6a and the second guard pattern 6b are electrically connected by the via 8, the first guard pattern 6a and the second guard pattern 6b are equipotential. Thus, the coupling of electromagnetic noise from the frame ground pattern 5 to the region 2 can be further reduced as compared with the printed circuit board 1 of the second and fourth embodiments.

実施の形態６．
図１４はこの発明の実施の形態６のプリント基板１を示す分解斜視図、図１５は図１４のＸＶ-ＸＶ線に沿った矢視断面図である。
この実施の形態では、第１のガードパターン６ａと第２のガードパターン６ｂとがフレームグランドパターン５の両側を横切って垂直方向に延設されたビア８で接続されている。
また、第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きい。
他の構成は、実施の形態２のプリント基板１と同じであり、実施の形態５と同様の効果を得ることができる。 Embodiment 6 FIG.
14 is an exploded perspective view showing the printed circuit board 1 according to the sixth embodiment of the present invention, and FIG. 15 is a cross-sectional view taken along the line XV-XV in FIG.
In this embodiment, the first guard pattern 6 a and the second guard pattern 6 b are connected by vias 8 extending in the vertical direction across both sides of the frame ground pattern 5.
Further, the first guard pattern 6 a and the second guard pattern 6 b are larger than the projected area of the frame ground pattern 5.
Other configurations are the same as those of the printed circuit board 1 of the second embodiment, and the same effects as those of the fifth embodiment can be obtained.

実施の形態７．
図１６は、この発明の実施の形態７のプリント基板１を示す斜視図である。
この実施の形態では、ガードパターン６ａ，６ｂは、電源パターン２０が設けられた第２及び第４の導体層と同じ導体層に設けられ、かつ電源パターン２０と電気的に接続されている。
他の構成は、実施の形態１のプリント基板１と同じであり、実施の形態１のプリント基板１と同様の効果を得ることができる。 Embodiment 7 FIG.
FIG. 16 is a perspective view showing a printed circuit board 1 according to the seventh embodiment of the present invention.
In this embodiment, the guard patterns 6 a and 6 b are provided on the same conductor layer as the second and fourth conductor layers on which the power supply pattern 20 is provided, and are electrically connected to the power supply pattern 20.
Other configurations are the same as those of the printed circuit board 1 of the first embodiment, and the same effects as those of the printed circuit board 1 of the first embodiment can be obtained.

なお、同導体層に、シグナルグランドパターン９及び電源パターン２０が形成されており、電源パターン２０がシグナルグランドパターン９よりも面積が大きい場合には、面積が大きいことでノイズによる例えば電圧振動の影響をより小さく抑えることができるので、ガードパターン６ａ，６ｂは電源パターン２０と電気的に接続するのが好ましい。
しかしながら、電源パターン２０とシグナルグランドパターン９とが同程度の面積の場合には、シグナルグランドパターン９はノイズの電圧振動の影響を小さく抑えるように設計されていることから、ガードパターン６ａ，６ｂはシグナルグランドパターン９と電気的に接続するのが好ましい。 In addition, when the signal ground pattern 9 and the power supply pattern 20 are formed on the same conductor layer, and the power supply pattern 20 has a larger area than the signal ground pattern 9, the large area causes the influence of, for example, voltage vibration due to noise. Therefore, the guard patterns 6a and 6b are preferably electrically connected to the power supply pattern 20.
However, when the power supply pattern 20 and the signal ground pattern 9 have the same area, the signal ground pattern 9 is designed to suppress the influence of noise voltage oscillation, so that the guard patterns 6a and 6b are It is preferable to electrically connect to the signal ground pattern 9.

実施の形態８．
図１７はこの発明の実施の形態８のプリント基板１を示す分解斜視図である。
この実施の形態では、第１のガードパターン６ａは、シグナルグランドパターン９と電子デバイス１１を介して電気的に接続されている。
なお、電子デバイス１１は複数であってもよく、また異なる種類の電子デバイス１１であってもよい。
電子デバイス１１は、例えばコンデンサ、インダクタ、抵抗である。 Embodiment 8 FIG.
FIG. 17 is an exploded perspective view showing the printed circuit board 1 according to the eighth embodiment of the present invention.
In this embodiment, the first guard pattern 6 a is electrically connected to the signal ground pattern 9 via the electronic device 11.
There may be a plurality of electronic devices 11 or different types of electronic devices 11.
The electronic device 11 is a capacitor, an inductor, or a resistor, for example.

この実施の形態によるプリント基板１によれば、設置される環境に応じて電磁ノイズの周波数特性が異なるが、その周波数特性に対応した電子デバイス１１を選択することで、領域２へのノイズ伝搬量をより低減し、プリント基板１上の回路部品の誤動作をより低減することができる。 According to the printed circuit board 1 according to this embodiment, the frequency characteristics of electromagnetic noise differ depending on the installation environment. By selecting the electronic device 11 corresponding to the frequency characteristics, the amount of noise propagation to the region 2 The malfunction of the circuit component on the printed circuit board 1 can be further reduced.

実施の形態９．
図１８はこの発明の実施の形態９のプリント基板１を示す上面図、図１９は図１８のプリント基板１を示す分解斜視図である。
この実施の形態では、フレームグランドパターン５がＬ字形状であり、このフレームグランドパターン５の先端部に外部インターフェース４が設けられており、この形状に会わせて第１のガードパターン６ａ、第２のガードパターン６ｂもＬ字形状である。
第１のガードパターン６ａ及び第２のガードパターン６ｂは、フレームグランドパターン５の投影面積よりも大きく、フレームグランドパターン５の全領域を覆っている。
他の構成は、実施の形態１のプリント基板１と同じであり、実施の形態１のプリント基板１と同様の効果を得ることができる。 Embodiment 9 FIG.
18 is a top view showing a printed circuit board 1 according to Embodiment 9 of the present invention, and FIG. 19 is an exploded perspective view showing the printed circuit board 1 in FIG.
In this embodiment, the frame ground pattern 5 is L-shaped, and the external interface 4 is provided at the tip of the frame ground pattern 5. The first guard pattern 6a and the second guard pattern 6a are formed in accordance with this shape. The guard pattern 6b is also L-shaped.
The first guard pattern 6 a and the second guard pattern 6 b are larger than the projected area of the frame ground pattern 5 and cover the entire area of the frame ground pattern 5.
Other configurations are the same as those of the printed circuit board 1 of the first embodiment, and the same effects as those of the printed circuit board 1 of the first embodiment can be obtained.

なお、上記各実施の形態のプリント基板１では、何れも導体層は４層であるが、これに限るものではない。
また、フレームグランドパターン５は、第３の導体層に形成したが、他の導体層にも形成してもよい。
また、第１のガードパターン６ａ、第２のガードパターン６ｂは、複数層に連続的に積層されたものであってもよい。 In the printed circuit board 1 of each of the embodiments described above, the conductor layers are all four layers, but the present invention is not limited to this.
The frame ground pattern 5 is formed on the third conductor layer, but may be formed on another conductor layer.
Moreover, the 1st guard pattern 6a and the 2nd guard pattern 6b may be laminated | stacked continuously by multiple layers.

１プリント基板、２，３領域、４外部インターフェース、５フレームグランドパターン、６ａ第１のガードパターン、６ｂ第２のガードパターン、７スリット、８ビア、９シグナルグラウンドパターン、１０安定した電位、１１電子デバイス、２０電源パターン。 1 printed circuit board, 2, 3 area, 4 external interface, 5 frame ground pattern, 6a first guard pattern, 6b second guard pattern, 7 slit, 8 via, 9 signal ground pattern, 10 stable potential, 11 electrons Device, 20 power pattern.

Claims

A printed circuit board in which a dielectric layer is interposed between a plurality of conductor layers and an external interface is mounted on a frame ground pattern formed on a surface of a portion of the conductor layer separated by a slit. ,
A printed circuit board comprising a guard pattern provided facing the frame ground pattern and mounted on the conductor layer facing outward.

The printed circuit board according to claim 1, wherein the guard pattern is larger than a projected area of the frame ground pattern and covers the entire area of the frame ground pattern.

The printed circuit board according to claim 1, wherein the guard pattern is a single body.

The printed circuit board according to any one of claims 1 to 3, wherein the guard pattern is continuously laminated in a plurality of layers.

The guard patterns are a first guard pattern and a second guard pattern disposed opposite to both sides of the frame ground pattern, respectively, and the first guard pattern and the second guard pattern are The printed circuit board according to claim 1, wherein the printed circuit board is electrically connected by a via.

The printed circuit board according to claim 5, wherein the first guard pattern and the second guard pattern are electrically connected through the vias extending across the frame ground pattern.

The printed circuit board according to claim 5, wherein the first guard pattern and the second guard pattern are electrically connected by the via extending through the frame ground pattern. .

The guard pattern is provided in the conductor layer provided with a signal ground pattern and a power supply pattern, and is electrically connected to a signal ground pattern or a pattern having a large area among the power supply patterns. The printed circuit board according to any one of 1 to 7.

The print according to any one of claims 1 to 7, wherein the guard pattern is provided on the conductor layer provided with a signal ground pattern and is electrically connected to the signal ground pattern. substrate.

The printed circuit board according to claim 1, wherein the guard pattern is provided on the conductor layer provided with a power supply pattern and is electrically connected to the power supply pattern.

The printed circuit board according to claim 8, wherein the guard pattern is connected to the signal ground pattern via an electronic device corresponding to the frequency characteristics of the electromagnetic noise.

The printed circuit board according to claim 11, wherein the electronic device is a capacitor.

The printed circuit board according to claim 11, wherein the electronic device is an inductor.

The printed circuit board according to claim 11, wherein the electronic device is a resistor.