JP2011209756A - Display device, method for manufacturing the same, and sputtering target - Google Patents
Display device, method for manufacturing the same, and sputtering target Download PDFInfo
- Publication number
- JP2011209756A JP2011209756A JP2011149596A JP2011149596A JP2011209756A JP 2011209756 A JP2011209756 A JP 2011209756A JP 2011149596 A JP2011149596 A JP 2011149596A JP 2011149596 A JP2011149596 A JP 2011149596A JP 2011209756 A JP2011209756 A JP 2011209756A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum alloy
- alloy film
- display device
- film
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は薄膜状の表示デバイスとその製法、並びにスパッタリングターゲットに関し、特に、半導体や液晶ディスプレイの如きアクティブおよびパッシブマトリクス型のフラットパネルディスプレイ、反射膜、光学部品などに使用される画素電極とアルミニウム合金膜を構成要素として含む新規な表示デバイスとその製法、並びにスパッタリングターゲットに関するものである。 The present invention relates to a thin film display device, a method for manufacturing the same, and a sputtering target, and in particular, pixel electrodes and aluminum alloys used for active and passive matrix type flat panel displays such as semiconductors and liquid crystal displays, reflective films, optical components, and the like. The present invention relates to a novel display device including a film as a constituent element, a manufacturing method thereof, and a sputtering target.
例えばアクティブマトリクス型の液晶表示装置は、薄膜トランジスタ(TFT)をスイッチング素子とし、画素電極と走査線および信号線などの配線部を備えたTFTアレイ基板と、該TFTアレイ基板に対し所定の間隔をおいて対向配置される共通電極を備えた対向基板と、これらTFTアレイ基板と対向基板との間に充填された液晶層によって構成される。画素電極としては、酸化インジウム(In2O3)に酸化錫(SnO)を10質量%程度含有させた酸化インジウム錫(ITO)膜などが用いられる。 For example, an active matrix type liquid crystal display device uses a thin film transistor (TFT) as a switching element, a TFT array substrate having pixel electrodes and wiring portions such as scanning lines and signal lines, and a predetermined distance from the TFT array substrate. And a counter substrate having a common electrode disposed opposite to each other and a liquid crystal layer filled between the TFT array substrate and the counter substrate. As the pixel electrode, an indium tin oxide (ITO) film in which indium oxide (In 2 O 3 ) contains about 10% by mass of tin oxide (SnO) is used.
また、この画素電極に電気的に接続される配線部の信号線は、純アルミニウムもしくはAl−Ndの如きアルミニウム合金と画素電極が直接接触しないよう、その間にバリアメタルとしてMo、Cr,Ti,W等の高融点金属からなる積層膜を介在させていたが、最近ではこれら高融点金属を省略し、信号線に画素電極を直接接続させる試みもなされている。 In addition, the signal line of the wiring portion electrically connected to the pixel electrode is made of Mo, Cr, Ti, W as a barrier metal so that the pixel electrode is not in direct contact with pure aluminum or an aluminum alloy such as Al-Nd. However, recently, attempts have been made to omit these refractory metals and directly connect the pixel electrodes to the signal lines.
例えば特許文献1によると、酸化インジウムに酸化亜鉛を10質量%程度含有させたITO膜からなる画素電極を使用すれば、信号線との直接コンタクトが可能になるとされている。 For example, according to Patent Document 1, if a pixel electrode made of an ITO film in which about 10% by mass of zinc oxide is contained in indium oxide is used, direct contact with a signal line becomes possible.
また特許文献2には、ドレイン電極にプラズマ処理やイオン注入によって表面処理を施す方法が開示され、また特許文献3には、第1層のゲートとソースおよびドレイン電極として、N,O,Si,C等の不純物を含む第2相を積層した積層膜を形成する方法が開示されており、これらの方法を採用すれば、前掲の高融点金属を省略した場合でも、画素電極とのコンタクト抵抗を低レベルに維持できることが明らかにされている。 Patent Document 2 discloses a method of performing surface treatment on the drain electrode by plasma treatment or ion implantation. Patent Document 3 discloses N, O, Si, and the like as the first layer gate, source, and drain electrodes. A method of forming a laminated film in which a second phase containing impurities such as C is laminated is disclosed. If these methods are employed, contact resistance with a pixel electrode can be reduced even when the above-described refractory metal is omitted. It has been shown that it can be maintained at a low level.
前掲の従来技術でバリアメタルを介在させる理由は、信号線を構成するアルミニウムまたはアルミニウム合金配線と画素電極を直接接触させると接触抵抗が上昇し、画面の表示品位が低下するからである。これは、アルミニウムが非常に酸化され易く、大気中では表面が容易に酸化されること、また画素電極は金属酸化物であるため、成膜時に生じる酸素や成膜時に添加する酸素によってアルミニウムが酸化され、表面にアルミニウム酸化物層が生成するからである。そして、この様に信号線と画素電極との接触界面に絶縁物層が形成されると、信号線と画素電極間の接触抵抗が高まり、画面の表示品位が低下する。 The reason why the barrier metal is interposed in the above-described conventional technology is that when the pixel electrode is directly contacted with the aluminum or aluminum alloy wiring constituting the signal line, the contact resistance is increased and the display quality of the screen is decreased. This is because aluminum is very easy to oxidize, and the surface is easily oxidized in the atmosphere. Also, since the pixel electrode is a metal oxide, aluminum is oxidized by oxygen generated during film formation and oxygen added during film formation. This is because an aluminum oxide layer is formed on the surface. When the insulating layer is formed at the contact interface between the signal line and the pixel electrode in this way, the contact resistance between the signal line and the pixel electrode increases, and the display quality of the screen decreases.
一方バリアメタルは、元々アルミニウム合金の表面酸化を防ぎ、アルミニウム合金膜と画素電極の接触を良好にする作用を有しているが、上記接触界面にバリアメタルを介在させた従来構造を得るには、バリアメタル形成工程が不可欠となるため、ゲート電極やソース電極、更にはドレイン電極の形成に要する成膜用のスパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。しかし量産による液晶パネルなどの低コスト化が進むにつれて、バリアメタルの形成に伴う製造コストのアップや生産性の低下は軽視できなくなっている。 On the other hand, barrier metal originally has the effect of preventing the surface oxidation of the aluminum alloy and improving the contact between the aluminum alloy film and the pixel electrode. To obtain a conventional structure in which the barrier metal is interposed at the contact interface. Since the barrier metal formation process is indispensable, in addition to the film formation sputtering apparatus required for forming the gate electrode, the source electrode, and the drain electrode, an additional film formation chamber for forming the barrier metal must be provided. Don't be. However, as the cost of liquid crystal panels and the like by mass production advances, the increase in manufacturing cost and the decrease in productivity due to the formation of barrier metal cannot be neglected.
この様なことから最近では、バリアメタルを省略可能にする電極材料や製造プロセスが求められている。こうした要望に対し前掲の特許文献2では、表面処理のための工程が1工程加重される。一方特許文献3では、ゲート電極やソース電極、もしくはドレイン電極の成膜を同一の成膜チャンバーで連続して行うことができるが、工程数の増大が避けられない。しかも、不純物が混入した膜と混入していない膜の熱膨張係数の違いに原因して、連続使用時にチャンバーの壁面から膜が剥がれ落ちる現象が頻発するので、メンテナンスのため装置を頻繁に停止しなければならない。更に特許文献1では、現時点で最も普及している酸化インジウム錫(ITO)膜を酸化インジウム亜鉛(IZO)膜に変更しなければならないため、材料コストが高くつく。 For these reasons, recently, electrode materials and manufacturing processes that can eliminate the barrier metal have been demanded. In response to such a request, in the above-mentioned Patent Document 2, a step for surface treatment is weighted by one step. On the other hand, in Patent Document 3, a gate electrode, a source electrode, or a drain electrode can be continuously formed in the same film formation chamber, but an increase in the number of steps is unavoidable. In addition, due to the difference in thermal expansion coefficient between the film that contains impurities and the film that does not, the film frequently peels off from the wall of the chamber during continuous use. There must be. Furthermore, in Patent Document 1, since the most popular indium tin oxide (ITO) film must be changed to an indium zinc oxide (IZO) film, the material cost is high.
更に表示デバイスの表示品位を保つためには、電極材料として低い電気抵抗と高レベルの耐熱性が求められる。例えば表示デバイスの素子の1つであるアモルファスTFTのソースやドレイン電極材料などとして使用する場合に求められる特性は、電気抵抗率が8μΩ・cm以下(好ましくは5μΩ・cm以下)で、耐熱温度は300〜350℃である。また、ゲート電極材料として用いる場合に求められる特性は、電気抵抗率が8μΩ・cm以下、耐熱温度が400〜450℃である。ソース/ドレイン電極は画素の読み出し/書き込みのため常時電流を流すため、電気抵抗率を低く抑えて表示デバイスの消費電力を少なくすることが望ましい。また抵抗と規制容量の積で決まる時定数を小さくし、表示パネルを大型化した場合でも表示品位を維持できるようにする必要がある。また、求められる耐熱性は表示デバイスの構造によって異なり、電極形成後の後工程で使用する絶縁膜の成膜温度や半導体層の成膜および熱処理温度に依存する。 Furthermore, in order to maintain the display quality of the display device, the electrode material is required to have a low electrical resistance and a high level of heat resistance. For example, the characteristics required when used as a source or drain electrode material of an amorphous TFT, which is one of the elements of a display device, are an electrical resistivity of 8 μΩ · cm or less (preferably 5 μΩ · cm or less), and a heat resistant temperature is 300-350 ° C. The characteristics required for use as a gate electrode material are an electrical resistivity of 8 μΩ · cm or less and a heat resistant temperature of 400 to 450 ° C. Since the source / drain electrodes always pass a current for reading / writing the pixel, it is desirable to suppress the electric resistivity and reduce the power consumption of the display device. Moreover, it is necessary to reduce the time constant determined by the product of the resistance and the regulation capacity so that the display quality can be maintained even when the display panel is enlarged. Further, the required heat resistance varies depending on the structure of the display device, and depends on the film formation temperature of the insulating film used in the post-process after electrode formation, the film formation of the semiconductor layer, and the heat treatment temperature.
本発明は上記の様な事情に着目してなされたものであって、その目的は、前述した様なバリアメタルの省略を可能にすると共に、工程数を増やすことなく簡略化し、アルミニウム合金膜を画素電極に対し直接的かつ確実に接触させ得るような技術を確立することにある。更に他の目的は、低電気抵抗率で且つ低コンタクト抵抗を実現し得るような優れた電気特性と耐熱性を両立せしめ、更には表示デバイスにおいて反射電極やTAB(タブ)接続電極と材料を共通化し得るような技術を確立することにある。 The present invention has been made paying attention to the above-mentioned circumstances, and its purpose is to enable the omission of the barrier metal as described above, and to simplify the aluminum alloy film without increasing the number of steps. The purpose is to establish a technique that can directly and reliably contact the pixel electrode. Still another object is to achieve both excellent electrical characteristics and heat resistance that can achieve low electrical resistivity and low contact resistance, and to share the same materials with reflective electrodes and TAB (tab) connection electrodes in display devices. It is to establish a technology that can be realized.
上記課題を解決することのできた本発明に係る表示デバイスの構成は、ガラス基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極、および、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜を有し、該アルミニウム合金膜と前記画素電極は高融点金属を介さずに直接接続しており、該アルミニウム合金膜を構成する合金成分の一部もしくは全部が、析出物または濃化層として存在しているところに要旨が存在する。 The structure of the display device according to the present invention that can solve the above problems is a thin film transistor disposed on a glass substrate, a pixel electrode formed by a transparent electrode, and electrically connecting the thin film transistor and the pixel electrode. An aluminum alloy film is provided, and the aluminum alloy film and the pixel electrode are directly connected without a refractory metal, and a part or all of the alloy components constituting the aluminum alloy film are precipitated or concentrated. There is a gist where it exists as a layer.
上記アルミニウム合金膜は、合金成分としてAu,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種を0.1〜6原子%含むものが好ましく、中でも、少なくともNiを含有するものが好ましい。 The aluminum alloy film preferably contains 0.1 to 6 atomic% of at least one selected from the group consisting of Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, and Bi as an alloy component. Those containing at least Ni are preferable.
本発明の構成素材となる上記画素電極としては、酸化インジウム錫もしくは酸化インジウム亜鉛が好適であり、また前記アルミニウム合金膜は、非平衡状態で固溶した合金成分の一部または全部が析出物もしくは濃化層として存在し、電気抵抗率が8μΩ・cm以下に抑えられたものが好ましい。そして、上記アルミニウム合金膜と画素電極との接触界面には、第2相からなる導電性析出物が、長径0.01μmを超えるサイズのものとして、100μm2当たりに0.13個を超える個数で存在し、あるいは、面積率で0.5%を超えて存在していることが好ましい。 As the pixel electrode as the constituent material of the present invention, indium tin oxide or indium zinc oxide is suitable, and the aluminum alloy film is a precipitate or a part or all of the alloy component solid-dissolved in a non-equilibrium state. A layer that exists as a concentrated layer and has an electrical resistivity of 8 μΩ · cm or less is preferable. At the contact interface between the aluminum alloy film and the pixel electrode, the number of conductive precipitates made of the second phase exceeds 0.13 per 100 μm 2 on the assumption that the size of the conductive precipitate of the second phase exceeds 0.01 μm. It is preferable that it exists or exceeds 0.5% by area ratio.
上記アルミニウム合金膜には、更に他の合金成分としてNd,Y,Fe,Coよりなる群から選択される少なくとも1種が0.1〜6原子%の範囲で含まれていてもよい。 The aluminum alloy film may further contain at least one selected from the group consisting of Nd, Y, Fe, and Co in the range of 0.1 to 6 atomic% as another alloy component.
上記アルミニウム合金膜の中でもとりわけ好ましいのは、前記合金成分として、X1(X1=Ag,Zn,Cu,Niの少なくとも1種)とX2(X2=Nd,Yの少なくとも1種)を含み、それらの含有量が下記式(I)を満たすもの、
0.7≦0.5×CX1+CX2≦4.5……(I)
[式中、CX1はアルミニウム合金中のAg,Zn,Cu,Niの含有量(原子%)、
CX2は、アルミニウム合金中のNd,Yの含有量(原子%)をそれぞれ表す]
あるいは、合金成分として、Y1(Y1=Ag,Zn,Cu,Niの少なくとも1種)とY2(Y2=Fe,Coの少なくとも1種)を含み、それらの含有量が、下記式(II)の関係を満たすものである。
Among the aluminum alloy films, X 1 (at least one of X 1 = Ag, Zn, Cu, and Ni) and X 2 (X 2 = at least one of Nd and Y) are particularly preferable as the alloy components. Including those whose content satisfies the following formula (I),
0.7 ≦ 0.5 × CX 1 + CX 2 ≦ 4.5 (I)
[Wherein CX 1 is the content (atomic%) of Ag, Zn, Cu, Ni in the aluminum alloy,
CX 2 represents the content (atomic%) of Nd and Y in the aluminum alloy, respectively]
Alternatively, Y 1 (at least one of Y 1 = Ag, Zn, Cu, Ni) and Y 2 (Y 2 = at least one of Fe, Co) are included as alloy components, and the content thereof is represented by the following formula: It satisfies the relationship (II).
1≦CY1+CY2≦6……(II)
[式中、CY1はアルミニウム合金中のAg,Zn,Cu,Niの含有量(原子%)、
CY2は、アルミニウム合金中のFe,Coの含有量(原子%)をそれぞれ表す]。
1 ≦ CY 1 + CY 2 ≦ 6 (II)
[Wherein CY 1 is the content (atomic%) of Ag, Zn, Cu, Ni in the aluminum alloy,
CY 2 represents the Fe and Co contents (atomic%) in the aluminum alloy, respectively.
合金成分としてNiを含む上記アルミニウム合金膜は、当該膜の表面から1〜10nmの厚さ域におけるNi含量が10原子%以下であるNi濃化層を有していることが望ましい。そしてこれらのアルミニウム合金膜は、表示デバイスにおいて反射膜として、あるいはタブ接続電極として有効に機能する。 The aluminum alloy film containing Ni as an alloy component preferably has a Ni concentrated layer having a Ni content of 10 atomic% or less in a thickness region of 1 to 10 nm from the surface of the film. These aluminum alloy films effectively function as reflective films or tab connection electrodes in display devices.
また本発明の上記表示デバイスの構成は、薄膜トランジスタを含まないパッシブマトリクス型の表示デバイスに対しても実質的にそのまま適用できる。 The structure of the display device of the present invention can be applied substantially to a passive matrix display device that does not include a thin film transistor.
また本発明に係る製法は、上記表示デバイスを製造するための有用な方法として位置付けられるもので、その構成は、ガラス基板上に前述した様な合金成分を含むアルミニウム合金膜を形成した後、150〜400℃の温度で熱処理することにより、アルミニウムを主相とする前記アルミニウム合金膜と前記画素電極の接触界面に、上記アルミニウム合金膜中に含まれる前記合金元素の1部もしくは全部を含む第2相からなる導電性析出物を形成させるところに要旨を有している。 The manufacturing method according to the present invention is positioned as a useful method for manufacturing the above display device. The structure is formed after an aluminum alloy film containing the above-described alloy component is formed on a glass substrate, and then 150 By performing heat treatment at a temperature of ˜400 ° C., the contact interface between the aluminum alloy film containing aluminum as a main phase and the pixel electrode includes a second part containing all or part of the alloy element contained in the aluminum alloy film. The gist is that a conductive precipitate composed of a phase is formed.
この方法を実施するに当っては、上記アルミニウム合金膜に非平衡状態で固溶した合金成分の一部または全部と画素電極の合金成分を相互拡散させることによって、上記アルミニウム合金膜と画素電極の接触界面に金属間化合物を形成させることができる。また、上記アルミニウム合金膜を形成する好ましい方法としては、スパッタリング法が例示される。そして、上記アルミニウム合金膜上に絶縁膜を積層形成し、該絶縁膜にコンタクトホールエッチングを行った後、引き続いてアルミニウム合金配線をアルミニウム合金表面から1〜200nm、より好ましくは3〜100nmライトエッチングし、該アルミニウム合金膜中に非平衡状態で固溶した合金成分の一部または全部の析出物もしくは金属間化合物を部分的に露出させれば、その上に形成される画素電極との接触抵抗をより一層低減できるので好ましい。 In carrying out this method, by partially diffusing part or all of the alloy components solid-dissolved in the aluminum alloy film in a non-equilibrium state and the alloy components of the pixel electrode, the aluminum alloy film and the pixel electrode An intermetallic compound can be formed at the contact interface. Moreover, a sputtering method is illustrated as a preferable method for forming the aluminum alloy film. Then, after forming an insulating film on the aluminum alloy film and performing contact hole etching on the insulating film, the aluminum alloy wiring is subsequently light etched from 1 to 200 nm, more preferably from 3 to 100 nm from the aluminum alloy surface. If a part or all of precipitates or intermetallic compounds of the alloy components dissolved in a non-equilibrium state in the aluminum alloy film are partially exposed, the contact resistance with the pixel electrode formed thereon is reduced. Since it can reduce further, it is preferable.
上記ライトエッチングは、前記アルミニウム合金膜をエッチングし得るガスを用いたドライエッチング、あるいは、アルミニウム合金膜をエッチングし得る薬液を用いたウエットエッチングによって行うことができ、該ライトエッチング工程で使用する薬液としては、パターニングに使用するフォトレジストの剥離液を用いるのがよい。 The light etching can be performed by dry etching using a gas that can etch the aluminum alloy film, or wet etching using a chemical that can etch the aluminum alloy film, and as a chemical used in the light etching process. It is preferable to use a photoresist stripping solution used for patterning.
更に本発明のスパッタリングターゲットは、前述した様なアルミニウム合金膜を形成するための有用なターゲット材であって、合金成分としてAg,Zn,Cu,Niよりなる群から選択される少なくとも1種を0.1〜6原子%含有すると共に、Nd,Y,Fe,Coよりなる群から選択される少なくとも1種を0.1〜6原子%含有するところに特徴を有している。 Furthermore, the sputtering target of the present invention is a useful target material for forming the aluminum alloy film as described above, and at least one selected from the group consisting of Ag, Zn, Cu, and Ni is used as the alloy component. It is characterized by containing 0.1 to 6 atomic% and at least one selected from the group consisting of Nd, Y, Fe and Co.
本発明は以上の様に構成されており、アルミニウム合金膜と画素電極の直接コンタクトを可能とし、バリアメタルを省略することによって製造の工数とコストを大幅に軽減し、安価で且つ高性能の表示デバイスおよび表示デバイス用アレイ基板を提供し得ることになった。 The present invention is configured as described above, and enables direct contact between the aluminum alloy film and the pixel electrode, and by omitting the barrier metal, manufacturing man-hours and costs are greatly reduced, and an inexpensive and high-performance display is achieved. It has become possible to provide array substrates for devices and display devices.
上記本発明によれば、アルミニウム中にAuやAgといった酸化され難い貴金属、あるいはZn、Cu、Ni、Sr、Ge、Smの如く、酸化物としての電気伝導率が比較的低い元素、更には、Biの如くアルミニウム中への固溶限が低い元素を、アルミニウムまたはアルミニウム合金に微量含有させることにより、配線材自体の導電性は悪化させることなく、アルミニウム合金膜と画素電極の接触界面に電気抵抗の低い領域を部分的あるいは全面的に形成させ、それにより、アルミニウム合金膜と画素電極の接触抵抗を大幅に低減し、液晶ディスプレイの表示品位を高レベルに維持しつつ、工程数と製造コストを大幅に削減可能にしたものである。更に、Nd、Y、Fe、Coから選ばれる少なくとも1種を添加することで、耐熱性も大幅に高めることができる。 According to the present invention, a noble metal such as Au or Ag that is not easily oxidized in aluminum, or an element having a relatively low electrical conductivity as an oxide such as Zn, Cu, Ni, Sr, Ge, Sm, By adding a trace amount of an element having a low solid solubility in aluminum such as Bi to aluminum or an aluminum alloy, the electrical resistance of the contact interface between the aluminum alloy film and the pixel electrode is reduced without deteriorating the conductivity of the wiring material itself. The low-resistance region is partially or entirely formed, thereby significantly reducing the contact resistance between the aluminum alloy film and the pixel electrode and maintaining the display quality of the liquid crystal display at a high level, while reducing the number of processes and the manufacturing cost. It can be greatly reduced. Furthermore, heat resistance can be significantly improved by adding at least one selected from Nd, Y, Fe, and Co.
以下、図面を参照しつつ、本発明に係る表示デバイスと表示デバイス用アレイ基板の実施形態を詳細に説明していくが、本発明はもとより図示例に限定されるわけではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, embodiments of a display device and an array substrate for a display device according to the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the illustrated examples, and is described above and below. It is also possible to carry out the invention with appropriate modifications within a range that can be adapted to the gist, and they are all included in the technical scope of the present invention.
また、薄膜トランジスタを含まないパッシブマトリクス駆動型の表示デバイスや、反射型液晶表示デバイス等の反射電極、外部への信号入出力のために使用されるTAB(タブ)接続電極についても、アルミニウム合金膜を同様に適用できるが、これらの実施形態については省略する。 Aluminum alloy films are also used for reflective electrodes such as passive matrix drive display devices that do not include thin film transistors, reflective electrodes such as reflective liquid crystal display devices, and TAB (tab) connection electrodes used for signal input / output to the outside. Although applicable similarly, these embodiments are omitted.
図1は、本発明が適用される液晶表示装置に搭載される液晶パネル構造の概略断面拡大説明図である。 FIG. 1 is a schematic enlarged cross-sectional view of a liquid crystal panel structure mounted on a liquid crystal display device to which the present invention is applied.
図1の液晶パネルは、TFTアレイ基板1と、該TFTアレイ基板1に対向して配置された対向基板2、およびこれらTFTアレイ基板1と対向基板2との間に配置され、光変調層として機能する液晶層3を備えている。TFTアレイ基板1は、絶縁性のガラス基板1a上に配置された薄膜トランジスタ(TFT)4、画素電極5、走査線や信号線を含む配線部6からなる。 The liquid crystal panel of FIG. 1 is disposed between a TFT array substrate 1, a counter substrate 2 disposed to face the TFT array substrate 1, and between the TFT array substrate 1 and the counter substrate 2, and serves as a light modulation layer. A functioning liquid crystal layer 3 is provided. The TFT array substrate 1 includes a thin film transistor (TFT) 4 disposed on an insulating glass substrate 1a, a pixel electrode 5, and a wiring portion 6 including scanning lines and signal lines.
対向基板2は、TFTアレイ基板1側の全面に形成された共通電極7と、画素電極5に対向する位置に配置されたカラーフィルタ8、TFTアレイ基板1上の薄膜トランジスタ(TFT)4や配線部6に対向する位置に配置された遮光膜9からなる。 The counter substrate 2 includes a common electrode 7 formed on the entire surface of the TFT array substrate 1, a color filter 8 disposed at a position facing the pixel electrode 5, a thin film transistor (TFT) 4 on the TFT array substrate 1 and a wiring portion. 6 is formed of a light shielding film 9 disposed at a position facing 6.
また、TFTアレイ基板1および対向基板2を構成する絶縁性基板の外面側には、偏光板10,10が配置されると共に、対向基板2には、液晶層3に含まれる液晶分子を所定の向きに配向させるための配向膜11が設けられている。 Further, polarizing plates 10 and 10 are disposed on the outer surface side of the insulating substrate constituting the TFT array substrate 1 and the counter substrate 2, and the liquid crystal molecules contained in the liquid crystal layer 3 are placed on the counter substrate 2 in a predetermined manner. An alignment film 11 for aligning in the direction is provided.
この様な構造の液晶パネルでは、対向電極2と画素電極5の間に形成される電界によって、液晶層3における液晶分子の配向方向が制御され、TFTアレイ基板1と対向基板2との間の液晶層3を通過する光が変調され、これにより、対向基板2を透過する光の透過光量が制御されて画像が表示される。 In the liquid crystal panel having such a structure, the alignment direction of the liquid crystal molecules in the liquid crystal layer 3 is controlled by the electric field formed between the counter electrode 2 and the pixel electrode 5, and the liquid crystal panel between the TFT array substrate 1 and the counter substrate 2 is controlled. The light passing through the liquid crystal layer 3 is modulated, whereby the amount of light transmitted through the counter substrate 2 is controlled to display an image.
またTFTアレイは、TFTアレイ外部へ引き出されたTABテープ12により、ドライバ回路13および制御回路14によって駆動される。 The TFT array is driven by a driver circuit 13 and a control circuit 14 by a TAB tape 12 drawn out of the TFT array.
図中、15はスペーサー、16はシール材、17は保護膜、18は拡散板、19はプリズムシート、20は導光板、21は反射板、22はバックライト、23は保持フレーム、24はプリント基板を夫々示しており、これらについては後述する。 In the figure, 15 is a spacer, 16 is a sealing material, 17 is a protective film, 18 is a diffusion plate, 19 is a prism sheet, 20 is a light guide plate, 21 is a reflector, 22 is a backlight, 23 is a holding frame, and 24 is a print. Each of the substrates is shown and will be described later.
図2は、本発明で採用されるアレイ基板に適用される第1の実施例に係る薄膜トランジスタ部の構造を例示する概略断面説明図である。図2に示す如くガラス基板1a上には、アルミニウム合金膜によって走査線25が形成され、該走査線25の一部は、薄膜トランジスタのオン・オフを制御するゲート電極26として機能する。またゲート絶縁膜27を介して走査線25と交差するように、アルミニウム合金膜によって信号線が形成され、該信号線の一部は、薄膜トランジスタのソース電極28として機能する。 FIG. 2 is a schematic cross-sectional explanatory view illustrating the structure of the thin film transistor portion according to the first embodiment applied to the array substrate employed in the present invention. As shown in FIG. 2, a scanning line 25 is formed of an aluminum alloy film on the glass substrate 1a, and a part of the scanning line 25 functions as a gate electrode 26 for controlling on / off of the thin film transistor. A signal line is formed of an aluminum alloy film so as to cross the scanning line 25 with the gate insulating film 27 interposed therebetween, and a part of the signal line functions as a source electrode 28 of the thin film transistor.
ゲート絶縁膜27上の画素領域には、例えばIn2O3にSnOを含有させたITO膜によって形成された画素電極5が配置されている。アルミニウム合金膜で形成された薄膜トランジスタのドレイン電極29は、画素電極5に直接コンタクトして電気的に接続される。 In the pixel region on the gate insulating film 27, for example, a pixel electrode 5 formed of an ITO film in which Sn 2 is contained in In 2 O 3 is disposed. The drain electrode 29 of the thin film transistor formed of an aluminum alloy film is in direct contact with and electrically connected to the pixel electrode 5.
このTFTアレイ基板1に、走査線25を介してゲート電極26にゲート電圧を供給すると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極28からドレイン電極29を介して画素電極5へ供給される。そして、画素電極5に所定レベルの駆動電圧が供給されると、図1で説明した如く対向電極2との間に電位差が生じ、液晶層3に含まれる液晶分子が配向して光変調が行われる。 When a gate voltage is supplied to the TFT array substrate 1 via the scanning line 25 to the gate electrode 26, the thin film transistor is turned on, and the driving voltage supplied to the signal line in advance from the source electrode 28 to the pixel via the drain electrode 29. Supplied to the electrode 5. When a predetermined level of drive voltage is supplied to the pixel electrode 5, a potential difference is generated between the pixel electrode 5 and the counter electrode 2 as described with reference to FIG. 1, and the liquid crystal molecules contained in the liquid crystal layer 3 are aligned to perform light modulation. Is called.
次に、図2に示したTFTアレイ基板2の製法について簡単に説明する。尚ここで、スイッチング素子として形成される薄膜トランジスタは、水素アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを一例として挙げる。 Next, a method for manufacturing the TFT array substrate 2 shown in FIG. 2 will be briefly described. Here, an example of the thin film transistor formed as the switching element is an amorphous silicon TFT using hydrogen amorphous silicon as a semiconductor layer.
第1の実施例に係るTFTアレイ基板1の製造工程の概略を、図3〜10を例にとって説明する。 An outline of the manufacturing process of the TFT array substrate 1 according to the first embodiment will be described with reference to FIGS.
まずガラス基板1aに、スパッタリング等の手法で例えば膜厚200nm程度のアルミニウム合金薄膜を形成し、該アルミニウム合金薄膜をパターニングすることにより、ゲート電極26と走査線25を形成する(図3)。このとき、後記ゲート絶縁膜27のカバレッジが良くなるように、アルミニウム合金薄膜の周縁を約30〜40度のテーパー状にエッチングしておくのがよい。次いで図4に示す如く、例えばプラズマCVD法などの手法で、例えば膜厚が約300nm程度の酸化シリコン膜(SiOx)でゲート絶縁膜27を形成し、更に、例えば膜厚50nm程度の水素化アモルファスシリコン膜(a-Si:H)と膜厚300nm程度の窒化シリコン膜(SiNx)を成膜する。 First, an aluminum alloy thin film having a film thickness of, for example, about 200 nm is formed on the glass substrate 1a by a method such as sputtering, and the gate electrode 26 and the scanning line 25 are formed by patterning the aluminum alloy thin film (FIG. 3). At this time, it is preferable to etch the periphery of the aluminum alloy thin film in a taper shape of about 30 to 40 degrees so that the coverage of the gate insulating film 27 described later is improved. Next, as shown in FIG. 4, a gate insulating film 27 is formed of, for example, a silicon oxide film (SiOx) having a film thickness of about 300 nm by a method such as plasma CVD, and further, for example, a hydrogenated amorphous film having a film thickness of about 50 nm. A silicon film (a-Si: H) and a silicon nitride film (SiNx) having a thickness of about 300 nm are formed.
続いて、ゲート電極26をマスクとする裏面露光によって図5に示す如く窒化シリコン膜(SiNx)をパターニングし、チャネル保護膜を形成する。更にその上に、燐をドーピングした例えば膜厚50nm程度のn+型水素化アモルファスシリコン膜(n+a-Si:H)を成膜した後、図6に示す如く、水素化アモルファスシリコン膜(a-Si:H)とn+型水素化アモルファスシリコン膜(n+a-Si:H)をパターニングする。 Subsequently, as shown in FIG. 5, the silicon nitride film (SiNx) is patterned by backside exposure using the gate electrode 26 as a mask to form a channel protective film. Furthermore, after forming an n + -type hydrogenated amorphous silicon film (n + a-Si: H) doped with phosphorus, for example, having a thickness of about 50 nm, a hydrogenated amorphous silicon film (n + a-Si: H) is formed as shown in FIG. a-Si: H) and n + type hydrogenated amorphous silicon film (n + a-Si: H) are patterned.
そしてその上に、例えば膜厚300nm程度のアルミニウム合金膜を成膜し、図7に示す様にパターニングすることにより、信号線と一体のソース電極28と、画素電極5に接触されるドレイン電極29を形成する。更に、ソース電極28とドレイン電極29をマスクとして、チャネル保護膜(SiNx)上のn+型水素化アモルファスシリコン膜(n+a-Si:H)を除去する。 Then, an aluminum alloy film having a thickness of, for example, about 300 nm is formed thereon, and is patterned as shown in FIG. 7, so that the source electrode 28 integrated with the signal line and the drain electrode 29 in contact with the pixel electrode 5 are formed. Form. Further, the n + type hydrogenated amorphous silicon film (n + a-Si: H) on the channel protection film (SiNx) is removed using the source electrode 28 and the drain electrode 29 as a mask.
そして図8に示す如く、例えばプラズマCVD装置などを用いて、窒化シリコン膜30を例えば膜厚300nm程度で成膜することにより層間絶縁膜を形成する。このときの成膜は例えば300℃程度で行なわれる。そしてこの窒化シリコン膜30上にフォトレジスト層31を形成した後、該窒化シリコン膜30をパターニングし、例えばドライエッチング等によって窒化シリコン膜30にコンタクトホール32を形成する。この際、窒化シリコン膜30のエッチング完了後も、更に窒化シリコンのエッチングに要する時間+10%程度のオーバーエッチングを加える。この処理で、アルミニウム合金表面も数十nm程度エッチングされる。 Then, as shown in FIG. 8, an interlayer insulating film is formed by forming a silicon nitride film 30 with a film thickness of about 300 nm, for example, using a plasma CVD apparatus or the like. The film formation at this time is performed at about 300 ° C., for example. Then, after a photoresist layer 31 is formed on the silicon nitride film 30, the silicon nitride film 30 is patterned, and contact holes 32 are formed in the silicon nitride film 30 by, for example, dry etching. At this time, even after the etching of the silicon nitride film 30 is completed, overetching of about 10% of the time required for etching the silicon nitride is further added. By this treatment, the surface of the aluminum alloy is also etched by about several tens of nm.
更に図9に示す如く、例えば酸素プラズマによるアッシング工程を経た後、例えばアミン系等の剥離液を用いてフォトレジスト層31の剥離処理を行い、最後に、図10に示す如く例えば膜厚40nm程度のITO膜を成膜し、パターニングによって画素電極5を形成すると、TFTアレイ基板が完成する。 Further, as shown in FIG. 9, after undergoing an ashing process using, for example, oxygen plasma, the photoresist layer 31 is stripped using, for example, an amine-based stripping solution. Finally, as shown in FIG. When the ITO electrode film is formed and the pixel electrode 5 is formed by patterning, the TFT array substrate is completed.
この様な製造工程で形成されたTFTアレイ基板は、画素電極5とアルミニウム合金で形成された例えばドレイン電極29とが直接コンタクトしたものとなる。また本発明で用いるアルミニウム合金は、反射型液晶の反射電極やタブ接続電極としても使用できる。 In the TFT array substrate formed by such a manufacturing process, the pixel electrode 5 and, for example, the drain electrode 29 formed of an aluminum alloy are in direct contact. The aluminum alloy used in the present invention can also be used as a reflective electrode or a tab connection electrode of a reflective liquid crystal.
上記製法を実施する際に、例えばドレイン電極29を構成するアルミニウム合金膜素材として、Au,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種を合金成分として0.1〜6原子%含有するアルミニウム合金を使用すると、該ドレイン電極29の形成条件に応じて、ドレイン電極29を構成する該アルミニウム合金膜と画素電極5との接触界面に、例えば図11〜13の断面拡大概念図に示す様な3種類の界面が形成される。 When carrying out the above manufacturing method, for example, as an aluminum alloy film material constituting the drain electrode 29, at least one selected from the group consisting of Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi is alloyed. When an aluminum alloy containing 0.1 to 6 atomic% is used as a component, depending on the formation conditions of the drain electrode 29, a contact interface between the aluminum alloy film constituting the drain electrode 29 and the pixel electrode 5, for example, is shown in FIG. Three types of interfaces as shown in the enlarged sectional conceptual views of 11 to 13 are formed.
ちなみに、アルミニウム合金膜中に含まれる上記合金成分の量が0.1原子%未満では、画素電極との接触界面に形成される濃化層や析出物、金属間化合物量が不十分で、本発明で意図するレベルのコンタクト抵抗低減効果が得られ難くなり、逆に6原子%を超えて過度に含有させると、アルミニウム合金膜の電気抵抗が高くなって画素の応答速度が遅くなり、消費電力が増大してディスプレイとしての品位が低下し、実用に供し得なくなる。よって、これらの利害得失を考慮すると、上記合金成分の含有量を0.1原子%以上、より好ましくは0.2原子%以上で、6原子%以下、より好ましくは5原子%以下に抑えることが望まれる。 Incidentally, if the amount of the alloy component contained in the aluminum alloy film is less than 0.1 atomic%, the amount of the concentrated layer, precipitates, and intermetallic compound formed at the contact interface with the pixel electrode is insufficient. The effect of reducing the contact resistance at the level intended by the invention is difficult to obtain. Conversely, if it is excessively contained in excess of 6 atomic%, the electrical resistance of the aluminum alloy film is increased and the response speed of the pixel is lowered, resulting in a reduction in power consumption. Increases and the quality of the display deteriorates, making it unusable for practical use. Therefore, in consideration of these advantages and disadvantages, the content of the alloy component is suppressed to 0.1 atomic% or more, more preferably 0.2 atomic% or more, and 6 atomic% or less, more preferably 5 atomic% or less. Is desired.
図11は、アルミニウム合金膜と画素電極5のコンタクト界面に、前述した固溶元素を含む導電性の析出物が形成され、この析出物を通して大部分のコンタクト電流が流れることにより、アルミニウム合金と画素電極が電気的に導通している状態を概念的に示した図である。この様な状態は、例えば下記のような絶縁膜形成時の熱履歴もしくは配線膜形成後コンタクトホールエッチング前に熱処理を加え、固溶元素を含む導電性の析出物をアルミニウム粒界に形成させることによって得ることができる。 In FIG. 11, the conductive precipitate containing the above-mentioned solid solution element is formed at the contact interface between the aluminum alloy film and the pixel electrode 5, and most of the contact current flows through the precipitate, whereby the aluminum alloy and the pixel are connected. It is the figure which showed notionally the state in which the electrode is electrically conducting. In such a state, for example, the heat history during the formation of the insulating film as described below or the heat treatment before the contact hole etching after the formation of the wiring film is performed, and a conductive precipitate containing a solid solution element is formed at the aluminum grain boundary. Can be obtained by:
即ち、絶縁膜成膜時に熱履歴を加え、もしくは、配線膜形成後でコンタクトホールエッチング前に、好ましくは150〜400℃で15分以上の熱処理を加えることによって再結晶化させ、上記固溶元素を含む析出物、もしくはアルミニウムを含む固溶元素の金属間化合物をアルミニウム粒界に生成させる。 That is, a thermal history is added at the time of forming the insulating film, or after the formation of the wiring film and before the contact hole etching, preferably by heat treatment at 150 to 400 ° C. for 15 minutes or more to recrystallize the solid solution element. Or an intermetallic compound of a solid solution element containing aluminum is formed at the aluminum grain boundary.
次に、絶縁膜のコンタクトホールエッチング工程で、アルミニウム合金膜の表面から1〜200nm、より好ましくは3〜100nm程度がエッチングされる様にオーバーエッチング時間を追加し、アルミニウム合金膜の表面にライトエッチングを施す。同じ効果として、絶縁膜のコンタクトホールエッチング工程後のフォトレジスト剥離工程で、アルミニウムに対しライトエッチング効果を有するアミン系の剥離液を使用し、アルミニウム合金膜の表面に固溶元素の析出物もしくは金属間化合物の一部を露出させることも可能である。このとき、アルミニウム合金の表面に絶縁膜が形成されていても、露出部分は前記固溶元素の特性によりアルミニウムに較べて酸化皮膜が形成され難いため、絶縁膜は殆ど形成されず、また元素によっては導電性の酸化物を形成する。しかもこの露出部分は、電気抵抗が低いため電気が流れ易く、アルミニウム合金膜が画素電極5に直接接続しても、コンタクト抵抗は低く抑えられる。 Next, in the contact hole etching process of the insulating film, an over-etching time is added so that about 1 to 200 nm, more preferably about 3 to 100 nm is etched from the surface of the aluminum alloy film, and light etching is performed on the surface of the aluminum alloy film. Apply. As the same effect, in the photoresist stripping process after the contact hole etching process of the insulating film, an amine stripping solution having a light etching effect on aluminum is used, and a solid solution element precipitate or metal is deposited on the surface of the aluminum alloy film. It is also possible to expose part of the intermetallic compound. At this time, even if an insulating film is formed on the surface of the aluminum alloy, the exposed portion hardly forms an oxide film as compared with aluminum due to the characteristics of the solid solution element. Forms a conductive oxide. In addition, since the exposed portion has a low electric resistance, electricity easily flows, and even when the aluminum alloy film is directly connected to the pixel electrode 5, the contact resistance can be kept low.
尚ここで使用する剥離液の種類は特に制限されないが、好ましいのは、主成分としてモノエタノールアミンを5〜70質量%程度、より好ましくは25〜70質量%程度含むものである。この剥離液は、各種メタル材料のエッチング後に残留する変質膜やポリマー被膜除去の目的で一般的に使用される剥離液であり、汚染物に対する除去効果も高い。従って、この様な剥離液を洗浄に用いることによって、十分に低い接触抵抗値を確保できる。 The type of stripping solution used here is not particularly limited, but preferably contains about 5 to 70% by mass, more preferably about 25 to 70% by mass of monoethanolamine as a main component. This stripping solution is a stripping solution generally used for the purpose of removing altered films and polymer films remaining after etching various metal materials, and has a high effect of removing contaminants. Therefore, a sufficiently low contact resistance value can be secured by using such a stripping solution for cleaning.
この他、ヒドロキシルアミンの如きアミン系主体の剥離液や、アミン系の主成分に加えて5〜25質量%程度の水を含む剥離液も優れたライトエッチング効果を有しており、薄肉のアルミニウム酸化物であれば除去できる。しかしこの種の剥離液は高価であり、しかも、アルミニウム合金に対するエッチング速度も速いので、制御がやや難しい。 In addition, an amine-based stripping solution such as hydroxylamine, and a stripping solution containing about 5 to 25% by weight of water in addition to the amine-based main component also has an excellent light etching effect, and has a thin aluminum Any oxide can be removed. However, this type of stripping solution is expensive, and the etching rate with respect to the aluminum alloy is fast, so that it is somewhat difficult to control.
図12には、Niを含むアルミニウム合金膜において、コンタクト抵抗を更に低減し得る構造として、Ni濃化層を画素電極界面のアルミニウム合金表面に形成した概念図を示している。好ましいNi濃化層の厚さは1〜10nmで、Ni濃度は薄膜内部のアルミニウム合金の濃度以上で、アルミニウム合金膜内部のNi含有量+8原子%以下(即ち、アルミニウム合金膜内部のNi含量が2原子%の場合、10原子%以下)である。例えば、Al−2原子%Ni合金膜の界面には、断面TEM観察とEDX組成分析によって、厚さ4nm,Ni濃度8.7原子%のNi濃化層が存在することが確認された。 FIG. 12 shows a conceptual diagram in which a Ni enriched layer is formed on the surface of the aluminum alloy at the pixel electrode interface as a structure that can further reduce the contact resistance in the aluminum alloy film containing Ni. The thickness of the Ni enriched layer is preferably 1 to 10 nm, the Ni concentration is not less than the concentration of the aluminum alloy inside the thin film, and the Ni content inside the aluminum alloy film is not more than 8 atomic% (that is, the Ni content inside the aluminum alloy film is In the case of 2 atomic%, it is 10 atomic% or less). For example, it was confirmed by cross-sectional TEM observation and EDX composition analysis that an Ni-enriched layer having a thickness of 4 nm and a Ni concentration of 8.7 atomic% was present at the interface of the Al-2 atomic% Ni alloy film.
またFeにCrを添加して熱処理を加えると、表面にCrが濃化して濃化層を形成し、腐食に強いFe合金を得ることができる。 Further, when Cr is added to Fe and heat treatment is performed, Cr is concentrated on the surface to form a concentrated layer, and an Fe alloy resistant to corrosion can be obtained.
Ni含有アルミニウム合金でも同様に、熱処理などによりアルミニウム合金中のNiの固溶限(0.77%)を超えるNiがアルミニウム粒界に析出し、一部がアルミニウム表面に拡散濃縮してNi濃化層が形成されると考えられる。あるいはコンタクトホールのエッチング工程時に、Niのハロゲン化合物は蒸気圧が低いため揮発し難く、アルミニウム合金表面に残留した状態となり、そのために見かけ上バルクのアルミニウム合金のNi濃度よりも高濃度状態になることも考えられる。これは、コンタクトホールのエッチング条件においても、オーバーエッチング時間(即ち、コンタクトホールを膜厚深さ分だけエッチングするのに必要な時間に対し、コンタクト抵抗を安定させるために追加するエッチング時間)を2倍に増やすと、Ni濃度が5原子%から8.7原子%に増加することから、相関性があると考えられる。 Similarly, in Ni-containing aluminum alloys, Ni exceeding the solid solubility limit (0.77%) of Ni in the aluminum alloy is precipitated at the aluminum grain boundary by heat treatment, etc., and partly diffuses and concentrates on the aluminum surface to concentrate Ni. It is believed that a layer is formed. Alternatively, during the contact hole etching process, the halogen compound of Ni is difficult to volatilize due to its low vapor pressure and remains on the surface of the aluminum alloy, so that it appears to have a higher concentration than the Ni concentration of the bulk aluminum alloy. Is also possible. This is because the overetching time (that is, the etching time added to stabilize the contact resistance with respect to the time required to etch the contact hole by the film thickness) is 2 even under the contact hole etching conditions. When it is doubled, the Ni concentration increases from 5 atomic% to 8.7 atomic%, and thus it is considered that there is a correlation.
合金成分としてBiを選択して上記の様なコンタクト状態を得るための好ましい条件としては、例えばBiを0.1〜6原子%程度含有するアルミニウム合金薄膜上に絶縁膜(SiNx)を成膜した後、150〜400℃、より好ましくは200〜350℃で15分〜1時間程度熱処理することにより、アルミニウム粒界にBiを析出させる。そして、コンタクトホール形成時にドライエッチングにより絶縁膜のエッチングに必要なエッチング時間の約10%オーバーエッチングし、更にアミン系の剥離液を用いて表面をライトエッチングすることにより、ITO/Al−Bi合金膜の界面にBiの析出物を生成させればよい。このとき、Bi析出物のサイズと個数は、Bi添加量、熱処理の温度や時間、オーバーエッチング量等によって調整することができる。 As a preferable condition for obtaining the above contact state by selecting Bi as an alloy component, for example, an insulating film (SiNx) is formed on an aluminum alloy thin film containing about 0.1 to 6 atomic% of Bi. Then, Bi is deposited on the aluminum grain boundary by heat treatment at 150 to 400 ° C., more preferably 200 to 350 ° C. for about 15 minutes to 1 hour. Then, the ITO / Al-Bi alloy film is formed by overetching about 10% of the etching time required for etching the insulating film by dry etching at the time of contact hole formation, and further light etching the surface using an amine-based stripping solution. Bi precipitates may be generated at the interface. At this time, the size and number of Bi precipitates can be adjusted by the amount of Bi added, the temperature and time of heat treatment, the amount of overetching, and the like.
図13には、固溶元素と画素電極5を構成する元素(In,Snなど)が相互拡散し、アルミニウム合金膜と画素電極5の界面に固溶元素とInやSnとの相互拡散層が形成されることによって、電気的な導通がとれている概念図を示す。即ち、前記固溶元素としてSmを選択した場合、その成膜条件によっては該図示例に示す様なコンタクト状態が得られる。 In FIG. 13, a solid solution element and an element (In, Sn, etc.) constituting the pixel electrode 5 are interdiffused, and an interdiffusion layer of the solid solution element and In or Sn is formed at the interface between the aluminum alloy film and the pixel electrode 5. The conceptual diagram from which electrical continuity is taken by forming is shown. That is, when Sm is selected as the solid solution element, a contact state as shown in the illustrated example can be obtained depending on the film forming conditions.
合金成分としてSmを選択して上記の様なコンタクト状態を得るための具体的な条件としては、例えばSmを0.1〜6原子%程度含有するアルミニウム合金薄膜上に絶縁膜(SiNx)を成膜した後、150〜400℃、より好ましくは200〜350℃で15分〜1時間程度熱処理することにより、アルミニウム粒界にSmを析出させる。そして、コンタクトホール形成時にドライエッチングにより絶縁膜のエッチングに必要なエッチング時間の約10%オーバーエッチングし、更にアミン系の剥離液を用いて表面をライトエッチングすることにより、ITO/Al−Sm合金膜の界面に、SmとITO中のIn,Snとの拡散層を形成させればよい。該拡散層の厚さは5〜50nmの範囲とするのがよく、この厚さは、Sm添加量、熱処理の温度や時間、オーバーエッチング量等によって調整すればよい。 Specific conditions for obtaining the contact state as described above by selecting Sm as an alloy component include, for example, forming an insulating film (SiNx) on an aluminum alloy thin film containing about 0.1 to 6 atomic% of Sm. After film formation, Sm is precipitated at the aluminum grain boundaries by heat treatment at 150 to 400 ° C., more preferably 200 to 350 ° C. for about 15 minutes to 1 hour. Then, by etching about 10% of the etching time required for etching the insulating film by dry etching at the time of contact hole formation, and further light-etching the surface using an amine-based stripping solution, the ITO / Al-Sm alloy film A diffusion layer of Sm and In and Sn in ITO may be formed at the interface. The thickness of the diffusion layer is preferably in the range of 5 to 50 nm, and this thickness may be adjusted depending on the amount of Sm added, the temperature and time of heat treatment, the amount of overetching, and the like.
上記図12,13に示した例では、何れもアルミニウム合金膜と画素電極との界面に絶縁層が形成され難いので、両者が直接接続されることとなり、より低抵抗で確実な接続が実現される。 In the examples shown in FIGS. 12 and 13, since it is difficult to form an insulating layer at the interface between the aluminum alloy film and the pixel electrode, both are directly connected, and a reliable connection with lower resistance is realized. The
この様にして形成されたTFTアレイ基板を備えた平面表示デバイスを、例えば液晶表示装置として使用すれば、画素電極と接続配線部との間のコンタクト抵抗を最小限に抑えることができるため、表示画面の表示品位に及ぼす悪影響を可及的に抑制できる。 If a flat display device including a TFT array substrate formed in this way is used as, for example, a liquid crystal display device, the contact resistance between the pixel electrode and the connection wiring portion can be minimized. The adverse effect on the display quality of the screen can be suppressed as much as possible.
次に、本発明のアレイ基板に適用される第2の実施例に係る薄膜トランジスタの構造を説明する。 Next, the structure of the thin film transistor according to the second embodiment applied to the array substrate of the present invention will be described.
図14は、本発明のアレイ基板に適用される第2の実施例に係る薄膜トランジスタの構造を概略的に示す拡大断面説明図であり、この例では、トップゲート構造の薄膜トランジスタが適用される。 FIG. 14 is an enlarged cross-sectional explanatory view schematically showing the structure of a thin film transistor according to a second embodiment applied to the array substrate of the present invention. In this example, a thin film transistor having a top gate structure is applied.
図14に示す如く、ガラス基板1a上には、アルミニウム合金薄膜によって走査線が形成され、該走査線の一部は、薄膜トランジスタのオン・オフを制御するゲート電極26として機能する。また、層間絶縁膜(SiOx)を介して該走査線と交差する様にアルミニウム合金で信号線が形成され、該信号線の一部は薄膜トランジスタのソース電極28として機能する。 As shown in FIG. 14, a scanning line is formed on the glass substrate 1a by an aluminum alloy thin film, and a part of the scanning line functions as a gate electrode 26 for controlling on / off of the thin film transistor. Further, a signal line is formed of an aluminum alloy so as to cross the scanning line through an interlayer insulating film (SiOx), and a part of the signal line functions as a source electrode 28 of the thin film transistor.
層間絶縁膜(SiOx)上の画素領域には、例えばIn2O3にSnOを含有させたITO膜で形成された画素電極5が配置され、また、アルミニウム合金によって形成された薄膜トランジスタのドレイン電極29は、画素電極5に電気的に接続される接続電極部として機能する。即ち、アルミニウム合金によって形成された薄膜トランジスタのドレイン電極29は、画素電極5に直接コンタクトして電気的に接続されている。 In the pixel region on the interlayer insulating film (SiOx), for example, a pixel electrode 5 formed of an ITO film containing SnO in In 2 O 3 is disposed, and a drain electrode 29 of a thin film transistor formed of an aluminum alloy. Functions as a connection electrode portion electrically connected to the pixel electrode 5. That is, the drain electrode 29 of the thin film transistor formed of an aluminum alloy is in direct contact with and electrically connected to the pixel electrode 5.
従って、前記図2の例と同様にTFTアレイ基板に、走査線を介してゲート電極26にゲート電圧が供給されると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極28からドレイン電極29を介して画素電極5へ供給され、画素電極5に所定レベルの駆動電圧が供給されると、図1で説明した如く対向電極10との間に電位差が生じ、液晶層3に含まれる液晶分子が配向して光変調を行う。 Accordingly, when the gate voltage is supplied to the TFT array substrate via the scanning line to the gate electrode 26 as in the example of FIG. 2, the thin film transistor is turned on, and the driving voltage supplied in advance to the signal line is applied to the source electrode. When a predetermined level of driving voltage is supplied from the pixel 28 to the pixel electrode 5 via the drain electrode 29, a potential difference is generated between the counter electrode 10 and the liquid crystal layer 3 as described with reference to FIG. The liquid crystal molecules contained in the liquid crystal align and perform light modulation.
次に、図14に示したTFTアレイ基板の製法について説明する。この第2の実施例に係るアレイ基板に備えられた薄膜トランジスタは、ポリシリコン膜(poly-Si)を半導体層とするトップゲート構造であり、図15〜21は、第2の実施例に係るTFTアレイ基板の製造工程を概略的に示した図である。 Next, a manufacturing method of the TFT array substrate shown in FIG. 14 will be described. The thin film transistor provided in the array substrate according to the second embodiment has a top gate structure using a polysilicon film (poly-Si) as a semiconductor layer. FIGS. 15 to 21 illustrate TFTs according to the second embodiment. It is the figure which showed the manufacturing process of the array board | substrate schematically.
先ず、ガラス基板1a上に例えばプラズマCVD法などにより、例えば基板温度300℃程度で、膜厚50nm程度の窒化シリコン膜(SiNx)と膜厚100nm程度の酸化シリコン膜(SiOx)、更には、膜厚が例えば50nm程度の水素化アモルファスシリコン膜(a-Si:H)を成膜し、該水素化アモルファスシリコン膜(a-Si:H)をポリシリコン化するため、熱処理とレーザーアニールを行う。熱処理は例えば470℃程度で1時間程度の雰囲気熱処理によって行い、脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、例えばエネルギー約230mJ/cm2程度の条件でレーザーを水素化アモルファスシリコン膜(a-Si:H)に照射し、例えば厚さ0.3μm程度のポリシリコン膜(poly-Si)を得る(図15)。 First, a silicon nitride film (SiNx) with a film thickness of about 50 nm, a silicon oxide film (SiOx) with a film thickness of about 100 nm, and a film are formed on the glass substrate 1a by, for example, plasma CVD at a substrate temperature of about 300 ° C. A hydrogenated amorphous silicon film (a-Si: H) having a thickness of, for example, about 50 nm is formed, and heat treatment and laser annealing are performed in order to convert the hydrogenated amorphous silicon film (a-Si: H) into polysilicon. The heat treatment is performed by, for example, an atmosphere heat treatment at about 470 ° C. for about 1 hour, and after dehydrogenation treatment, the laser is irradiated with, for example, an excimer laser annealing apparatus under a condition of energy of about 230 mJ / cm 2 , for example. The film (a-Si: H) is irradiated to obtain, for example, a polysilicon film (poly-Si) having a thickness of about 0.3 μm (FIG. 15).
その後、図16に示す如く、プラズマエッチング等によってポリシリコン膜(poly-Si)をパターニングする。次いで図17に示す如く、酸化シリコン膜(SiOx)を例えば膜厚100nm程度で成膜してゲート絶縁膜27とする。得られるゲート絶縁膜27上に、スパッタリング等によって、走査線と一体のゲート電極26となるアルミニウム合金膜を、例えば膜厚200nm程度で成膜した後、プラズマエッチング等の方法でパターニングすることにより、走査線と一体のゲート電極26を形成する。 Thereafter, as shown in FIG. 16, the polysilicon film (poly-Si) is patterned by plasma etching or the like. Next, as shown in FIG. 17, a silicon oxide film (SiOx) is formed to a thickness of, for example, about 100 nm to form a gate insulating film 27. On the obtained gate insulating film 27, by sputtering or the like, an aluminum alloy film that becomes the gate electrode 26 integrated with the scanning line is formed with a film thickness of, for example, about 200 nm, and then patterned by a method such as plasma etching, A gate electrode 26 integral with the scanning line is formed.
続いて図18に示す如く、フォトレジスト31でマスクを形成し、例えばイオン注入装置などにより、例えば燐を50KeV程度で1×1015個/cm2程度ドーピングし、ポリシリコン膜(poly-Si)の一部にn+型ポリシリコン膜(n+poly-Si)を形成してからフォトレジスト31を剥離し、例えば500℃程度で熱処理することによって拡散させる。 Subsequently, as shown in FIG. 18, a mask is formed with a photoresist 31, and, for example, phosphorus is doped with about 1 × 10 15 pieces / cm 2 at about 50 KeV by an ion implantation apparatus or the like, and a polysilicon film (poly-Si) is formed. An n + type polysilicon film (n + poly-Si) is formed on a part of the photoresist 31, and then the photoresist 31 is peeled off and diffused by heat treatment at about 500 ° C.
続いて図19に示す如く、例えばプラズマCVD装置などを用いて、酸化シリコン膜(SiOx)を例えば膜厚500nm程度、基板温度300℃程度で成膜して層間絶縁膜を形成した後、同様にフォトレジストをパターニングすることにより層間絶縁膜(SiOx)とゲート絶縁膜27の酸化シリコン膜をドライエッチングし、コンタクトホールを形成し、スパッタリングによりアルミニウム合金膜を例えば膜厚450nm程度で成膜した後、パターニングすることによって、信号線に一体のソース電極28とドレイン電極29を形成する。その結果、ソース電極28とドレイン電極29は、各々コンタクトホールを介してn+型ポリシリコン膜(n+poly-Si)にコンタクトされる。 Subsequently, as shown in FIG. 19, a silicon oxide film (SiOx) is formed, for example, with a film thickness of about 500 nm and a substrate temperature of about 300 ° C. by using a plasma CVD apparatus or the like, and then an interlayer insulating film is formed. After patterning the photoresist, the interlayer insulating film (SiOx) and the silicon oxide film of the gate insulating film 27 are dry-etched, contact holes are formed, and an aluminum alloy film is formed to a thickness of, for example, about 450 nm by sputtering. By patterning, the source electrode 28 and the drain electrode 29 integrated with the signal line are formed. As a result, the source electrode 28 and the drain electrode 29 are contacted with the n + type polysilicon film (n + poly-Si) through the contact holes, respectively.
その後、図20に示す如く、プラズマCVD装置などにより窒化シリコン膜(SiNx)を例えば膜厚500nm程度、基板温度300℃程度で成膜することにより層間絶縁膜とする。そして、その上にフォトレジスト層31を形成してから窒化シリコン膜(SiNx)をパターニングし、例えばドライエッチングによって該窒化シリコン膜(SiNx)にコンタクトホール32を形成した後、更に窒化シリコンのエッチングに要する時間+10%程度のオーバーエッチングを加える。この処理で、アルミニウム合金表面も数十nm程度エッチングされる。 After that, as shown in FIG. 20, a silicon nitride film (SiNx) is formed at a film thickness of, eg, about 500 nm and a substrate temperature of about 300 ° C. by using a plasma CVD apparatus or the like to form an interlayer insulating film. Then, after a photoresist layer 31 is formed thereon, a silicon nitride film (SiNx) is patterned, and after contact holes 32 are formed in the silicon nitride film (SiNx), for example, by dry etching, further etching of silicon nitride is performed. Over etching of about 10% of the time required is added. By this treatment, the surface of the aluminum alloy is also etched by about several tens of nm.
その後、図21に示す如く、例えば酸素プラズマによるアッシング工程を経て前掲と同様にアミン系剥離液などを用いてフォトレジストの剥離処理を行った後、例えばスパッタリングにより膜厚100nm程度のITO膜を成膜し、ウエットエッチングによりパターニングして画素電極5を形成する。この処理で、ドレイン電極29は画素電極5に直接コンタクトする。 Then, as shown in FIG. 21, after performing an ashing process using, for example, oxygen plasma, and stripping the photoresist using an amine-based stripping solution as described above, an ITO film having a thickness of about 100 nm is formed by sputtering, for example. The pixel electrode 5 is formed by patterning by wet etching. In this process, the drain electrode 29 is in direct contact with the pixel electrode 5.
その後、トランジスタの特性を安定させるため、例えば350℃程度で1時間程度アニールすると、ポリシリコンTFTアレイ基板が完成する。 Thereafter, in order to stabilize the characteristics of the transistor, for example, annealing is performed at about 350 ° C. for about 1 hour, thereby completing a polysilicon TFT array substrate.
上述した第2の実施例に係るTFTアレイ基板、および該TFTアレイ基板を備えた液晶表示装置によれば、先に説明した第1の実施例と同等の効果が得られる。また第1の実施例と同様に第2の実施例においても、本発明のアルミニウム合金は反射型液晶の反射電極としても用いることができる。 According to the TFT array substrate according to the second embodiment described above and the liquid crystal display device including the TFT array substrate, the same effects as those of the first embodiment described above can be obtained. Similarly to the first embodiment, in the second embodiment, the aluminum alloy of the present invention can also be used as a reflective electrode of a reflective liquid crystal.
なお、上記画素電極5の素材としては、酸化インジウム錫もしくは酸化インジウム亜鉛が好適であり、また前記アルミニウム合金膜は、非平衡状態で固溶した合金成分の一部または全部を析出物、金属間化合物、もしくは濃化層として形成させ、電気抵抗率を8μΩ・cm以下、より好ましくは5μΩ・cm以下に調整されていることが好ましい。そして、上記アルミニウム合金膜と画素電極との接触界面に存在する析出物もしくは金属間化合物は、長径が0.01μmを超えるサイズのものとして、100μm2当たり0.13個を超える個数で存在させれば、接触抵抗を有意に低減できるので好ましい。 The material of the pixel electrode 5 is preferably indium tin oxide or indium zinc oxide, and the aluminum alloy film is formed by depositing a part or all of the alloy components solid-dissolved in a non-equilibrium state between the metal and the metal. It is preferably formed as a compound or a concentrated layer, and the electrical resistivity is preferably adjusted to 8 μΩ · cm or less, more preferably 5 μΩ · cm or less. The precipitates or intermetallic compounds present at the contact interface between the aluminum alloy film and the pixel electrode can be present in a number exceeding 0.13 per 100 μm 2 assuming that the major axis exceeds 0.01 μm. It is preferable because the contact resistance can be significantly reduced.
また上記製法を実施するに当っては、上記アルミニウム合金膜に非平衡状態で固溶した合金成分(特にSm)の一部または全部と画素電極の合金成分を、好ましくは150〜400℃で15分以上熱処理することによって相互拡散させれば、上記アルミニウム合金膜と画素電極の接触界面に容易に金属間化合物を形成させることができる。また、上記アルミニウム合金膜を形成する方法としては蒸着法やスパッタリング法などが挙げられるが、これらの中でも特に好ましいのはスパッタリング法である。 In carrying out the above production method, a part or all of the alloy components (particularly Sm) solid-dissolved in the aluminum alloy film in a non-equilibrium state and the alloy components of the pixel electrode are preferably 15 to 150 ° C. at 15 ° C. If interdiffusion is performed by heat treatment for more than an minute, an intermetallic compound can be easily formed at the contact interface between the aluminum alloy film and the pixel electrode. Examples of the method for forming the aluminum alloy film include a vapor deposition method and a sputtering method. Among these, a sputtering method is particularly preferable.
そして、上記アルミニウム合金膜上に絶縁膜を積層形成し、該絶縁膜にコンタクトホールエッチングを行った後、引き続いてアルミニウム合金膜をその表面から1〜200nm、より好ましくは3〜100nmライトエッチングし、該アルミニウム合金膜中に非平衡状態で固溶した合金成分の一部または全部の析出物もしくは金属間化合物を部分的に露出させれば、その上に形成される画素電極との接触抵抗をより一層低減できるので好ましい。 Then, after forming an insulating film on the aluminum alloy film and performing contact hole etching on the insulating film, the aluminum alloy film is subsequently light-etched 1 to 200 nm, more preferably 3 to 100 nm from the surface, If a part or all of precipitates or intermetallic compounds of the alloy components dissolved in a non-equilibrium state in the aluminum alloy film are partially exposed, the contact resistance with the pixel electrode formed thereon is further increased. This is preferable because it can be further reduced.
記ライトエッチングは、前記アルミニウム合金膜をエッチングし得るガスを用いたドライエッチング、あるいは、アルミニウム合金膜をエッチングし得る薬液を用いたウエットエッチングによって行うことができ、該ライトエッチング工程で使用する薬液としては、パターニングに使用するフォトレジストの剥離液を用いるのがよい。 The light etching can be performed by dry etching using a gas that can etch the aluminum alloy film, or wet etching using a chemical that can etch the aluminum alloy film, and as a chemical used in the light etching process. It is preferable to use a photoresist stripping solution used for patterning.
かくして得られるTFTアレイ基板を使用し、前記図1に示した様な平面表示デバイスとしての液晶表示装置を完成させる。 The TFT array substrate thus obtained is used to complete a liquid crystal display device as a flat display device as shown in FIG.
即ち、上述の様にして完成したTFTアレイ基板1の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。 That is, for example, polyimide is applied to the surface of the TFT array substrate 1 completed as described above, and after drying, a rubbing process is performed to form an alignment film.
一方、対向基板2は、先ずガラス基板に、例えばクロムをマトリスク状にパターニングすることによって遮光膜9を形成する。そして該遮光膜9の間隙に、樹脂製の赤、緑、青のカラーフィルタ8を形成する。この遮光膜9とカラーフィルタ8上に、ITOの如き透明な導電性膜を共通電極7として配置することにより対向電極を形成する。そして、該対向電極の最上層に例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜11を形成する。 On the other hand, the counter substrate 2 first forms a light shielding film 9 on a glass substrate by patterning, for example, chromium in a matrix pattern. Then, resin red, green, and blue color filters 8 are formed in the gaps between the light shielding films 9. A counter electrode is formed by disposing a transparent conductive film such as ITO as the common electrode 7 on the light shielding film 9 and the color filter 8. Then, for example, polyimide is applied to the uppermost layer of the counter electrode, and after drying, a rubbing process is performed to form the alignment film 11.
そして、アレイ基板1と対向基板2の配向膜11が形成されている面を夫々対向配置し、樹脂製などのシール材16により液晶の封入口を除いて2枚の基板を貼り合わせる。このとき2枚の基板間には、スペーサー15を介すなどして2枚の基板間のギャップを略一定に保つ。 Then, the surfaces of the array substrate 1 and the counter substrate 2 on which the alignment film 11 is formed are arranged so as to face each other, and the two substrates are bonded together with a sealing material 16 made of resin, excluding the liquid crystal sealing port. At this time, the gap between the two substrates is kept substantially constant between the two substrates through a spacer 15 or the like.
かくして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻して行くことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、セルの外側の両面に偏光板10を貼り付けて液晶パネルを完成させる。 By placing the empty cell thus obtained in a vacuum and gradually returning it to atmospheric pressure with the sealing port immersed in liquid crystal, a liquid crystal material containing liquid crystal molecules is injected into the empty cell to form a liquid crystal layer, Seal the sealing port. Finally, polarizing plates 10 are attached to both sides of the cell to complete the liquid crystal panel.
更には図1に示した如く、液晶表示装置を駆動するドライバ回路を液晶パネルに電気的に接続し、液晶パネルの側部あるいは裏面部に配置する。そして、液晶パネルの表示面を規定する開口を含むフレームと、面光源をなすバックライト22と導光板20と保持フレーム23によって液晶パネルを保持し、液晶表示装置を完成させる。 Further, as shown in FIG. 1, a driver circuit for driving the liquid crystal display device is electrically connected to the liquid crystal panel and disposed on the side portion or the back surface portion of the liquid crystal panel. Then, the liquid crystal panel is held by a frame including an opening that defines a display surface of the liquid crystal panel, a backlight 22, a light guide plate 20, and a holding frame 23 that form a surface light source, thereby completing the liquid crystal display device.
次に、本発明に係るアレイ基板上の画素電極5に直接コンタクトした場合の、画素電極5とアルミニウム合金膜の間のコンタクト抵抗を測定した結果を表1に示す。 Next, Table 1 shows the result of measuring the contact resistance between the pixel electrode 5 and the aluminum alloy film when directly contacting the pixel electrode 5 on the array substrate according to the present invention.
該測定実験は下記の通りとした。 The measurement experiment was as follows.
1)画素電極の構成:酸化インジウムに10質量%の酸化スズを加えた酸化インジウムスズ(ITO)、または酸化インジウムに10質量%の酸化亜鉛を加えた酸化インジウム亜鉛(IZO)、膜厚は何れも200nm、
2)アルミニウム合金膜の構成:合金成分含量は表1の通り、
3)熱処理条件:厚さ300nmの絶縁膜(SiNx)を成膜した後、真空中、300℃で1時間の熱処理、
4)ライトエッチング:上記絶縁膜(SiNx)を、フッ素系プラズマを用いてドライエッチングした後、引き続いて各アルミニウム配線材を約10nmエッチングし、更に剥離液(東京応化社製の「剥離液106」)を用いて、表層のコンタミネーション層と共に約5nm、合計で15nm(膜厚の5%)エッチングする。
1) Configuration of pixel electrode: indium tin oxide (ITO) in which 10% by mass of tin oxide is added to indium oxide, or indium zinc oxide (IZO) in which 10% by mass of zinc oxide is added to indium oxide. 200nm,
2) Composition of aluminum alloy film: Alloy component content is as shown in Table 1.
3) Heat treatment condition: after forming a 300 nm thick insulating film (SiNx), heat treatment at 300 ° C. for 1 hour in vacuum,
4) Light etching: After the above insulating film (SiNx) is dry-etched using fluorine-based plasma, each aluminum wiring material is subsequently etched by about 10 nm, and further stripping solution (“Peeling solution 106” manufactured by Tokyo Ohka Co., Ltd.). ) And about 15 nm in total (5% of the film thickness) are etched together with the surface contamination layer.
5)接触抵抗測定法:
図22に示す様なケルビンパターンを作製し、4端子測定[ITO(またはIZO)−Al合金に電流を流し、別の端子でITO(またはIZO)−Al合金間の電圧降下を測定する方法]を行う。即ち、図22のI1−I2間に電流Iを流し、V1−V2間の電圧Vをモニターすることにより、コンタクト部Cのコンタクト抵抗Rを[R=(V2−V1)/I2]として求める。なお上記パターンの作製法は下記の通りとした。
5) Contact resistance measurement method:
A Kelvin pattern as shown in FIG. 22 is prepared and measured at four terminals [a method of passing a current through ITO (or IZO) -Al alloy and measuring a voltage drop between ITO (or IZO) -Al alloy at another terminal] I do. That is, by passing the current I between I 1 and I 2 in FIG. 22 and monitoring the voltage V between V 1 and V 2 , the contact resistance R of the contact portion C is reduced to [R = (V 2 −V 1 ). / I2]. The method for producing the pattern was as follows.
また、上記アルミニウム合金における添加元素の測定は、ICP発光分析(誘導結合プラズマ発光分析)法によって行った。 Further, the additive element in the aluminum alloy was measured by ICP emission analysis (inductively coupled plasma emission analysis).
ガラス基板の代わりに表面に基板と絶縁を取るため、表面に厚さ400nmの酸化膜(SiO2熱酸化膜)を形成したシリコンウエハを使用し、Al合金300nmをスパッタリング法によって成膜し、パターニングした後、CVD法によって厚さ300nmの絶縁膜(SiNx)を成膜する。その後、そのまま真空の成膜チャンバー内で1時間熱処理を行ってから取り出す。その後、フォトリソグラフィーによって80μm□のコンタクトホールをパターニングし、フッ素系プラズマによりエッチングすることによってコンタクトホールを形成する。この時、絶縁膜のエッチング時間に追加して、時間換算で10%のオーバーエッチングを行う。この処理でアルミニウム合金膜の表層は、厚さ約10nm(膜厚の3.3%)取り除かれる。 Instead of a glass substrate, a silicon wafer with a 400 nm thick oxide film (SiO 2 thermal oxide film) formed on the surface is used to insulate the substrate from the surface, and an Al alloy 300 nm is formed by sputtering and patterned. After that, an insulating film (SiNx) having a thickness of 300 nm is formed by a CVD method. Thereafter, the heat treatment is carried out for 1 hour in a vacuum film forming chamber as it is, and then taken out. Thereafter, a contact hole of 80 μm □ is patterned by photolithography, and the contact hole is formed by etching with fluorine-based plasma. At this time, in addition to the etching time of the insulating film, 10% overetching is performed in terms of time. By this treatment, the surface layer of the aluminum alloy film is removed with a thickness of about 10 nm (3.3% of the film thickness).
その後、酸素プラズマアッシング、剥離液によるレジスト剥離を行う。なお剥離液としては、東京応化社製の「剥離液106」を使用し、100℃で10分間洗浄する。このとき、アルミニウム合金の表層に形成されたフッ化物や酸化物、カーボンなどのコンタミネーションが取り除かれる(厚さで約数nm)。そして、ITO(またはIZO)をスパッタリングによって200nm成膜し、パターニングを行う。 Thereafter, oxygen plasma ashing and resist stripping with a stripping solution are performed. As the stripping solution, “Peeling solution 106” manufactured by Tokyo Ohka Kogyo Co., Ltd. is used, and cleaning is performed at 100 ° C. for 10 minutes. At this time, contamination such as fluoride, oxide and carbon formed on the surface layer of the aluminum alloy is removed (approximately several nm in thickness). Then, ITO (or IZO) is deposited to 200 nm by sputtering and patterned.
次に接触抵抗の測定には、4端子のマニュアルプローバーと半導体パラメータアナライザー「HP4156A」(ヒューレットパッカー社製)を用いた。この測定では、R(コンタクト抵抗)=[I2/(V2−V1)]で表わされ、配線抵抗の影響を除いた、ITO(またはIZO)/Al合金接合部分の純粋な抵抗値を測定できる。 Next, for measurement of contact resistance, a 4-terminal manual prober and a semiconductor parameter analyzer “HP4156A” (manufactured by Hewlett-Packard) were used. In this measurement, the pure resistance value of the ITO (or IZO) / Al alloy joint portion represented by R (contact resistance) = [I 2 / (V 2 −V 1 )] and excluding the influence of the wiring resistance. Can be measured.
なお各試料につき、走査線電子顕微鏡観察とオージェ分光法による組成の2次マッピング化によって、コンタクトホールのITO(またはIZO)/Al合金接合部に存在する金属間化合物のサイズと個数を調べたところ、Al−Agの場合、サイズが約0.3μm程度の金属間化合物が1個/100μm2以上の密度で存在していることが確認された。同様に、Al−Znの場合、コンタクトホールのITO(またはIZO)/Al合金接合部に存在する金属間化合物のサイズと個数を調べたところ、何れも、サイズが約0.3μm程度の金属間化合物が3個/100μm2以上の密度で存在していることが確認された。 For each sample, the size and number of intermetallic compounds present in the ITO (or IZO) / Al alloy joint of the contact hole were examined by scanning mapping electron microscope observation and secondary mapping of the composition by Auger spectroscopy. In the case of Al—Ag, it was confirmed that an intermetallic compound having a size of about 0.3 μm was present at a density of 1/100 μm 2 or more. Similarly, in the case of Al—Zn, when the size and number of intermetallic compounds present in the ITO (or IZO) / Al alloy joint of the contact hole were examined, both of them were between metal with a size of about 0.3 μm. It was confirmed that the compound was present at a density of 3/100 μm 2 or more.
なお上記アルミニウム合金にNd,Y,Fe,Coを添加したものでは、組織の結晶粒径が微細になるため、総じて金属間化合物のサイズは小さくなる。例えば、ITO/Al合金接合部に存在する金属間化合物のサイズは、ITO/Al合金接合部界面のTEM観察が難しいため、アルミニウム合金の薄膜中の組織を平面TEMによって観察したところ、Al−Niでは長径0.05μm、Al−Ni−Ndでは長径0.02〜0.04μm、Al−Ni−Yでは長径0.01〜0.03μmの金属間化合物が観察された。界面の金属間化合物のサイズもこれと同じと考えられる。 In addition, when Nd, Y, Fe, Co is added to the aluminum alloy, the crystal grain size of the structure becomes fine, so that the size of the intermetallic compound is generally reduced. For example, since the size of the intermetallic compound present in the ITO / Al alloy joint is difficult to observe by TEM at the ITO / Al alloy joint interface, the structure in the thin film of the aluminum alloy was observed by planar TEM. In, an intermetallic compound having a major axis of 0.05 μm, Al—Ni—Nd having a major axis of 0.02 to 0.04 μm, and Al—Ni—Y having a major axis of 0.01 to 0.03 μm was observed. The size of the intermetallic compound at the interface is considered to be the same.
表1からも明らかな様に、ITO膜に直接純アルミニウム合金膜をコンタクトさせた場合、コンタクト抵抗は1.5×105Ωであり、更にITO膜に直接、代表的なアルミニウム合金膜であるAl−Nd合金をコンタクトさせた場合、コンタクト抵抗は8.4×104Ωである。また従来構造として、ITO膜とAl−Nd配線との間にバリアメタルとしてMoを配置させた場合のコンタクト抵抗は、7.4×101Ωであった。 As is apparent from Table 1, when a pure aluminum alloy film is directly contacted with the ITO film, the contact resistance is 1.5 × 10 5 Ω, which is a typical aluminum alloy film directly with the ITO film. When an Al—Nd alloy is contacted, the contact resistance is 8.4 × 10 4 Ω. Further, as a conventional structure, the contact resistance when Mo is arranged as a barrier metal between the ITO film and the Al—Nd wiring is 7.4 × 10 1 Ω.
一方、Al−Au合金のコンタクト抵抗は7.6×101Ω、Al−Ag合金のコンタクト抵抗は5.7×101Ω、Al−Zn合金のコンタクト抵抗は9.3×101Ω、Al−Cu合金のコンタクト抵抗は2.3×102Ω、Al−Ni合金のコンタクト抵抗は1.7×101Ω、Al−Sr合金のコンタクト抵抗は2.3×101Ω、Al−Sm合金のコンタクト抵抗は8.6×101Ω、Al−Ge合金のコンタクト抵抗は2.3×101Ω、Al−Bi合金のコンタクト抵抗は9.2×101Ωであり、何れも従来構造であるMoをバリアメタルとして用いた場合と略同等であった。 On the other hand, the contact resistance of the Al—Au alloy is 7.6 × 10 1 Ω, the contact resistance of the Al—Ag alloy is 5.7 × 10 1 Ω, the contact resistance of the Al—Zn alloy is 9.3 × 10 1 Ω, The contact resistance of Al—Cu alloy is 2.3 × 10 2 Ω, the contact resistance of Al—Ni alloy is 1.7 × 10 1 Ω, the contact resistance of Al—Sr alloy is 2.3 × 10 1 Ω, Al— The contact resistance of the Sm alloy is 8.6 × 10 1 Ω, the contact resistance of the Al—Ge alloy is 2.3 × 10 1 Ω, and the contact resistance of the Al—Bi alloy is 9.2 × 10 1 Ω. This was almost the same as when Mo which is a conventional structure was used as a barrier metal.
また画素電極に、イオン化ポテンシャルがアルミニウムと同等に高く耐還元性に優れたZnを含むIZO膜を用いた結果も、併せて表1に示した。 Table 1 also shows the results of using an IZO film containing Zn, which has an ionization potential as high as aluminum and excellent reduction resistance, as the pixel electrode.
IZO膜は、In2O3にZnOを10質量%程度添加した透明膜であり、この場合、コンタクト抵抗は更に低下し、ITO膜に比べて数分の一となった。この理由としては、以下の2つが考えられる。 The IZO film is a transparent film in which about 10% by mass of ZnO is added to In 2 O 3. In this case, the contact resistance is further reduced, and is a fraction of that of the ITO film. There are two possible reasons for this.
先ず、IZOの電気的ポテンシャル(仕事関数)がITOよりも高いため、仮にアルミニウム合金配線と画素電極の界面に極薄い絶縁物層が形成され、金属−絶縁膜−画素電極よりなるMIM構造(Metal-Insulator-Metal)で、絶縁膜の厚さが同じであったとしても、仕事関数の高い画素電極は、電位差を加えたときに界面の絶縁膜の厚さが見掛け上より薄く見え、トンネリング電流成分が増加するためと考えられる。 First, since the electrical potential (work function) of IZO is higher than that of ITO, an extremely thin insulating layer is temporarily formed at the interface between the aluminum alloy wiring and the pixel electrode, and an MIM structure (Metal made of metal-insulating film-pixel electrode). -Insulator-Metal), even if the thickness of the insulating film is the same, the pixel electrode with a high work function appears to be thinner than the apparent thickness of the insulating film at the interface when a potential difference is applied. It is thought that the component increases.
また、IZO中のZnはITO中のSnに比べてイオン化ポテンシャルが高く、アルミニウムに還元され難い性質を有しているため、アルミニウム合金と画素電極の界面に絶縁物が形成され難くなることも考えられる。 In addition, Zn in IZO has a higher ionization potential than Sn in ITO and has a property that it is difficult to be reduced to aluminum, so that it is difficult to form an insulator at the interface between the aluminum alloy and the pixel electrode. It is done.
なお、上記測定で用いた画素電極と接触配線部とのコンタクト領域は、80×80μm角とした。 The contact region between the pixel electrode and the contact wiring portion used in the above measurement was 80 × 80 μm square.
また表3には、上記2元系の合金に関して、固溶元素の添加量を変化させたときのITOとのコンタクト抵抗、300℃×1時間の熱処理後の配線抵抗、300℃×1時間の熱処理後に合金膜の平面TEM観察を行ったときの析出物の面積率に関するデータを示した。このときに観察される主な導電性析出物についても示した。コンタクト抵抗は、表1と同様にして評価素子を試作し評価した。なお組成とは、アルミニウム合金中に含まれる固溶元素の含有量のことである。平面TEM観察では、合金配線部分を表面に平行にスライスし、合金の内部組織の様子を観察した。固溶元素の含有量が増えるに従ってITOのコンタクト抵抗は減少し抵抗は増加する。析出物の面積率は組成と相関が取れており、コンタクト抵抗と析出物の面積率は反比例の関係にある。 Table 3 also shows the contact resistance with ITO when the addition amount of the solid solution element is changed, the wiring resistance after 300 ° C. × 1 hour heat treatment, and 300 ° C. × 1 hour of the binary alloy. The data regarding the area ratio of the precipitate when the plane TEM observation of the alloy film was performed after heat processing was shown. The main conductive precipitates observed at this time are also shown. The contact resistance was evaluated by making an evaluation element in the same manner as in Table 1. In addition, a composition is content of the solid solution element contained in an aluminum alloy. In planar TEM observation, the alloy wiring portion was sliced parallel to the surface, and the state of the internal structure of the alloy was observed. As the content of the solid solution element increases, the contact resistance of ITO decreases and the resistance increases. The area ratio of the deposit is correlated with the composition, and the contact resistance and the area ratio of the deposit are in an inversely proportional relationship.
なお析出物の面積率は、平面TEM観察により倍率50万倍で0.3μm×0.3μm角の視野に現れた析出物をEDXによって同定し、Al相に対する比率を計算によって求めた値である。これによると、いずれのアルミニウム合金も面積率0.5%付近でコンタクト抵抗が200Ωとなり、0.5%を超えると200Ω以下となる。この析出物を介して流れる電流成分が主な電流成分であるとすると、析出物の電気抵抗率にも依存するものの、主として面積率がコンタクト抵抗を決定付ける要因であるといえる。 The area ratio of the precipitate is a value obtained by identifying the precipitate appearing in the field of view of 0.3 μm × 0.3 μm square at a magnification of 500,000 by plane TEM observation by EDX and calculating the ratio to the Al phase by calculation. . According to this, in any aluminum alloy, the contact resistance becomes 200Ω when the area ratio is around 0.5%, and when it exceeds 0.5%, it becomes 200Ω or less. Assuming that the current component flowing through the precipitate is the main current component, it can be said that the area ratio mainly determines the contact resistance although it depends on the electrical resistivity of the precipitate.
更に析出物の組成は、同じ平面TEM観察試料を用いて観察した複数の析出物につき、EDXを用いた組成分析により定量化した結果とX線回折結果から、観察された主な析出物について求めた。 Furthermore, the composition of the precipitates is determined for the main precipitates observed from the results of quantification by composition analysis using EDX and the X-ray diffraction results for a plurality of precipitates observed using the same planar TEM observation sample. It was.
例えば、Ni含有アルミニウム合金は、導電性析出物がAl3Ni,Al3Ni2,AlNi,AlNi3よりなる群から選択される少なくとも1種を含み、Ag含有アルミニウム合金は、導電性析出物がAg,Al2Ag,AlAgよりなる群から選ばれる少なくとも1種を含み、Zn含有アルミニウム合金は、導電性析出物がAlZn,Zn,ZnOから選ばれる少なくとも1種を含み、Cu含有アルミニウム合金は、導電性析出物がAlCu,Cu,CuO,Cu2Oから選ばれる少なくとも1種を含む。 For example, the Ni-containing aluminum alloy includes at least one selected from the group consisting of Al 3 Ni, Al 3 Ni 2 , AlNi, and AlNi 3 , and the Ag-containing aluminum alloy includes the conductive precipitate. The Zn-containing aluminum alloy includes at least one selected from the group consisting of Ag, Al 2 Ag, and AlAg. The Zn-containing aluminum alloy includes at least one selected from the group consisting of AlZn, Zn, and ZnO. The conductive precipitate contains at least one selected from AlCu, Cu, CuO, and Cu 2 O.
一方、下記表4は、Al−Ag合金の含有量を2原子%に固定した場合に、オーバーエッチング量を変えてAl−Ag合金の表層からのエッチング深さを0〜50mmの範囲で変化させた場合の、表面SEM観察で6万倍の倍率でコンタクトホール底面、即ちAl−Ag合金のコンタクト部分の最表面を観察し、1.5μm×1.5μmの視野に現れた長径0.3μm以上の析出物の個数から、10μm×10μmのコンタクトホールの底面に現れる析出物の個数を計算によって求めた値と、そのときのITOとのコンタクト抵抗を示している。尚、Al−Ag合金は殆どの析出物の個数をカウントできるからである。このとき、個数のカウントは観察像とEDX、並びにオージェによる2次マッピングによって行った。 On the other hand, Table 4 below shows that when the content of the Al-Ag alloy is fixed at 2 atomic%, the over-etching amount is changed and the etching depth from the surface layer of the Al-Ag alloy is changed in the range of 0 to 50 mm. In this case, the bottom surface of the contact hole, that is, the outermost surface of the contact portion of the Al-Ag alloy is observed at a magnification of 60,000 by surface SEM observation, and the major axis of 0.3 μm or more appearing in the field of view of 1.5 μm × 1.5 μm The value obtained by calculation of the number of precipitates appearing on the bottom surface of the contact hole of 10 μm × 10 μm from the number of precipitates and the contact resistance with ITO at that time are shown. This is because the Al—Ag alloy can count almost all the number of precipitates. At this time, the number was counted by secondary mapping using an observed image, EDX, and Auger.
エッチング深さが大きくなり、表面SEM観察によって求められる析出物の個数が増えるとコンタクト抵抗は低下するから、エッチング深さが大きくなるにつれて徐々にAl−Ag合金表面に導電性の析出物が頭を出し、それにつれて導電性析出物とその後の工程で成膜するITOとの接触面積が増え、コンタクト抵抗が低下することを示していると考えられる。そして、エッチング深さが30nmを超えた当りから、表面をSEMで観察して割り出した析出物の個数は収束し、それと共にコンタクト抵抗は一定の値に収束する。 As the etching depth increases and the number of precipitates required by surface SEM observation increases, the contact resistance decreases. As the etching depth increases, conductive precipitates gradually grow on the Al-Ag alloy surface. This is considered to indicate that the contact area between the conductive precipitate and the ITO film formed in the subsequent process increases and the contact resistance decreases. Then, from the point where the etching depth exceeds 30 nm, the number of precipitates determined by observing the surface with SEM converges, and at the same time, the contact resistance converges to a constant value.
次に、前記図11として示した構造で固溶元素をAg、Znとした場合、上記表1に示す各合金のコンタクト抵抗と、固溶元素の析出物またはアルミニウムを含む固溶元素の金属間化合物の密度との関係は、表2に示す値となる。この表は、コンタクト抵抗を200Ωと仮定した場合に必要な析出物の個数を計算によって概算した表である。一方、この表の値はコンタクト抵抗の値が200Ωの計算結果であるが、実施例ではAl−3.8%Agのコンタクト抵抗が58Ω、Al−2.4%Znのコンタクト抵抗は93Ωとなっている。 Next, when the solid solution elements are Ag and Zn in the structure shown in FIG. 11, the contact resistance of each alloy shown in Table 1 above and the solid solution element precipitates or the metal between the solid solution elements including aluminum. The relationship with the density of the compound is the value shown in Table 2. In this table, the number of precipitates required when the contact resistance is assumed to be 200Ω is approximated by calculation. On the other hand, the values in this table are calculated results when the contact resistance value is 200Ω, but in the example, the contact resistance of Al-3.8% Ag is 58Ω and the contact resistance of Al-2.4% Zn is 93Ω. ing.
析出物が全て直径0.03μmの円形であると仮定した場合には、実施例のコンタクト抵抗値から析出物の個数を計算によって推定すると、表5,6に示す如く、析出物の個数はAl−3.8原子%Agが45個(10μm□)、Al−2.4原子%Znが110個(10μm□)となる。 When it is assumed that all the precipitates are circular with a diameter of 0.03 μm, the number of precipitates is estimated from the contact resistance values of the examples by calculation. As shown in Tables 5 and 6, the number of precipitates is Al. -3.8 atomic% Ag is 45 (10 μm □), and Al-2.4 atomic% Zn is 110 (10 μm □).
またAl−Ag中の析出物が、実際に平面TEMや走査型電子線顕微鏡で観察された直径0.3μmの円形と仮定した場合には、その個数は0.5個(10μm□)となる。Al−Agの場合は、添加量は異なるものの、表4に示した実験的に数えた析出物の個数とほぼ同じオーダーとなった。ちなみに、IZOの場合は、Znの耐還元性が高いためAlが接触酸化することを防ぐ効果があると考えられ、そのために析出物以外の部分での高抵抗層の形成が抑えられ、析出物以外の部分での電流増分が寄与したものと考えられる。 In addition, when it is assumed that the precipitates in Al-Ag are circular with a diameter of 0.3 μm actually observed with a flat TEM or a scanning electron microscope, the number is 0.5 (10 μm □). . In the case of Al-Ag, although the addition amount was different, the order was almost the same as the number of precipitates counted experimentally shown in Table 4. Incidentally, in the case of IZO, it is considered that there is an effect of preventing contact oxidation of Al due to high reduction resistance of Zn. Therefore, formation of a high resistance layer in a portion other than the precipitate is suppressed, and the precipitate It can be considered that the current increment in other parts contributed.
次に、3元系の実施例を示す。 Next, an example of a ternary system is shown.
2元系の場合と同様にして、80μm×80μmのコンタクトホールを介したITOとのコンタクト抵抗値を測定した。Al−Ag−Nd膜のコンタクト抵抗は1.3×102Ω、Al−Zn−Nd膜のコンタクト抵抗は4.3×102Ω、Al−Ni−Nd膜のコンタクト抵抗は1.7×102Ωと、いずれのコンタクト抵抗値も、従来構造であるバリアメタルにMoを用いた場合と比較して若干高めの値ではあるが、問題のないレベルである。その他のAu,Ge,Sr,Sm,Biにおいてもほぼ同等の1.0×102〜5.0×103Ωの範囲であった。 In the same manner as in the case of the binary system, the contact resistance value with ITO through a contact hole of 80 μm × 80 μm was measured. The contact resistance of the Al—Ag—Nd film is 1.3 × 10 2 Ω, the contact resistance of the Al—Zn—Nd film is 4.3 × 10 2 Ω, and the contact resistance of the Al—Ni—Nd film is 1.7 ×. Each contact resistance value of 10 2 Ω is a slightly higher value as compared with the case where Mo is used for the barrier metal having the conventional structure, but it is a level with no problem. The other Au, Ge, Sr, Sm, and Bi were also in the range of 1.0 × 10 2 to 5.0 × 10 3 Ω which was almost equivalent.
一方、アルミニウム合金膜の組成とコンタクト抵抗および電気伝導率、そして耐熱性の間には相関関係がある。例えば、Al−X−Nd(X=Ni)のX含有量を多くすると、コンタクト抵抗は減少するが電気抵抗は増加し、耐熱性は向上する[図24(a),(b)参照]。またNd含有量を多くすると、耐熱性は向上するが電気抵抗率とコンタクト抵抗は増大する[図25(a),(b)参照]。こうした傾向はいずれのXでも同様である。なお、要求されるコンタクト抵抗は表示デバイスの構造やメーカーによって異なり、80μm角のコンタクトホールで150Ω〜5kΩと様々である。電気的な特性と耐熱性はトレードオフの関係にあることから、組成を調整することによって要求されるスペックに応じることができる。 On the other hand, there is a correlation between the composition of the aluminum alloy film, contact resistance, electrical conductivity, and heat resistance. For example, when the X content of Al-X-Nd (X = Ni) is increased, the contact resistance decreases, but the electrical resistance increases and the heat resistance is improved [see FIGS. 24 (a) and (b)]. If the Nd content is increased, the heat resistance is improved, but the electrical resistivity and contact resistance are increased [see FIGS. 25 (a) and 25 (b)]. These tendencies are the same for any X. The required contact resistance varies depending on the structure of the display device and the manufacturer, and varies from 150Ω to 5 kΩ for an 80 μm square contact hole. Since electrical characteristics and heat resistance are in a trade-off relationship, the required specifications can be met by adjusting the composition.
またAl−X−Nd合金でXがNiの場合は、Ndと同様にNiがAlの結晶粒界にピニングし、熱を加えた時にAlがマイグレーションするのを抑える効果がある。例えば図26に見られる如く、「0.7>0.5CX1+CNd」[式中、CX1はアルミニウム合金中のNiの含有量(原子%)、CNdはアルミニウム合金中のNdの含有量(原子%)を表す]の領域では、300℃の熱処理において耐熱性が足りず、ヒロックが発生する。一方、「0.5CX+CNd>4.5」の領域では、配線の電気抵抗率が8μΩ・cmを超えるため、実用に供し得ない。このことから、最適範囲は「0.7<0.5CX+CNd<4.5」となる。 Further, when X is Ni in an Al—X—Nd alloy, similarly to Nd, Ni is pinned to the grain boundary of Al, and there is an effect of suppressing migration of Al when heat is applied. For example, as shown in FIG. 26, “0.7> 0.5 CX 1 + CNd” [where CX 1 is the Ni content (atomic%) in the aluminum alloy, and CNd is the Nd content in the aluminum alloy ( In the region of “Atom%”], heat resistance is insufficient in heat treatment at 300 ° C., and hillocks are generated. On the other hand, in the region of “0.5CX + CNd> 4.5”, the electrical resistivity of the wiring exceeds 8 μΩ · cm, so that it cannot be put to practical use. Therefore, the optimum range is “0.7 <0.5CX + CNd <4.5”.
同様に、同じ3A族のイットリウム(Y)を含有させた場合においても、図27に示す如く、Ndの場合とほぼ同等の電気的特性と耐熱性が得られる。 Similarly, even when the same 3A group yttrium (Y) is contained, as shown in FIG. 27, substantially the same electrical characteristics and heat resistance as in the case of Nd can be obtained.
同様に、Al−Ni−Feの組成では、図28に示す如く「1>CX1+CX2」[式中、CX1はアルミニウム合金中のNi含有量(原子%)、CX2はアルミニウム合金中のFe含有量(原子%)を表す]の範囲では、300℃の熱処理において耐熱性不足でヒロックが発生した。一方、「CX+CY>6」の領域では配線の電気抵抗率が8μΩ・cmを超えるため、実用に供し得ない。このことから、最適な範囲は「1<CX+CY<6」となった。 Similarly, in the composition of Al—Ni—Fe, as shown in FIG. 28, “1> CX 1 + CX 2 ” [where CX 1 is the Ni content (atomic%) in the aluminum alloy, and CX 2 is in the aluminum alloy. In the range of [representing Fe content (atomic%)], hillocks were generated due to insufficient heat resistance during heat treatment at 300 ° C. On the other hand, in the region of “CX + CY> 6”, since the electrical resistivity of the wiring exceeds 8 μΩ · cm, it cannot be put to practical use. From this, the optimum range is “1 <CX + CY <6”.
ちなみに、CoとFeは同じ遷移金属として効果はほぼ同等と考えてよい。Al−Ni−Coの場合も、図29に示す如くAl−Ni−Feと同じ特性が得られている。ここで耐熱性とは、熱処理を行った際のヒロックやボイドの発生によって、アルミニウム合金表面のモフォロジーを悪化させない最高の温度を意味する。図では、300℃の熱処理を行った場合に発生するヒロックの密度が3×108m−2以下をクリアしたものを合格とした。 By the way, Co and Fe may be considered to have almost the same effect as the same transition metal. In the case of Al—Ni—Co, the same characteristics as those of Al—Ni—Fe are obtained as shown in FIG. Here, the heat resistance means the highest temperature that does not deteriorate the morphology of the aluminum alloy surface due to the generation of hillocks and voids when heat treatment is performed. In the figure, a hillock density generated when heat treatment at 300 ° C. was cleared to 3 × 10 8 m −2 or less was accepted.
同様に、Al−X−Nd,Y,Fe,Co合金でX=Agの場合を図30,31,32,33に、また、Al−X−Nd,Y,Fe,Co合金でX=Znの場合を図34,35,36,37に示した。更にまた、Al−X−Nd,Y,Fe,Co合金でX=Cuの場合を図38,39,40,41に示した。いずれの合金元素を添加した場合でも、ほぼ同様の結果が得られている。 Similarly, the case of Al—X—Nd, Y, Fe, Co alloy where X = Ag is shown in FIGS. 30, 31, 32 and 33, and the case of Al—X—Nd, Y, Fe, Co alloy is X = Zn. This case is shown in FIGS. 34, 35, 36 and 37. Furthermore, FIGS. 38, 39, 40, and 41 show the case of Al—X—Nd, Y, Fe, Co alloy and X = Cu. Even when any alloy element is added, almost the same result is obtained.
本発明において、固溶元素の析出物もしくは金属間化合物を通して画素電極とアルミニウム合金膜の電気的導通をとる場合、即ち各アルミニウム合金において画素電極とアルミニウム合金膜の界面には、固溶元素の析出部分を除いて酸化し易いアルミニウムが画素電極と接し、その表面に高抵抗のアルミニウム酸化物が存在する場合、コンタクト抵抗は、抵抗の低い固溶元素の析出物もしくは金属間化合物の電気抵抗率によって決まると考えられる。仮に全てが固溶元素単一の析出物によって電気的導通が取れているとすると、計算によって、所望のコンタクト抵抗を満たすために必要な析出物の表面積と密度を規定することができる。 In the present invention, when electrical conduction is established between the pixel electrode and the aluminum alloy film through precipitates of solid solution elements or intermetallic compounds, that is, the precipitation of solid solution elements at the interface between the pixel electrode and the aluminum alloy film in each aluminum alloy. When aluminum that is easy to oxidize is in contact with the pixel electrode except for a portion and there is a high resistance aluminum oxide on the surface, the contact resistance depends on the precipitate of the low-resistance solid solution element or the electrical resistivity of the intermetallic compound. It is considered to be decided. Assuming that all are electrically connected by a single precipitate of a solid solution element, the surface area and density of the precipitate necessary to satisfy a desired contact resistance can be defined by calculation.
いま、コンタクトサイズが80×80μm角の場合に必要なコンタクト抵抗を200Ω以下と仮定する。固溶元素が亜鉛の場合には、亜鉛の電気抵抗率は5.92μΩ・cmであり、長径0.03μmの亜鉛の単一析出物が画素電極とアルミニウム合金界面に平面的に析出すると仮定すると、3287個以上の析出物が必要となる。即ち、密度で51.4個/100μm2以上が必要となる。また固溶元素が銀の場合は、銀の抵抗率は1.5μΩ・cmであり、長径0.03μmの銀の単一析出物が画素電極とアルミニウム合金界面に平面的に析出すると仮定すれば、833個以上の析出物が必要となる。即ち、密度で12.9個/100μm2以上が必要となる。 Now, it is assumed that the contact resistance required when the contact size is 80 × 80 μm square is 200Ω or less. When the solid solution element is zinc, the electrical resistivity of zinc is 5.92 μΩ · cm, and it is assumed that a single precipitate of zinc having a major axis of 0.03 μm is deposited in a plane on the interface between the pixel electrode and the aluminum alloy. 3287 or more precipitates are required. That is, a density of 51.4 / 100 μm 2 or more is required. Further, when the solid solution element is silver, the resistivity of silver is 1.5 μΩ · cm, and it is assumed that a single precipitate of silver having a major axis of 0.03 μm is planarly deposited on the interface between the pixel electrode and the aluminum alloy. 833 or more precipitates are required. That is, a density of 12.9 / 100 μm 2 or more is required.
なお析出物の長径を実測値と同じ0.3μmとすると、表7に示す如く、Al−Agの場合、80×80μm角で8.3個以上の析出物、Al−Znの場合で32.9個以上の析出物が必要である。即ち、密度で0.13個/100μm2、0.51個/100μm2以上となる。 When the major axis of the precipitate is 0.3 μm, which is the same as the actual measurement value, as shown in Table 7, in the case of Al—Ag, 8.3 or more precipitates in an 80 × 80 μm square, and in the case of Al—Zn, 32. Nine or more precipitates are required. That is, the density is 0.13 / 100 μm 2 and 0.51 / 100 μm 2 or more.
一方、Al−Niの場合、組織の長径は0.05μmであるが、この場合にはNiの電気抵抗率を6.84μΩ・cmとし析出物の電気抵抗率をほぼ同じとすると、概ね計算から80×80μm角で長径0.05μmの場合は1345個が必要ということになる。すなわち21個/100μm2となる。 On the other hand, in the case of Al—Ni, the major axis of the structure is 0.05 μm. In this case, assuming that the electrical resistivity of Ni is 6.84 μΩ · cm and the electrical resistivity of the precipitate is substantially the same, the calculation is roughly In the case of an 80 × 80 μm square and a major axis of 0.05 μm, 1345 pieces are necessary. That is, 21 pieces / 100 μm 2 .
更に、このNi含有アルミニウム合金にNd,Y,Fe,Coから選ばれる1種を添加すると、組織が細かくなり、例えばAl−Ni−Yの場合には組織の長径が0.01〜0.03μmとなる。この場合には、Niの電気抵抗率と析出物の電気抵抗率をほぼ同じとすると、概ね計算から80×80μm角で長径0.03μmの場合、3740個が必要ということになる。即ち58個/100μm2になる。また、全て長径0.01μmとなった場合には、526個/100μm2になる。 Furthermore, when one kind selected from Nd, Y, Fe, and Co is added to this Ni-containing aluminum alloy, the structure becomes finer. For example, in the case of Al—Ni—Y, the major axis of the structure is 0.01 to 0.03 μm. It becomes. In this case, assuming that the electrical resistivity of Ni and the electrical resistivity of the precipitate are substantially the same, 3740 are required when the major axis is 80 × 80 μm square and the major axis is 0.03 μm. That is, 58 pieces / 100 μm 2 . Also, if all was the major diameter 0.01μm will 526 pieces / 100 [mu] m 2.
或は、Al−Ni−Ndの場合には、組織の長径が0.02〜0.04μmとなる。この場合には、概ね計算から80×80μm2角で長径0.04μmの場合は2104個が必要ということになり、即ち33個/100μm2となる。また、全て長径0.02μmとなった場合、132個/100μm2となる。 Alternatively, in the case of Al—Ni—Nd, the major axis of the tissue is 0.02 to 0.04 μm. In this case, in the case of 80 × 80 μm 2 squares and a major axis of 0.04 μm, approximately 2104 are necessary, that is, 33/100 μm 2 . Also, if all becomes long diameter 0.02 [mu] m, the 132 pieces / 100 [mu] m 2.
以上を纏めると、最も単体の電気抵抗率が低いAgを用いた場合に、要求されるコンタクト抵抗200Ωをクリアするには、長径0.3μmの析出物として密度0.13個/100μm2以上が要求される。また、最も析出物の小さいAl−Ni−Yを用いた場合には、長径0.01μmの析出物として密度526個/100μm2が要求される。尚、Al−Ag系合金で同様に析出物が長径0.01μmである場合は、析出物の密度は115個/100μm2となる。 To summarize the above, in order to clear the required contact resistance of 200 Ω using Ag having the lowest single electrical resistivity, the density of 0.13 / 100 μm 2 or more is required as a precipitate having a major axis of 0.3 μm. Required. Further, when Al—Ni—Y having the smallest precipitate is used, a density of 526/100 μm 2 is required as a precipitate having a major axis of 0.01 μm. In the case of the Al-Ag alloy, when the precipitate has a major axis of 0.01 μm, the density of the precipitate is 115/100 μm 2 .
但し、上記の値は析出物の電気抵抗率が添加元素単体と等しいと仮定している。その元素とアルミニウムを含む金属間化合物が、元素単体と比較して電気抵抗率が著しく大きく変化する場合がある。その場合には、析出物のサイズと個数から割り出した面積率と、実際のコンタクト面でTEM観察を行って導出した面積率が異なる可能性がある。これは、コンタクト抵抗200Ωを実現する場合に、その析出物の個数が析出物と添加元素単体の電気抵抗率の比に応じて増加しているためと考えている。 However, the above value assumes that the electrical resistivity of the precipitate is equal to that of the additive element alone. In some cases, the intermetallic compound containing the element and aluminum has a significantly large change in electrical resistivity as compared with the elemental element. In that case, the area ratio calculated from the size and the number of precipitates may be different from the area ratio derived by TEM observation on the actual contact surface. This is considered to be due to the fact that when the contact resistance of 200Ω is realized, the number of precipitates increases in accordance with the ratio of the electrical resistivity of the precipitate and the additive element alone.
但し、実際には金属間化合物を作る合金系の場合には金属間化合物の形で、また大小取り混ぜて存在すると考えられるが、亜鉛および銀を用いたときのコンタクト抵抗の計算結果は、実験結果とほぼ同じオーダーであった。 However, in the case of an alloy system that makes an intermetallic compound, it is thought that it exists in the form of an intermetallic compound and mixed in large and small, but the calculation results of contact resistance when using zinc and silver are experimental results It was almost the same order.
この様に、ITO膜に対して純アルミニウム配線を直接コンタクトさせた場合に比較して、本発明に係るアルミニウム合金を用いた場合には、コンタクト抵抗が約1/104になる。 As described above, when the aluminum alloy according to the present invention is used, the contact resistance is about 1/10 4 as compared with the case where the pure aluminum wiring is directly contacted with the ITO film.
なお、透明電極のスパッタ時の基板温度を高めると、コンタクト抵抗は低下する。例えばITOの場合、基板温度が50℃以上になるとコンタクト抵抗は半減する。更に好ましくは、100℃以上の基板加熱によってITOの結晶性が改善されると、コンタクト抵抗は約1/5程度にまで低減する。 Note that when the substrate temperature at the time of sputtering the transparent electrode is increased, the contact resistance decreases. For example, in the case of ITO, the contact resistance is halved when the substrate temperature is 50 ° C. or higher. More preferably, when the crystallinity of ITO is improved by heating the substrate at 100 ° C. or higher, the contact resistance is reduced to about 1/5.
また基板温度を室温にして成膜した場合でも、成膜後に150℃以上の熱処理を30分程度加えてITOを多結晶化すると、コンタクト抵抗は半減する。通常、多結晶ITOのエッチングは難しいので、ITOの成膜は室温で行い、パターン形成してからエッチングした後に熱処理を加えて多結晶化し、ITOの電気抵抗率を低抵抗にすることが多い。 Even when the film is formed at a substrate temperature of room temperature, if the ITO is polycrystallized by applying a heat treatment at 150 ° C. or higher for about 30 minutes after the film formation, the contact resistance is halved. Usually, since it is difficult to etch polycrystalline ITO, the ITO film is formed at room temperature, and after etching after pattern formation, it is polycrystallized by heat treatment to reduce the electrical resistivity of the ITO.
このことから、コンタクト抵抗を低減するには、透明電極の成膜時の基板温度を50℃以上、更に好ましくは100℃以上にするのがよく、また室温成膜を行う場合でも、透明電極の成膜後、150℃以上で30分以上の熱処理を加えることが望ましい。なお、透明電極がIZOの場合にも同様の効果があるが、この程度の温度域ではIZOの結晶化は進まないので、コンタクト抵抗の低下は少ない。 For this reason, in order to reduce the contact resistance, the substrate temperature during film formation of the transparent electrode should be 50 ° C. or higher, more preferably 100 ° C. or higher. After the film formation, it is desirable to apply a heat treatment at 150 ° C. or higher for 30 minutes or longer. The same effect can be obtained when the transparent electrode is IZO. However, since the crystallization of IZO does not proceed in this temperature range, the contact resistance is hardly lowered.
上述した様に、本発明の実施形態で液晶表示デバイスを試作したところ、製造歩留り、表示品位共に、ITO膜とバリアメタルを組み合わせた場合と全く同等のレベルであった。従ってこの液晶表示デバイスでは、バリアメタルを配置することなく、従来の液晶表示デバイスと同等の性能を得ることが可能となる。 As described above, when a liquid crystal display device was prototyped in the embodiment of the present invention, both the manufacturing yield and the display quality were at the same level as when the ITO film and the barrier metal were combined. Therefore, in this liquid crystal display device, it is possible to obtain the same performance as a conventional liquid crystal display device without disposing a barrier metal.
よってバリアメタルを省略することができ、製造工程を簡略化できるため、製造コストを大幅に低減できる。 Therefore, the barrier metal can be omitted and the manufacturing process can be simplified, so that the manufacturing cost can be greatly reduced.
すなわち、従来の純アルミニウムやアルミニウム合金、或いはMo−W膜に代えて、上述した如き特定の元素を含むアルミニウム合金を電極素材として使用することにより、画素電極との直接コンタクトが可能となり、製造工程が簡略化され、大幅な製造コスト低減が可能となる。 That is, instead of the conventional pure aluminum, aluminum alloy, or Mo-W film, by using an aluminum alloy containing a specific element as described above as an electrode material, direct contact with the pixel electrode becomes possible, and the manufacturing process Is simplified, and the manufacturing cost can be greatly reduced.
また前記表1の実験法と同様にして、Al−2原子%Ag合金(膜厚:300nm)上に窒化シリコン(SiNx)を製膜した後、300℃×1時間の熱処理を施し、80μm角のコンタクトホールをフォトリソグラフィーによってパターニングした後、フッ素系プラズマを用いてドライエッチングを行った。この時、窒化シリコン(SiNx)膜のエッチングに引き続いてオーバーエッチングする際の時間を調整することで、アルミニウム合金に対するエッチング深さを変化させた。その後、アッシングと「剥離液106」による洗浄を行ってITO膜を成膜した。アルミニウム合金表面のエッチング深さは、走査型電子顕微鏡および透過型電子顕微鏡による断面観察によって測定した。 Further, in the same manner as in the experimental method shown in Table 1, after silicon nitride (SiNx) was formed on an Al-2 atomic% Ag alloy (film thickness: 300 nm), heat treatment was performed at 300 ° C. for 1 hour to obtain an 80 μm square. After the contact hole was patterned by photolithography, dry etching was performed using fluorine-based plasma. At this time, the etching depth for the aluminum alloy was changed by adjusting the time for overetching following the etching of the silicon nitride (SiNx) film. Thereafter, ashing and cleaning with “stripping solution 106” were performed to form an ITO film. The etching depth of the aluminum alloy surface was measured by cross-sectional observation with a scanning electron microscope and a transmission electron microscope.
図23は、アルミニウム合金表面のエッチング深さとコンタクト抵抗の関係を示したもので、この図からも明らかな様に、僅かでもアルミニウム合金表面がエッチングされていると、コンタクト抵抗は急激に減少することが分る。これは、エッチングによってアルミニウム合金表面に固溶元素の析出物もしくは金属間化合物が露出し、画素電極と電気的に接続できたためと思われる。 FIG. 23 shows the relationship between the etching depth of the aluminum alloy surface and the contact resistance. As is clear from this figure, when the aluminum alloy surface is etched even slightly, the contact resistance decreases rapidly. I understand. This is presumably because the precipitate of the solid solution element or the intermetallic compound was exposed on the surface of the aluminum alloy by the etching and could be electrically connected to the pixel electrode.
そして実験的には、アルミニウム合金表面から5nm程度のエッチング深さであっても、約56Ωのコンタクト抵抗が得られることが確認された。この様な低抵抗のコンタクトを取るのに必要なエッチング深さは、析出物もしくは金属間化合物の組織の大きさや分布、アルミニウム合金の表面酸化物層の厚さ等によって決まると考えられる。オージェ電子分光法によると、該アルミニウム合金表面にはAgを主成分とする析出物が露出していることが確認された。また、析出物の表面には酸化物層などの絶縁物層は存在しない。 Experimentally, it was confirmed that a contact resistance of about 56Ω was obtained even at an etching depth of about 5 nm from the aluminum alloy surface. It is considered that the etching depth necessary for making such a low resistance contact depends on the size and distribution of the structure of precipitates or intermetallic compounds, the thickness of the surface oxide layer of the aluminum alloy, and the like. According to Auger electron spectroscopy, it was confirmed that precipitates containing Ag as a main component were exposed on the surface of the aluminum alloy. Further, there is no insulating layer such as an oxide layer on the surface of the precipitate.
観察した試料は、既にアルミニウム合金表面から5nmエッチングした状態であり、アルミニウム合金表面に析出物もしくは金属間化合物を露出させれば、そのまま画素電極との電気的な接続が可能であると考えられるが、少なくとも表層のコンタミネーション層はエッチングする必要がある。また酸化されたアルミニウム合金表面の酸化物層の厚さは約3〜5nm程度であることから、この様な場合に酸化物層を取り除いてアルミニウム合金表面を露出させるには、少なくとも3nm程度以上のエッチング深さが必要となる。 The observed sample has already been etched by 5 nm from the surface of the aluminum alloy, and if it is possible to expose the precipitate or the intermetallic compound to the surface of the aluminum alloy, it is considered that the electrical connection with the pixel electrode is possible as it is. At least the surface contamination layer needs to be etched. In addition, since the thickness of the oxide layer on the surface of the oxidized aluminum alloy is about 3 to 5 nm, in such a case, in order to remove the oxide layer and expose the aluminum alloy surface, at least about 3 nm or more is required. Etching depth is required.
一方、エッチング深さが深すぎると配線としての膜厚が薄くなり、電気抵抗が増加したり信頼性が低下するなどの問題が生じてくる。例えば本実施例で用いたソース・ドレイン電極の膜厚は300nmであり、アルミニウム合金と画素電極の直接コンタクトを確保するためのエッチング深さは、好ましくは1〜200nm、より好ましくは3〜100nmの範囲であると判断される。 On the other hand, if the etching depth is too deep, the film thickness as the wiring becomes thin, which causes problems such as an increase in electrical resistance and a decrease in reliability. For example, the film thickness of the source / drain electrodes used in this example is 300 nm, and the etching depth for securing the direct contact between the aluminum alloy and the pixel electrode is preferably 1 to 200 nm, more preferably 3 to 100 nm. Determined to be in range.
アルミニウム合金の配線材料に含まれる不純物は極力少なくすることが望ましい。例えば酸素や炭素は、膜を白濁させたり配線の電気抵抗率を増加させる。このため配線材料に含まれるこれらの不純物濃度は、電気抵抗率を5μΩ・cmレベル以下にしたい場合は、XPS分析による組成分析の定量値で、酸素量は7原子%以下、炭素量は0.4原子%以下、より好ましくは0.2原子%以下に抑えるべきである。 It is desirable to reduce impurities contained in the aluminum alloy wiring material as much as possible. For example, oxygen and carbon cause the film to become cloudy and increase the electrical resistivity of the wiring. Therefore, the concentration of these impurities contained in the wiring material is the quantitative value of the composition analysis by XPS analysis when the electrical resistivity is to be 5 μΩ · cm level or less, the oxygen content is 7 atomic% or less, and the carbon content is 0. It should be suppressed to 4 atomic percent or less, more preferably 0.2 atomic percent or less.
例えば不純物が炭素の場合、Al4C3やNiC等の炭素化合物は化学量論的組成の物質はセラミックスで本来電気絶縁性があり、添加量にもよるが配線自体の電気抵抗率は増大すると考えられる。また、熱処理によってAl粒界に現れる析出物は、上記炭素化合物を含む金属間化合物となる。ITOと配線材料の電流経路が本発明の主要部である上記析出物を経由する場合には、炭素を含まない析出物と比較するとコンタクト抵抗が高くなってしまうと考えられる。このため、ITOとのコンタクト抵抗は、Al合金配線材料に炭素を含まない方が好ましい。 For example, when the impurity is carbon, a carbon compound such as Al4C3 or NiC is a stoichiometric material, which is ceramic, which is inherently electrically insulating, and it is considered that the electrical resistivity of the wiring itself increases depending on the amount added. Further, the precipitate appearing at the Al grain boundary by the heat treatment becomes an intermetallic compound containing the carbon compound. When the current path between the ITO and the wiring material passes through the precipitate, which is the main part of the present invention, the contact resistance is considered to be higher than that of the precipitate containing no carbon. For this reason, it is preferable that the contact resistance with ITO does not contain carbon in the Al alloy wiring material.
更に、炭素を含む配線材料をスパッタリングによって成膜する際には、スパッタ装置のチャンバー内に炭化アルミニウム化合物などの炭素化合物が付着して汚染されるため、頻繁な装置のメンテナンスが必要になるという問題も生じてくる。不純物が酸素の場合も同様で、電気絶縁性のアルミナ(Al2O3)が生成するため配線の電気抵抗率は増大する。こうしたことを防ぐには、製造工程でのコンタミネーションの混入を防止し、例えばスパッタリング時の装置の到達真空圧を5×10−6程度以下にまで高真空にするなどの措置を講じることが望ましい。 Further, when a wiring material containing carbon is formed by sputtering, a carbon compound such as an aluminum carbide compound adheres to the chamber of the sputtering apparatus and is contaminated, so that frequent maintenance of the apparatus is required. Will also occur. The same is true when the impurity is oxygen, and since electrical insulating alumina (Al 2 O 3 ) is generated, the electrical resistivity of the wiring increases. In order to prevent this, it is desirable to prevent contamination from entering in the manufacturing process, and take measures such as increasing the ultimate vacuum pressure of the apparatus during sputtering to about 5 × 10 −6 or less. .
1 TFTアレイ基板
2 対向電極
3 液晶層
4 薄膜トランジスタ(TFT)
5 画素電極
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10 偏光板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート電極
27 ゲート絶縁膜
28 ソース電極
29 ドレイン電極
30 保護膜(窒化シリコン膜)
31 フォトレジスト
32 コンタクトホール
1 TFT array substrate 2 Counter electrode 3 Liquid crystal layer 4 Thin film transistor (TFT)
5 Pixel electrode 6 Wiring part 7 Common electrode 8 Color filter 9 Light-shielding film 10 Polarizing plate 11 Alignment film 12 TAB tape 13 Driver circuit 14 Control circuit 15 Spacer 16 Sealing material 17 Protective film 18 Diffusion plate 19 Prism sheet 20 Light guide plate 21 Reflecting plate 22 Backlight 23 Holding frame 24 Printed circuit board 25 Scan line 26 Gate electrode 27 Gate insulating film 28 Source electrode 29 Drain electrode 30 Protective film (silicon nitride film)
31 Photoresist 32 Contact hole
Claims (25)
0.7≦0.5×CX1+CX2≦4.5……(I)
[式中、CX1はアルミニウム合金中のAg,Zn,Cu,Niの含有量(原子%)、
CX2は、アルミニウム合金中のNd,Yの含有量(原子%)をそれぞれ表す] The alloy component includes X 1 (at least one of X 1 = Ag, Zn, Cu, Ni) and X 2 (at least one of X 2 = Nd, Y), and the content thereof is represented by the following formula ( The display device according to claim 7, which satisfies the relationship I).
0.7 ≦ 0.5 × CX 1 + CX 2 ≦ 4.5 (I)
[Wherein CX 1 is the content (atomic%) of Ag, Zn, Cu, Ni in the aluminum alloy,
CX 2 represents the content (atomic%) of Nd and Y in the aluminum alloy, respectively]
1≦CY1+CY2≦6……(II)
[式中、CY1はアルミニウム合金中のAg,Zn,Cu,Niの含有量(原子%)、
CY2は、アルミニウム合金中のFe,Coの含有量(原子%)をそれぞれ表す] As the alloy component, Y 1 (at least one of Y 1 = Ag, Zn, Cu, Ni) and Y 2 (at least one of Y 2 = Fe, Co) are included, and the content thereof is represented by the following formula ( The display device according to claim 7, which satisfies the relationship II).
1 ≦ CY 1 + CY 2 ≦ 6 (II)
[Wherein CY 1 is the content (atomic%) of Ag, Zn, Cu, Ni in the aluminum alloy,
CY 2 represents Fe and Co contents (atomic%) in the aluminum alloy, respectively]
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011149596A JP2011209756A (en) | 2002-12-19 | 2011-07-05 | Display device, method for manufacturing the same, and sputtering target |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368786 | 2002-12-19 | ||
JP2002368786 | 2002-12-19 | ||
JP2011149596A JP2011209756A (en) | 2002-12-19 | 2011-07-05 | Display device, method for manufacturing the same, and sputtering target |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005350595A Division JP4886285B2 (en) | 2002-12-19 | 2005-12-05 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011209756A true JP2011209756A (en) | 2011-10-20 |
Family
ID=36866252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011149596A Withdrawn JP2011209756A (en) | 2002-12-19 | 2011-07-05 | Display device, method for manufacturing the same, and sputtering target |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011209756A (en) |
CN (1) | CN100482853C (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013108326A1 (en) * | 2012-01-17 | 2013-07-25 | パナソニック株式会社 | Thin film transistor array apparatus and el display apparatus using same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5432550B2 (en) * | 2008-03-31 | 2014-03-05 | 株式会社コベルコ科研 | Al-based alloy sputtering target and manufacturing method thereof |
JP2010135300A (en) * | 2008-11-10 | 2010-06-17 | Kobe Steel Ltd | Reflecting anodic electrode for organic el display, and manufacturing method thereof |
JP6647898B2 (en) * | 2016-02-05 | 2020-02-14 | 株式会社コベルコ科研 | UV reflective film and sputtering target |
KR102398578B1 (en) * | 2017-12-04 | 2022-05-16 | 아크소프트 코포레이션 리미티드 | Display capable of detecting finger-print |
-
2003
- 2003-12-19 CN CNB2005101381162A patent/CN100482853C/en not_active Expired - Fee Related
-
2011
- 2011-07-05 JP JP2011149596A patent/JP2011209756A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013108326A1 (en) * | 2012-01-17 | 2013-07-25 | パナソニック株式会社 | Thin film transistor array apparatus and el display apparatus using same |
JPWO2013108326A1 (en) * | 2012-01-17 | 2015-05-11 | 株式会社Joled | Thin film transistor array device and EL display device using the same |
US9231038B2 (en) | 2012-01-17 | 2016-01-05 | Joled Inc | Thin film transistor array and EL display employing thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1804110A (en) | 2006-07-19 |
CN100482853C (en) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3940385B2 (en) | Display device and manufacturing method thereof | |
JP4542008B2 (en) | Display device | |
KR101065130B1 (en) | Display device | |
JP4541787B2 (en) | Display device | |
JP4117001B2 (en) | Thin film transistor substrate, display device, and sputtering target for display device | |
KR100983196B1 (en) | Thin Film Transistor Substrates and Display Devices | |
KR100720204B1 (en) | A display device and a preparation method thereof | |
JP4170367B2 (en) | Al alloy film for display device, display device, and sputtering target | |
US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
KR20080114573A (en) | Method for manufacturing display apparatus | |
JP2007081385A (en) | Source drain electrode, transistor substrate and method for manufacturing the same, and display device | |
JP2011209756A (en) | Display device, method for manufacturing the same, and sputtering target | |
JP4886285B2 (en) | Display device | |
JP2008124499A (en) | Thin-film transistor substrate, display device, and sputtering target for display device | |
JP3349356B2 (en) | Thin film transistor and method of manufacturing the same | |
TW200914971A (en) | Display device and sputtering target | |
JP2006339666A (en) | Sputtering target for forming aluminum-alloy film | |
JP5096522B2 (en) | Display device | |
JP2008124483A (en) | Thin-film transistor substrate, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110804 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111214 |