JP2011114918A - Multi-phase converter circuit - Google Patents
Multi-phase converter circuit Download PDFInfo
- Publication number
- JP2011114918A JP2011114918A JP2009268184A JP2009268184A JP2011114918A JP 2011114918 A JP2011114918 A JP 2011114918A JP 2009268184 A JP2009268184 A JP 2009268184A JP 2009268184 A JP2009268184 A JP 2009268184A JP 2011114918 A JP2011114918 A JP 2011114918A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- reactor
- turned
- current flowing
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、複数のコンバータを備えるマルチフェーズコンバータ回路に関する。 The present invention relates to a multiphase converter circuit including a plurality of converters.
図9は、従来のマルチフェーズコンバータ回路を示す図である。
図9に示すマルチフェーズコンバータ回路90は、負荷91に並列に接続される出力側のコンデンサ92と、それぞれ電源93とコンデンサ92との間に設けられる昇圧コンバータ94、95と、昇圧コンバータ94、95のそれぞれの動作を制御する制御回路96とを備えて構成されている。
FIG. 9 shows a conventional multi-phase converter circuit.
9 includes an output-side capacitor 92 connected in parallel to a load 91, boost converters 94 and 95 provided between a power supply 93 and the capacitor 92, and boost converters 94 and 95, respectively. And a control circuit 96 for controlling the respective operations.
昇圧コンバータ94は、互いに直列接続され、コンデンサ92に並列接続されるIGBT97、98と、IGBT97に逆並列接続されたダイオード99と、IGBT98に逆並列接続されたダイオード100と、IGBT97、98の接続点と電源93との間に設けられるリアクトル101と、リアクトル101に流れる電流を検出する電流センサ102とを備えて構成されている。 Boost converter 94 includes IGBTs 97 and 98 connected in series to each other in parallel to capacitor 92, diode 99 connected in antiparallel to IGBT 97, diode 100 connected in antiparallel to IGBT 98, and a connection point of IGBTs 97 and 98. And a power supply 93, and a current sensor 102 that detects a current flowing through the reactor 101.
昇圧コンバータ95は、互いに直列接続され、コンデンサ92に並列接続されるIGBT103、104と、IGBT103に逆並列接続されたダイオード105と、IGBT104に逆並列接続されたダイオード106と、IGBT103、104の接続点と電源93との間に設けられるリアクトル107と、リアクトル107に流れる電流を検出する電流センサ108とを備えて構成されている。 Boost converter 95 includes IGBTs 103 and 104 connected in series to each other in parallel to capacitor 92, diode 105 connected in antiparallel to IGBT 103, diode 106 connected in antiparallel to IGBT 104, and a connection point of IGBTs 103 and 104. And a power source 93, and a reactor 107, and a current sensor 108 for detecting a current flowing through the reactor 107.
制御回路96は、リアクトル101、107に流れる各電流の合計値が目標値Irefになるように、IGBT97、98を交互にオン、オフさせると共に、IGBT103、104を交互にオン、オフさせる。IGBT97がオフ、IGBT98がオンすると、電源93からの電力がリアクトル101に蓄積される。次に、IGBT97がオン、IGBT98がオフすると、リアクトル101の誘導起電力によりコンデンサ92にかかる電圧が上昇する。同様に、IGBT103、104を交互にオン、オフさせると、コンデンサ92にかかる電圧が上昇する。この動作が繰り返されることにより、電源93の電圧が上記目標値Irefに対応する所定電圧に昇圧されて負荷91に出力される。 The control circuit 96 alternately turns on and off the IGBTs 97 and 98 and turns on and off the IGBTs 103 and 104 alternately so that the total value of the currents flowing through the reactors 101 and 107 becomes the target value Iref. When the IGBT 97 is turned off and the IGBT 98 is turned on, the power from the power source 93 is accumulated in the reactor 101. Next, when the IGBT 97 is turned on and the IGBT 98 is turned off, the voltage applied to the capacitor 92 is increased by the induced electromotive force of the reactor 101. Similarly, when the IGBTs 103 and 104 are alternately turned on and off, the voltage applied to the capacitor 92 increases. By repeating this operation, the voltage of the power supply 93 is boosted to a predetermined voltage corresponding to the target value Iref and output to the load 91.
上記マルチフェーズコンバータ回路90では、回路内に流れる電流をリアクトル101とリアクトル107にそれぞれ分散させることができるので、リアクトル101、107で発生する損失を低減することができる。 In the multiphase converter circuit 90, currents flowing in the circuit can be distributed to the reactor 101 and the reactor 107, respectively, so that loss generated in the reactors 101 and 107 can be reduced.
しかしながら、上記マルチフェーズコンバータ回路90は、IGBT97、98、103、104のスイッチング損失が大きいという問題がある。例えば、図10に示すように、IGBTのターンオフ時、IGBTに流れていた電流が急峻に下がらないためスイッチング損失が発生してしまう。また、IGBTのターンオン時、IGBTにかかっていた電圧が急峻に下がらないため、スイッチング損失が発生してしまう。 However, the multiphase converter circuit 90 has a problem that the switching losses of the IGBTs 97, 98, 103, and 104 are large. For example, as shown in FIG. 10, when the IGBT is turned off, the current flowing through the IGBT does not drop sharply, so that a switching loss occurs. In addition, when the IGBT is turned on, the voltage applied to the IGBT does not drop sharply, resulting in a switching loss.
そこで、IGBTをソフトスイッチングさせるために、IGBTにコンデンサを並列接続するとともに、IGBTに転流補助コンデンサやリアクトルを介して転流スイッチを接続し、その転流スイッチをオン、オフすることで転流補助コンデンサを充放電させるものがある(例えば、特許文献1又は特許文献2参照)。 Therefore, in order to soft-switch the IGBT, a capacitor is connected in parallel to the IGBT, and a commutation switch is connected to the IGBT via a commutation auxiliary capacitor and a reactor, and the commutation switch is turned on and off to turn on the commutation. There is one that charges and discharges an auxiliary capacitor (see, for example, Patent Document 1 or Patent Document 2).
しかしながら、上述のように、転流補助コンデンサや転流スイッチを用いたマルチフェーズコンバータ回路では、ソフトスイッチングのために多くの部品を必要とするため、その分コストが増加してしまうという問題がある。 However, as described above, a multi-phase converter circuit using a commutation auxiliary capacitor or a commutation switch requires many parts for soft switching, which increases the cost accordingly. .
そこで、本発明は、コストの増加と部品点数増加を抑えた高効率のマルチフェーズコンバータ回路を提供することを目的とする。 Therefore, an object of the present invention is to provide a highly efficient multi-phase converter circuit that suppresses an increase in cost and an increase in the number of parts.
本発明のマルチフェーズコンバータ回路は、互いに直列接続され、出力側の第1のコンデンサと並列接続される第1及び第2のスイッチング素子と、前記第1のスイッチング素子に逆並列接続される第1のダイオードと、前記第2のスイッチング素子に逆並列接続される第2のダイオードと、前記第1及び第2のスイッチング素子の接続点に一端が接続されるリアクトルを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、前記複数の昇圧コンバータにおける第1及び第2のスイッチング素子の接続点の間に設けられる第2のコンデンサと、前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第1及び第2のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第1のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第2のスイッチング素子のターンオフを禁止する制御回路とを備える。 The multi-phase converter circuit of the present invention includes a first switching element connected in series with each other and connected in parallel with a first capacitor on the output side, and a first anti-parallel connection with the first switching element. A plurality of converters including a diode connected in reverse parallel to the second switching element, and a reactor having one end connected to a connection point of the first and second switching elements, A multi-phase converter circuit in which the other ends of the reactor are connected to each other, a second capacitor provided between connection points of the first and second switching elements in the plurality of boost converters; and the plurality of converters The first and second of each of the plurality of converters so that the currents flowing through the reactors become target values, respectively. In the control mode in which the switching elements are alternately turned on and off, and the total current flowing from each reactor toward the other end of the reactor is positive, the first current flows until the current flowing through each reactor becomes zero or less. In the control mode in which the turn-off of the switching element is prohibited and the total current flowing from each reactor toward the other end of the reactor is negative, the second switching is performed until the current flowing through each reactor becomes zero or more. And a control circuit for prohibiting turn-off of the element.
また、本発明のマルチフェーズコンバータ回路は、互いに直列接続され、出力側の第1のコンデンサと並列接続される第1及び第2のスイッチング素子と、前記第1のスイッチング素子に逆並列接続される第1のダイオードと、前記第2のスイッチング素子に逆並列接続される第2のダイオードと、前記第1及び第2のスイッチング素子の接続点に一端が接続されるリアクトルとを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、前記複数のコンバータにおける第1及び第2のスイッチング素子の一方若しくは両方に並列に設けられる第2のコンデンサと、前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第1及び第2のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第1のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第2のスイッチング素子のターンオフを禁止する制御回路とを備える。 The multi-phase converter circuit of the present invention is connected in series with each other, the first and second switching elements connected in parallel with the first capacitor on the output side, and the anti-parallel connection with the first switching element. A plurality of converters including a first diode, a second diode connected in antiparallel to the second switching element, and a reactor having one end connected to a connection point of the first and second switching elements. A multi-phase converter circuit in which the other ends of the reactors are connected to each other, the second capacitor provided in parallel with one or both of the first and second switching elements in the plurality of converters; Each of the plurality of converters is set so that the current flowing through the reactors of the plurality of converters becomes a target value. In the control mode in which the first and second switching elements are alternately turned on and off, and the total current flowing from each reactor toward the other end of the reactor is positive, the current flowing through each reactor is less than zero. In the control mode in which the total current flowing from each reactor toward the other end of the reactor is negative, the current flowing through each reactor becomes zero or more in each control mode. And a control circuit for prohibiting turn-off of the second switching element until it becomes.
このように、第2のコンデンサを備えているため、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第2のスイッチング素子がターンオフしてデッドタイムになると、リアクトルからの電流が第2のコンデンサに流れて第2のコンデンサが充電され、各リアクトルからリアクトルの他端に向かって流れる総電流が負になる制御モード時、第1のスイッチング素子がターンオフしてデッドタイムになると、リアクトルからの電流により第2のコンデンサが放電される。また、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、リアクトルに流れる電流がゼロ以下になるまで第1のスイッチング素子のターンオフを禁止し、各リアクトルからリアクトルの他端に向かって流れる総電流が負になる制御モード時、リアクトルに流れる電流がゼロ以上になるまで第2のスイッチング素子のターンオフを禁止しているため、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第1のスイッチング素子がターンオフしてデッドタイムになると、リアクトルに流れる電流により第2のコンデンサが放電され、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第2のスイッチング素子がターンオフしてデッドタイムになると、リアクトルに流れる電流が第2のコンデンサに流れて第2のコンデンサが充電される。このように、スイッチング素子のターンオフ時、第2のコンデンサが充放電されるため、スイッチング素子のターンオフ時にスイッチング素子にかかる電圧の上昇速度を第2のコンデンサの充放電速度と同じにすることができる。これにより、第2のコンデンサの充放電速度を調整することにより、スイッチング素子のターンオフ時の電圧上昇速度を抑制することができるので、スイッチング素子のターンオフ時のスイッチング損失を低減することができる。 As described above, since the second capacitor is provided, when the total current flowing from each reactor toward the other end of the reactor is positive, when the second switching element is turned off and the dead time is reached, In the control mode in which the total current flowing from each reactor toward the other end of the reactor is negative, the first switching element is turned off and dead. When the time comes, the second capacitor is discharged by the current from the reactor. Also, in the control mode in which the total current flowing from each reactor toward the other end of the reactor is positive, the first switching element is prohibited from being turned off until the current flowing through the reactor becomes zero or less. In the control mode in which the total current flowing toward the end is negative, the turn-off of the second switching element is prohibited until the current flowing through the reactor becomes equal to or greater than zero, and therefore flows from each reactor toward the other end of the reactor. In the control mode in which the total current is positive, when the first switching element is turned off and the dead time is reached, the second capacitor is discharged by the current flowing through the reactor, and the total current flowing from each reactor toward the other end of the reactor When the control mode becomes positive, the second switching element turns off and the dead time Comes to the current flowing through the reactor is the second capacitor is charged flows into the second capacitor. Thus, since the second capacitor is charged / discharged when the switching element is turned off, the rate of increase of the voltage applied to the switching element when the switching element is turned off can be made the same as the charge / discharge speed of the second capacitor. . Thereby, by adjusting the charging / discharging speed of the second capacitor, the voltage rising speed when the switching element is turned off can be suppressed, so that the switching loss when the switching element is turned off can be reduced.
また、第2のスイッチング素子ターンオフ後のデッドタイムにおいて第2のコンデンサの充電が終了すると、第2のスイッチング素子にかかる電圧が出力電圧と同じになり、第1のスイッチング素子にかかる電圧がゼロになるため、第1のスイッチング素子に逆並列接続される第1のダイオードに電流が流れる。そのため、第1のスイッチング素子のターンオン時、第1のスイッチング素子にかかる電圧及び第1のスイッチング素子に流れる電流を共にゼロにすることができる。また、第1のスイッチング素子ターンオフ後のデッドタイムにおいて第2のコンデンサの放電が終了すると、第2のスイッチング素子にかかる電圧がゼロになるため、第2のスイッチング素子に逆並列接続される第2のダイオードに電流が流れる。そのため、第2のスイッチング素子のターンオフ時、第2のスイッチング素子にかかる電圧及び第2のスイッチング素子に流れる電流を共にゼロにすることができる。このように、スイッチング素子がターンオンする際、スイッチング素子にかかる電圧及びスイッチング素子に流れる電流を共にゼロにすることができるため、スイッチング素子のターンオン時のスイッチング損失をなくすことができる。 Further, when the charging of the second capacitor is completed in the dead time after the second switching element is turned off, the voltage applied to the second switching element becomes the same as the output voltage, and the voltage applied to the first switching element becomes zero. Therefore, a current flows through the first diode connected in reverse parallel to the first switching element. Therefore, when the first switching element is turned on, both the voltage applied to the first switching element and the current flowing through the first switching element can be made zero. In addition, when the discharge of the second capacitor is completed during the dead time after the first switching element is turned off, the voltage applied to the second switching element becomes zero, so that the second switching element connected in reverse parallel to the second switching element Current flows through the diode. Therefore, both the voltage applied to the second switching element and the current flowing through the second switching element can be made zero when the second switching element is turned off. As described above, when the switching element is turned on, both the voltage applied to the switching element and the current flowing through the switching element can be made zero, so that the switching loss when the switching element is turned on can be eliminated.
従って、本発明のマルチフェーズコンバータ回路では、回路内に流れる電流を各リアクトルにそれぞれ分散させることができるので、リアクトルに発生する損失を低減することができる。また、上述したように、スイッチング素子のターンオン時及びターンオフ時のスイッチング損失を低減することができる。これにより、高効率で各昇圧コンバータを動作させることができる。 Therefore, in the multiphase converter circuit of the present invention, the current flowing in the circuit can be distributed to each reactor, so that the loss generated in the reactor can be reduced. Further, as described above, the switching loss when the switching element is turned on and turned off can be reduced. Thereby, each boost converter can be operated with high efficiency.
また、第2のコンデンサを備えるだけでよいため、コストの増加を抑えることができる。
また、前記制御回路は、前記第1及び第2のスイッチング素子が交互に1回ずつオン、オフするときの制御周期の開始時刻を、前記複数のコンバータにおいて互いにずらすように構成してもよい。
Moreover, since it is only necessary to provide the second capacitor, an increase in cost can be suppressed.
Further, the control circuit may be configured such that start times of control cycles when the first and second switching elements are alternately turned on and off alternately are shifted from each other in the plurality of converters.
これにより、各リアクトルに流れる電流のリップルが互いに打ち消し合うため、電源や第1のコンデンサに流れる電流のリップルを低減することができる。
また、前記制御回路は、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる時、前記各リアクトルに流れる電流がそれぞれ負の値の閾値以下になると前記第1のスイッチング素子をターンオフさせるとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる時、前記各リアクトルに流れる電流がそれぞれ正の値の閾値以上になると前記第2のスイッチング素子をターンオフさせるよう。
As a result, the ripples of the currents flowing through the reactors cancel each other, so that the ripples of the currents flowing through the power supply and the first capacitor can be reduced.
In addition, when the total current flowing from each reactor toward the other end of the reactor becomes positive, the control circuit causes the first switching element to flow when the current flowing through each reactor becomes less than a negative threshold value. And when the total current flowing from each reactor toward the other end of the reactor becomes negative, the second switching element is turned off when the current flowing through each reactor exceeds a positive threshold value. Let me.
本発明によれば、コストの増加を抑え、かつ、高効率なマルチフェーズコンバータ回路を実現することができる。 According to the present invention, an increase in cost can be suppressed and a highly efficient multi-phase converter circuit can be realized.
図1は、本発明の実施形態のマルチフェーズコンバータ回路を示す図である。なお、図9に示す構成と同じ構成要素には同じ符号を付している。
図1に示すマルチフェーズコンバータ回路1は、負荷91に接続される出力側のコンデンサ92(第1のコンデンサ)と、それぞれ電源93とコンデンサ92との間に設けられる昇圧コンバータ94、95(複数のコンバータ)と、コンデンサ2(第2のコンデンサ)と、昇圧コンバータ94、95の動作を制御する制御回路3とを備えて構成されている。
FIG. 1 is a diagram showing a multiphase converter circuit according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same component as the structure shown in FIG.
A multi-phase converter circuit 1 shown in FIG. 1 includes an output side capacitor 92 (first capacitor) connected to a load 91, and boost converters 94 and 95 (a plurality of voltage converters) provided between a power source 93 and the capacitor 92, respectively. Converter), capacitor 2 (second capacitor), and control circuit 3 that controls the operation of boost converters 94 and 95.
昇圧コンバータ94は、互いに直列接続され、コンデンサ92に並列接続されるIGBT97(第1のスイッチング素子)及びIGBT98(第2のスイッチング素子)と、IGBT97に逆並列接続されたダイオード99(第1のダイオード)と、IGBT98に逆並列接続されたダイオード100(第2のダイオード)と、IGBT97、98の接続点と電源93との間に設けられるリアクトル101と、リアクトル101に流れる電流(以下、電流I1とする)を検出する電流センサ102とを備えて構成されている。 Boost converter 94 is connected in series with each other, and IGBT 97 (first switching element) and IGBT 98 (second switching element) connected in parallel to capacitor 92, and diode 99 (first diode) connected in reverse parallel to IGBT 97. ), A diode 100 (second diode) connected in reverse parallel to the IGBT 98, a reactor 101 provided between the connection point of the IGBTs 97 and 98 and the power supply 93, and a current flowing through the reactor 101 (hereinafter referred to as current I1). And a current sensor 102 for detecting
昇圧コンバータ95は、互いに直列接続され、コンデンサ92に並列接続されるIGBT103(第1のスイッチング素子)及びIGBT104(第2のスイッチング素子)と、IGBT103に逆並列接続されたダイオード105(第1のダイオード)と、IGBT104に逆並列接続されたダイオード106(第2のダイオード)と、IGBT103、104の接続点と電源93との間に設けられるリアクトル107と、リアクトル107に流れる電流(以下、電流I2とする)を検出する電流センサ108とを備えて構成されている。 Boost converter 95 is connected in series with each other, and IGBT 103 (first switching element) and IGBT 104 (second switching element) connected in parallel to capacitor 92, and diode 105 (first diode) connected in reverse parallel to IGBT 103. ), A diode 106 (second diode) connected in reverse parallel to the IGBT 104, a reactor 107 provided between the connection point of the IGBTs 103 and 104 and the power supply 93, and a current flowing through the reactor 107 (hereinafter referred to as current I2). And a current sensor 108 for detecting the
なお、上記IGBTの代わりに、バイポーラトランジスタやMOSFETにダイオードが逆並列接続されたものを採用してもよい。
コンデンサ2は、IGBT97、98の接続点と、IGBT103、104の接続点との間に設けられている。
Instead of the IGBT, a bipolar transistor or MOSFET with a diode connected in reverse parallel may be used.
The capacitor 2 is provided between the connection point of the IGBTs 97 and 98 and the connection point of the IGBTs 103 and 104.
制御回路3は、電流I1の平均値が目標値Irefの1/2になるように、IGBT97、98を交互にオン、オフさせる制御部4と、電流I2の平均値が目標値Irefの1/2になるように、IGBT103、104を交互にオン、オフさせる制御部5とを備えている。IGBT97がオフ、IGBT98がオンすると、電源93からの電力がリアクトル101に蓄積される。次に、IGBT97がオン、IGBT98がオフすると、リアクトル101の誘導起電力によりコンデンサ92にかかる電圧が上昇する。同様に、IGBT103、104を交互にオン、オフさせると、コンデンサ92にかかる電圧が上昇する。この動作を繰り返すことにより、電源93の電圧を目標値Irefに対応する所定電圧に昇圧させて負荷91に出力する。 The control circuit 3 includes a control unit 4 that alternately turns on and off the IGBTs 97 and 98 so that the average value of the current I1 is ½ of the target value Iref, and the average value of the current I2 is 1 / of the target value Iref. 2, a control unit 5 that alternately turns on and off the IGBTs 103 and 104 is provided. When the IGBT 97 is turned off and the IGBT 98 is turned on, the power from the power source 93 is accumulated in the reactor 101. Next, when the IGBT 97 is turned on and the IGBT 98 is turned off, the voltage applied to the capacitor 92 is increased by the induced electromotive force of the reactor 101. Similarly, when the IGBTs 103 and 104 are alternately turned on and off, the voltage applied to the capacitor 92 increases. By repeating this operation, the voltage of the power supply 93 is boosted to a predetermined voltage corresponding to the target value Iref and output to the load 91.
制御部4、5は、それぞれ、A/D変換部6と、増幅部7、8と、減算部9と、PI制御部10と、PWM生成部11と、インバータ12と、デッドタイム生成部13、14と、コンパレータ15、16と、AND回路17、18と、OR回路19、20とを備えている。 The control units 4 and 5 are respectively an A / D conversion unit 6, amplification units 7 and 8, a subtraction unit 9, a PI control unit 10, a PWM generation unit 11, an inverter 12, and a dead time generation unit 13. , 14, comparators 15 and 16, AND circuits 17 and 18, and OR circuits 19 and 20.
A/D変換部6は、電流I1又は電流I2をデジタル値に変換する。
増幅部7は、外部から入力される目標値Irefを1/2にする。
増幅部8は、外部から入力される閾値Ish(正の値の閾値)を閾値−Ish(負の値の閾値)にする。
The A / D conversion unit 6 converts the current I1 or the current I2 into a digital value.
The amplifying unit 7 halves the target value Iref input from the outside.
The amplifying unit 8 sets a threshold value Ish (a positive value threshold value) input from the outside to a threshold value −Ish (a negative value threshold value).
減算部9は、増幅部7の出力値からA/D変換部6の出力値を減算する。
PI制御部10は、減算部9の出力値に対してPI制御演算を行う。例えば、PI制御部10は、減算部9の出力値がゼロになるような指令値、すなわち、電流I1又は電流I2が目標値Irefの1/2になるような指令値を演算し、その指令値をPWM生成部11に出力する。
The subtraction unit 9 subtracts the output value of the A / D conversion unit 6 from the output value of the amplification unit 7.
The PI control unit 10 performs a PI control calculation on the output value of the subtraction unit 9. For example, the PI control unit 10 calculates a command value such that the output value of the subtraction unit 9 becomes zero, that is, a command value such that the current I1 or the current I2 becomes 1/2 of the target value Iref, and the command The value is output to the PWM generator 11.
PWM生成部11は、PI制御部10から出力される指令値に基づいてPWM信号を生成する。例えば、PWM生成部11は、PI制御部10からの指令値と基準三角波とを比較し、指令値が基準三角波よりも大きいときハイレベルのPWM信号を出力し、指令値が基準三角波よりも小さいときローレベルのPWM信号を出力する。 The PWM generator 11 generates a PWM signal based on the command value output from the PI controller 10. For example, the PWM generator 11 compares the command value from the PI controller 10 with a reference triangular wave, and outputs a high level PWM signal when the command value is larger than the reference triangular wave, and the command value is smaller than the reference triangular wave. When a low level PWM signal is output.
インバータ12は、PWM生成部11から出力されるPWM信号を反転する。
デッドタイム生成部13は、インバータ12から出力されるPWM信号に所定デッドタイム(IGBT97、98が共にオフになる時間、又は、IGBT103、104が共にオフになる時間)を設ける。例えば、デッドタイム生成部13は、所定時間、インバータ12から出力されるPWM信号の反転信号の立ち上がりタイミングを遅延させる。
The inverter 12 inverts the PWM signal output from the PWM generator 11.
The dead time generation unit 13 provides a predetermined dead time (time when both IGBTs 97 and 98 are turned off or time when both IGBTs 103 and 104 are turned off) in the PWM signal output from the inverter 12. For example, the dead time generation unit 13 delays the rising timing of the inverted signal of the PWM signal output from the inverter 12 for a predetermined time.
デッドタイム生成部14は、PWM生成部11から出力されるPWM信号に上記所定デッドタイムを設ける。例えば、デッドタイム生成部14は、所定時間、PWM生成部11から出力されるPWM信号の立ち上がりタイミングを遅延させる。 The dead time generation unit 14 provides the predetermined dead time to the PWM signal output from the PWM generation unit 11. For example, the dead time generation unit 14 delays the rising timing of the PWM signal output from the PWM generation unit 11 for a predetermined time.
制御部4のコンパレータ15は、電流I1が閾値−Ishよりも大きいとき、ハイレベルの信号を出力し、電流I1が閾値−Ish以下のとき、ローレベルの信号を出力する。また、制御部4のコンパレータ16は、電流I1が閾値Ishよりも小さいとき、ハイレベルの信号を出力し、電流I1が閾値Ish以上のとき、ローレベルの信号を出力する。 The comparator 15 of the control unit 4 outputs a high level signal when the current I1 is larger than the threshold value −Ish, and outputs a low level signal when the current I1 is equal to or less than the threshold value −Ish. The comparator 16 of the control unit 4 outputs a high level signal when the current I1 is smaller than the threshold value Ish, and outputs a low level signal when the current I1 is equal to or greater than the threshold value Ish.
制御部5のコンパレータ15は、電流I2が閾値−Ishよりも大きいとき、ハイレベルの信号を出力し、電流I2が閾値−Ish以下のとき、ローレベルの信号を出力する。また、制御部5のコンパレータ16は、電流I2が閾値Ishよりも小さいとき、ハイレベルの信号を出力し、電流I2が閾値Ish以上のとき、ローレベルの信号を出力する。 The comparator 15 of the control unit 5 outputs a high level signal when the current I2 is larger than the threshold value −Ish, and outputs a low level signal when the current I2 is equal to or less than the threshold value −Ish. The comparator 16 of the control unit 5 outputs a high level signal when the current I2 is smaller than the threshold value Ish, and outputs a low level signal when the current I2 is equal to or greater than the threshold value Ish.
AND回路17は、コンパレータ15の出力とOR回路19の出力とが共にハイレベルのとき、ハイレベルの信号を出力し、コンパレータ15の出力とOR回路19の出力の少なくとも一方がローレベルのとき、ローレベルの信号を出力する。 The AND circuit 17 outputs a high level signal when both the output of the comparator 15 and the output of the OR circuit 19 are high level, and when at least one of the output of the comparator 15 and the output of the OR circuit 19 is low level, Outputs a low level signal.
AND回路18は、コンパレータ16の出力とOR回路20の出力とが共にハイレベルのとき、ハイレベルの信号を出力し、コンパレータ16の出力とOR回路20の出力の少なくとも一方がローレベルのとき、ローレベルの信号を出力する。 The AND circuit 18 outputs a high level signal when both the output of the comparator 16 and the output of the OR circuit 20 are high level, and when at least one of the output of the comparator 16 and the output of the OR circuit 20 is low level, Outputs a low level signal.
制御部4のOR回路19は、AND回路17の出力とデッドタイム生成部13から出力されるPWM信号(反転信号)の少なくとも一方がハイレベルのとき、ハイレベルの信号をIGBT97のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をIGBT97のゲートに出力する。また、制御部4のOR回路20は、AND回路18の出力とデッドタイム生成部14から出力されるPWM信号の少なくとも一方がハイレベルのとき、ハイレベルの信号をIGBT98のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をIGBT98のゲートに出力する。 The OR circuit 19 of the control unit 4 outputs a high level signal to the gate of the IGBT 97 when at least one of the output of the AND circuit 17 and the PWM signal (inverted signal) output from the dead time generation unit 13 is high level. When both are low, a low level signal is output to the gate of the IGBT 97. The OR circuit 20 of the control unit 4 outputs a high level signal to the gate of the IGBT 98 when at least one of the output of the AND circuit 18 and the PWM signal output from the dead time generation unit 14 is high level. When the signal is also at the low level, a low level signal is output to the gate of the IGBT 98.
制御部5のOR回路19は、AND回路17の出力とデッドタイム生成部13から出力されるPWM信号(反転信号)の少なくとも一方がハイレベルのとき、ハイレベルの信号をIGBT103のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をIGBT103のゲートに出力する。また、制御部5のOR回路20は、AND回路18の出力とデッドタイム生成部14から出力されるPWM信号の少なくとも一方がハイレベルのとき、ハイレベルの信号をIGBT104のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をIGBT104のゲートに出力する。 The OR circuit 19 of the control unit 5 outputs a high level signal to the gate of the IGBT 103 when at least one of the output of the AND circuit 17 and the PWM signal (inverted signal) output from the dead time generation unit 13 is high level. When both are low, a low level signal is output to the gate of the IGBT 103. The OR circuit 20 of the control unit 5 outputs a high level signal to the gate of the IGBT 104 when at least one of the output of the AND circuit 18 and the PWM signal output from the dead time generation unit 14 is high level. When the signal is also at a low level, a low level signal is output to the gate of the IGBT 104.
すなわち、コンパレータ15、AND回路17、及びOR回路19により、電源93に流れる平均電流が正になる力行(リアクトル101、107からリアクトル101、107の他端(リアクトル101、107の接続点)に向かって流れる総電流が正になる制御モード)時、デッドタイム生成部13からOR回路19へローレベルのPWM信号(反転信号)が出力されたとしても、電流I1又は電流I2が閾値−Ish以下になってコンパレータ15からAND回路17へ出力される信号がハイレベルからローレベルに変化しAND回路17からOR回路19へ出力される信号がハイレベルからローレベルに変化するまで、OR回路19からハイレベルの信号が出力され続ける。そのため、図2(a)に示すように、力行時、電流I1が閾値−Ish以下になるまでIGBT97のターンオフが禁止される。また、力行時、電流I2が閾値−Ish以下になるまでIGBT103のターンオフが禁止される。 In other words, the comparator 15, the AND circuit 17, and the OR circuit 19 make the average current flowing through the power supply 93 positive (from the reactors 101 and 107 to the other end of the reactors 101 and 107 (the connection point of the reactors 101 and 107)). In the control mode in which the total current flowing in the current is positive), even if a low-level PWM signal (inverted signal) is output from the dead time generator 13 to the OR circuit 19, the current I1 or the current I2 is less than or equal to the threshold −Ish Until the signal output from the comparator 15 to the AND circuit 17 changes from high level to low level and the signal output from the AND circuit 17 to OR circuit 19 changes from high level to low level. Level signal continues to be output. Therefore, as shown in FIG. 2A, during power running, the turn-off of the IGBT 97 is prohibited until the current I1 becomes equal to or less than the threshold value −Ish. Further, at the time of power running, turn-off of the IGBT 103 is prohibited until the current I2 becomes equal to or less than the threshold value −Ish.
また、コンパレータ16、AND回路18、及びOR回路20により、電源93に流れる平均電流が負になる回生(リアクトル101、107からリアクトル101、107の他端(リアクトル101、107の接続点)に向かって流れる総電流が負になる制御モード)時、デッドタイム生成部14からOR回路20へローレベルのPWM信号が出力されたとしても、電流I1又は電流I2が閾値Ish以上になってコンパレータ16からAND回路18へ出力される信号がハイレベルからローレベルに変化しAND回路18からOR回路20へ出力される信号がハイレベルからローレベルに変化するまで、OR回路20からハイレベルの信号が出力され続ける。そのため、図2(b)に示すように、回生時、電流I1が閾値Ish以上になるまでIGBT98のターンオフが禁止される。また、回生時、電流I2が閾値Ish以上になるまでIGBT104のターンオフが禁止される。 Further, by the comparator 16, the AND circuit 18, and the OR circuit 20, the regenerative (reactor 101, 107 to the other end of the reactor 101, 107 (the connection point of the reactors 101, 107) from which the average current flowing to the power source 93 becomes negative is directed. In the control mode in which the total current flowing through is negative), even if a low level PWM signal is output from the dead time generator 14 to the OR circuit 20, the current I1 or the current I2 becomes equal to or greater than the threshold value Ish from the comparator 16. The OR circuit 20 outputs a high level signal until the signal output to the AND circuit 18 changes from high level to low level and the signal output from the AND circuit 18 to OR circuit 20 changes from high level to low level. Continue to be. Therefore, as shown in FIG. 2B, at the time of regeneration, the turn-off of the IGBT 98 is prohibited until the current I1 becomes equal to or higher than the threshold value Ish. Further, at the time of regeneration, turn-off of the IGBT 104 is prohibited until the current I2 becomes equal to or greater than the threshold value Ish.
なお、A/D変換部6、増幅部7、8、減算部9、PI制御部10、PWM生成部11、インバータ12、デッドタイム生成部13、14をソフトウェアで構成し、コンパレータ15、16、AND回路17、18、及びOR回路19、20をハードウェアで構成してもよい。 The A / D converter 6, the amplifiers 7 and 8, the subtractor 9, the PI controller 10, the PWM generator 11, the inverter 12, and the dead time generators 13 and 14 are configured by software, and the comparators 15, 16, The AND circuits 17 and 18 and the OR circuits 19 and 20 may be configured by hardware.
次に、本実施形態のマルチフェーズコンバータ回路1の動作を説明する。
図3(a)〜図3(h)は、本実施形態のマルチフェーズコンバータ回路1の動作を説明するための図である。なお、コンデンサ2の容量は、コンデンサ2の充放電にかかる時間が、IGBT97、98又はIGBT103、104のデッドタイムよりも短くなるように設定されているものとする。また、初期状態では、IGBT97がオン、IGBT98がオフ、IGBT103がオフ、IGBT104がオンしており、電流I1が負方向(IGBT97、98の接続点から電源93への向き)に、電流I2が正方向(電源93からIGBT103、104の接続点への向き)に流れているものとし、コンデンサ2、92がそれぞれVo[V]に充電されているものとする。また、電源93の出力電圧は、Vb[V]とする。
Next, the operation of the multiphase converter circuit 1 of the present embodiment will be described.
FIG. 3A to FIG. 3H are diagrams for explaining the operation of the multiphase converter circuit 1 of the present embodiment. The capacity of the capacitor 2 is set so that the time required for charging and discharging the capacitor 2 is shorter than the dead time of the IGBTs 97 and 98 or the IGBTs 103 and 104. In the initial state, the IGBT 97 is on, the IGBT 98 is off, the IGBT 103 is off, and the IGBT 104 is on. The current I1 is in the negative direction (direction from the connection point of the IGBTs 97 and 98 to the power supply 93), and the current I2 is positive. It is assumed that the current flows in the direction (direction from the power supply 93 to the connection point of the IGBTs 103 and 104), and the capacitors 2 and 92 are charged to Vo [V], respectively. The output voltage of the power supply 93 is Vb [V].
図4は、力行時における各IGBTのオン、オフのタイミングチャート並びに各IGBTなどの電圧及び電流のタイミングチャートを示す図である。
まず、負方向の電流I1が閾値−Ish以下になると、制御部4のコンパレータ15から出力される信号がハイレベルからローレベルになる。そのため、制御部4からIGBT97のゲートに出力される信号がハイレベルからローレベルになり、IGBT97がターンオフする。このとき、IGBT98がオフ、IBGT103がオフ、IGBT104がオンである。以下、IGBT97がターンオフした後の状態を「モード1」とする。「モード1」では、図3(a)に示すように、負方向の電流I1により、コンデンサ2の正の電極に蓄積されていた電荷、すなわち、図3(a)の極性(+、−)に一致する極性の電荷が放出され、図4に示すようにコンデンサ2にかかる電圧Vcが徐々にVoからゼロに完全に下降する。そして、このコンデンサ2の放電に伴ってIGBT98にかかる電圧が徐々にVoからゼロに完全に下降し、IGBT97にかかる電圧が徐々にゼロからVoに上昇する。例えば、図9に示す従来のマルチフェーズコンバータ回路90におけるIGBT97のターンオフ時にIGBT97にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ2が追加されることによって、図5に示すように、IGBT97のターンオフ時において、IGBT97にかかる電圧の上昇速度を抑制することができる。これにより、図9に示す従来のマルチフェーズコンバータ回路90に比べて、IGBT97のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード1」において、コンデンサ2の放電が終了してIGBT98にかかる電圧がゼロになると、ダイオード100に電流(図3(a)の破線矢印が示す電流)が流れる。
FIG. 4 is a diagram showing an ON / OFF timing chart of each IGBT and a timing chart of voltages and currents of each IGBT and the like during power running.
First, when the current I1 in the negative direction becomes equal to or less than the threshold value −Ish, the signal output from the comparator 15 of the control unit 4 changes from the high level to the low level. Therefore, the signal output from the control unit 4 to the gate of the IGBT 97 changes from the high level to the low level, and the IGBT 97 is turned off. At this time, the IGBT 98 is off, the IBGT 103 is off, and the IGBT 104 is on. Hereinafter, the state after the IGBT 97 is turned off is referred to as “mode 1”. In “mode 1”, as shown in FIG. 3A, the charge accumulated in the positive electrode of the capacitor 2 by the current I1 in the negative direction, that is, the polarity (+, −) in FIG. As shown in FIG. 4, the voltage Vc applied to the capacitor 2 gradually drops completely from Vo to zero as shown in FIG. As the capacitor 2 is discharged, the voltage applied to the IGBT 98 gradually decreases completely from Vo to zero, and the voltage applied to the IGBT 97 gradually increases from zero to Vo. For example, in the conventional multiphase converter circuit 90 shown in FIG. 9, the capacitor 2 is added in order to make the rising speed more gentle as compared to the rising speed of the voltage applied to the IGBT 97 when the IGBT 97 is turned off. As shown in FIG. 5, when the IGBT 97 is turned off, the rate of increase of the voltage applied to the IGBT 97 can be suppressed. As a result, compared to the conventional multiphase converter circuit 90 shown in FIG. 9, the switching loss that occurs when the IGBT 97 is turned off can be reduced. In “mode 1”, when the discharge of the capacitor 2 is completed and the voltage applied to the IGBT 98 becomes zero, a current (current indicated by a broken-line arrow in FIG. 3A) flows through the diode 100.
次に、制御部4のデッドタイム生成部14から出力される信号がローレベルからハイレベルになると、IGBT98がターンオンする。このとき、IGBT97がオフ、IGBT103がオフ、IGBT104がオンである。以下、IGBT98がターンオンした後の状態を「モード2」とする。「モード2」では、IGBT98がターンオンしても、図3(b)に示すようにダイオード100が導通しているため、図4に示すようにIGBT98にはすぐに電流が流れ込まない。また、IGBT98のターンオン時、コンデンサ2の放電が終了しているため、上述したようにIGBT98にかかる電圧はゼロである。これにより、図5に示すようにIGBT98のターンオン時、IGBT98にかかる電圧やIGBT98に流れる電流はゼロである。そのため、IGBT98のターンオン時、IGBT98のスイッチング損失を発生させないようにすることができる。なお、IGBT98がオンした後、ダイオード100に流れる電流が徐々に減少していき、電流I1が負方向から正方向(電源93からIGBT97、98の接続点への向き)になると、IGBT98に電流が流れ始める。 Next, when the signal output from the dead time generation unit 14 of the control unit 4 changes from the low level to the high level, the IGBT 98 is turned on. At this time, the IGBT 97 is off, the IGBT 103 is off, and the IGBT 104 is on. Hereinafter, the state after the IGBT 98 is turned on is referred to as “mode 2”. In “mode 2”, even if the IGBT 98 is turned on, since the diode 100 is conductive as shown in FIG. 3B, no current flows immediately into the IGBT 98 as shown in FIG. Further, since the discharge of the capacitor 2 is completed when the IGBT 98 is turned on, the voltage applied to the IGBT 98 is zero as described above. Thereby, as shown in FIG. 5, when the IGBT 98 is turned on, the voltage applied to the IGBT 98 and the current flowing through the IGBT 98 are zero. Therefore, it is possible to prevent the switching loss of the IGBT 98 from occurring when the IGBT 98 is turned on. After the IGBT 98 is turned on, the current flowing through the diode 100 gradually decreases, and when the current I1 changes from the negative direction to the positive direction (direction from the power supply 93 to the connection point of the IGBTs 97 and 98), the current flows to the IGBT 98. Start flowing.
次に、制御部5のデッドタイム生成部14から出力される信号がハイレベルからローレベルになると、IGBT104がターンオフする。このとき、IGBT97がオフ、IGBT98がオン、IGBT103がオフである。以下、IGBT104がターンオフした後の状態を「モード3」とする。「モード3」では、図3(c)に示すように、正方向の電流I2により、コンデンサ2に、図3(c)の極性(+、−)と反対極性の電荷が蓄積され、図4に示すようにコンデンサ2にかかる電圧Vcが徐々にゼロから−Voに下降する。そして、このコンデンサ2の充電によってIGBT104にかかる電圧が徐々にゼロからVoに上昇し、IGBT103にかかる電圧が徐々にVoからゼロに完全に下降する。図9に示す従来のマルチフェーズコンバータ回路90におけるIGBT104のターンオフ時にIGBT104にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ2が追加されることによって、図5に示すように、IGBT104のターンオフ時において、IGBT104にかかる電圧の上昇速度を抑制することができる。これにより、図9に示す従来のマルチフェーズコンバータ回路90に比べて、IGBT104のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード3」において、コンデンサ2の充電が終了しIGBT103にかかる電圧がゼロになると、ダイオード105に電流(図3(c)の破線矢印が示す電流)が流れる。 Next, when the signal output from the dead time generation unit 14 of the control unit 5 changes from the high level to the low level, the IGBT 104 is turned off. At this time, the IGBT 97 is off, the IGBT 98 is on, and the IGBT 103 is off. Hereinafter, the state after the IGBT 104 is turned off is referred to as “mode 3”. In “mode 3”, as shown in FIG. 3C, the electric current I2 in the positive direction accumulates charges having the opposite polarity to the polarity (+, −) of FIG. As shown, the voltage Vc applied to the capacitor 2 gradually decreases from zero to -Vo. The voltage applied to the IGBT 104 gradually increases from zero to Vo by charging the capacitor 2, and the voltage applied to the IGBT 103 gradually decreases completely from Vo to zero. Compared with the rate of increase of the voltage applied to the IGBT 104 when the IGBT 104 is turned off in the conventional multiphase converter circuit 90 shown in FIG. 9, the capacitor 2 is added to make the rate of increase more gradual. As shown, when the IGBT 104 is turned off, the rate of increase in voltage applied to the IGBT 104 can be suppressed. As a result, compared to the conventional multiphase converter circuit 90 shown in FIG. 9, the switching loss that occurs when the IGBT 104 is turned off can be reduced. In “mode 3”, when charging of the capacitor 2 is completed and the voltage applied to the IGBT 103 becomes zero, a current (current indicated by a broken-line arrow in FIG. 3C) flows through the diode 105.
次に、制御部5のデッドタイム生成部13から出力される信号がローレベルからハイレベルになると、IGBT103がターンオンする。このとき、IGBT97がオフ、IGBT98がオン、IGBT104がオフである。以下、IGBT103がターンオンした後の状態を「モード4」とする。「モード4」では、IGBT103がターンオンしても、図3(d)に示すようにダイオード105が導通しているため、図4に示すようにIGBT103にはすぐに電流が流れ込まない。また、IGBT103のターンオン時、コンデンサ2の充電が終了しているため、上述したようにIGBT103にかかる電圧はゼロである。これにより、図5に示すようにIGBT103のターンオン時、IGBT103にかかる電圧やIGBT103に流れる電流はゼロである。そのため、IGBT103のターンオン時、IGBT103のスイッチング損失を発生させないようにすることができる。なお、IGBT103がオンしているとき、ダイオード105に流れる電流が徐々に減少していき、電流I2が正方向から負方向(IGBT103、104の接続点から電源93への向き)になると、IGBT103に電流が流れ始める。 Next, when the signal output from the dead time generation unit 13 of the control unit 5 changes from the low level to the high level, the IGBT 103 is turned on. At this time, the IGBT 97 is off, the IGBT 98 is on, and the IGBT 104 is off. Hereinafter, the state after the IGBT 103 is turned on is referred to as “mode 4”. In “mode 4”, even if the IGBT 103 is turned on, the diode 105 is conducting as shown in FIG. 3D, so that no current flows immediately into the IGBT 103 as shown in FIG. In addition, since the charging of the capacitor 2 is completed when the IGBT 103 is turned on, the voltage applied to the IGBT 103 is zero as described above. Thereby, as shown in FIG. 5, when the IGBT 103 is turned on, the voltage applied to the IGBT 103 and the current flowing through the IGBT 103 are zero. Therefore, it is possible to prevent the switching loss of the IGBT 103 from occurring when the IGBT 103 is turned on. When the IGBT 103 is on, the current flowing through the diode 105 gradually decreases. When the current I2 changes from the positive direction to the negative direction (from the connection point of the IGBTs 103 and 104 to the power supply 93), Current begins to flow.
次に、負方向の電流I2が閾値−Ish以下になると、制御部5のコンパレータ15から出力される信号がハイレベルからローレベルになる。そのため、制御部5からIGBT103のゲートに出力される信号がハイレベルからローレベルになり、IGBT103がターンオフする。このとき、IGBT97がオフ、IBGT98がオン、IGBT104がオフである。以下、IGBT103がターンオフした後の状態を「モード5」とする。「モード5」では、図3(e)に示すように、負方向の電流I2により、コンデンサ2の負の電極に蓄積されていた電荷、すなわち、図3(e)の極性(+、−)に一致する極性の電荷が放出され、図4に示すようにコンデンサ2にかかる電圧Vcが徐々に−Voからゼロに完全に上昇する。そして、このコンデンサ2の放電に伴ってIGBT104にかかる電圧が徐々にVoからゼロに完全に下降し、IGBT103にかかる電圧が徐々にゼロからVoに上昇する。図9に示す従来のマルチフェーズコンバータ回路90におけるIGBT103のターンオフ時にIGBT103にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ2が追加されることによって、図5に示すように、IGBT103のターンオフ時において、IGBT103にかかる電圧の上昇速度を抑制することができる。これにより、図9に示す従来のマルチフェーズコンバータ回路90に比べて、IGBT103のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード5」において、コンデンサ2の放電が終了してIGBT104にかかる電圧がゼロになると、ダイオード106に電流(図3(e)の破線矢印が示す電流)が流れる。 Next, when the current I2 in the negative direction becomes equal to or less than the threshold value −Ish, the signal output from the comparator 15 of the control unit 5 changes from the high level to the low level. Therefore, the signal output from the control unit 5 to the gate of the IGBT 103 changes from the high level to the low level, and the IGBT 103 is turned off. At this time, the IGBT 97 is off, the IBGT 98 is on, and the IGBT 104 is off. Hereinafter, the state after the IGBT 103 is turned off is referred to as “mode 5”. In “mode 5”, as shown in FIG. 3E, the charge accumulated in the negative electrode of the capacitor 2 by the current I2 in the negative direction, that is, the polarity (+, −) in FIG. As shown in FIG. 4, the voltage Vc applied to the capacitor 2 gradually increases completely from -Vo to zero as shown in FIG. As the capacitor 2 is discharged, the voltage applied to the IGBT 104 gradually decreases completely from Vo to zero, and the voltage applied to the IGBT 103 gradually increases from zero to Vo. Compared with the rate of increase of the voltage applied to the IGBT 103 when the IGBT 103 is turned off in the conventional multiphase converter circuit 90 shown in FIG. 9, the capacitor 2 is added to make the rate of increase more gradual. As shown, when the IGBT 103 is turned off, the rate of voltage increase applied to the IGBT 103 can be suppressed. Thereby, compared with the conventional multiphase converter circuit 90 shown in FIG. 9, the switching loss generated at the time of turning off the IGBT 103 can be reduced. In “mode 5”, when the discharge of the capacitor 2 is completed and the voltage applied to the IGBT 104 becomes zero, a current (current indicated by a broken arrow in FIG. 3E) flows through the diode 106.
次に、制御部5のデッドタイム生成部14から出力される信号がローレベルからハイレベルになると、IGBT104がターンオンする。このとき、IGBT97がオフ、IGBT98がオン、IGBT103がオフである。以下、IGBT104がターンオンした後の状態を「モード6」とする。「モード6」では、IGBT104がターンオンしても、図3(f)に示すようにダイオード106が導通しているため、図4に示すようにIGBT104にはすぐに電流が流れ込まない。また、IGBT104のターンオン時、コンデンサ2の放電が終了しているため、上述したようにIGBT104にかかる電圧はゼロである。これにより、図5に示すようにIGBT104のターンオン時、IGBT104にかかる電圧やIGBT104に流れる電流はゼロである。そのため、IGBT104のターンオン時、IGBT104のスイッチング損失を発生させないようにすることができる。なお、IGBT104がオンした後、ダイオード106に流れる電流が徐々に減少していき、電流I2が負方向から正方向になると、IGBT104に電流が流れ始める。 Next, when the signal output from the dead time generation unit 14 of the control unit 5 changes from the low level to the high level, the IGBT 104 is turned on. At this time, the IGBT 97 is off, the IGBT 98 is on, and the IGBT 103 is off. Hereinafter, the state after the IGBT 104 is turned on is referred to as “mode 6”. In “mode 6”, even if the IGBT 104 is turned on, the diode 106 is conducting as shown in FIG. 3F, so that no current flows immediately into the IGBT 104 as shown in FIG. Further, since the discharge of the capacitor 2 is completed when the IGBT 104 is turned on, the voltage applied to the IGBT 104 is zero as described above. As a result, as shown in FIG. 5, when the IGBT 104 is turned on, the voltage applied to the IGBT 104 and the current flowing through the IGBT 104 are zero. Therefore, it is possible to prevent the switching loss of the IGBT 104 from occurring when the IGBT 104 is turned on. After the IGBT 104 is turned on, the current flowing through the diode 106 gradually decreases, and when the current I2 changes from the negative direction to the positive direction, the current starts to flow through the IGBT 104.
次に、制御部4のデッドタイム生成部14から出力される信号がハイレベルからローレベルになると、IGBT98がターンオフする。このとき、IGBT97がオフ、IGBT103がオフ、IGBT104がオンである。以下、IGBT98がターンオフした後の状態を「モード7」とする。「モード7」では、図3(g)に示すように、正方向の電流I1により、コンデンサ2に、図3(g)の極性(+、−)と同じ極性の電荷が蓄積され、図4に示すようにコンデンサ2にかかる電圧Vcが徐々にゼロからVoに上昇する。そして、このコンデンサ2の充電に伴ってIGBT98にかかる電圧が徐々にゼロからVoに上昇し、IGBT97にかかる電圧が徐々にVoからゼロに完全に下降する。図9に示す従来のマルチフェーズコンバータ回路90におけるIGBT98のターンオフ時にIGBT98にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ2が追加されることによって、図5に示すように、IGBT98のターンオフ時において、IGBT98にかかる電圧の上昇速度を抑制することができる。これにより、図9に示す従来のマルチフェーズコンバータ回路90に比べて、IGBT98のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード7」において、コンデンサ2の充電が終了してIGBT97にかかる電圧がゼロになると、ダイオード99に電流(図3(g)の破線矢印が示す電流)が流れる。 Next, when the signal output from the dead time generation unit 14 of the control unit 4 changes from the high level to the low level, the IGBT 98 is turned off. At this time, the IGBT 97 is off, the IGBT 103 is off, and the IGBT 104 is on. Hereinafter, the state after the IGBT 98 is turned off is referred to as “mode 7”. In “mode 7”, as shown in FIG. 3 (g), the charge of the same polarity as the polarity (+, −) of FIG. 3 (g) is accumulated in the capacitor 2 by the positive current I1. As shown, the voltage Vc applied to the capacitor 2 gradually increases from zero to Vo. As the capacitor 2 is charged, the voltage applied to the IGBT 98 gradually increases from zero to Vo, and the voltage applied to the IGBT 97 gradually decreases completely from Vo to zero. Compared with the rate of increase of the voltage applied to the IGBT 98 when the IGBT 98 is turned off in the conventional multiphase converter circuit 90 shown in FIG. 9, the capacitor 2 is added in order to make the rate of increase more gradual. As shown, when the IGBT 98 is turned off, the rate of voltage increase applied to the IGBT 98 can be suppressed. As a result, compared to the conventional multiphase converter circuit 90 shown in FIG. 9, the switching loss that occurs when the IGBT 98 is turned off can be reduced. In “mode 7”, when charging of the capacitor 2 is completed and the voltage applied to the IGBT 97 becomes zero, a current (current indicated by a broken-line arrow in FIG. 3G) flows through the diode 99.
次に、制御部4のデッドタイム生成部13から出力される信号がローレベルからハイレベルになると、IGBT97がターンオンする。このとき、IGBT98がオフ、IGBT103がオフ、IGBT104がオンである。以下、IGBT97がターンオンした後の状態を「モード8」とする。「モード8」では、IGBT97がターンオンしても、図3(h)に示すようにダイオード99が導通しているため、図4に示すようにIGBT97にはすぐに電流が流れ込まない。また、IGBT97のターンオン時、コンデンサ2の充電が終了しているため、上述したようにIGBT97にかかる電圧はゼロである。これにより、図5に示すようにIGBT97のターンオン時、IGB97にかかる電圧やIGBT97に流れる電流はゼロである。そのため、IGBT97のターンオン時、IGBT97のスイッチング損失を発生させないようにすることができる。なお、IGBT97がオンしているとき、ダイオード99に流れる電流が徐々に減少していき、電流I1が正方向から負方向になると、IGBT97に電流が流れ始める。 Next, when the signal output from the dead time generation unit 13 of the control unit 4 changes from the low level to the high level, the IGBT 97 is turned on. At this time, the IGBT 98 is off, the IGBT 103 is off, and the IGBT 104 is on. Hereinafter, the state after the IGBT 97 is turned on is referred to as “mode 8”. In “mode 8”, even if the IGBT 97 is turned on, the diode 99 is conducting as shown in FIG. 3H, so that no current flows immediately into the IGBT 97 as shown in FIG. Further, since the charging of the capacitor 2 is completed when the IGBT 97 is turned on, the voltage applied to the IGBT 97 is zero as described above. Thereby, as shown in FIG. 5, when the IGBT 97 is turned on, the voltage applied to the IGBT 97 and the current flowing through the IGBT 97 are zero. Therefore, the switching loss of the IGBT 97 can be prevented from occurring when the IGBT 97 is turned on. Note that when the IGBT 97 is on, the current flowing through the diode 99 gradually decreases, and when the current I1 changes from the positive direction to the negative direction, the current starts to flow through the IGBT 97.
そして、再び「モード8」から「モード1」に移行し、「モード1」〜「モード8」が繰り返される。
このように、本実施形態のマルチフェーズコンバータ回路1では、回路内に流れる電流をリアクトル101、107に分散させることができるので、リアクトル101、107に発生する損失を低減することができる。
Then, the mode is again shifted from “mode 8” to “mode 1”, and “mode 1” to “mode 8” are repeated.
Thus, in the multiphase converter circuit 1 of this embodiment, since the electric current which flows in a circuit can be disperse | distributed to the reactors 101 and 107, the loss which generate | occur | produces in the reactors 101 and 107 can be reduced.
また、本実施形態のマルチフェーズコンバータ回路1では、IGBT97、98がオン、オフする制御周期と、IGBT103、104がオン、オフする制御周期とを互いにずらすことにより電流I1のリップル成分と電流I2のリップル成分とが互いに打ち消し合うため、電源93に流れる電流Lbやコンデンサ92に流れる電流のリップル成分を低減することができる。例えば、IGBT97、98がオン、オフする制御周期を、IGBT103、104がオン、オフする制御周期に対して、1/2ずらす場合では、図6に示すように、電流I1のリップル成分と電流I2のリップル成分とが最も多く互いに打ち消し合い、電流Ibのリップル成分やコンデンサ92に流れる電流のリップル成分を最も低減することができる。 In the multiphase converter circuit 1 of the present embodiment, the ripple component of the current I1 and the current I2 are controlled by shifting the control cycle in which the IGBTs 97 and 98 are turned on and off and the control cycle in which the IGBTs 103 and 104 are turned on and off. Since the ripple components cancel each other, the ripple component of the current Lb flowing through the power supply 93 and the current flowing through the capacitor 92 can be reduced. For example, when the control cycle in which the IGBTs 97 and 98 are turned on and off is shifted by 1/2 with respect to the control cycle in which the IGBTs 103 and 104 are turned on and off, as shown in FIG. 6, the ripple component of the current I1 and the current I2 The ripple components of the current Ib and the ripple component of the current flowing through the capacitor 92 can be reduced most.
また、本実施形態のマルチフェーズコンバータ回路1では、コンデンサ2を備えているため、力行時、下アームのIGBT98又はIGBT104がターンオフしてデッドタイムになると、電流I1又は電流I2がコンデンサ2に流れてコンデンサ2が充電され、回生時、上アームのIGBT97又はIGBT103がターンオフしてデッドタイムになると、電流I1又は電流I2によりコンデンサ2が放電される。また、力行時、電流I1、I2の下限値が負になるまでIGBT97、103のターンオフを禁止し、回生時、電流I1、I2の上限値が正になるまでIGBT98、104のターンオフを禁止しているため、力行時、上アームのIGBT97又はIGBT103がターンオフしてデッドタイムになると、電流I1又は電流I2によりコンデンサ2が放電され、回生時、下アームのIGBT98又はIGBT104がターンオフしてデッドタイムになると、電流I1又は電流I2がコンデンサ2に流れてコンデンサ2が充電される。このように、IGBTのターンオフ時、コンデンサ2が充放電されるため、IGBTのターンオフ時にIGBTにかかる電圧の上昇速度をコンデンサ2の充放電速度と同じにすることができる。これにより、コンデンサ2の充放電速度を調整することにより、IGBTのターンオフ時の電圧上昇速度を抑制することができるので、IGBTのターンオフ時のスイッチング損失を低減することができる。 In addition, since the multiphase converter circuit 1 according to the present embodiment includes the capacitor 2, when the IGBT 98 or IGBT 104 of the lower arm is turned off and the dead time is reached during power running, the current I1 or the current I2 flows to the capacitor 2. When the capacitor 2 is charged and, during regeneration, the IGBT 97 or the IGBT 103 of the upper arm is turned off and the dead time is reached, the capacitor 2 is discharged by the current I1 or the current I2. Also, during power running, turn-off of the IGBTs 97 and 103 is prohibited until the lower limit values of the currents I1 and I2 are negative. During regeneration, turn-off of the IGBTs 98 and 104 is prohibited until the upper limit values of the currents I1 and I2 are positive. Therefore, during power running, when the upper arm IGBT 97 or IGBT 103 is turned off and the dead time is reached, the capacitor 2 is discharged by the current I1 or current I2, and during regeneration, when the lower arm IGBT 98 or IGBT 104 is turned off and the dead time is reached. The current I1 or the current I2 flows through the capacitor 2 and the capacitor 2 is charged. Thus, since the capacitor 2 is charged and discharged when the IGBT is turned off, the rate of increase of the voltage applied to the IGBT when the IGBT is turned off can be made the same as the charging and discharging speed of the capacitor 2. Thereby, by adjusting the charge / discharge speed of the capacitor 2, the voltage increase speed at the time of turn-off of the IGBT can be suppressed, so that the switching loss at the time of turn-off of the IGBT can be reduced.
また、本実施形態のマルチフェーズコンバータ回路1では、下アームのIGBT98又はIGBT104のターンオフ後のデッドタイムにおいてコンデンサ2の充電が終了すると、下アームのIGBT98又はIGBT104にかかる電圧が出力電圧Voと同じになり、上アームのIGBT97又はIGBT103にかかる電圧がゼロになるため、上アームのIGBT97又はIGBT103に逆並列接続されるダイオード99又はダイオード105に電流が流れる。そのため、上アームのIGBT97又はIGBT103のターンオン時、上アームのIGBT97又はIGBT103にかかる電圧及び上アームのIGBT97又はIGBT103に流れる電流を共にゼロにすることができる。また、上アームのIGBT97又はIGBT103のターンオフ後のデッドタイムにおいてコンデンサ2の放電が終了すると、下アームのIGBT98又はIGBT104にかかる電圧がゼロになるため、下アームのIGBT98又はIGBT104に逆並列接続されるダイオード100又はダイオード106に電流が流れる。そのため、下アームのIGBT98又はIGBT104のターンオン時、下アームのIGBT98又はIGBT104にかかる電圧及び下アームのIGBT98又はIGBT104に流れる電流を共にゼロにすることができる。このように、IGBTがターンオンする際、IGBTにかかる電圧及びIGBTに流れる電流を共にゼロにすることができるため、IGBTのターンオン時のスイッチング損失を低減することができる。 Further, in the multiphase converter circuit 1 of the present embodiment, when charging of the capacitor 2 is completed in the dead time after the turn-off of the lower arm IGBT 98 or IGBT 104, the voltage applied to the lower arm IGBT 98 or IGBT 104 is the same as the output voltage Vo. Thus, since the voltage applied to the upper arm IGBT 97 or IGBT 103 becomes zero, a current flows through the diode 99 or the diode 105 connected in reverse parallel to the upper arm IGBT 97 or IGBT 103. Therefore, when the upper arm IGBT 97 or IGBT 103 is turned on, both the voltage applied to the upper arm IGBT 97 or IGBT 103 and the current flowing through the upper arm IGBT 97 or IGBT 103 can be made zero. Further, when the discharge of the capacitor 2 ends in the dead time after the turn-off of the IGBT 97 or IGBT 103 of the upper arm, the voltage applied to the IGBT 98 or IGBT 104 of the lower arm becomes zero, so that it is connected in reverse parallel to the IGBT 98 or IGBT 104 of the lower arm. A current flows through the diode 100 or the diode 106. Therefore, when the lower arm IGBT 98 or IGBT 104 is turned on, the voltage applied to the lower arm IGBT 98 or IGBT 104 and the current flowing through the lower arm IGBT 98 or IGBT 104 can both be made zero. In this way, when the IGBT is turned on, both the voltage applied to the IGBT and the current flowing through the IGBT can be made zero, so that the switching loss when the IGBT is turned on can be reduced.
従って、本実施形態のマルチフェーズコンバータ回路1では、リアクトル101、107に発生する損失を低減し、電流Ibのリップル成分やコンデンサ92に流れる電流のリップル成分を低減することができ、IGBTのターンオン時及びターンオフ時のスイッチング損失を低減することができるため、高効率で昇圧コンバータ94、95を動作させることができる。 Therefore, in the multiphase converter circuit 1 of the present embodiment, the loss generated in the reactors 101 and 107 can be reduced, the ripple component of the current Ib and the ripple component of the current flowing in the capacitor 92 can be reduced, and the IGBT is turned on. Since the switching loss during turn-off can be reduced, the boost converters 94 and 95 can be operated with high efficiency.
また、本実施形態のマルチフェーズコンバータ回路1では、追加部品としてコンデンサ2のみを備えているため、部品点数増加とコスト増加を抑えることができる。
また、本実施形態のマルチフェーズコンバータ回路1では、IGBTのスイッチング損失を低減することができるため、IGBTを小型化することができ、回路全体のコストを抑えることができる。
In addition, since the multiphase converter circuit 1 of the present embodiment includes only the capacitor 2 as an additional component, an increase in the number of components and an increase in cost can be suppressed.
Moreover, in the multiphase converter circuit 1 of this embodiment, since the switching loss of IGBT can be reduced, IGBT can be reduced in size and the cost of the whole circuit can be suppressed.
なお、上述の実施形態のマルチフェーズコンバータ回路1は、IGBTのスイッチング損失を低減するためのコンデンサ2をIGBT97、98の接続点とIGBT103、104の接続点との間に設ける構成であるが、コンデンサ2をIGBT97、98、103、104にそれぞれ並列に接続してもよい。 In the multiphase converter circuit 1 of the above-described embodiment, the capacitor 2 for reducing the switching loss of the IGBT is provided between the connection point of the IGBTs 97 and 98 and the connection point of the IGBTs 103 and 104. 2 may be connected in parallel to the IGBTs 97, 98, 103, and 104, respectively.
図7は、コンデンサ2をIGBT97、98、103、104にそれぞれ並列接続した場合のマルチフェーズコンバータ回路1を示す図である。なお、図1に示す構成要素と同じ構成要素には同じ符号を付している。また、図7に示すマルチフェーズコンバータ回路1の動作は、図1に示すマルチフェーズコンバータ回路1の動作と同じであるため説明を省略する。また、IGBT97、98のどちらか一方にコンデンサ2を並列接続するとともに、IGBT103、104のどちらか一方にコンデンサ2を並列接続するように構成してもよい。 FIG. 7 is a diagram showing the multiphase converter circuit 1 when the capacitor 2 is connected in parallel to the IGBTs 97, 98, 103, and 104, respectively. In addition, the same code | symbol is attached | subjected to the same component as the component shown in FIG. The operation of the multiphase converter circuit 1 shown in FIG. 7 is the same as the operation of the multiphase converter circuit 1 shown in FIG. Further, the capacitor 2 may be connected in parallel to one of the IGBTs 97 and 98, and the capacitor 2 may be connected in parallel to one of the IGBTs 103 and 104.
このように構成しても、図1に示すマルチフェーズコンバータ回路1と同様に、スイッチング損失を低減し、高効率で昇圧コンバータ94、95を動作させることができる。また、このように構成する場合、IGBT97、98の接続点とIGBT103、104の接続点とがコンデンサ2を介して互いに接続されないため、一方の昇圧コンバータのIGBTのターンオフ時に発生する、他方の昇圧コンバータのIGBTに流れる電流の瞬間的な持ち上がり又は落ち込みをなくすことができる。 Even with this configuration, as with the multi-phase converter circuit 1 shown in FIG. 1, the switching loss can be reduced and the boost converters 94 and 95 can be operated with high efficiency. In this configuration, the connection point between the IGBTs 97 and 98 and the connection point between the IGBTs 103 and 104 are not connected to each other via the capacitor 2, so that the other boost converter is generated when the IGBT of one boost converter is turned off. It is possible to eliminate an instantaneous lift or drop of the current flowing through the IGBT.
また、上述の実施形態のマルチフェーズコンバータ回路1は、昇圧コンバータを2つ備える構成であるが、3つ以上備える構成としてもよい。例えば、図8に示すように、昇圧コンバータを3つ備えてマルチフェーズコンバータ回路1を構成してもよい。図8に示すマルチフェーズコンバータ回路1では、昇圧コンバータ94、95の他に、さらに昇圧コンバータ109を備えている。昇圧コンバータ109は、互いに直列接続され、コンデンサ92に並列接続されるIGBT110(第1のスイッチング素子)及びIGBT111(第2のスイッチング素子)と、IGBT110に逆並列接続されたダイオード112(第1のダイオード)と、IGBT111に逆並列接続されたダイオード113(第2のダイオード)と、IGBT110、111の接続点と電源93との間に設けられるリアクトル114と、リアクトル114に流れる電流を検出する電流センサ115とを備えて構成されている。そして、IGBT103、104の接続点と、IGBT110、111の接続点との間にコンデンサ21が設けられている。なお、コンデンサ21は、IGBT97、98の接続点と、IGBT110、111の接続点との間に設けられてもよい。 Moreover, although the multiphase converter circuit 1 of the above-mentioned embodiment is a structure provided with two boost converters, it is good also as a structure provided with three or more. For example, as shown in FIG. 8, the multi-phase converter circuit 1 may be configured with three boost converters. The multiphase converter circuit 1 shown in FIG. 8 further includes a boost converter 109 in addition to the boost converters 94 and 95. Boost converter 109 is connected in series with each other, and IGBT 110 (first switching element) and IGBT 111 (second switching element) connected in parallel to capacitor 92, and diode 112 (first diode) connected in reverse parallel to IGBT 110. ), A diode 113 (second diode) connected in reverse parallel to the IGBT 111, a reactor 114 provided between the connection point of the IGBTs 110 and 111 and the power supply 93, and a current sensor 115 that detects a current flowing through the reactor 114. And is configured. A capacitor 21 is provided between the connection point of the IGBTs 103 and 104 and the connection point of the IGBTs 110 and 111. Capacitor 21 may be provided between the connection point of IGBTs 97 and 98 and the connection point of IGBTs 110 and 111.
図8に示すマルチフェーズコンバータ回路1の動作は、図1や図7に示すマルチフェーズコンバータ回路1の動作と同様に、力行時、リアクトル101に流れる電流I1、リアクトル107に流れる電流I2、及びリアクトル114に流れる電流I3のそれぞれの下限値が負になるまでIGBT97、103、110のターンオフを禁止し、回生時、電流I1〜I3のそれぞれの上限値が正になるまでIGBT98、104、111のターンオフを禁止する。これにより、図1や図7に示すマルチフェーズコンバータ回路1と同様に、スイッチング損失を低減し、高効率で昇圧コンバータ94、95、109を動作させることができる。 The operation of the multiphase converter circuit 1 shown in FIG. 8 is similar to the operation of the multiphase converter circuit 1 shown in FIGS. 1 and 7, during powering, the current I1 flowing through the reactor 101, the current I2 flowing through the reactor 107, and the reactor The turn-off of the IGBTs 97, 103, and 110 is prohibited until the lower limit value of each of the currents I3 flowing to 114 becomes negative, and the turn-off of the IGBTs 98, 104, and 111 until the upper limit values of the currents I1 to I3 become positive during regeneration. Is prohibited. Thereby, like the multiphase converter circuit 1 shown in FIGS. 1 and 7, the switching loss can be reduced and the boost converters 94, 95, and 109 can be operated with high efficiency.
また、上述の実施形態のマルチフェーズコンバータ回路1は、閾値Ish、−Ishにより、IGBTのターンオフを禁止するタイミングを調整する構成であるが、タイマを使用して、IGBTのターンオフを禁止するタイミングを調整するように構成してもよい。 The multi-phase converter circuit 1 of the above-described embodiment is configured to adjust the timing for prohibiting the IGBT turn-off using the threshold values Ish and -Ish. However, the timing for prohibiting the IGBT turn-off using the timer is used. You may comprise so that it may adjust.
1 マルチフェーズコンバータ回路
2 コンデンサ
3 制御回路
4、5 制御部
6 A/D変換部
7、8 増幅部
9 減算部
10 PI制御部
11 PWM生成部
12 インバータ
13、14 デッドタイム生成部
15、16 コンパレータ
17、18 AND回路
19、20 OR回路
21 コンデンサ
90 マルチフェーズコンバータ回路
91 負荷
92 コンデンサ
93 電源
94、95、109 昇圧コンバータ
96 制御回路
97、98、103、104、110、111 IGBT
99、100、105、106、112、113 ダイオード
101、107、114 リアクトル
102、108、115 電流センサ
DESCRIPTION OF SYMBOLS 1 Multiphase converter circuit 2 Capacitor 3 Control circuit 4, 5 Control part 6 A / D conversion part 7, 8 Amplification part 9 Subtraction part 10 PI control part 11 PWM generation part 12 Inverter 13, 14 Dead time generation part 15, 16 Comparator 17, 18 AND circuit 19, 20 OR circuit 21 Capacitor 90 Multiphase converter circuit 91 Load 92 Capacitor 93 Power supply 94, 95, 109 Boost converter 96 Control circuit 97, 98, 103, 104, 110, 111 IGBT
99, 100, 105, 106, 112, 113 Diode 101, 107, 114 Reactor 102, 108, 115 Current sensor
Claims (4)
前記複数のコンバータにおける第1及び第2のスイッチング素子の接続点の間に設けられる第2のコンデンサと、
前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第1及び第2のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第1のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第2のスイッチング素子のターンオフを禁止する制御回路と、
を備えるマルチフェーズコンバータ回路。 First and second switching elements connected in series with each other and connected in parallel with the first capacitor on the output side, a first diode connected in antiparallel with the first switching element, and the second switching element A plurality of converters including a second diode connected in reverse parallel to the element and a reactor having one end connected to a connection point of the first and second switching elements, and the other ends of the reactors are connected to each other A multi-phase converter circuit,
A second capacitor provided between connection points of the first and second switching elements in the plurality of converters;
The first and second switching elements of each of the plurality of converters are alternately turned on and off so that the currents flowing through the reactors of the plurality of converters become target values, respectively, and the other end of the reactor from each reactor. In the control mode in which the total current flowing toward the reactor is positive, turn-off of the first switching element is prohibited until the current flowing through each reactor becomes zero or less, and from each reactor to the other end of the reactor. A control circuit that inhibits turn-off of the second switching element until the current flowing through each reactor becomes zero or more in the control mode in which the total current flowing in the direction is negative;
A multi-phase converter circuit comprising:
前記複数のコンバータにおける第1及び第2のスイッチング素子の一方若しくは両方に並列に設けられる第2のコンデンサと、
前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第1及び第2のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第1のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第2のスイッチング素子のターンオフを禁止する制御回路と、
を備えるマルチフェーズコンバータ回路。 First and second switching elements connected in series with each other and connected in parallel with the first capacitor on the output side, a first diode connected in antiparallel with the first switching element, and the second switching element A plurality of converters including a second diode connected in reverse parallel to the element and a reactor having one end connected to a connection point of the first and second switching elements, and the other ends of the reactors are connected to each other A multi-phase converter circuit,
A second capacitor provided in parallel with one or both of the first and second switching elements in the plurality of converters;
The first and second switching elements of each of the plurality of converters are alternately turned on and off so that the currents flowing through the reactors of the plurality of converters become target values, respectively, and the other end of the reactor from each reactor. In the control mode in which the total current flowing toward the reactor is positive, turn-off of the first switching element is prohibited until the current flowing through each reactor becomes zero or less, and from each reactor to the other end of the reactor. A control circuit that inhibits turn-off of the second switching element until the current flowing through each reactor becomes zero or more in the control mode in which the total current flowing in the direction is negative;
A multi-phase converter circuit comprising:
前記制御回路は、前記第1及び第2のスイッチング素子が交互に1回ずつオン、オフするときの制御周期の開始時刻を、前記複数のコンバータにおいて互いにずらす
ことを特徴とするマルチフェーズコンバータ回路。 A multi-phase converter circuit according to claim 1 or 2,
The multi-phase converter circuit, wherein the control circuit shifts a start time of a control cycle when the first and second switching elements are alternately turned on and off one by one in the plurality of converters.
前記制御回路は、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる時、前記各リアクトルに流れる電流がそれぞれ負の値の閾値以下になると前記第1のスイッチング素子をターンオフさせるとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる時、前記各リアクトルに流れる電流がそれぞれ正の値の閾値以上になると前記第2のスイッチング素子をターンオフさせる ことを特徴とするマルチフェーズコンバータ回路。 The multiphase converter circuit according to any one of claims 1 to 3,
When the total current flowing from each reactor toward the other end of the reactor becomes positive, the control circuit turns off the first switching element when the current flowing through each reactor becomes less than a negative threshold value. And when the total current flowing from each reactor toward the other end of the reactor becomes negative, the second switching element is turned off when the current flowing through each reactor exceeds a positive threshold value. A multi-phase converter circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268184A JP2011114918A (en) | 2009-11-26 | 2009-11-26 | Multi-phase converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268184A JP2011114918A (en) | 2009-11-26 | 2009-11-26 | Multi-phase converter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011114918A true JP2011114918A (en) | 2011-06-09 |
Family
ID=44236864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268184A Withdrawn JP2011114918A (en) | 2009-11-26 | 2009-11-26 | Multi-phase converter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011114918A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107042759A (en) * | 2015-11-30 | 2017-08-15 | 丰田自动车株式会社 | Supply unit |
JP2018098894A (en) * | 2016-12-13 | 2018-06-21 | トヨタ自動車株式会社 | Electric power system |
US10189358B2 (en) | 2015-11-10 | 2019-01-29 | Toyota Jidosha Kabushiki Kaisha | Power supply device |
CN109804543A (en) * | 2016-10-13 | 2019-05-24 | 三菱电机株式会社 | Power-converting device, motor drive control device, pressure fan, compressor and air conditioner |
-
2009
- 2009-11-26 JP JP2009268184A patent/JP2011114918A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10189358B2 (en) | 2015-11-10 | 2019-01-29 | Toyota Jidosha Kabushiki Kaisha | Power supply device |
CN107042759A (en) * | 2015-11-30 | 2017-08-15 | 丰田自动车株式会社 | Supply unit |
US9755561B2 (en) | 2015-11-30 | 2017-09-05 | Toyota Jidosha Kabushiki Kaisha | Power supply device |
CN109804543A (en) * | 2016-10-13 | 2019-05-24 | 三菱电机株式会社 | Power-converting device, motor drive control device, pressure fan, compressor and air conditioner |
CN109804543B (en) * | 2016-10-13 | 2020-12-08 | 三菱电机株式会社 | Power conversion device, motor drive control device, blower, compressor, and air conditioner |
JP2018098894A (en) * | 2016-12-13 | 2018-06-21 | トヨタ自動車株式会社 | Electric power system |
US10069396B2 (en) | 2016-12-13 | 2018-09-04 | Toyota Jidosha Kabushiki Kaisha | Electrical power system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6706811B2 (en) | Snubber circuit and power conversion system using the same | |
US8803491B2 (en) | DC/DC voltage converter and voltage conversion control method therefor | |
JP5400961B2 (en) | Power converter | |
CN107408898B (en) | Converter module for a multilevel energy converter | |
JP6185860B2 (en) | Bidirectional converter | |
JP2007221892A (en) | Power conversion device | |
JPWO2016125682A1 (en) | DC / DC converter | |
JP2014030285A (en) | Electric power conversion system, charger having the same, and switching control method therefor | |
Ahmed et al. | Dual-mode time-sharing sinewave-modulation soft switching boost full-bridge one-stage power conditioner without electrolytic capacitor DC link | |
JP6008079B2 (en) | Power converter | |
JP6140007B2 (en) | Power converter | |
JP2011114918A (en) | Multi-phase converter circuit | |
CN108306484A (en) | A kind of control method of power conversion unit and power conversion unit | |
JP5362657B2 (en) | Power converter | |
JP2013074767A (en) | Dc/dc converter | |
WO2014141441A1 (en) | Current-source power conversion apparatus | |
Park et al. | IBC using a single resonant inductor for high-power applications | |
JP7021623B2 (en) | Multi-level power converter | |
JP5400956B2 (en) | Power converter | |
JP6242353B2 (en) | Output voltage inversion type DCDC converter | |
KR100790748B1 (en) | Current source Inverter | |
JP2005143212A (en) | Three-phase step-down type rectifier | |
EP3895299A1 (en) | Hybrid power converter and method | |
JP3541883B2 (en) | Power converter | |
KR20180055266A (en) | Ac-dc converting apparatus for reducing a current ripple |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130205 |