JP2010245891A - 撮像装置および撮像方法 - Google Patents

Abstract

【課題】固定パターンノイズ（ＦＰＮ）がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供する。
【解決手段】入射光量に応じた光電変換信号を発生させる光電変換部を含む画素を２次元的に配列し、光電変換信号を蓄積する蓄積部を有する撮像素子３と、光電変換信号を蓄積部において蓄積する前に蓄積部からのリセット信号を読み出す走査回路３５と、光電変換信号を蓄積部において蓄積した後に、蓄積部からの電荷信号について、リセット信号に基づいて固定パターンノイズを補正するＦＰＮ補正回路５と、固定パターンノイズを補正した電荷信号に対して黒沈み補正を行う黒沈み補正回路７を有する。
【選択図】 図１

Description

本発明は、撮像装置および撮像方法に関し、詳しくは、固体撮像素子に高輝度光が入射した際に生ずる黒沈みを補正可能な撮像装置及び撮像方法に関する。

ＣＭＯＳ型イメージセンサが携帯電話やデジタルカメラ等の撮像装置として使用されている。このＭＯＳ型イメージセンサは、消費電力が小さく部品点数が少なくて済むという利点があるが、高輝度入射光があるとその周囲が黒くなってしまう黒沈み現象が生じる場合がある。すなわち、本来、高輝度入射光の場合には白く写るはずであるが、黒くなってしまうことから、見苦しい写真となってしまうという問題があった。

そこで、このような黒沈みを補正するようにした固体撮像装置が特許文献１に開示されている。図１５は、この特許文献１に記載の黒沈み補正の考え方を適用した撮像装置を示すブロック図である。光学系１で結像された像を撮像素子３は光電変換し、画像信号を出力する。撮像素子３の出力は、信号処理回路１０ａに接続されており、信号処理回路１０ａは、相関二重サンプリング（Correlated Double Sampling 以下、「ＣＤＳ」と称す）回路４と、黒沈み補正回路７と、画像処理回路９を有する。

ＣＤＳ回路４は、リセットノイズの除去回路であり、また、黒沈み補正回路７は、撮像素子３に高輝度光が入射した際に発生する黒沈みを補正するための回路である。黒沈み補正回路７によって黒沈み補正がなされた画像信号は画像処理回路９において画像処理され、メモリカード１３に記録されると共に、表示部１１に表示される。カメラ制御部１５は、レリーズ釦等の操作部材１７の操作状態に応じて、前述の撮像素子３、信号処理回路１０ａ等を制御し、撮影や再生を行う。

ところで、近年撮像素子内部に画素列毎に、ＣＤＳ回路（以下、「カラムＣＤＳ」と称す）、このＣＤＳ回路の出力信号を増幅する増幅回路（以下、「カラムアンプ」と称す）及びこの増幅回路の出力信号をＡＤ変換するＡＤ変換回路を設け、このＡＤ回路でデジタル化された画像信号を出力する撮像素子が普及してきている。

次に、このような撮像素子に対して特許文献１の技術を適用して黒沈み補正を行った場合、すなわち、カラムＣＤＳを有する撮像素子の出力信号を、黒レベルよりも低いスレッシュレベルと比較し、撮像素子の出力信号レベルがスレッシュレベルを下回るときに、所定レベルの信号に置換えるという黒つぶれ補正を行った場合について、図１６及び図１７を用いて説明する。

撮像素子に高輝度光が入射すると、黒沈み補正がない場合には、図１６（ａ）に示すように、高輝度光が入射した高輝度部１００が黒くなる。撮像素子の各フォトダイオードのリセット時におけるリセット信号を画像にすると、図１６（ｂ）のようになる。そして、図１６（ｂ）のｘ１−ｘ２に沿った部分の信号をグラフ化すると、図１７（ａ）のようになる。なお、ここでの説明は、面順次によるリセット、電荷読み出しを行う場合である。撮像素子の各フォトダードのリセットは被写体像の電荷蓄積を行う前に行われ、リセット時の信号には、図１７（ａ）に示すように、ＫＴＣノイズ（熱雑音）１０３、高輝度光が入射した高輝度部１００の信号の他に、カラムＣＤＳやカラムアンプなどの特性の違いに起因する固定パターンノイズ（以下、「ＦＰＮ」と称す）１０１が含まれている。

撮像素子の各フォトダイオードのリセット後に電荷蓄積を行うと、図１６（ｃ）のようになり（図はランダム画像の例）、ｘ１−ｘ２に沿った部分の各フォトダイオードからの信号（電荷信号）をグラフ化すると図１７（ｂ）のようになる。この電荷信号には、ＦＰＮおよびＫＴＣノイズが重畳している。電荷信号からリセット信号を減算し差分信号（出力信号）を得ると、ＫＴＣノイズを除去することができ、出力信号を画像化すると図１６（ｄ）のようになる。

図１６（ｄ）の画像では、ＫＴＣノイズは除去できるが、高輝度入射部分は黒沈み状態
となってしまっている。このような黒沈み状態を補正するために、特許文献１においては、ＯＢレベルよりも低い出力信号については、最高輝度レベルとなるように黒沈み補正回路を設けている。

特開２００６−２２２７０８号公報

特許文献１に記載の技術をカラムＣＤＳ等を内蔵した撮像素子に適用した場合、図１７（ｃ）においては、高輝度部１００はＯＢレベルよりも低い出力信号となることから、この部分を最高輝度レベルとなるように補正することにより、高輝度部を白く表現されるように補正することができる。しかし、出力信号を得るにあたって、図１７（ｄ）に示すように、高輝度部分であっても出力信号がＯＢレベル以上の場合がある。

これは、上記従来技術においては、黒つぶれを検出するために撮像素子の出力信号レベルと比較する所定のスレッシュレベルが各カラム（列）ごとのＦＰＮに対応していないために、カラムに起因したＦＰＮを補正することができず、ＣＤＳを行った後の黒沈みレベルがＯＢレベルより高くなる場合があるからである。この場合には、黒沈み補正が行われることがなく、高輝度部分は黒くなったままであり、実際の被写体とは異なった画像となってしまうという不具合がある。

本発明は、このような事情を鑑みてなされたものであり、固定パターンノイズ（ＦＰＮ）がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供することを目的とする。

上記目的を達成するため第１の発明に係わる撮像装置は、画素を二次元状に配列してなる撮像素子と、上記画素をリセットしたときのリセット信号を読出すリセット信号読出し部と、上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読出す時間区間とは異なる時間区間において読出す電荷信号読出し部と、上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正する固定パターンノイズ補正部と、上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行う黒沈み補正部と、を備える。

第２の発明に係わる撮像装置は、上記第１の発明において、上記撮像素子は、さらに上記二次元状に配列された画素のカラム毎に信号処理部を有しており、上記固定パターンノイズ補正部は、上記信号処理部で発生する固定パターンノイズを補正する。

第３の発明に係わる撮像装置は、上記第１の発明において、上記黒沈み補正部は、上記電荷信号から上記リセット信号を減算する減算部と、上記減算部により上記リセット信号が減算された電荷信号のうち、所定の閾値以下の電荷信号を所定の電荷信号に置換える電荷信号置換部を有する。

第４の発明に係わる撮像装置は、上記第１の発明において、上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第１リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読出部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読出部と、上記光電変換部をリセットする第２リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたＣＤＳ回路と、を有してなり、上記リセット信号読出し部は、電子ローリングシャッタにより上記第１リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第２リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記ＣＤＳ回路によりＣＤＳされた上記第１リセット信号を読出す第１リセット信号読出し部と、上記第１リセット部により上記電荷信号蓄積部をリセットしたときの第２リセット信号を、上記第１リセット信号読出し区間とは異なる時間区間に上記ＣＤＳ回路を介さないで読出す第２リセット信号読出し部と、を有してなり、上記黒沈み補正部は、上記第１リセット信号から上記第２リセット信号を減算する第１減算部と、上記電荷信号から上記第１リセット信号を減算する第２減算部と、上記第１減算部により減算演算されたリセット信号のうち、所定の閾値以上のリセット信号の値を所定値に置換えるリセット信号選択的置換部と、上記第２減算部で減算演算された電荷信号から、上記リセット信号選択的置換部において置換えられたリセット信号を減算する第３減算部と、を備える。

第５の発明に係わる撮像装置は、上記第１の発明において、上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第１リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読出部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読出部と、上記光電変換部をリセットする第２リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたＣＤＳ回路と、を有してなり、上記リセット信号読出し部は、電子ローリングシャッタにより上記第１リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第２リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記ＣＤＳ回路によりＣＤＳされた上記第１リセット信号を読出す第１リセット信号読出し部と、上記第１リセット部により上記電荷信号蓄積部をリセットしたときの第２リセット信号を、上記第１リセット信号読出し区間とは異なる時間区間に上記ＣＤＳ回路を介さないで読出す第２リセット信号読出し部と、を有してなり、上記黒沈み補正部は、上記第１リセット信号から上記第２リセット信号を減算する第１減算部と、上記電荷信号から上記第１リセット信号を減算する第２減算部と、上記第２減算部により減算演算された電荷信号のうち、所定の閾値以上の電荷信号の画素の番地を検出する電荷信号選択的検出部と、上記第２減算部により減算演算された電荷信号から、上記第１減算部で減算演算されたリセット信号を減算する第３減算部と、上記第３減算部で減算された電荷信号のうち、上記電荷信号選択的検出部で検出された番地の画素の電荷信号を所定値に置換える画像信号選択的置換え部と、を備える。

第６の発明に係わる撮像方法は、二次元状に配列してなる画素をリセットしたときのリセット信号を読出すステップと、上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読出す時間区間とは異なる時間区間において読出すステップと、上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正するステップと、上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行うステップと、を有する。

本発明によれば、固定パターンノイズ（ＦＰＮ）がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供することができる。

本発明の第１実施形態に係わるデジタルカメラの構成を示すブロック図である。 本発明の第１実施形態におけるデジタルカメラの撮像素子の詳細を示すブロック図である。 本発明の第１実施形態におけるデジタルカメラの撮像素子の画素の構成をより詳細に示す回路図である。 本発明の第１実施形態に係わるデジタルカメラのＦＰＮ補正回路と黒沈み補正回路の構成を示すブロック図である。 本発明の第１実施形態におけるデジタルカメラにおいて、グローバルシャッタ時の動作を示すタイミングチャートである。 本発明の第１実施形態に係わるデジタルカメラにおいて、黒沈み現象発生時と補正された画像の様子を示す図である。 本発明の第１実施形態に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、（ａ）はリセット信号を示し、（ｂ）は電荷信号を示し、（ｃ）は演算後の信号を示す。 本発明の第１実施形態におけるデジタルカメラにおいて、出力信号の様子を示し、（ａ）は出力信号のグラフ、（ｂ）は出力信号に基づく映像を示す。 本発明の第１実施形の変形例に係わるデジタルカメラにおいて、グローバルシャッタ時の動作を示すタイミングチャートである。 本発明の第２実施形態におけるデジタルカメラの構成を示すブロック図である。 本発明の第２実施形態におけるデジタルカメラにおいて、ローリング読み出しによってＦＰＮ補正値を読み出した後にグローバルシャッタで読み出しを行う時の動作を示すタイミングチャートである。 本発明の第２実施形態に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、（ａ）〜（ｃ）は黒沈み補正回路のない場合における、（ａ）はリセット信号を示し、（ｂ）は電荷信号を示し、（ｃ）は演算後の信号を示し、（ｄ）〜（ｆ）は黒沈み補正回路のある場合における、（ｄ）はリセット信号を示し、（ｅ）は電荷信号を示し、（ｆ）は演算後の信号を示す。 本発明の第２実施形態の変形例におけるデジタルカメラの構成を示すブロック図である。 本発明の第２実施形態の変形例に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、（ａ）〜（ｃ）は黒沈み補正回路がない場合における、（ａ）はリセット信号を示し、（ｂ）は電荷信号を示し、（ｃ）は演算後の信号を示し、（ｄ）〜（ｆ）は黒沈み補正回路がある場合における、（ｄ）はリセット信号を示し、（ｅ）は電荷信号を示し、（ｆ）は演算後の信号を示す。 従来のデジタルカメラの構成を示すブロック図である。 従来のデジタルカメラにおいて、画像の様子を示す図である。 従来のデジタルカメラにおいて、信号の様子を示すグラフであり、（ａ）はリセット信号を示し、（ｂ）は電荷信号を示し、（ｃ）は演算後の信号を示す。

以下、図面に従って本発明を適用したデジタルカメラを用いて好ましい実施形態について説明する。図１は、本発明の第１実施形態に係わるデジタルカメラの構成を示すブロック図である。光学系１は撮影レンズであり、被写体像を撮像素子３上に結像する。撮像素子３は、２次元的にフォトダイオード（以下、「ＰＤ」と称す）が配列されたＣＭＯＳイメージセンサであり、このＰＤによって被写体像を光電変換する。撮像素子３の構成の詳細は図２を用いて後述する。

撮像素子３の出力は信号処理回路１０に接続されている。信号処理回路１０内には、ＦＰＮ補正回路５、黒沈み補正回路７、および画像処理回路９が配置されている。ＦＰＮ補正回路５はＦＰＮを除去する補正回路であり、ＦＰＮ補正回路５の出力は黒沈み補正回路７に接続され、この黒沈み補正回路５は黒沈みを補正する。ＦＰＮ補正回路５と黒沈み補正回路７の詳細は、図４を用いて後述する。

黒沈み補正回路７の出力は、画像処理回路９に接続されており、画像処理回路９はホワイトバランス、画像圧縮、画像伸張等の各種画像処理を行う。この画像処理回路９の出力は、表示部１１およびメモリカード１３に接続されている。メモリカード１３には、圧縮された画像データが記録される。表示部１１には記録された画像データを伸張して表示され、また、ライブビュー表示等の表示がなされる。カメラ制御部１５は、レリーズ釦や再生釦等の操作部材１７の操作状態を入力し、これの操作部材１７に操作状態に応じて撮像素子３、信号処理回路１０等を制御する。

次に撮像素子３の構成について、図２を用いて説明する。撮像素子３には、フォトダイオードを含む画素３１が、２次元的に配列されている。このフォトダイオードは入射する光強度に比例した光電荷を発生するとともにこの電荷信号を所定時間蓄積する。また、画素３１はＰＤに蓄積された電荷信号をゲートを介して移送して、一時的に保持する電荷信号蓄積部であるフローティングディフュージョン（以下、「ＦＤ）と称す）を有している。各画素３１はカラム方向（列方向）の読み出しラインに接続されており、この読み出しラインの各出力端側には、カラムＣＤＳ３７が接続され、各カラムＣＤＳ３７の出力には、カラムアンプ３９が接続されている。カラムＣＤＳ３７は、相関二重サンプリングによってリセットノイズを除去し、カラムアンプ３９は、各光電変換信号の増幅を行う。カラムＣＤＳ３７およびカラムアンプ３９は、オフセットばらつき等があり、このためＦＰＮが発生する。

画素３１の周辺側の１列は、アルミ等により遮光されたオプティカルブラック（以下、「ＯＢ」と称す）部３３である。ＯＢ部３３の各画素は、画素３１と同様に、カラム方向の読み出しラインに接続されており、この読み出しラインの出力端側には、カラムＣＤＳ３７が接続され、このカラムＣＤＳ３７の出力には、カラムアンプ３９が接続されている。なお、第１実施形態においては、カラムＣＤＳによるＣＤＳは行われないように制御される。すなわち、実質的にカラムＣＤＳに入力された信号は、そのままカラムＣＤＳから出力されるように制御される。

ＯＢクランプ部４２は、このＯＢ部３３からの画素の電位（以下、「ＯＢレベル」と称す）に基づいて、リセット信号又は電荷信号をクランプする。なお、このＯＢレベルは暗電流等により変動するものである。

走査回路３５は、画素３１やＯＢ部３３に接続され、これらからの信号を、順次走査して出力し、カラムＣＤＳ３７およびカラムアンプ３９によって処理された後、ＡＤ変換回路４１に出力させる。ＡＤ変換回路４１は、カラムアンプ３９から出力される信号をアナログ−デジタル変換する。ＡＤ変換回路４１にてアナログ−デジタル変換されたリセット信号は、ＯＢクランプ回路４２でＯＢレベル１（Ｖｏｂ１）にクランプされた後、ＦＰＮ補正回路５にデジタル信号で出力する。

次に、図３は、撮像素子１１における画素３１の構成をより詳細に示す回路図である。

図３において、ＰＤはフォトダイオードであり、ＦＤはＰＤに蓄積された電荷信号を、ゲート部Ｍｔｘ１を介して移送して一時的に保持するフローティングディフュージョンである。

Ｍｔｘ２はＰＤをリセットする第２リセット部として機能するトランジスタであり、電流源ＶＤＤに接続されると共に、ＰＤリセットパルスを印加するための信号線Ｔｘ２に接続されている。

Ｍｔｘ１はＰＤの信号をＦＤへ移送するゲート部として機能するトランジスタであり、移送パルスを印加するための信号線Ｔｘ１に接続されている。

Ｍａは増幅部として機能する増幅用トランジスタであり、垂直転送線ＶＴＬに設けられた電流源ＶＤＤとでソースフォロアンプを構成する。ＦＤの信号は、増幅用トランジスタＭａにより増幅され、リセット信号や電荷信号を読出す信号読出部として機能する選択トランジスタＭｂを介して垂直転送線ＶＴＬに出力される。選択トランジスタＭｂは、選択パルスを印加するための信号線ＳＥＬに接続されている。

Ｍｒは電荷信号蓄積部ＦＤおよび増幅用トランジスタＭａの入力部をリセットする第１リセット部として機能するトランジスタであり、ＦＤリセットパルスを印加するための信号線ＲＥＳに接続されている。

なお、ＯＢ部３３は遮光されている他は画素３１と同様に構成されている。

次に、ＦＰＮ補正回路５と黒沈み補正回路７の詳細について、図４を用いて説明する。ＦＰＮ補正回路５は、フレームメモリ５１と減算器５３を有する。フレームメモリ５１は、ＡＤ変換回路４１から送信されてくるリセット信号を記憶し、減算器５３に出力する。減算器５３は、ＡＤ変換回路４１から送信されてくる電荷信号と、フレームメモリ５１から出力されるリセット信号の差分を出力する。ここで、リセット信号は、撮像素子３のリセット時において、各画素３１ごとに読み出された信号であり、電荷信号は露光期間終了後に、各画素３１ごとに読み出された信号である。

減算器５３の出力は、黒沈み補正回路７内の選択的置換回路７１に接続される。この選択的置換回路７１は、減算器５３からの画素毎の出力がＯＢレベル以下か否かを判定し、この判定結果が、ＯＢレベル以下であった場合には、その画素について、ＭＳＢ（最大値）に置き換え、ＯＢレベル以上であった場合には、その値のまま出力する。黒沈み補正回路７における黒沈み補正については、図６乃至図８を用いて後述する。

次に、ＦＰＮ補正回路５と黒沈み補正回路７の動作について、図５乃至図８を用いて説明する。

被写体像の露光に先立ち、まずリセットトランジスタＭｒをオンすることにより全画素のＦＤがリセットされ、このときの各画素のＦＤの電圧（この電圧を「リセット信号」と称する）が順次読み出される。すなわち、図５に示すタイミングｔ１において、ＦＤが全画素について一括してリセットされ、続いて、リセット読み出し期間内に、全画素のリセット信号が順次読み出され、ＡＤ変換回路４１においてデジタル化される。

ＡＤ変換回路４１にてアナログ−デジタル変換されたリセット信号は、ＯＢ部３３の画素列ｊからのＯＢレベル１（Ｖｏｂ１（ｊ））に基づいてクランプされる。すなわち、各画素のリセット信号をＶｒ（ｉ，ｊ）、ＫＴＣノイズをＶｋｔｃ（ｉ，ｊ）（ｉ，ｊはそれぞれＸ方向ｉ番目、Ｙ方向ｊ番目の画素を意味する）、カラムｉのＦＰＮをＶｆｐｎ（ｉ）とすると、クランプ回路の出力信号の値Ｖｒ′（ｉ，ｊ）は、
Ｖｒ′（ｉ，ｊ）＝Ｖｒ（ｉ，ｊ）＋Ｖｆｐｎ（ｉ）＋Ｖｋｔｃ（ｉ、ｊ）−Ｖｏｂ１（ｊ） ・・・ （１）
となる。このクランプ回路の出力信号Ｖｒ′（ｉ，ｊ）は、フレームメモリ５１に記憶される。

なお、図５において斜線は、撮像素子３の操作回路３５により各画素の選択トランジスタＭｂが順次選択され、水平方向を副走査方向、垂直方向を主走査方向として各画素のリセット信号が順次読出される様子を概念的に示したものである。

リセット信号Ｖｒ′（ｉ，ｊ）をｘ１−ｘ２に沿ってグラフ化すると、図７（ａ）のようになる。リセット信号には、ＦＰＮ１０１とＫＴＣノイズ１０３に加えて、高輝度入射光による高輝度部１００の信号が重畳している。このリセット信号を映像化すると、図６（ａ）に示すようになり、高輝度部１００に対応する部分が白くなっている。

リセット信号Ｖｒ′（ｉ，ｊ）をフレームメモリ５１に記憶すると、次に、被写体像を撮像素子３によって光電変換する露光動作を行う。すなわち、図５に示すタイミングｔ２において、グローバルシャッタにより、各画素３１のリセットを行って（図中、Ｍｔｘ２がＨ→Ｌ）、各画素同時に被写体像のＰＤで光電変換を開始させるとともに電荷を蓄積する。適正露光となる時間経過時、すなわちタイミングｔ３（図５参照）になると、撮像素子３の電子シャッタの閉じ動作を行う（図中、Ｍｔｘ１）。電子シャッタの閉じ動作によって、ＰＤに蓄積された電荷信号がＦＤへ移送され、実質的にPDにおける電荷蓄積が停止される。タイミングｔ３〜ｔ４における画素信号読み出し期間内に、各ＦＤからカラム毎に電荷信号が読み出される。読み出された電荷信号は、カラムアンプ３９によって増幅された後、ＡＤ変換回路４１に出力され、アナログ−デジタル変換される。

アナログ−デジタル変換された電荷信号を映像化すると、図６（ｂ）に示すようになり、高輝度を通るようにｘ１−ｘ２に沿って電荷信号をグラフ化すると、図７（ｂ）のようになる。電荷信号には、ＫＴＣノイズ１０３とＦＰＮ１０１が重畳している。

このアナログ−デジタル変換された電荷信号は、ＯＢ部３３の画素列ｊからのＯＢレベル２（Ｖｏｂ２（ｊ））に基づいてクランプされる。すなわち、各画素の電荷信号をＶｐ（ｉ，ｊ）（ｉ，ｊはそれぞれＸ方向ｉ番目、Ｙ方向ｊ番目の画素を意味する）、とすると、クランプ回路の出力信号の値は、
Ｖｐ′（ｉ，ｊ）＝Ｖｐ（ｉ，ｊ）＋Ｖｆｐｎ（ｉ）＋Ｖｋｔｃ（ｉ，ｊ）−Ｖｏｂ２（ｊ） ・・・ （２）
となる。なお、Ｖｆｐｎ（ｉ）は、式（１）で用いたのと同じカラムｉのＦＰＮである。
このクランプ回路の出力信号である電荷信号Ｖｐ′（ｉ，ｊ）は、ＦＰＮデータ補正回路５に出力される。なお、一般に、ＯＢレベル２（Ｖｏｂ２）は、ＯＢレベル１（Ｖｏｂ１）に対して露光時間に対応した暗電流に基づく電圧だけ大きな値となる。すなわち、一般に、Ｖｏｂ２＞Ｖｏｂ１の関係がある。

ＦＰＮデータ補正回路５において、ＫＴＣノイズ１０３とＦＰＮ１０１を除去するために、電荷信号Ｖｐ′（ｉ，ｊ）からリセット信号Ｖｒ′（ｉ，ｊ）を減算する。リセット信号Ｖｒ′（ｉ，ｊ）はフレームメモリ５１に記憶されており、電荷信号の読み出し時に、減算器５３において減算演算が行われる。したがって、減算器５３の出力信号Ｖｐ′′（ｉ，ｊ）は、
Ｖｐ′′（ｉ，ｊ）＝Ｖｐ′（ｉ，ｊ）−Ｖｒ′（ｉ，ｊ） ・・・ （３）
式（３）に式（１）、（２）を適用すると、
Ｖｐ′′（ｉ，ｊ）＝Ｖｐ（ｉ，ｊ）−Ｖｒ（ｉ，ｊ）―（Ｖｏｂ２−Ｖｏｂ１） ・・・ （４）
となる。この電荷信号Ｖｐ′′（ｉ，ｊ）は、ＦＰＮ及びＫＴＣノイズが除去されていることがわかる。減算器５３の出力信号である電荷信号Ｖｐ′′（ｉ，ｊ）を映像化すると、図６（ｃ）に示すようになり、高輝度部が黒く表示される。また、高輝度部を通るようにｘ１−ｘ２に沿ってグラフ化すると、図７（ｃ）のようになる。減算後の信号は、ＫＴＣノイズ１０３とＦＰＮ１０１が除去され、また高輝度部１００に対応する部分のボトムが予め設定されたスレッシュレベルＶｔｈ１よりも低くなっている。

減算器５３の出力信号である電荷信号（Ｖｐ′′（ｉ，ｊ））は、黒沈み補正回路７中の選択的置換回路７１に出力される。選択的置換回路７１では、スレッシュレベルＶｔｈ１よりも低い信号に対しては、ＭＳＢ（最大値）に置き換えを行い、スレッシュレベルＶｔｈ１よりも高い信号に対しては、そのまま信号を出力する。選択的置換回路７１において黒沈み補正を行った出力信号を画像化すると、図８（ｂ）のようになる。このときの出力信号をｘ１−ｘ２に沿ってグラフ化すると、図８（ａ）のようになる。図８（ａ）、（ｂ）から分かるように、高輝度部１００は、ＭＳＢ（最大値）に置き換えられており、画像も白く表示される。

このように、本発明の第１実施形態においては、リセット信号を用いて電荷信号から固定パターンノイズ（ＦＰＮ）を除去し、このＦＰＮが除去された電荷信号に基づいて黒沈み補正を行っている。このため、ＦＰＮがある場合でも、黒沈み補正を正確に行うことができる。すなわち、従来の固体撮像装置においては、ＦＰＮを除去せずに、黒沈み補正を行っていたが、この場合には、電荷信号からリセット信号を減算した場合に、黒沈みレベルがＯＢよりも高くなる場合があり、黒沈み補正を行うことができない場合がある。これに対して、本実施形態においては、ＦＰＮ補正を行ってから、黒沈み補正を行うようにしているので、このような不具合を減らすことができる。

また、本実施形態においては、黒沈み補正を行うにあたって、リセット信号をフレーム単位で記録し、電荷信号から記録されたリセット信号を減算し、減算された電荷信号がスレッシュレベルＶｔｈ１よりも低い場合にはハイレベル信号に置き換えるようにしている。このため、面単位でＦＰＮ補正とＫＴＣノイズの除去を行うことができる。

次に、本発明の第１実施形態の変形例を図９を用いて説明する。本発明の第１実施形態においては、図５に示すように、タイミングｔ１からｔ２の間でリセット信号を読出し、その後にタイミングｔ２からｔ３の間で露光を行っていた。

これに対して、本変形例においては、図９に示すようにリセット読出し期間が一部露光期間と重複するようにしている。また、第１実施形態においては、ＦＤを一括リセットした後に、リセット信号を読出したが、本変形例においては、各画素毎にＦＤをリセットしながらリセット信号を読出す。

本変形例においては、ＦＤリセット即リセット読出しになると同時に、露光開始後もリセット読出しを続けるため、暗電流によるＳ／Ｎ劣化の影響を小さく出来る。

次に、本発明の第２実施形態について、図１０乃至図１２を用いて説明する。第１実施形態においては、リセット時の信号を用いてＦＰＮ補正を行っていたが、第２実施形態においては、リセットに先立って行うローリングシャッタ動作時にＦＰＮ補正信号を生成し、これを用いてＦＰＮ補正を行うようにしている。
第２実施形態の構成は、図１において、信号処理回路１０の内、ＦＰＮ補正回路５と黒沈み補正回路７の部分を置き換えるだけであるので、相違部分を図１０に示す。

図１０において、ＦＰＮ補正回路５内には、フレームメモリ５１、ＦＰＮ補正信号生成回路５５、減算器５７、減算器５９が配置されている。ＦＰＮ補正信号生成回路５５は、ＡＤ変換回路４１に接続されており、ローリング期間（図１１、ｔ０〜ｔ１）の間に各画素３１から読み出された信号に基づいて、ＦＰＮ補正信号を生成し、これを記憶する。

減算器５７は、ＡＤ変換回路４１とＦＰＮ補正信号生成回路５５に接続されており、ＡＤ変換回路４１から出力されるリセット信号から、ＦＰＮ補正信号生成回路５５に記憶されたＦＰＮ補正信号を、各画素３１ごとに減算演算を行う。この減算器５７の減算演算によって、ＦＰＮ補正後のリセット信号が出力される。減算演算されたリセット信号は、ＦＰＮは補正されているが、ＫＴＣノイズは除去されていない。また、高輝度部１００に対応する信号はそのまま残っている。このＦＰＮが補正されたリセット信号をフレームメモリ５１に一旦記憶しておく。

減算器５９は、ＡＤ変換回路４１とＦＰＮ補正信号生成回路５５に接続されており、露光期間終了後に読み出された電荷信号から、ＦＰＮ補正信号生成回路５５に記憶されているＦＰＮ補正信号を、各画素３１ごとに減算演算を行う。この減算器５９の減算演算によって、ＦＰＮ補正後の電荷信号が出力される。減算演算された電荷信号は、ＦＰＮは補正されているが、ＫＴＣノイズは除去されていない。

黒沈み補正回路７内には、減算器７３およびリセット信号選択的置換回路７５が配置されている。リセット信号選択的置換回路７５は、フレームメモリ５１に接続されており、ＦＰＮ補正後のリセット信号を入力し、スレッシュレベルＶｔｈ２より高いリセット信号をＯＢ値に置き換えを行う。リセット信号選択的置換回路７５によって処理されたリセット信号は、黒沈みとＦＰＮが補正されている。なお、スレッシュレベルＶｔｈ２はＫＴＣノイズよりも高いレベルとする。減算器７３は、リセット信号選択的置換回路７５と減算器５９に接続され、露光期間（図１１、ｔ２〜ｔ３）の間に露光され、電荷信号読み出し期間（図１１、ｔ３〜ｔ４）の間に読み出された電荷信号から、リセット信号選択的置換回路７５によりスレッシュレベルＶｔｈ２より高いリセット信号がＯＢ値に置き換えられたＦＰＮ補正後のリセット信号を減算する。

次に、第２実施形態の動作について、図１１及び図１２を用いて詳細に説明する。まず、画素３１のリセット動作に先立って、ローリング期間（図１１、ｔ０〜ｔ１）に、ＦＰＮ補正信号生成用に画素３１からの信号を電子ローリングシャッタにより、ＰＤをリセットした状態で、電荷とリセット信号を順次読み出し、カラムＣＤＳでＣＤＳを行ってＫＴＣノイズの除去を行う。

すなわち、各画素について、トランジスタＭｒをオンすることによりＦＤをリセットして読出したリセット信号をカラムＣＤＳ３７により所定電位にクランプし、続いてトランジスタＭｔｘ２をオンすることによりＰＤをリセットした状態で読出した電荷信号をカラムＣＤＳ３７によりクランプされた上記所定電位を基準に読出すという公知（例えば特開平２００６−２２２７０８参照）のＣＤＳを行う。このカラムＣＤＳ３７によってＣＤＳが行われた電荷信号は、ＡＤ変換回路４１においてアナログ−デジタル変換された後、ＦＰＮ補正信号生成回路５５内に設けられたメモリに記憶される。このＦＰＮ補正信号生成回路５５に記憶されたＦＰＮ補正信号は、ＰＤがリセットされた状態で読出された電荷信号に対してＣＤＳが行われた電荷信号であるので、ＫＴＣノイズは除去されているがＦＰＮは残っている。このＣＤＳによりＫＴＣノイズが除去された電荷信号は、ＰＤをリセットした状態で読出した電荷信号であるので、ＦＰＮに等しい。

次に、ＦＰＮ補正信号生成回路５５において、カラムＣＤＳ３７から各画素毎に出力されるＦＰＮを各行毎に加算平均処理を行うことにより各カラム毎のＦＰＮを生成して記憶する。いま、ＦＰＮ補正信号生成回路５５に記憶されている第ｉ列のＦＰＮの値を、
Ｖｆｐｎ（ｉ）−Ｖｏｂ１ ・・・（５）
とする。ただし、Ｖｏｂ１は各列のＯＢレベル１を加算平均した値である。

続いて、タイミングｔ１において、第１実施形態と同様にして、各画素３１のリセットを行い、リセット読み出し期間（ｔ１〜ｔ２）内に、各画素３１のリセット信号が読み出される。このリセット信号の値は、第１実施形態における（１）式で表される。次に、減算器５７において、読み出されたリセット信号から、ＦＰＮ補正信号生成回路５５で生成され、記憶されているＦＰＮ補正信号を、各画素３１ごとに減算する。すなわち、減算器５７において減算演算されたリセット信号の値Ｖｒ′′（ｉ，ｊ）は、（１）式と（５）式から、
Ｖｒ′′（ｉ，ｊ）＝Ｖｒ（ｉ，ｊ）＋Ｖｋｔｃ（ｉ、ｊ）・・・（６）
となる。ただし、ＯＢレベル１が行方向に加算平均されたＶｏｂ１と、第ｉ列のＶｏｂ１（ｊ）は、略等しいとしている。これによって、図１２（ａ）に示すように、ＦＰＮが補正されたリセット信号を得ることができる。この減算器５７から出力されたリセット信号は、フレームメモリ５１に記憶される。式（６）からも明らかなように、フレームメモリ５１に記憶されたリセット信号のＫＴＣノイズは除去されていない。

フレームメモリ５１に記憶されたＦＰＮ補正後のリセット信号は、リセット信号選択的置換回路７５において、スレッシュレベルＶｔｈ２よりも高いレベルの信号が予め設定されたリセット信号レベルに置き換えられる。これによって、図１２（ｄ）に示すように、リセット信号のスレッシュレベルＶｔｈ２以上の高輝度部１００に対応する信号は予め設定されたリセット信号レベルに補正される。この補正後のフレームメモリ５１に記憶されたリセット信号は、式（６）からも明らかなように、ＦＰＮは補正されているがＫＴＣノイズは残っている。

続いて、タイミングｔ２になると、第１実施形態と同様にして、グローバルシャッタにより露光動作を開始し、各画素３１ごとにＰＤにおける光電荷の生成と蓄積を行う。タイミングｔ３になるとＭｔｘ１により蓄積電荷をＦＤに移送して露光動作を終了し、電荷信号の読み出しを開始する。この電荷信号の値Ｖｐ′（ｉ，ｊ）は、第１実施形態における式（２）で表され、図１２（ｅ）に示すように、ＦＰＮ１０１、ＫＴＣノイズ１０３が重畳している。この電荷信号は減算器５９に入力され、電荷信号から、ＦＰＮ補正信号生成回路５５に記憶された式（５）で表されるＦＰＮ補正信号を、各画素３１ごとに減算を行う。すなわち、減算器５９の出力信号の値Ｖｐ′′（ｉ，ｊ）は、式（２）、式（５）から、
Ｖｐ′′（ｉ，ｊ）＝Ｖｐ（ｉ，ｊ）＋Ｖｋｔｃ（ｉ，ｊ）−（Ｖｏｂ２（ｊ）−Ｖｏｂ１（ｉ） ・・・ （７）
となる。式（７）からも明らかなように、減算器５９による減算処理よって、電荷信号のＦＰＮが補正されるが、ＫＴＣノイズ１０３は補正されずに残っている。

次に、式（７）で表されるＦＰＮ補正された電荷信号から、リセット信号選択的置換回路７５から出力されるリセット信号を、減算器７３によって減算する。リセット信号選択的置換回路７５から出力されるリセット信号の値は、一部のリセット信号がリセット信号選択的置換回路７５によって補正されている他は、式（６）によって表されるので、減算器７３の出力信号の値Ｖｐ′′′（ｉ，ｊ）は、式（７）と式（２）から、
Ｖｐ′′′（ｉ，ｊ）＝Ｖｐ（ｉ，ｊ）−Ｖｒ（ｉ，ｊ）−（Ｖｏｂ２（ｊ）−Ｖｏｂ１（ｉ） ・・・ （７）
となり、第１実施形態における式（４）と同じになっている。この電荷信号Ｖｐ′′′（ｉ，ｊ）は、ＦＰＮ及びＫＴＣノイズが除去されていることがわかる。電荷信号Ｖｐ′′′（ｉ，ｊ）を映像化すると、図８（ｂ）のようになり、黒沈みのない画像を得ることができる。また、高輝度部を通るようにｘ１−ｘ２に沿ってグラフ化すると、図１２（ｆ）のようになる。減算後の出力信号は、ＫＴＣノイズ１０３とＦＰＮ１０１が除去され、黒沈みも補正されている。

図１２（ｃ）は、黒沈み補正を行われなかった場合の出力信号を示しており、リセット信号において、高輝度部１００に応じた信号をそのまま減算演算に使用することから、黒沈みが残り、見苦しい画像となる。

このように本発明の第２実施形態においては、ＫＴＣノイズが除去されたＦＰＮを生成し、このＦＰＮに基づいてリセット信号からＦＰＮを除去するように補正し、さらに補正したリセット信号に対して黒沈み補正を行い、この補正したリセット信号を用いて、電荷信号からＫＴＣノイズを除去した黒沈み補正した画像信号を得るようにしている。このため、ＦＰＮノイズがある場合でも、黒沈み補正を行うことができる。

次に、本発明の第２実施形態の変形例を図１３及び図１４を用いて説明する。第２実施形態においては、リセット信号に対して、リセット信号選択的置換回路７５において黒沈み補正を行っていた。本変形例においては、電荷信号に対して黒沈みを検出して、ＫＴＣノイズ除去後に、補正を行うようにしている。

本変形例の構成は、第２実施形態に係わる図１０のブロック図において、リセット信号選択的置換回路７５を省略し、代わりに、減算器５９と減算器７３の間であって、黒沈み補正回路７内に、電荷信号選択的検出回路７７と、検出した画素の置き換えを行う画像信号選択的置換回路７１を設けた点以外は、第２実施形態と同様である。そこで、この相違点を中心に説明する。

電荷信号選択的検出回路７７は、電荷信号とスレッシュレベルＶｔｈ３を比較し、スレッシュレベルＶｔｈ３より高い電荷信号については、その画素を信号選択的置換回路７１にて最大値（ＭＳＢ）に置き換えを行う。ここで、スレッシュレベルＶｔｈ３は、電荷信号としての最大値より少し低い値とする。

次に、第２実施形態の本変形例の動作について、図１１および図１４を用いて説明する。まず、第２実施形態と同様に、ローリング期間（図１１、ｔ０〜ｔ１）に、ＦＰＮ補正信号生成用に画素３１からの信号を電子ローリングシャッタにより、ＰＤをリセットした状態で、電荷とリセット信号を順次読み出し、カラムＣＤＳでＣＤＳを行ってＫＴＣノイズの除去を行う。ここで、ＫＴＣノイズ除去処理を行った各画素３１の信号に基づいて、ＦＰＮ信号生成回路５５は、ＦＰＮを補正するための補正信号を生成し、これを記憶する。

続いて、タイミングｔ１において、第１実施形態１と同様にして、各画素３１のリセットを行い、リセット読み出し期間（ｔ１〜ｔ２）内に、各画素３１のリセット信号が読み出される。減算器５７において読み出されたリセット信号から、ＦＰＮ補正信号生成回路５５で生成され、記憶されているＦＰＮ補正信号を、各画素３１ごとに減算する。減算器５７の出力信号の値は（６）式で表される。これによって、図１４（ａ）に示すように、黒沈みは残っているがＦＰＮが補正されたリセット信号を得ることができ、減算器５７から出力され、フレームメモリ５１に記録される。

続いて、タイミングｔ２になると、露光動作を開始し、各画素３１ごとにＰＤにおける光電荷の生成と電荷蓄積が行われる。タイミングｔ３になるとＭｔｘ１によりＰＤに蓄積された電荷信号をＦＤに移送して電子シャッタを閉じて露光動作を終了し、電荷信号の読み出しを開始する。このとき読み出された電荷信号は、図１４（ｂ）（ｅ）に示すように、ＦＰＮ１０１、ＫＴＣノイズ１０３が重畳している。この電荷信号は減算器５９に入力され、電荷信号から、ＦＰＮ補正信号生成回路５５に記憶されたＦＰＮ補正信号を、各画素３１ごとに減算演算を行う。減算器５９の出力信号の値は（７）式で表される。これによって、ＦＰＮが補正されるが、ＫＴＣノイズ１０３が残っている電荷信号が減算器５９より出力される。

この減算器５９からのＦＰＮ補正後の電荷信号は、電荷信号選択的置換回路７７において、スレッシュレベルＶｔｈ３よりも大きいレベルか否かが判定される。電荷信号がスレッシュレベルＶｔｈ３よりも大きいと判定された画素の位置を表す信号は、画像信号選択的置換回路７１に出力される。ここで、スレッシュレベルＶｔｈ３は前述したように最大値（ＭＳＢ）より少し低い値である。電荷信号選択的検出回路７７から出力される電荷信号は、ＦＰＮは補正されているがＫＴＣノイズは残っている。

電荷信号選択的検出回路７７から出力される電荷信号から、フレームメモリ５１から出力されるリセット信号を、減算器７３によって減算すると、図１４（ｃ）に示すように、ＫＴＣノイズ１０３が除去されるが黒沈みが発生している。そこで、画像信号選択的置換回路７１は、電荷信号選択的置換回路７７から出力される、スレッシュレベルＶｔｈ２よりも大きいと判定された画素の位置に対応する電荷信号を最大値（ＭＳＢ）レベルに置き換えると、図１４（ｆ）に示すような黒沈みが補正された出力信号を得ることができる。このときの出力信号に基づいて映像化すると、図８（ｂ）のようになり、黒沈みのない画像を得ることができる。

なお、第２実施形態においては、リセット信号にスレッシュレベルＶｔｈ２を設け、第２実施形態の変形例においては、電荷信号にスレッシュレベルＶｔｈ３を設けるようにしていた。しかし、これに限らず、リセット信号と電荷信号の両方にスレッシュレベルを設けるようにしても構わない。

以上説明したように、本発明の各実施形態においては、黒沈み補正回路が、ＦＰＮを補正した電荷信号に対して黒沈み補正を行うようにしている。本発明の各実施形態においては、黒沈み補正前にＦＰＮ補正を行うようにしているので、ＦＰＮがある場合でも、黒沈み補正を行うことができる。

また、本発明の各実施形態においては、リセット信号をフレームメモリに記憶し、ＦＰＮ補正はフレーム単位で行うようにしている。すなわち、リセット信号と電荷信号を面単位で減算しており、ＦＰＮ補正とＫＴＣノイズ除去を行うことができ、的確なレベルのリセット信号を得ることができる。

さらに、本発明の実施形態においては、ＦＰＮ補正信号を生成し、これによってリセット信号または電荷信号に対してＦＰＮ補正を行っている。このように、ＦＰＮ補正信号を別途生成していることから、面出力もしくは水平出力単位でＦＰＮ補正が可能となる。

さらに、本発明の実施形態においては、電子ローリングシャッタ動作時に（図１１参照）、取得した信号に基づいて、ＦＰＮ補正信号を生成している。このため、ＫＴＣノイズの影響を受けずにＦＰＮ補正が可能となる。

なお、本発明の各実施形態においては、撮影のための機器として、デジタルカメラを用いて説明したが、カメラとしては、デジタル一眼レフカメラでもコンパクトデジタルカメラでもよく、ビデオカメラ、ムービーカメラのような動画用のカメラでもよく、さらに、携帯電話や携帯情報端末（ＰＤＡ：Personal Digital Assist）、ゲーム機器等に内蔵されるカメラでも構わない。いずれにしても、撮像するにあたって、高輝度光が入射する可能性のある撮影のための機器に使用される撮像装置であれば良い。

本発明は、上記実施形態にそのまま限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素の幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１・・・光学系、３・・・撮像素子、４・・・ＣＤＳ（相関二重サンプリング）、５・・・ＦＰＮ（固定パターンノイズ）補正回路、７・・・黒沈み補正回路、９・・・画像処理回路、１０・・・信号処理回路、１０ａ・・・信号処理回路、１１・・・表示部、１３・・・メモリカード、１５・・・カメラ制御部、１７・・・操作部材、３１・・・画素、３３・・・ＯＢ（オプティカルブラック）部、３５・・・走査回路、３７・・・カラムＣＤＳ、３９・・・カラムアンプ、４１・・・ＡＤ変換回路、４２・・・ＯＢクランプ部、５１・・・フレームメモリ、５３・・・減算器、５５・・・ＦＰＮ補正信号生成回路、５７・・・減算器、５９・・・減算器、７１・・・画像信号選択的置換回路、７３・・・減算器、７５・・・リセット信号選択的置換回路、７７・・・電荷信号選択的検出回路、１００・・・高輝度部、１０１・・・ＦＰＮ（固定パターンノイズ）、１０３・・・ＫＴＣノイズ（熱雑音）

Claims (6)

1. 画素を二次元状に配列してなる撮像素子と、
   上記画素をリセットしたときのリセット信号を読出すリセット信号読出し部と、
   上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読出す時間区間とは異なる時間区間において読出す電荷信号読出し部と、
   上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正する固定パターンノイズ補正部と、
   上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行う黒沈み補正部と、
   を備えたことを特徴とする撮像装置。
2. 上記撮像素子は、さらに上記二次元状に配列された画素のカラム毎に信号処理部を有しており、上記固定パターンノイズ補正部は、上記信号処理部で発生する固定パターンノイズを補正するものであることを特徴とする請求項１に記載の撮像装置。
3. 上記黒沈み補正部は、上記電荷信号から上記リセット信号を減算する減算部と、上記減算部により上記リセット信号が減算された電荷信号のうち、所定の閾値以下の電荷信号を所定の電荷信号に置換える電荷信号置換部を有してなることを特徴とする請求項１に記載の撮像装置。
4. 上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第１リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読出部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読出部と、上記光電変換部をリセットする第２リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたＣＤＳ回路と、を有してなり、
   上記リセット信号読出し部は、電子ローリングシャッタにより上記第１リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第２リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記ＣＤＳ回路によりＣＤＳされた上記第１リセット信号を読出す第１リセット信号読出し部と、上記第１リセット部により上記電荷信号蓄積部をリセットしたときの第２リセット信号を、上記第１リセット信号読出し区間とは異なる時間区間に上記ＣＤＳ回路を介さないで読出す第２リセット信号読出し部と、を有してなり、
   上記黒沈み補正部は、上記第１リセット信号から上記第２リセット信号を減算する第１減算部と、上記電荷信号から上記第１リセット信号を減算する第２減算部と、上記第１減算部により減算演算されたリセット信号のうち、所定の閾値以上のリセット信号の値を所定値に置換えるリセット信号選択的置換部と、上記第２減算部で減算演算された電荷信号から、上記リセット信号選択的置換部において置換えられたリセット信号を減算する第３減算部と、を備えたことを特徴とする請求項１に記載の撮像装置。
5. 上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第１リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読出部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読出部と、上記光電変換部をリセットする第２リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたＣＤＳ回路と、を有してなり、
   上記リセット信号読出し部は、電子ローリングシャッタにより上記第１リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第２リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記ＣＤＳ回路によりＣＤＳされた上記第１リセット信号を読出す第１リセット信号読出し部と、上記第１リセット部により上記電荷信号蓄積部をリセットしたときの第２リセット信号を、上記第１リセット信号読出し区間とは異なる時間区間に上記ＣＤＳ回路を介さないで読出す第２リセット信号読出し部と、を有してなり、
   上記黒沈み補正部は、上記第１リセット信号から上記第２リセット信号を減算する第１減算部と、上記電荷信号から上記第１リセット信号を減算する第２減算部と、上記第２減算部により減算演算された電荷信号のうち、所定の閾値以上の電荷信号の画素の番地を検出する電荷信号選択的検出部と、上記第２減算部により減算演算された電荷信号から、上記第１減算部で減算演算されたリセット信号を減算する第３減算部と、上記第３減算部で減算された電荷信号のうち、上記電荷信号選択的検出部で検出された番地の画素の電荷信号を所定値に置換える画像信号選択的置換え部と、
   を備えたことを特徴とする請求項１に記載の撮像装置。
6. 二次元状に配列してなる画素をリセットしたときのリセット信号を読出すステップと、
   上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読出す時間区間とは異なる時間区間において読出すステップと、
   上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正するステップと、
   上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行うステップと、
   を有することを特徴とする撮像方法。