

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-245891

(P2010-245891A)

(43) 公開日 平成22年10月28日(2010.10.28)

(51) Int.Cl. F I テーマコード(参考)  
**HO4N 5/335 (2006.01)** HO4N 5/335 P 5C024  
 HO4N 5/335 E

審査請求 未請求 請求項の数 6 O L (全 33 頁)

(21) 出願番号 特願2009-93257(P2009-93257)  
 (22) 出願日 平成21年4月7日(2009.4.7)

(71) 出願人 504371974  
 オリンパスイメージング株式会社  
 東京都渋谷区幡ヶ谷2丁目43番2号  
 (74) 代理人 100109209  
 弁理士 小林 一任  
 (72) 発明者 本田 努  
 東京都渋谷区幡ヶ谷2丁目43番2号オリ  
 ンパスイメージング株式会社内  
 (72) 発明者 松田 成介  
 東京都渋谷区幡ヶ谷2丁目43番2号オリ  
 ンパス株式会社内  
 (72) 発明者 五味 祐一  
 東京都渋谷区幡ヶ谷2丁目43番2号オリ  
 ンパス株式会社内

最終頁に続く


(54) 【発明の名称】 撮像装置および撮像方法

(57) 【要約】

【課題】固定パターンノイズ(FPN)がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供する。

【解決手段】入射光量に応じた光電変換信号を発生させる光電変換部を含む画素を2次元的に配列し、光電変換信号を蓄積する蓄積部を有する撮像素子3と、光電変換信号を蓄積部において蓄積する前に蓄積部からのリセット信号を読み出す走査回路35と、光電変換信号を蓄積部において蓄積した後に、蓄積部からの電荷信号について、リセット信号に基づいて固定パターンノイズを補正するFPN補正回路5と、固定パターンノイズを補正した電荷信号に対して黒沈み補正を行う黒沈み補正回路7を有する。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

画素を二次元状に配列してなる撮像素子と、  
 上記画素をリセットしたときのリセット信号を讀出すリセット信号讀出し部と、  
 上記画素を所定時間露光したときの電荷信号を、上記リセット信号を讀出す時間区間とは異なる時間区間において讀出す電荷信号讀出し部と、  
 上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正する固定パターンノイズ補正部と、  
 上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行う黒沈み補正部と、  
 を備えたことを特徴とする撮像装置。

10

## 【請求項 2】

上記撮像素子は、さらに上記二次元状に配列された画素のカラム毎に信号処理部を有しており、上記固定パターンノイズ補正部は、上記信号処理部で発生する固定パターンノイズを補正するものであることを特徴とする請求項 1 に記載の撮像装置。

## 【請求項 3】

上記黒沈み補正部は、上記電荷信号から上記リセット信号を減算する減算部と、上記減算部により上記リセット信号が減算された電荷信号のうち、所定の閾値以下の電荷信号を所定の電荷信号に置換える電荷信号置換部を有してなることを特徴とする請求項 1 に記載の撮像装置。

20

## 【請求項 4】

上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第 1 リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を讀み出す信号讀出部と、該電荷信号蓄積部をリセットしたときのリセット信号を讀み出すリセット信号讀出部と、上記光電変換部をリセットする第 2 リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置された C D S 回路と、を有してなり、

上記リセット信号讀出し部は、電子ローリングシャッタにより上記第 1 リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第 2 リセット部により上記光電変換部をリセットしたときの電荷信号を連続して讀出し、上記 C D S 回路により C D S された上記第 1 リセット信号を讀出す第 1 リセット信号讀出し部と、上記第 1 リセット部により上記電荷信号蓄積部をリセットしたときの第 2 リセット信号を、上記第 1 リセット信号讀出し区間とは異なる時間区間に上記 C D S 回路を介さないで讀出す第 2 リセット信号讀出し部と、を有してなり、

30

上記黒沈み補正部は、上記第 1 リセット信号から上記第 2 リセット信号を減算する第 1 減算部と、上記電荷信号から上記第 1 リセット信号を減算する第 2 減算部と、上記第 1 減算部により減算演算されたリセット信号のうち、所定の閾値以上のリセット信号の値を所定値に置換えるリセット信号選択的置換部と、上記第 2 減算部で減算演算された電荷信号から、上記リセット信号選択的置換部において置換えられたリセット信号を減算する第 3 減算部と、を備えたことを特徴とする請求項 1 に記載の撮像装置。

40

## 【請求項 5】

上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第 1 リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を讀み出す信号讀出部と、該電荷信号蓄積部をリセットしたときのリセット信号を讀み出すリセット信号讀出部と、上記光電変換部をリセットする第 2 リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された

50

画素のカラム毎に配置されたCDS回路と、を有してなり、

上記リセット信号読出し部は、電子ローリングシャッタにより上記第1リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第2リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記CDS回路によりCDSされた上記第1リセット信号を読出す第1リセット信号読出し部と、上記第1リセット部により上記電荷信号蓄積部をリセットしたときの第2リセット信号を、上記第1リセット信号読出し区間とは異なる時間区間に上記CDS回路を介さないで読出す第2リセット信号読出し部と、を有してなり、

上記黒沈み補正部は、上記第1リセット信号から上記第2リセット信号を減算する第1減算部と、上記電荷信号から上記第1リセット信号を減算する第2減算部と、上記第2減算部により減算演算された電荷信号のうち、所定の閾値以上の電荷信号の画素の番地を検出する電荷信号選択的検出部と、上記第2減算部により減算演算された電荷信号から、上記第1減算部で減算演算されたリセット信号を減算する第3減算部と、上記第3減算部で減算された電荷信号のうち、上記電荷信号選択的検出部で検出された番地の画素の電荷信号を所定値に置換える画像信号選択的置換え部と、

を備えたことを特徴とする請求項1に記載の撮像装置。

【請求項6】

二次元状に配列してなる画素をリセットしたときのリセット信号を読出すステップと、上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読出す時間区間とは異なる時間区間において読出すステップと、

上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正するステップと、

上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行うステップと、を有することを特徴とする撮像方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像装置および撮像方法に関し、詳しくは、固体撮像素子に高輝度光が入射した際に生ずる黒沈みを補正可能な撮像装置及び撮像方法に関する。

【背景技術】

【0002】

CMOS型イメージセンサが携帯電話やデジタルカメラ等の撮像装置として使用されている。このMOS型イメージセンサは、消費電力が小さく部品点数が少なくて済むという利点があるが、高輝度入射光があるとその周囲が黒くなってしまいう黒沈み現象が生じる場合がある。すなわち、本来、高輝度入射光の場合には白く写るはずであるが、黒くなってしまふことから、見苦しい写真となってしまふという問題があった。

【0003】

そこで、このような黒沈みを補正するようにした固体撮像装置が特許文献1に開示されている。図15は、この特許文献1に記載の黒沈み補正の考え方を適用した撮像装置を示すブロック図である。光学系1で結像された像を撮像素子3は光電変換し、画像信号を出力する。撮像素子3の出力は、信号処理回路10aに接続されており、信号処理回路10aは、相関二重サンプリング(Correlated Double Sampling 以下、「CDS」と称す)回路4と、黒沈み補正回路7と、画像処理回路9を有する。

【0004】

CDS回路4は、リセットノイズの除去回路であり、また、黒沈み補正回路7は、撮像素子3に高輝度光が入射した際に発生する黒沈みを補正するための回路である。黒沈み補正回路7によって黒沈み補正がなされた画像信号は画像処理回路9において画像処理され、メモリカード13に記録されると共に、表示部11に表示される。カメラ制御部15は、リリース釦等の操作部材17の操作状態に応じて、前述の撮像素子3、信号処理回路10a等を制御し、撮影や再生を行う。

10

20

30

40

50

## 【 0 0 0 5 】

ところで、近年撮像素子内部に画素列毎に、CDS回路（以下、「カラムCDS」と称す）、このCDS回路の出力信号を増幅する増幅回路（以下、「カラムアンプ」と称す）及びこの増幅回路の出力信号をAD変換するAD変換回路を設け、このAD回路でデジタル化された画像信号を出力する撮像素子が普及してきている。

## 【 0 0 0 6 】

次に、このような撮像素子に対して特許文献1の技術を適用して黒沈み補正を行った場合、すなわち、カラムCDSを有する撮像素子の出力信号を、黒レベルよりも低いスレッシュレベルと比較し、撮像素子の出力信号レベルがスレッシュレベルを下回るときに、所定レベルの信号に置換えるという黒つぶれ補正を行った場合について、図16及び図17を用いて説明する。

10

## 【 0 0 0 7 】

撮像素子に高輝度光が入射すると、黒沈み補正がない場合には、図16(a)に示すように、高輝度光が入射した高輝度部100が黒くなる。撮像素子の各フォトダイオードのリセット時におけるリセット信号を画像にすると、図16(b)のようになる。そして、図16(b)のx1-x2に沿った部分の信号をグラフ化すると、図17(a)のようになる。なお、ここでの説明は、面順次によるリセット、電荷読み出しを行う場合である。撮像素子の各フォトダイオードのリセットは被写体像の電荷蓄積を行う前に行われ、リセット時の信号には、図17(a)に示すように、KTCノイズ（熱雑音）103、高輝度光が入射した高輝度部100の信号の他に、カラムCDSやカラムアンプなどの特性の違いに起因する固定パターンノイズ（以下、「FPN」と称す）101が含まれている。

20

## 【 0 0 0 8 】

撮像素子の各フォトダイオードのリセット後に電荷蓄積を行うと、図16(c)のようになり（図はランダム画像の例）、x1-x2に沿った部分の各フォトダイオードからの信号（電荷信号）をグラフ化すると図17(b)のようになる。この電荷信号には、FPNおよびKTCノイズが重畳している。電荷信号からリセット信号を減算し差分信号（出力信号）を得ると、KTCノイズを除去することができ、出力信号を画像化すると図16(d)のようになる。

## 【 0 0 0 9 】

図16(d)の画像では、KTCノイズは除去できるが、高輝度入射部分は黒沈み状態となってしまう。このような黒沈み状態を補正するために、特許文献1においては、OBレベルよりも低い出力信号については、最高輝度レベルとなるように黒沈み補正回路を設けている。

30

## 【 先行技術文献 】

## 【 特許文献 】

## 【 0 0 1 0 】

【 特許文献1 】 特開2006-222708号公報

## 【 発明の概要 】

## 【 発明が解決しようとする課題 】

## 【 0 0 1 1 】

40

特許文献1に記載の技術をカラムCDS等を内蔵した撮像素子に適用した場合、図17(c)においては、高輝度部100はOBレベルよりも低い出力信号となることから、この部分を最高輝度レベルとなるように補正することにより、高輝度部を白く表現されるように補正することができる。しかし、出力信号を得るにあたって、図17(d)に示すように、高輝度部分であっても出力信号がOBレベル以上の場合がある。

## 【 0 0 1 2 】

これは、上記従来技術においては、黒つぶれを検出するために撮像素子の出力信号レベルと比較する所定のスレッシュレベルが各カラム（列）ごとのFPNに対応していないために、カラムに起因したFPNを補正することができず、CDSを行った後の黒沈みレベルがOBレベルより高くなる場合があるからである。この場合には、黒沈み補正が行われ

50

ることがなく、高輝度部分は黒くなったままであり、実際の被写体とは異なった画像となってしまうという不具合がある。

【0013】

本発明は、このような事情を鑑みてなされたものであり、固定パターンノイズ(FPN)がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供することを目的とする。

【課題を解決するための手段】

【0014】

上記目的を達成するため第1の発明に係わる撮像装置は、画素を二次元状に配列してなる撮像素子と、上記画素をリセットしたときのリセット信号を読み出すリセット信号読み出し部と、上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読み出す時間区間とは異なる時間区間において読み出す電荷信号読み出し部と、上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正する固定パターンノイズ補正部と、上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行う黒沈み補正部と、を備える。

10

【0015】

第2の発明に係わる撮像装置は、上記第1の発明において、上記撮像素子は、さらに上記二次元状に配列された画素のカラム毎に信号処理部を有しており、上記固定パターンノイズ補正部は、上記信号処理部で発生する固定パターンノイズを補正する。

20

【0016】

第3の発明に係わる撮像装置は、上記第1の発明において、上記黒沈み補正部は、上記電荷信号から上記リセット信号を減算する減算部と、上記減算部により上記リセット信号が減算された電荷信号のうち、所定の閾値以下の電荷信号を所定の電荷信号に置換える電荷信号置換部を有する。

【0017】

第4の発明に係わる撮像装置は、上記第1の発明において、上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号蓄積部をリセットする第1リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読み出し部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読み出し部と、上記光電変換部をリセットする第2リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたCDS回路と、を有してなり、上記リセット信号読み出し部は、電子ローリングシャッタにより上記第1リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第2リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読み出し、上記CDS回路によりCDSされた上記第1リセット信号を読み出す第1リセット信号読み出し部と、上記第1リセット部により上記電荷信号蓄積部をリセットしたときの第2リセット信号を、上記第1リセット信号読み出し区間とは異なる時間区間に上記CDS回路を介さずに読み出す第2リセット信号読み出し部と、を有してなり、上記黒沈み補正部は、上記第1リセット信号から上記第2リセット信号を減算する第1減算部と、上記電荷信号から上記第1リセット信号を減算する第2減算部と、上記第1減算部により減算演算されたリセット信号のうち、所定の閾値以上のリセット信号の値を所定値に置換えるリセット信号選択的置換部と、上記第2減算部で減算演算された電荷信号から、上記リセット信号選択的置換部において置換えられたリセット信号を減算する第3減算部と、を備える。

30

40

【0018】

第5の発明に係わる撮像装置は、上記第1の発明において、上記撮像素子は、入射光量に応じた電荷信号を生成し所定時間蓄積する光電変換部と、上記電荷信号を一時的に保持する電荷信号蓄積部と、上記光電変換部と上記電荷信号蓄積部との間に配置され上記光電変換部に蓄積された信号電荷を上記電荷信号蓄積部に移送するゲート部と、上記電荷信号

50

蓄積部をリセットする第1リセット部と、上記電荷信号蓄積部に蓄積された電荷信号を読み出す信号読出部と、該電荷信号蓄積部をリセットしたときのリセット信号を読み出すリセット信号読出部と、上記光電変換部をリセットする第2リセット部と、を有する画素が二次元状に配列された画素部と、上記二次元状に配列された画素のカラム毎に配置されたCDS回路と、を有してなり、上記リセット信号読出し部は、電子ローリングシャッタにより上記第1リセット部により上記電荷信号蓄積部をリセットしたときのリセット信号、及び上記第2リセット部により上記光電変換部をリセットしたときの電荷信号を連続して読出し、上記CDS回路によりCDSされた上記第1リセット信号を読み出す第1リセット信号読出し部と、上記第1リセット部により上記電荷信号蓄積部をリセットしたときの第2リセット信号を、上記第1リセット信号読出し区間とは異なる時間区間に上記CDS回路を介さないで読出す第2リセット信号読出し部と、を有してなり、上記黒沈み補正部は、上記第1リセット信号から上記第2リセット信号を減算する第1減算部と、上記電荷信号から上記第1リセット信号を減算する第2減算部と、上記第2減算部により減算演算された電荷信号のうち、所定の閾値以上の電荷信号の画素の番地を検出する電荷信号選択的検出部と、上記第2減算部により減算演算された電荷信号から、上記第1減算部で減算演算されたリセット信号を減算する第3減算部と、上記第3減算部で減算された電荷信号のうち、上記電荷信号選択的検出部で検出された番地の画素の電荷信号を所定値に置換える画像信号選択的置換え部と、を備える。

【0019】

第6の発明に係わる撮像方法は、二次元状に配列してなる画素をリセットしたときのリセット信号を読み出すステップと、上記画素を所定時間露光したときの電荷信号を、上記リセット信号を読み出す時間区間とは異なる時間区間において読出すステップと、上記リセット信号に基づいて、上記電荷信号に含まれる固定パターンノイズを補正するステップと、上記固定パターンノイズが補正された電荷信号に対して黒沈み補正を行うステップと、を有する。

【発明の効果】

【0020】

本発明によれば、固定パターンノイズ(FPN)がある場合でも、黒沈み補正を行うことのできる撮像装置および撮像方法を提供することができる。

【図面の簡単な説明】

【0021】

【図1】本発明の第1実施形態に係わるデジタルカメラの構成を示すブロック図である。

【図2】本発明の第1実施形態におけるデジタルカメラの撮像素子の詳細を示すブロック図である。

【図3】本発明の第1実施形態におけるデジタルカメラの撮像素子の画素の構成をより詳細に示す回路図である。

【図4】本発明の第1実施形態に係わるデジタルカメラのFPN補正回路と黒沈み補正回路の構成を示すブロック図である。

【図5】本発明の第1実施形態におけるデジタルカメラにおいて、グローバルシャッタ時の動作を示すタイミングチャートである。

【図6】本発明の第1実施形態に係わるデジタルカメラにおいて、黒沈み現象発生時と補正された画像の様子を示す図である。

【図7】本発明の第1実施形態に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、(a)はリセット信号を示し、(b)は電荷信号を示し、(c)は演算後の信号を示す。

【図8】本発明の第1実施形態におけるデジタルカメラにおいて、出力信号の様子を示し、(a)は出力信号のグラフ、(b)は出力信号に基づく映像を示す。

【図9】本発明の第1実施形態の変形例に係わるデジタルカメラにおいて、グローバルシャッタ時の動作を示すタイミングチャートである。

【図10】本発明の第2実施形態におけるデジタルカメラの構成を示すブロック図である

。

【図 1 1】本発明の第 2 実施形態におけるデジタルカメラにおいて、ローリング読み出しによって F P N 補正值を読み出した後にグローバルシャッタで読み出しを行う時の動作を示すタイミングチャートである。

【図 1 2】本発明の第 2 実施形態に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、( a ) ~ ( c ) は黒沈み補正回路のない場合における、( a ) はリセット信号を示し、( b ) は電荷信号を示し、( c ) は演算後の信号を示し、( d ) ~ ( f ) は黒沈み補正回路のある場合における、( d ) はリセット信号を示し、( e ) は電荷信号を示し、( f ) は演算後の信号を示す。

【図 1 3】本発明の第 2 実施形態の変形例におけるデジタルカメラの構成を示すブロック図である。

【図 1 4】本発明の第 2 実施形態の変形例に係わるデジタルカメラにおいて、信号の様子を示すグラフであり、( a ) ~ ( c ) は黒沈み補正回路がない場合における、( a ) はリセット信号を示し、( b ) は電荷信号を示し、( c ) は演算後の信号を示し、( d ) ~ ( f ) は黒沈み補正回路がある場合における、( d ) はリセット信号を示し、( e ) は電荷信号を示し、( f ) は演算後の信号を示す。

【図 1 5】従来のデジタルカメラの構成を示すブロック図である。

【図 1 6】従来のデジタルカメラにおいて、画像の様子を示す図である。

【図 1 7】従来のデジタルカメラにおいて、信号の様子を示すグラフであり、( a ) はリセット信号を示し、( b ) は電荷信号を示し、( c ) は演算後の信号を示す。

【発明を実施するための形態】

【 0 0 2 2 】

以下、図面に従って本発明を適用したデジタルカメラを用いて好ましい実施形態について説明する。図 1 は、本発明の第 1 実施形態に係わるデジタルカメラの構成を示すブロック図である。光学系 1 は撮影レンズであり、被写体像を撮像素子 3 上に結像する。撮像素子 3 は、2 次元的にフォトダイオード（以下、「 P D 」と称す）が配列された C M O S イメージセンサであり、この P D によって被写体像を光電変換する。撮像素子 3 の構成の詳細は図 2 を用いて後述する。

【 0 0 2 3 】

撮像素子 3 の出力は信号処理回路 1 0 に接続されている。信号処理回路 1 0 内には、F P N 補正回路 5、黒沈み補正回路 7、および画像処理回路 9 が配置されている。F P N 補正回路 5 は F P N を除去する補正回路であり、F P N 補正回路 5 の出力は黒沈み補正回路 7 に接続され、この黒沈み補正回路 5 は黒沈みを補正する。F P N 補正回路 5 と黒沈み補正回路 7 の詳細は、図 4 を用いて後述する。

【 0 0 2 4 】

黒沈み補正回路 7 の出力は、画像処理回路 9 に接続されており、画像処理回路 9 はホワイトバランス、画像圧縮、画像伸張等の各種画像処理を行う。この画像処理回路 9 の出力は、表示部 1 1 およびメモリカード 1 3 に接続されている。メモリカード 1 3 には、圧縮された画像データが記録される。表示部 1 1 には記録された画像データを伸張して表示され、また、ライブビュー表示等の表示がなされる。カメラ制御部 1 5 は、リリース釦や再生釦等の操作部材 1 7 の操作状態を入力し、これの操作部材 1 7 に操作状態に応じて撮像素子 3、信号処理回路 1 0 等を制御する。

【 0 0 2 5 】

次に撮像素子 3 の構成について、図 2 を用いて説明する。撮像素子 3 には、フォトダイオードを含む画素 3 1 が、2 次元的に配列されている。このフォトダイオードは入射する光強度に比例した光電荷を発生するとともにこの電荷信号を所定時間蓄積する。また、画素 3 1 は P D に蓄積された電荷信号をゲートを介して移送して、一時的に保持する電荷信号蓄積部であるフローティングディフュージョン（以下、「 F D ）と称す）を有している。各画素 3 1 はカラム方向（列方向）の読み出しラインに接続されており、この読み出しラインの各出力端側には、カラム C D S 3 7 が接続され、各カラム C D S 3 7 の出力には

10

20

30

40

50

、カラムアンプ 39 が接続されている。カラム CDS 37 は、相関二重サンプリングによってリセットノイズを除去し、カラムアンプ 39 は、各光電変換信号の増幅を行う。カラム CDS 37 およびカラムアンプ 39 は、オフセットばらつき等があり、このため FPN が発生する。

【0026】

画素 31 の周辺側の 1 列は、アルミ等により遮光されたオプティカルブラック（以下、「OB」と称す）部 33 である。OB 部 33 の各画素は、画素 31 と同様に、カラム方向の読み出しラインに接続されており、この読み出しラインの出力端側には、カラム CDS 37 が接続され、このカラム CDS 37 の出力には、カラムアンプ 39 が接続されている。なお、第 1 実施形態においては、カラム CDS による CDS は行われぬように制御される。すなわち、実質的にカラム CDS に入力された信号は、そのままカラム CDS から出力されるように制御される。

10

【0027】

OB クランプ部 42 は、この OB 部 33 からの画素の電位（以下、「OB レベル」と称す）に基づいて、リセット信号又は電荷信号をクランプする。なお、この OB レベルは暗電流等により変動するものである。

【0028】

走査回路 35 は、画素 31 や OB 部 33 に接続され、これらからの信号を、順次走査して出力し、カラム CDS 37 およびカラムアンプ 39 によって処理された後、AD 変換回路 41 に出力させる。AD 変換回路 41 は、カラムアンプ 39 から出力される信号をアナログ - デジタル変換する。AD 変換回路 41 にてアナログ - デジタル変換されたリセット信号は、OB クランプ回路 42 で OB レベル 1 ( $V_{ob1}$ ) にクランプされた後、FPN 補正回路 5 にデジタル信号で出力する。

20

【0029】

次に、図 3 は、撮像素子 11 における画素 31 の構成をより詳細に示す回路図である。

【0030】

図 3 において、PD はフォトダイオードであり、FD は PD に蓄積された電荷信号を、ゲート部  $M_{tx1}$  を介して移送して一時的に保持するフローティングディフュージョンである。

【0031】

$M_{tx2}$  は PD をリセットする第 2 リセット部として機能するトランジスタであり、電流源 VDD に接続されると共に、PD リセットパルスを印加するための信号線  $T_{x2}$  に接続されている。

30

【0032】

$M_{tx1}$  は PD の信号を FD へ移送するゲート部として機能するトランジスタであり、移送パルスを印加するための信号線  $T_{x1}$  に接続されている。

【0033】

$M_a$  は増幅部として機能する増幅用トランジスタであり、垂直転送線 VTL に設けられた電流源 VDD とでソースフォロアンプを構成する。FD の信号は、増幅用トランジスタ  $M_a$  により増幅され、リセット信号や電荷信号を讀出す信号讀出部として機能する選択トランジスタ  $M_b$  を介して垂直転送線 VTL に出力される。選択トランジスタ  $M_b$  は、選択パルスを印加するための信号線 SEL に接続されている。

40

【0034】

$M_r$  は電荷信号蓄積部 FD および増幅用トランジスタ  $M_a$  の入力部をリセットする第 1 リセット部として機能するトランジスタであり、FD リセットパルスを印加するための信号線 RES に接続されている。

【0035】

なお、OB 部 33 は遮光されている他は画素 31 と同様に構成されている。

【0036】

次に、FPN 補正回路 5 と黒沈み補正回路 7 の詳細について、図 4 を用いて説明する。

50



F P N補正回路5は、フレームメモリ51と減算器53を有する。フレームメモリ51は、A D変換回路41から送信されてくるリセット信号を記憶し、減算器53に出力する。減算器53は、A D変換回路41から送信されてくる電荷信号と、フレームメモリ51から出力されるリセット信号の差分を出力する。ここで、リセット信号は、撮像素子3のリセット時において、各画素31ごとに読み出された信号であり、電荷信号は露光期間終了後に、各画素31ごとに読み出された信号である。

【0037】

減算器53の出力は、黒沈み補正回路7内の選択的置換回路71に接続される。この選択的置換回路71は、減算器53からの画素毎の出力がOBレベル以下か否かを判定し、この判定結果が、OBレベル以下であった場合には、その画素について、MSB(最大値)に置き換え、OBレベル以上であった場合には、その値のまま出力する。黒沈み補正回路7における黒沈み補正については、図6乃至図8を用いて後述する。

10

【0038】

次に、F P N補正回路5と黒沈み補正回路7の動作について、図5乃至図8を用いて説明する。

【0039】

被写体像の露光に先立ち、まずリセットトランジスタMrをオンすることにより全画素のFDがリセットされ、このときの各画素のFDの電圧(この電圧を「リセット信号」と称する)が順次読み出される。すなわち、図5に示すタイミングt1において、FDが全画素について一括してリセットされ、続いて、リセット読み出し期間内に、全画素のリセット信号が順次読み出され、A D変換回路41においてデジタル化される。

20

【0040】

A D変換回路41にてアナログ-デジタル変換されたリセット信号は、OB部33の画素列jからのOBレベル1( $V_{ob1}(j)$ )に基づいてクランプされる。すなわち、各画素のリセット信号を $V_r(i, j)$ 、K T Cノイズを $V_{k t c}(i, j)$ ( $i, j$ はそれぞれX方向i番目、Y方向j番目の画素を意味する)、カラムiのF P Nを $V_{f p n}(i)$ とすると、クランプ回路の出力信号の値 $V_r(i, j)$ は、

$$V_r(i, j) = V_r(i, j) + V_{f p n}(i) + V_{k t c}(i, j) - V_{ob1}(j) \quad \dots (1)$$

となる。このクランプ回路の出力信号 $V_r(i, j)$ は、フレームメモリ51に記憶される。

30

【0041】

なお、図5において斜線は、撮像素子3の操作回路35により各画素の選択トランジスタMbが順次選択され、水平方向を副走査方向、垂直方向を主走査方向として各画素のリセット信号が順次読出される様子を概念的に示したものである。

【0042】

リセット信号 $V_r(i, j)$ をx1-x2に沿ってグラフ化すると、図7(a)のようになる。リセット信号には、F P N101とK T Cノイズ103に加えて、高輝度入射光による高輝度部100の信号が重畳している。このリセット信号を映像化すると、図6(a)に示すようになり、高輝度部100に対応する部分が白くなっている。

40

【0043】

リセット信号 $V_r(i, j)$ をフレームメモリ51に記憶すると、次に、被写体像を撮像素子3によって光電変換する露光動作を行う。すなわち、図5に示すタイミングt2において、グローバルシャッタにより、各画素31のリセットを行って(図中、Mt x 2がH L)、各画素同時に被写体像のPDで光電変換を開始させるとともに電荷を蓄積する。適正露光となる時間経過時、すなわちタイミングt3(図5参照)になると、撮像素子3の電子シャッタの閉じ動作を行う(図中、Mt x 1)。電子シャッタの閉じ動作によって、PDに蓄積された電荷信号がFDへ移送され、実質的にPDにおける電荷蓄積が停止される。タイミングt3~t4における画素信号読み出し期間内に、各FDからカラム毎に電荷信号が読み出される。読み出された電荷信号は、カラムアンプ39によって増幅さ

50

れた後、AD変換回路41に出力され、アナログ-デジタル変換される。

【0044】

アナログ-デジタル変換された電荷信号を映像化すると、図6(b)に示すようになり、高輝度を通るようにx1-x2に沿って電荷信号をグラフ化すると、図7(b)のようになる。電荷信号には、KTCノイズ103とFPN101が重畳している。

【0045】

このアナログ-デジタル変換された電荷信号は、OB部33の画素列jからのOBレベル2(Vob2(j))に基づいてクランプされる。すなわち、各画素の電荷信号をVp(i,j)(i,jはそれぞれX方向i番目、Y方向j番目の画素を意味する)、とすると、クランプ回路の出力信号の値は、

$$V_p(i,j) = V_p(i,j) + V_{fpn}(i) + V_{ktc}(i,j) - V_{ob2}(j) \quad \dots (2)$$

となる。なお、Vfpn(i)は、式(1)で用いたのと同じカラムiのFPNである。このクランプ回路の出力信号である電荷信号Vp(i,j)は、FPNデータ補正回路5に出力される。なお、一般に、OBレベル2(Vob2)は、OBレベル1(Vob1)に対して露光時間に対応した暗電流に基づく電圧だけ大きな値となる。すなわち、一般に、Vob2 > Vob1の関係がある。

【0046】

FPNデータ補正回路5において、KTCノイズ103とFPN101を除去するために、電荷信号Vp(i,j)からリセット信号Vr(i,j)を減算する。リセット信号Vr(i,j)はフレームメモリ51に記憶されており、電荷信号の読み出し時に、減算器53において減算演算が行われる。したがって、減算器53の出力信号Vp(i,j)は、

$$V_p(i,j) = V_p(i,j) - V_r(i,j) \quad \dots (3)$$

式(3)に式(1)、(2)を適用すると、

$$V_p(i,j) = V_p(i,j) - V_r(i,j) - (V_{ob2} - V_{ob1}) \quad \dots (4)$$

となる。この電荷信号Vp(i,j)は、FPN及びKTCノイズが除去されていることがわかる。減算器53の出力信号である電荷信号Vp(i,j)を映像化すると、図6(c)に示すようになり、高輝度部が黒く表示される。また、高輝度部を通るようにx1-x2に沿ってグラフ化すると、図7(c)のようになる。減算後の信号は、KTCノイズ103とFPN101が除去され、また高輝度部100に対応する部分のボトムが予め設定されたスレッシュレベルVth1よりも低くなっている。

【0047】

減算器53の出力信号である電荷信号(Vp(i,j))は、黒沈み補正回路7中の選択的置換回路71に出力される。選択的置換回路71では、スレッシュレベルVth1よりも低い信号に対しては、MSB(最大値)に置き換えを行い、スレッシュレベルVth1よりも高い信号に対しては、そのまま信号を出力する。選択的置換回路71において黒沈み補正を行った出力信号を画像化すると、図8(b)のようになる。このときの出力信号をx1-x2に沿ってグラフ化すると、図8(a)のようになる。図8(a)、(b)から分かるように、高輝度部100は、MSB(最大値)に置き換えられており、画像も白く表示される。

【0048】

このように、本発明の第1実施形態においては、リセット信号を用いて電荷信号から固定パターンノイズ(FPN)を除去し、このFPNが除去された電荷信号に基づいて黒沈み補正を行っている。このため、FPNがある場合でも、黒沈み補正を正確に行うことができる。すなわち、従来の固体撮像装置においては、FPNを除去せずに、黒沈み補正を行っていたが、この場合には、電荷信号からリセット信号を減算した場合に、黒沈みレベルがOBよりも高くなる場合があり、黒沈み補正を行うことができない場合がある。これに対して、本実施形態においては、FPN補正を行ってから、黒沈み補正を行うようにし

10

20

30

40

50

ているので、このような不具合を減らすことができる。

【0049】

また、本実施形態においては、黒沈み補正を行うにあたって、リセット信号をフレーム単位で記録し、電荷信号から記録されたリセット信号を減算し、減算された電荷信号がスレッシュレベル $V_{th1}$ よりも低い場合にはハイレベル信号に置き換えるようにしている。このため、面単位でFPN補正とKTCノイズの除去を行うことができる。

【0050】

次に、本発明の第1実施形態の変形例を図9を用いて説明する。本発明の第1実施形態においては、図5に示すように、タイミング $t_1$ から $t_2$ の間でリセット信号を読み出し、その後タイミング $t_2$ から $t_3$ の間で露光を行っていた。

10

【0051】

これに対して、本変形例においては、図9に示すようにリセット読み出し期間が一部露光期間と重複するようにしている。また、第1実施形態においては、FDを一括リセットした後に、リセット信号を読み出したが、本変形例においては、各画素毎にFDをリセットしながらリセット信号を読み出す。

【0052】

本変形例においては、FDリセット即リセット読み出しになると同時に、露光開始後もリセット読み出しを続けるため、暗電流によるS/N劣化の影響を小さく出来る。

【0053】

次に、本発明の第2実施形態について、図10乃至図12を用いて説明する。第1実施形態においては、リセット時の信号を用いてFPN補正を行っていたが、第2実施形態においては、リセットに先立って行うローリングシャッタ動作時にFPN補正信号を生成し、これを用いてFPN補正を行うようにしている。

20

第2実施形態の構成は、図1において、信号処理回路10の内、FPN補正回路5と黒沈み補正回路7の部分を置き換えるだけであるので、相違部分を図10に示す。

【0054】

図10において、FPN補正回路5内には、フレームメモリ51、FPN補正信号生成回路55、減算器57、減算器59が配置されている。FPN補正信号生成回路55は、AD変換回路41に接続されており、ローリング期間(図11、 $t_0 \sim t_1$ )の間に各画素31から読み出された信号に基づいて、FPN補正信号を生成し、これを記憶する。

30

【0055】

減算器57は、AD変換回路41とFPN補正信号生成回路55に接続されており、AD変換回路41から出力されるリセット信号から、FPN補正信号生成回路55に記憶されたFPN補正信号を、各画素31ごとに減算演算を行う。この減算器57の減算演算によって、FPN補正後のリセット信号が出力される。減算演算されたリセット信号は、FPNは補正されているが、KTCノイズは除去されていない。また、高輝度部100に対応する信号はそのまま残っている。このFPNが補正されたリセット信号をフレームメモリ51に一旦記憶しておく。

【0056】

減算器59は、AD変換回路41とFPN補正信号生成回路55に接続されており、露光期間終了後に読み出された電荷信号から、FPN補正信号生成回路55に記憶されているFPN補正信号を、各画素31ごとに減算演算を行う。この減算器59の減算演算によって、FPN補正後の電荷信号が出力される。減算演算された電荷信号は、FPNは補正されているが、KTCノイズは除去されていない。

40

【0057】

黒沈み補正回路7内には、減算器73およびリセット信号選択的置換回路75が配置されている。リセット信号選択的置換回路75は、フレームメモリ51に接続されており、FPN補正後のリセット信号を入力し、スレッシュレベル $V_{th2}$ より高いリセット信号をOB値に置き換えを行う。リセット信号選択的置換回路75によって処理されたリセット信号は、黒沈みとFPNが補正されている。なお、スレッシュレベル $V_{th2}$ はKTC

50

ノイズよりも高いレベルとする。減算器 73 は、リセット信号選択的置換回路 75 と減算器 59 に接続され、露光期間（図 11、 $t_2 \sim t_3$ ）の間に露光され、電荷信号読み出し期間（図 11、 $t_3 \sim t_4$ ）の間に読み出された電荷信号から、リセット信号選択的置換回路 75 によりスレッシュレベル  $V_{th2}$  より高いリセット信号が OB 値に置き換えられた FPN 補正後のリセット信号を減算する。

【0058】

次に、第 2 実施形態の動作について、図 11 及び図 12 を用いて詳細に説明する。まず、画素 31 のリセット動作に先立って、ローリング期間（図 11、 $t_0 \sim t_1$ ）に、FPN 補正信号生成用に画素 31 からの信号を電子ローリングシャッタにより、PD をリセットした状態で、電荷とリセット信号を順次読み出し、カラム CDS で CDS を行って KTC ノイズの除去を行う。

10

【0059】

すなわち、各画素について、トランジスタ  $M_r$  をオンすることにより FD をリセットして読出したリセット信号をカラム CDS 37 により所定電位にクランプし、続いてトランジスタ  $M_{tx2}$  をオンすることにより PD をリセットした状態で読出した電荷信号をカラム CDS 37 によりクランプされた上記所定電位を基準に読出すという公知（例えば特開平 2006-222708 参照）の CDS を行う。このカラム CDS 37 によって CDS が行われた電荷信号は、AD 変換回路 41 においてアナログ-デジタル変換された後、FPN 補正信号生成回路 55 内に設けられたメモリに記憶される。この FPN 補正信号生成回路 55 に記憶された FPN 補正信号は、PD がリセットされた状態で読出された電荷信号に対して CDS が行われた電荷信号であるので、KTC ノイズは除去されているが FPN は残っている。この CDS により KTC ノイズが除去された電荷信号は、PD をリセットした状態で読出した電荷信号であるので、FPN に等しい。

20

【0060】

次に、FPN 補正信号生成回路 55 において、カラム CDS 37 から各画素毎に出力される FPN を各行毎に加算平均処理を行うことにより各カラム毎の FPN を生成して記憶する。いま、FPN 補正信号生成回路 55 に記憶されている第  $i$  列の FPN の値を、

$$V_{fpn}(i) - V_{ob1} \quad \dots (5)$$

とする。ただし、 $V_{ob1}$  は各列の OB レベル 1 を加算平均した値である。

【0061】

続いて、タイミング  $t_1$  において、第 1 実施形態と同様にして、各画素 31 のリセットを行い、リセット読み出し期間（ $t_1 \sim t_2$ ）内に、各画素 31 のリセット信号が読み出される。このリセット信号の値は、第 1 実施形態における（1）式で表される。次に、減算器 57 において、読み出されたリセット信号から、FPN 補正信号生成回路 55 で生成され、記憶されている FPN 補正信号を、各画素 31 ごとに減算する。すなわち、減算器 57 において減算演算されたリセット信号の値  $V_r(i, j)$  は、（1）式と（5）式から、

$$V_r(i, j) = V_r(i, j) + V_{kctc}(i, j) \quad \dots (6)$$

となる。ただし、OB レベル 1 が行方向に加算平均された  $V_{ob1}$  と、第  $i$  列の  $V_{ob1}(j)$  は、略等しいとしている。これによって、図 12 (a) に示すように、FPN が補正されたリセット信号を得ることができる。この減算器 57 から出力されたリセット信号は、フレームメモリ 51 に記憶される。式（6）からも明らかなように、フレームメモリ 51 に記憶されたリセット信号の KTC ノイズは除去されていない。

40

【0062】

フレームメモリ 51 に記憶された FPN 補正後のリセット信号は、リセット信号選択的置換回路 75 において、スレッシュレベル  $V_{th2}$  よりも高いレベルの信号が予め設定されたリセット信号レベルに置き換えられる。これによって、図 12 (d) に示すように、リセット信号のスレッシュレベル  $V_{th2}$  以上の高輝度部 100 に対応する信号は予め設定されたリセット信号レベルに補正される。この補正後のフレームメモリ 51 に記憶されたリセット信号は、式（6）からも明らかなように、FPN は補正されているが KTC ノ

50

イズは残っている。

【0063】

続いて、タイミング  $t_2$  になると、第1実施形態と同様にして、グローバルシャッタにより露光動作を開始し、各画素31ごとにPDにおける光電荷の生成と蓄積を行う。タイミング  $t_3$  になると  $M \times 1$  により蓄積電荷をFDに移送して露光動作を終了し、電荷信号の読み出しを開始する。この電荷信号の値  $V_p(i, j)$  は、第1実施形態における式(2)で表され、図12(e)に示すように、FPN101、KTCノイズ103が重畳している。この電荷信号は減算器59に入力され、電荷信号から、FPN補正信号生成回路55に記憶された式(5)で表されるFPN補正信号を、各画素31ごとに減算を行う。すなわち、減算器59の出力信号の値  $V_p(i, j)$  は、式(2)、式(5)から、

$$V_p(i, j) = V_p(i, j) + V_{ktc}(i, j) - (V_{ob2}(j) - V_{ob1}(i)) \cdots (7)$$

となる。式(7)からも明らかなように、減算器59による減算処理によって、電荷信号のFPNが補正されるが、KTCノイズ103は補正されずに残っている。

【0064】

次に、式(7)で表されるFPN補正された電荷信号から、リセット信号選択的置換回路75から出力されるリセット信号を、減算器73によって減算する。リセット信号選択的置換回路75から出力されるリセット信号の値は、一部のリセット信号がリセット信号選択的置換回路75によって補正されている他は、式(6)によって表されるので、減算器73の出力信号の値  $V_p(i, j)$  は、式(7)と式(2)から、

$$V_p(i, j) = V_p(i, j) - V_r(i, j) - (V_{ob2}(j) - V_{ob1}(i)) \cdots (7)$$

となり、第1実施形態における式(4)と同じになっている。この電荷信号  $V_p(i, j)$  は、FPN及びKTCノイズが除去されていることがわかる。電荷信号  $V_p(i, j)$  を映像化すると、図8(b)のようになり、黒沈みのない画像を得ることができる。また、高輝度部を通るように  $x_1 - x_2$  に沿ってグラフ化すると、図12(f)のようになる。減算後の出力信号は、KTCノイズ103とFPN101が除去され、黒沈みも補正されている。

【0065】

図12(c)は、黒沈み補正を行われなかった場合の出力信号を示しており、リセット信号において、高輝度部100に応じた信号をそのまま減算演算に使用することから、黒沈みが残り、見苦しい画像となる。

【0066】

このように本発明の第2実施形態においては、KTCノイズが除去されたFPNを生成し、このFPNに基づいてリセット信号からFPNを除去するように補正し、さらに補正したリセット信号に対して黒沈み補正を行い、この補正したリセット信号を用いて、電荷信号からKTCノイズを除去した黒沈み補正した画像信号を得るようにしている。このため、FPNノイズがある場合でも、黒沈み補正を行うことができる。

【0067】

次に、本発明の第2実施形態の変形例を図13及び図14を用いて説明する。第2実施形態においては、リセット信号に対して、リセット信号選択的置換回路75において黒沈み補正を行っていた。本変形例においては、電荷信号に対して黒沈みを検出して、KTCノイズ除去後に、補正を行うようにしている。

【0068】

本変形例の構成は、第2実施形態に係わる図10のブロック図において、リセット信号選択的置換回路75を省略し、代わりに、減算器59と減算器73の間であって、黒沈み補正回路7内に、電荷信号選択的検出回路77と、検出した画素の置き換えを行う画像信号選択的置換回路71を設けた点以外は、第2実施形態と同様である。そこで、この相違点を中心に説明する。

10

20

30

40

50

## 【0069】

電荷信号選択的検出回路77は、電荷信号とスレッシュレベル $V_{th3}$ を比較し、スレッシュレベル $V_{th3}$ より高い電荷信号については、その画素を信号選択的置換回路71にて最大値(MSB)に置き換えを行う。ここで、スレッシュレベル $V_{th3}$ は、電荷信号としての最大値より少し低い値とする。

## 【0070】

次に、第2実施形態の本変形例の動作について、図11および図14を用いて説明する。まず、第2実施形態と同様に、ローリング期間(図11、 $t_0 \sim t_1$ )に、FPN補正信号生成用に画素31からの信号を電子ローリングシャッタにより、PDをリセットした状態で、電荷とリセット信号を順次読み出し、カラムCDSでCDSを行ってKTCノイズの除去を行う。ここで、KTCノイズ除去処理を行った各画素31の信号に基づいて、FPN信号生成回路55は、FPNを補正するための補正信号を生成し、これを記憶する。

10

## 【0071】

続いて、タイミング $t_1$ において、第1実施形態1と同様にして、各画素31のリセットを行い、リセット読み出し期間( $t_1 \sim t_2$ )内に、各画素31のリセット信号が読み出される。減算器57において読み出されたリセット信号から、FPN補正信号生成回路55で生成され、記憶されているFPN補正信号を、各画素31ごとに減算する。減算器57の出力信号の値は(6)式で表される。これによって、図14(a)に示すように、黒沈みは残っているがFPNが補正されたリセット信号を得ることができ、減算器57から出力され、フレームメモリ51に記録される。

20

## 【0072】

続いて、タイミング $t_2$ になると、露光動作を開始し、各画素31ごとにPDにおける光電荷の生成と電荷蓄積が行われる。タイミング $t_3$ になると $M_{tx1}$ によりPDに蓄積された電荷信号をFDに移送して電子シャッタを閉じて露光動作を終了し、電荷信号の読み出しを開始する。このとき読み出された電荷信号は、図14(b)(e)に示すように、FPN101、KTCノイズ103が重畳している。この電荷信号は減算器59に入力され、電荷信号から、FPN補正信号生成回路55に記憶されたFPN補正信号を、各画素31ごとに減算演算を行う。減算器59の出力信号の値は(7)式で表される。これによって、FPNが補正されるが、KTCノイズ103が残っている電荷信号が減算器59より出力される。

30

## 【0073】

この減算器59からのFPN補正後の電荷信号は、電荷信号選択的置換回路77において、スレッシュレベル $V_{th3}$ よりも大きいレベルか否かが判定される。電荷信号がスレッシュレベル $V_{th3}$ よりも大きいと判定された画素の位置を表す信号は、画像信号選択的置換回路71に出力される。ここで、スレッシュレベル $V_{th3}$ は前述したように最大値(MSB)より少し低い値である。電荷信号選択的検出回路77から出力される電荷信号は、FPNは補正されているがKTCノイズは残っている。

## 【0074】

電荷信号選択的検出回路77から出力される電荷信号から、フレームメモリ51から出力されるリセット信号を、減算器73によって減算すると、図14(c)に示すように、KTCノイズ103が除去されるが黒沈みが発生している。そこで、画像信号選択的置換回路71は、電荷信号選択的置換回路77から出力される、スレッシュレベル $V_{th2}$ よりも大きいと判定された画素の位置に対応する電荷信号を最大値(MSB)レベルに置き換えると、図14(f)に示すような黒沈みが補正された出力信号を得ることができる。このときの出力信号に基づいて映像化すると、図8(b)のようになり、黒沈みのない画像を得ることができる。

40

## 【0075】

なお、第2実施形態においては、リセット信号にスレッシュレベル $V_{th2}$ を設け、第2実施形態の変形例においては、電荷信号にスレッシュレベル $V_{th3}$ を設けるようにし

50

ていた。しかし、これに限らず、リセット信号と電荷信号の両方にスレッシュレベルを設けるようにしても構わない。

【0076】

以上説明したように、本発明の各実施形態においては、黒沈み補正回路が、FPNを補正した電荷信号に対して黒沈み補正を行うようにしている。本発明の各実施形態においては、黒沈み補正前にFPN補正を行うようにしているので、FPNがある場合でも、黒沈み補正を行うことができる。

【0077】

また、本発明の各実施形態においては、リセット信号をフレームメモリに記憶し、FPN補正はフレーム単位で行うようにしている。すなわち、リセット信号と電荷信号を面単位で減算しており、FPN補正とKTCノイズ除去を行うことができ、的確なレベルのリセット信号を得ることができる。

10

【0078】

さらに、本発明の実施形態においては、FPN補正信号を生成し、これによってリセット信号または電荷信号に対してFPN補正を行っている。このように、FPN補正信号を別途生成していることから、面出力もしくは水平出力単位でFPN補正が可能となる。

【0079】

さらに、本発明の実施形態においては、電子ローリングシャッタ動作時に(図11参照)、取得した信号に基づいて、FPN補正信号を生成している。このため、KTCノイズの影響を受けずにFPN補正が可能となる。

20

【0080】

なお、本発明の各実施形態においては、撮影のための機器として、デジタルカメラを用いて説明したが、カメラとしては、デジタル一眼レフカメラでもコンパクトデジタルカメラでもよく、ビデオカメラ、ムービーカメラのような動画用のカメラでもよく、さらに、携帯電話や携帯情報端末(PDA: Personal Digital Assist)、ゲーム機器等に内蔵されるカメラでも構わない。いずれにしても、撮像するにあたって、高輝度光が入射する可能性のある撮影のための機器に使用される撮像装置であれば良い。

【0081】

本発明は、上記実施形態にそのまま限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素の幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

30


【符号の説明】

【0082】

1・・・光学系、3・・・撮像素子、4・・・CDS(相関二重サンプリング)、5・・・FPN(固定パターンノイズ)補正回路、7・・・黒沈み補正回路、9・・・画像処理回路、10・・・信号処理回路、10a・・・信号処理回路、11・・・表示部、13・・・メモリカード、15・・・カメラ制御部、17・・・操作部材、31・・・画素、33・・・OB(オプティカルブラック)部、35・・・走査回路、37・・・カラムCDS、39・・・カラムアンプ、41・・・AD変換回路、42・・・OBクランプ部、51・・・フレームメモリ、53・・・減算器、55・・・FPN補正信号生成回路、57・・・減算器、59・・・減算器、71・・・画像信号選択的置換回路、73・・・減算器、75・・・リセット信号選択的置換回路、77・・・電荷信号選択的検出回路、100・・・高輝度部、101・・・FPN(固定パターンノイズ)、103・・・KTCノイズ(熱雑音)


40

【図1】







【図2】




【図 3】




【 図 4 】




【図5】





【図6】




【図7】



【 図 8 】




【 図 9 】







【図10】




【図 11】




【 図 1 2 】




【図 13】




【 図 1 4 】



【図15】




【 図 1 6 】




【図 17】


(a) リセット信号




(b) 電荷信号



(c) 出力信号



(d) 減算後の信号





---

フロントページの続き

Fターム(参考) 5C024 AX01 BX01 CX03 GX03 GX16 GX18 GY31 GZ37 HX02 HX09  
HX23 HX28 HX29