JP2009272577A - 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 - Google Patents
薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 Download PDFInfo
- Publication number
- JP2009272577A JP2009272577A JP2008124197A JP2008124197A JP2009272577A JP 2009272577 A JP2009272577 A JP 2009272577A JP 2008124197 A JP2008124197 A JP 2008124197A JP 2008124197 A JP2008124197 A JP 2008124197A JP 2009272577 A JP2009272577 A JP 2009272577A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- source
- electrode
- drain
- crystallized semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000012535 impurity Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000007523 nucleic acids Chemical class 0.000 description 1
- 102000039446 nucleic acids Human genes 0.000 description 1
- 108020004707 nucleic acids Proteins 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】結晶化半導体層をチャネル領域に用いた薄膜トランジスタにおいて、トランジスタ特性の不均一性を低減すること。
【解決手段】本発明は、結晶化半導体層１３におけるドレイン電極１５ｂと接する端部からゲート電極１１のドレイン電極１５ａ側の端部と対応する位置までの距離をΔＬ１、結晶化半導体層１３におけるソース電極１５ｂと接する端部からゲート電極１１のソース電極１５ｂ側の端部と対応する位置までの距離をΔＬ２、ドレイン電極１５ａ側の不純物ドープ層１４ａにおける結晶化半導体層１３と接する長さをドレイン側コンタクト長ＣＴ１、ソース電極１５ｂ側の不純物ドープ層１４ｂにおける結晶化半導体層１３と接する長さをソース側コンタクト長ＣＴ２とした場合、ΔＬ２がΔＬ１より長く、ソース側コンタクト長ＣＴ２がドレイン側コンタクト長ＣＴ１より長い薄膜トランジスタ１である。
【選択図】図１
【解決手段】本発明は、結晶化半導体層１３におけるドレイン電極１５ｂと接する端部からゲート電極１１のドレイン電極１５ａ側の端部と対応する位置までの距離をΔＬ１、結晶化半導体層１３におけるソース電極１５ｂと接する端部からゲート電極１１のソース電極１５ｂ側の端部と対応する位置までの距離をΔＬ２、ドレイン電極１５ａ側の不純物ドープ層１４ａにおける結晶化半導体層１３と接する長さをドレイン側コンタクト長ＣＴ１、ソース電極１５ｂ側の不純物ドープ層１４ｂにおける結晶化半導体層１３と接する長さをソース側コンタクト長ＣＴ２とした場合、ΔＬ２がΔＬ１より長く、ソース側コンタクト長ＣＴ２がドレイン側コンタクト長ＣＴ１より長い薄膜トランジスタ１である。
【選択図】図１
Description
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置に関する。
近年、フラットパネルディスプレイの１つとして注目されている有機ＥＬ（Electro-Luminescence）ディスプレイは、有機材料に電流を流したときの発光現象を利用しており、自発光であるため高い色再現性・高コントラスト・高速応答性・薄型等表示装置として大きな可能性を秘めている。
有機ＥＬディスプレイの駆動方式のうち、薄膜トランジスタを画素内に持ったアクティブマトリックス方式は高精細大画面化においてパッシブマトリックス方式よりも優れており、有機ＥＬディスプレイに必要不可欠な技術である。
ここで、アクティブマトリックス型の有機ＥＬディスプレイを構成する薄膜トランジスタとしては、少なくとも画素の明暗を制御するスイッチングトランジスタと有機ＥＬ素子の発光を制御する駆動トランジスタとが必要である。そのうちの駆動トランジスタはトランジスタを流れる電流量がそのまま輝度に反映されるため、良好なＯＮ特性が必要であると同時に、発光期間中トランジスタに電圧を印加し続ける必要があるため高い信頼性が必要である。
この高いＯＮ特性と高信頼性を実現するため、結晶化したシリコンを用いるプロセスの導入が進んでいる。一般的な結晶シリコンプロセスとしては、既に液晶ディスプレイにおいて導入されているエキシマレーザを用いた多結晶シリコンプロセスが広く知られている（例えば、特許文献１参照。）。
しかし、エキシマレーザはガスレーザを用いたパルスレーザであり、ライン状のレーザ光を長軸と垂直な方向にずらしながら照射し、アモルファスシリコンを溶融する。パルスレーザであるため、パルス間の強度バラツキがそのまま結晶化のバラツキに結びつき、引いては特性のバラツキとなる。このような特性差が有機ＥＬディスプレイの場合はそのまま輝度差となり、ムラとして視認される。これについては、照射時のオーバーラップ量等の条件で特性バラツキの抑制は行えるが、根本的な解決は困難である。
一方で、固体レーザを用いた連続発振のレーザ光をスキャンさせることによりアモルファスシリコンを結晶化方法も開発されている。この方法は、連続した照射となるためにエキシマレーザで問題となるパルス間バラツキによる特性ムラがでないという利点があり、開発が進められている。
しかしながら、このようにレーザをスキャン照射する場合は、スキャン速度がシリコンまたは金属の熱伝導に対して非常に遅いため、レーザがゲート電極端に到達したときに急激にゲート電極の金属に熱を奪われ、ゲート電極端から距離が短い部分に関して充分な結晶性が得られない。一方で、ゲート電極端から充分な距離が確保できている領域においては、ゲート電極に充分熱が蓄積され、結晶性は良好になる。結晶性の悪い領域がチャネル領域にかかる場合はもちろんであるが、かからない場合でもソース電極とのコンタクトの悪化による特性劣化と特性差が生じてしまう。
本発明は、結晶化半導体層をチャネル領域に用いた薄膜トランジスタにおいて、トランジスタ特性の不均一性を低減することを目的とする。
本発明は、ゲート電極と、ゲート電極上のゲート絶縁膜を介して形成される結晶化半導体層と、結晶化半導体層の両端側に設けられ、結晶化半導体層と接する不純物ドープ層を介して設けられるドレイン電極およびソース電極とを有し、結晶化半導体層におけるドレイン電極と接する端部からゲート電極のドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、結晶化半導体層におけるソース電極と接する端部からゲート電極のソース電極側の端部と対応する位置までの距離をソース側ΔＬ、ドレイン電極側の不純物ドープ層における結晶化半導体層と接する長さをドレイン側コンタクト長、ソース電極側の不純物ドープ層における結晶化半導体層と接する長さをソース側コンタクト長とした場合、ソース側ΔＬがドレイン側ΔＬより長く、ソース側コンタクト長がドレイン側コンタクト長より長い薄膜トランジスタである。
このような本発明では、薄膜トランジスタにおいて、ソース側ΔＬをドレイン側ΔＬより長く、ソース側コンタクト長をドレイン側コンタクト長より長く設けることで、ソース側ゲート電極端におけるチャネル領域の結晶性の悪化の影響を軽減できるようになる。
また、本発明は、基板上にゲート電極を形成する工程と、少なくとも前記ゲート電極を覆うゲート絶縁膜を形成する工程と、ゲート絶縁膜上に非晶質半導体層を形成し、当該非晶質半導体層にレーザ光を照射して結晶化半導体層を形成する工程と、結晶化半導体層の両端側に不純物ドープ層を介してドレイン電極およびソース電極を形成する工程とを有し、結晶化半導体層におけるドレイン電極と接する端部からゲート電極のドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、結晶化半導体層におけるソース電極と接する端部からゲート電極のソース電極側の端部と対応する位置までの距離をソース側ΔＬ、ドレイン電極側の不純物ドープ層における結晶化半導体層と接する長さをドレイン側コンタクト長、ソース電極側の不純物ドープ層における結晶化半導体層と接する長さをソース側コンタクト長とした場合、ソース側ΔＬをドレイン側ΔＬより長く形成し、ソース側コンタクト長をドレイン側コンタクト長より長く形成する薄膜トランジスタの製造方法である。
このような本発明では、非晶質半導体層を結晶化半導体層にする薄膜トランジスタの製造方法において、ソース側ΔＬをドレイン側ΔＬより長く、ソース側コンタクト長をドレイン側コンタクト長より設けることで、ソース側ゲート電極端におけるチャネル領域の結晶性の悪化の影響を軽減できるようになる。
また、本発明は、複数の画素によって構成される表示領域と、表示領域の各画素を駆動する薄膜トランジスタとを有し、薄膜トランジスタが、ゲート電極と、ゲート電極上のゲート絶縁膜を介して形成される結晶化半導体層と、結晶化半導体層の両端側に設けられ、結晶化半導体層と接する不純物ドープ層を介して設けられるドレイン電極およびソース電極とを有し、結晶化半導体層におけるドレイン電極と接する端部からゲート電極のドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、結晶化半導体層におけるソース電極と接する端部からゲート電極のソース電極側の端部と対応する位置までの距離をソース側ΔＬ、ドレイン電極側の不純物ドープ層における結晶化半導体層と接する長さをドレイン側コンタクト長、ソース電極側の不純物ドープ層における結晶化半導体層と接する長さをソース側コンタクト長とした場合、ソース側ΔＬがドレイン側ΔＬより長く、ソース側コンタクト長がドレイン側コンタクト長より長い表示装置である。
このような本発明では、表示装置の各画素を駆動する薄膜トランジスタにおいて、ソース側ΔＬをドレイン側ΔＬより長く、ソース側コンタクト長をドレイン側コンタクト長より設けることで、ソース側ゲート電極端におけるチャネル領域の結晶性の悪化の影響を軽減できるようになる。
本発明によれば、チャネル領域の結晶化にあたり、ソース側ゲート電極端における結晶性の悪化の影響を軽減できることから、トランジスタ特性のバラツキを抑制することが可能となる。
以下、本発明の実施の形態を図に基づき説明する。
＜薄膜トランジスタの構造＞
図１は、本実施形態の薄膜トランジスタを説明する模式断面図である。本実施形態に係る薄膜トランジスタ１では、レーザスキャン方式でチャネル領域の結晶化を行う場合に、トランジスタの特性に寄与するソース／ドレインコンタクトの差異を極小化し、トランジスタ特性のバラツキを抑制する点に特徴がある。
図１は、本実施形態の薄膜トランジスタを説明する模式断面図である。本実施形態に係る薄膜トランジスタ１では、レーザスキャン方式でチャネル領域の結晶化を行う場合に、トランジスタの特性に寄与するソース／ドレインコンタクトの差異を極小化し、トランジスタ特性のバラツキを抑制する点に特徴がある。
図１に示すように、本実施形態の薄膜トランジスタ１は、絶縁性の基板１０上に形成されるゲート電極１１と、ゲート電極１１上のゲート絶縁膜１２を介して形成される結晶化半導体層１３と、結晶化半導体層１３の両端側に設けられ、結晶化半導体層１３と接する不純物ドープ層１４ａ、１４ｂを介して設けられるドレイン電極１５ａおよびソース電極１５ｂとを有している。
本実施形態の薄膜トランジスタ１では、結晶化半導体層１３におけるドレイン電極１５ａと接する端部からゲート電極１１のドレイン電極１５ａ側の端部と対応する位置までの距離をΔＬ１、結晶化半導体層１３におけるソース電極１５ｂと接する端部からゲート電極１１のソース電極１５ｂ側の端部と対応する位置までの距離をΔＬ２、ドレイン電極１５ａ側の不純物ドープ層１４ａにおける結晶化半導体層１３と接する長さをドレイン側コンタクト長ＣＴ１、ソース電極１５ｂ側の不純物ドープ層１４ｂにおける結晶化半導体層１３と接する長さをソース側コンタクト長ＣＴ２とした場合、ΔＬ２がΔＬ１より長く、ソース側コンタクト長ＣＴ２がドレイン側コンタクト長ＣＴ１より長く設けられている。
ここで、ΔＬ２としては、後述するように２μｍ以上が好ましい。また、ソース側コンタクト長ＣＴ２としては、後述するように５μｍ以上が好ましい。
このような本実施形態の薄膜トランジスタ１では、ΔＬ２をΔＬ２より長く、さらにソース側コンタクト長ＣＴ２をドレイン側コンタクト長ＣＴ１より長く設けることで、ソース側ゲート電極端における結晶化半導体層１３の結晶性の悪化、すなわち、レーザ光照射による結晶化半導体層１３の結晶性の影響を軽減できるようになり、安定した特性の薄膜トランジスタを構成できるようになる。
具体的には、本実施形態の薄膜トランジスタ１を製造するにあたり、結晶化半導体層１３をレーザ光照射によって結晶化している。このレーザ光照射を行う際に、レーザ光がゲート電極端までくると、レーザ光によって熱せられたシリコンからゲート絶縁膜１２を介してゲート電極１１へと熱が拡散する。これによってシリコンを結晶化すべき熱量が失われ、結晶性の悪化を招く。
さらに、レーザ光が進行した場合、ゲート電極１１は充分熱せられ熱量が飽和しているため、ゲート電極１１への熱の逃げは無くなる。これにより、安定した結晶性が得られるようになる。これらの現象により、ゲート電極端とその他の場所とで結晶性に差ができ、薄膜トランジスタの特性バラツキという問題が発生する。
ここで、薄膜トランジスタのＯＮ特性に大きな影響を及ぼすのはソース側のみであるため、ソース電極１５ｂ側のゲート電極１１端から結晶化半導体層１３までの距離（ΔＬ２）やソース電極１５ｂ側の結晶化半導体層１３と不純物ドープ層１４ｂとの接触長であるＣＴ２を十分に確保することや、ソース電極１５ｂ側の結晶化半導体層１３と不純物ドープ層１４ｂとの接触面積を十分に確保することにより結晶性の悪化したゲート電極端の影響を限りなく小さくすることができるようになる。その結果、バラツキの少ないトランジスタ特性を得ることができる。
なお、ΔＬに関しては、大きくすることによりゲート電極１１とソース電極１５ｂとの間の寄生容量Ｃｇｓおよびゲート電極１１とドレイン電極１５ａとの間の寄生容量Ｃｇｄが増加することになる。この場合、寄生容量に関しては、増加すると駆動電圧の変化をもたらし、輝度差となり、ムラとして視認されるが、後述するように、薄膜トランジスタにおけるＯＮ特性のドレイン側のΔＬ１に対する依存性は見られないため、ドレイン側のΔＬ１を製造上作成可能な大きさ(１μｍ程度)とすることで、寄生容量を小さくする。また、寄生容量として問題となる部分をドレイン部分に接続することにより、寄生容量の問題を抑えつつ、特性バラツキの改善を行うことができる。
＜薄膜トランジスタの製造方法＞
図２〜図３は、本実施形態に係る薄膜トランジスタの製造方法を順に説明する模式断面図である。先ず、図２（ａ）に示すように、絶縁性の基板１０の表面にスパッタ法等によってモリブデンを成膜し、例えばフォトリソグラフィとエッチングとによってゲート電極１１を形成する。
図２〜図３は、本実施形態に係る薄膜トランジスタの製造方法を順に説明する模式断面図である。先ず、図２（ａ）に示すように、絶縁性の基板１０の表面にスパッタ法等によってモリブデンを成膜し、例えばフォトリソグラフィとエッチングとによってゲート電極１１を形成する。
続いて、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコンと酸化シリコンとの積層から成るゲート絶縁膜１２を形成する。さらに、ゲート絶縁膜１２上にアモルファスシリコン層１３’およびアモルファスシリコン層１３’への金属核酸を防止するためのバッファ層としてシリコン酸化膜２１を連続的に成膜する。次に、レーザ光を吸収し熱へと変換するための金属層（熱変換層）としてモリブデン２２をスパッタ法により成膜する。
次いで、図２（ｂ）に示すように、固体レーザなどによる連続のレーザ光を、最終的に得る薄膜トランジスタにおける例えばソース領域側からスキャン照射して、アモルファスシリコン層１３’の結晶化を行う。この結晶化によって結晶化半導体層１３が形成される。
アモルファスシリコン層１３’の結晶化後は、不要となるモリブデン２２とシリコン酸化膜２１とをエッチングし、図２（ｃ）に示すように、エッチングストッパ１６となるシリコン窒化膜を例えばプラズマＣＶＤ法により形成する。
エッチングストッパ１６の形成に際しては、前述のようにソース側のΔＬ２とドレイン側のΔＬ１との関係がΔＬ２＞ΔＬ１となるように形成する。結晶化半導体層１３では、エッチングストッパ１６の直下にチャネル領域が形成され、その両側にソース領域およびドレイン領域が形成される。
続いて、図３（ａ）に示すように、エッチングストッパ１６と周辺の結晶化半導体層１３の露出部とに渡って、ｎ＋アモルファスシリコンから成る不純物ドープ層１４を形成する。さらに、不純物ドープ層１４の上に金属層１５を形成する。
その後、エッチングストッパ１６上の金属層１５および不純物ドープ層１４をエッチングすると、図３（ｂ）に示すように、エッチングストップ１６で金属層と不純物ドープ層とが分割され、ドレイン側の不純物ドープ層１４ａとドレイン電極１５ａおよびソース側の不純物ドープ層１４ｂとソース電極１５ｂとが形成される。その後は、全面に図示しないパッシベーション膜となる窒化シリコン膜等を形成して、逆スタガ型トランジスタを完成させる。
このような製造方法によって、ΔＬ２がΔＬ１より長く、ソース側コンタクト長ＣＴ２がドレイン側コンタクト長ＣＴ１より長く設けられる薄膜トランジスタ１を得ることができる。
＜薄膜トランジスタの特性＞
図４は、ΔＬ２を変えたときのトランジスタ特性の変化を説明する図である。この図では、薄膜トランジスタにおける特性の一つであるＯＮ特性について、横軸をソース側のΔＬ２、縦軸をＯＮ特性として示したもので、ドレイン側のΔＬ１をグラフのパラメータとしている。
図４は、ΔＬ２を変えたときのトランジスタ特性の変化を説明する図である。この図では、薄膜トランジスタにおける特性の一つであるＯＮ特性について、横軸をソース側のΔＬ２、縦軸をＯＮ特性として示したもので、ドレイン側のΔＬ１をグラフのパラメータとしている。
この図から分かるように、薄膜トランジスタにおけるＯＮ特性のドレイン側のΔＬ１に対する依存性は見られない一方、ソース側のΔＬ２に関しては大きくすることによりＯＮ特性の向上が見られる。特に、ソース側のΔＬ２を２μｍ以上確保するとＯＮ特性は飽和傾向となり、バラツキを抑えるには充分といえる。
図５は、ドレイン側およびソース側のコンタクト長の変化によるトランジスタのＯＮ特性の変化を説明する図である。グラフの一方はドレイン側のコンタクト長ＣＴ１の変化に対応したもの、グラフの他方はソース側のコンタクト長ＣＴ２の変化に対応したものである。なお、ドレイン側およびソース側の各コンタクト長についてのグラフでは、他方の側のコンタクト長を３μｍにして測定したものである。いずれの側のコンタクト長であっても長くするとＯＮ特性の向上が見られるが、ソース側のコンタクト長ＣＴ２の変化の方が顕著に表れている。
図６は、ドレイン側のコンタクト長ＣＴ１の変化によるＯＮ特性の変化と、ソース側のコンタクト長ＣＴ２の変化によるＯＮ特性の変化との差を示す図である。図５、図６から分かるように、コンタクト長が長くなってくると結晶性悪化による特性バラツキは抑制される方向になり、５μｍ以上取れば充分と言える。
図７は、有機ＥＬ表示装置向けの画素回路例を示す等価回路図である。駆動トランジスタのドレインには電源が供給され、ソース側から有機ＥＬに電圧が供給される。駆動トランジスタのゲートには書き込みトランジスタからの信号が供給される。この書き込みトランジスタには画像信号が供給され、書き込みトランジスタのゲートを走査信号で制御することにより、画像信号が書き込みトランジスタから蓄積容量に画像信号が書き込まれ、駆動トランジスタのゲートを制御する。これにより、駆動トランジスタは画像信号に応じた電圧を有機ＥＬに供給することになる。
このような画素回路における駆動トランジスタとして本実施形態の薄膜トランジスタを適用する。具体的には、駆動トランジスタにおいてドレイン側のΔＬ１＝１μｍ、ドレイン側のコンタクト長ＣＴ１＝３μｍを維持しつつ、有機ＥＬおよび蓄積容量に接続されているソース側のΔＬ２≧２μｍ、ソース側のコンタクト長ＣＴ２≧５μｍで設計する。これによりレーザのスキャン方向や画素の配列に依存することなく、良好なトランジスタ特性を達成することができる。
＜実施形態の効果＞
スキャンレーザによって非晶質半導体層を結晶化することで製造する薄膜トランジスタにおいて、ソース側のΔＬ２およびコンタクト長ＣＴ２をドレイン側より大きく取ることで、ゲート電極端における結晶性の悪化の影響を軽減し、バラツキの少ないトランジスタ特性を得ることが可能となる。したがって、例えば有機ＥＬ表示装置における画素回路中の閾値変動回路に関わる容量をドレイン側に配置することによって、寄生容量による有機ＥＬ表示装置の表示特性への悪影響を排除しつつ、レーザのスキャン方向や画素配置に依存せずに、良質な表示パネル作製を実現できる。
スキャンレーザによって非晶質半導体層を結晶化することで製造する薄膜トランジスタにおいて、ソース側のΔＬ２およびコンタクト長ＣＴ２をドレイン側より大きく取ることで、ゲート電極端における結晶性の悪化の影響を軽減し、バラツキの少ないトランジスタ特性を得ることが可能となる。したがって、例えば有機ＥＬ表示装置における画素回路中の閾値変動回路に関わる容量をドレイン側に配置することによって、寄生容量による有機ＥＬ表示装置の表示特性への悪影響を排除しつつ、レーザのスキャン方向や画素配置に依存せずに、良質な表示パネル作製を実現できる。
次に、本実施形態に係る表示装置の適用例について説明する。
＜表示装置＞
本実施形態に係る薄膜トランジスタは、図８に示すようにフラット型のモジュール形状の表示装置に適用される。例えば絶縁性の基板上２００２に、表示領域、本実施形態の薄膜トランジスタ等からなる画素をマトリックス状に集積形成した画素アレイ部２００２ａを設ける。この画素アレイ部（画素マトリックス部）２００２ａを囲むように接着剤２０２１を配し、ガラス等の対向基板２００６を貼り付けて表示モジュールとする。この透明な対向基板２００６には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部２００２ａへの信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）２０２３を設けてもよい。
本実施形態に係る薄膜トランジスタは、図８に示すようにフラット型のモジュール形状の表示装置に適用される。例えば絶縁性の基板上２００２に、表示領域、本実施形態の薄膜トランジスタ等からなる画素をマトリックス状に集積形成した画素アレイ部２００２ａを設ける。この画素アレイ部（画素マトリックス部）２００２ａを囲むように接着剤２０２１を配し、ガラス等の対向基板２００６を貼り付けて表示モジュールとする。この透明な対向基板２００６には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部２００２ａへの信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）２０２３を設けてもよい。
本実施形態に係る表示装置は、表示領域として液晶を用いた液晶表示装置や、表示領域として有機ＥＬを用いた有機ＥＬ表示装置のほか、表示画像を拡大投影する投射型表示装置など、種々の適用が可能である。
＜電子機器への適用例＞
以上説明した本実施形態に係る表示装置は、図９〜図１３に示す様々な電子機器、例えば、テレビ、プロジェクション装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
以上説明した本実施形態に係る表示装置は、図９〜図１３に示す様々な電子機器、例えば、テレビ、プロジェクション装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
図９は、本実施形態が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本実施形態に係る表示装置を用いることにより作成される。
図１０は、本実施形態が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本実施形態に係る表示装置を用いることにより作製される。
図１１は、本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本実施形態に係る表示装置を用いることにより作製される。
図１２は、本実施形態が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本実施形態に係る表示装置を用いることにより作製される。
図１３は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本実施形態に係る表示装置を用いることにより作製される。
＜表示撮像装置＞
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図１４には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、Ｉ／Ｏディスプレイパネル２０００と、バックライト１５００と、表示ドライブ回路１２００と、受光ドライブ回路１３００と、画像処理部１４００と、アプリケーションプログラム実行部１１００とを備えている。
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図１４には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、Ｉ／Ｏディスプレイパネル２０００と、バックライト１５００と、表示ドライブ回路１２００と、受光ドライブ回路１３００と、画像処理部１４００と、アプリケーションプログラム実行部１１００とを備えている。
Ｉ／Ｏディスプレイパネル２０００は、複数の画素が全面に渡ってマトリクス状に配置された液晶パネルからなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有すると共に、後述するようにこのＩ／Ｏディスプレイ２０００に接触または近接する物体を撮像する機能（撮像機能）を有するものである。また、バックライト１５００は、例えば複数の発光ダイオードが配置されてなるＩ／Ｏディスプレイパネル２０００の光源であり、Ｉ／Ｏディスプレイ２０００の動作タイミングに同期した所定のタイミングで、高速にオン・オフ動作を行うようになっている。
表示ドライブ回路１２００は、Ｉ／Ｏディスプレイパネル２０００において表示データに基づく画像が表示されるように（表示動作を行うように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。
受光ドライブ回路１３００は、Ｉ／Ｏディスプレイパネル２０００において受光データが得られるように（物体を撮像するように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ１３００Ａに蓄積され、撮像画像として画像処理部１４へ出力されるようになっている。
画像処理部１４００は、受光ドライブ回路１３００から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、Ｉ／Ｏディスプレイ２０００に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。なお、この検知する処理の詳細については後述する。
アプリケーションプログラム実行部１１００は、画像処理部１４００による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、Ｉ／Ｏディスプレイパネル２０００上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部１１００で生成される表示データは表示ドライブ回路１２００へ供給されるようになっている。
次に、図１５を参照してＩ／Ｏディスプレイパネル２０００の詳細構成例について説明する。このＩ／Ｏディスプレイパネル２０００は、表示エリア（センサエリア）２１００と、表示用Ｈドライバ２２００と、表示用Ｖドライバ２３００と、センサ読み出し用Ｈドライバ２５００と、センサ用Ｖドライバ２４００とを有している。
表示エリア（センサエリア）２１００は、有機電界発光素子からの光を変調して表示光を出射すると共にこのエリアに接触または近接する物体を撮像する領域であり、発光素子（表示素子）である有機電界発光素子と後述する受光素子（撮像素子）とがそれぞれマトリクス状に配置されている。
表示用Ｈドライバ２２００は、表示ドライブ回路１２００から供給される表示駆動用の表示信号および制御クロックに基づいて、表示用Ｖドライバ２３００と共に表示エリア２１００内の各画素の有機電界発光素子を駆動するものである。
センサ読み出し用Ｈドライバ２５００は、センサ用Ｖドライバ２４００と共にセンサエリア２１００内の各画素の受光素子を線順次駆動し、受光信号を取得するものである。
次に、図１６を参照して、表示エリア２１００内の各画素とセンサ読み出し用Ｈドライバ２５００との接続関係について説明する。この表示エリア２１００では、赤（Ｒ）用の画素３１００と、緑（Ｇ）用の画素３２００と、青（Ｂ）用の画素３３００とが並んで配置されている。
各画素の受光センサ３１００ｃ，３２００ｃ，３３００ｃに接続されたコンデンサに蓄積された電荷は、それぞれのバッファアンプ３１００ｆ，３２００ｆ，３３００ｆで増幅され、読み出しスイッチ３１００ｇ，３２００ｇ，３３００ｇがオンになるタイミングで、信号出力用電極を介してセンサ読み出し用Ｈドライバ２５００へ供給される。なお、各信号出力用電極には定電流源４１００ａ，４１００ｂ，４１００ｃがそれぞれ接続され、センサ読み出し用Ｈドライバ２５００で感度良く受光量に対応した信号が検出されるようになっている。
１…薄膜トランジスタ、１０…基板、１１…ゲート電極、１２…ゲート絶縁膜、１３…結晶化半導体層、１４ａ…ドレイン側の不純物ドープ層、１４ｂ…ソース側の不純物ドープ層、１５ａ…ドレイン電極、１５ｂ…ソース電極
Claims (6)
- ゲート電極と、
前記ゲート電極上のゲート絶縁膜を介して形成される結晶化半導体層と、
前記結晶化半導体層の両端側に設けられ、前記結晶化半導体層と接する不純物ドープ層を介して設けられるドレイン電極およびソース電極とを有し、
前記結晶化半導体層における前記ドレイン電極と接する端部から前記ゲート電極の前記ドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、前記結晶化半導体層における前記ソース電極と接する端部から前記ゲート電極の前記ソース電極側の端部と対応する位置までの距離をソース側ΔＬ、前記ドレイン電極側の不純物ドープ層における前記結晶化半導体層と接する長さをドレイン側コンタクト長、前記ソース電極側の不純物ドープ層における前記結晶化半導体層と接する長さをソース側コンタクト長とした場合、
前記ソース側ΔＬは前記ドレイン側ΔＬより長く、前記ソース側コンタクト長は前記ドレイン側コンタクト長より長い
薄膜トランジスタ。 - 前記ソース側ΔＬは、２μｍ以上設けられている
請求項１記載の薄膜トランジスタ。 - 前記ソース側コンタクト長は、５μｍ以上設けられている
請求項１記載の薄膜トランジスタ。 - 基板上にゲート電極を形成する工程と、
少なくとも前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非晶質半導体層を形成し、当該非晶質半導体層にレーザ光を照射して結晶化半導体層を形成する工程と、
前記結晶化半導体層の両端側に不純物ドープ層を介してドレイン電極およびソース電極を形成する工程とを有し、
前記結晶化半導体層における前記ドレイン電極と接する端部から前記ゲート電極の前記ドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、前記結晶化半導体層における前記ソース電極と接する端部から前記ゲート電極の前記ソース電極側の端部と対応する位置までの距離をソース側ΔＬ、前記ドレイン電極側の不純物ドープ層における前記結晶化半導体層と接する長さをドレイン側コンタクト長、前記ソース電極側の不純物ドープ層における前記結晶化半導体層と接する長さをソース側コンタクト長とした場合、
前記ソース側ΔＬを前記ドレイン側ΔＬより長く形成し、
前記ソース側コンタクト長を前記ドレイン側コンタクト長より長く形成する
薄膜トランジスタの製造方法。 - 前記非晶質半導体層に連続のレーザ光を照射して前記結晶化半導体層を形成する
請求項４記載の薄膜トランジスタの製造方法。 - 複数の画素によって構成される表示領域と、
前記表示領域の各画素を駆動する薄膜トランジスタとを有し、
前記薄膜トランジスタが、
ゲート電極と、
前記ゲート電極上のゲート絶縁膜を介して形成される結晶化半導体層と、
前記結晶化半導体層の両端側に設けられ、前記結晶化半導体層と接する不純物ドープ層を介して設けられるドレイン電極およびソース電極とを有し、
前記結晶化半導体層における前記ドレイン電極と接する端部から前記ゲート電極の前記ドレイン電極側の端部と対応する位置までの距離をドレイン側ΔＬ、前記結晶化半導体層における前記ソース電極と接する端部から前記ゲート電極の前記ソース電極側の端部と対応する位置までの距離をソース側ΔＬ、前記ドレイン電極側の不純物ドープ層における前記結晶化半導体層と接する長さをドレイン側コンタクト長、前記ソース電極側の不純物ドープ層における前記結晶化半導体層と接する長さをソース側コンタクト長とした場合、
前記ソース側ΔＬは前記ドレイン側ΔＬより長く、前記ソース側コンタクト長は前記ドレイン側コンタクト長より長い
表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008124197A JP2009272577A (ja) | 2008-05-12 | 2008-05-12 | 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 |
| TW098112391A TW200950087A (en) | 2008-05-12 | 2009-04-14 | Thin film transistor, method of manufacturing the same, and display device using the same |
| CNA2009101375297A CN101582452A (zh) | 2008-05-12 | 2009-04-28 | 薄膜晶体管及其制造方法以及使用该薄膜晶体管的显示装置 |
| KR1020090040758A KR20090117999A (ko) | 2008-05-12 | 2009-05-11 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 이용한 표시 장치 |
| US12/463,812 US20090278135A1 (en) | 2008-05-12 | 2009-05-11 | Thin film transistor, method of manufacturing the same, and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008124197A JP2009272577A (ja) | 2008-05-12 | 2008-05-12 | 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009272577A true JP2009272577A (ja) | 2009-11-19 |
Family
ID=41266142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008124197A Pending JP2009272577A (ja) | 2008-05-12 | 2008-05-12 | 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090278135A1 (ja) |
| JP (1) | JP2009272577A (ja) |
| KR (1) | KR20090117999A (ja) |
| CN (1) | CN101582452A (ja) |
| TW (1) | TW200950087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243971A (ja) * | 2011-05-20 | 2012-12-10 | Sony Corp | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10390397B1 (en) * | 2019-01-09 | 2019-08-20 | Mikro Mesa Technoogy Co., Ltd. | Micro light-emitting diode driving circuit and display using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035964A (ja) * | 2005-07-27 | 2007-02-08 | Sony Corp | 薄膜トランジスタとその製造方法、及び表示装置 |
| JP2008040192A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 表示装置および表示装置の製造方法 |
-
2008
- 2008-05-12 JP JP2008124197A patent/JP2009272577A/ja active Pending
-
2009
- 2009-04-14 TW TW098112391A patent/TW200950087A/zh unknown
- 2009-04-28 CN CNA2009101375297A patent/CN101582452A/zh active Pending
- 2009-05-11 US US12/463,812 patent/US20090278135A1/en not_active Abandoned
- 2009-05-11 KR KR1020090040758A patent/KR20090117999A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035964A (ja) * | 2005-07-27 | 2007-02-08 | Sony Corp | 薄膜トランジスタとその製造方法、及び表示装置 |
| JP2008040192A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 表示装置および表示装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243971A (ja) * | 2011-05-20 | 2012-12-10 | Sony Corp | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200950087A (en) | 2009-12-01 |
| KR20090117999A (ko) | 2009-11-17 |
| US20090278135A1 (en) | 2009-11-12 |
| CN101582452A (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406258B2 (en) | Display device and electronic equipment | |
| US8169432B2 (en) | Display device and electronic apparatus | |
| KR101562609B1 (ko) | 광센서 소자, 촬상 장치, 전자 기기, 및 메모리 소자 | |
| TWI444956B (zh) | 顯示裝置及電子裝置 | |
| US7760166B2 (en) | Display apparatus and electronic device | |
| JP2010113230A (ja) | 画素回路及び表示装置と電子機器 | |
| US11322092B2 (en) | Display substrate and display panel | |
| JP2006091462A (ja) | 表示装置 | |
| JP4702395B2 (ja) | 表示装置および電子機器 | |
| JP5422991B2 (ja) | 表示装置および表示装置の製造方法 | |
| JP2009251205A (ja) | 表示装置と電子機器 | |
| JP2009272577A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 | |
| JP2009302273A (ja) | 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器 | |
| JP2010032830A (ja) | 表示装置と電子機器 | |
| JP2009302272A (ja) | 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器 | |
| JP3944652B2 (ja) | 電気光学装置及び電子機器 | |
| JP5312435B2 (ja) | 表示装置 | |
| TWI413062B (zh) | 有機發光二極體顯示裝置、有機發光二極體顯示面板、畫素架構及電壓補償方法 | |
| JP3944653B2 (ja) | 電気光学装置及び電子機器 | |
| JP2009231686A (ja) | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP2010151866A (ja) | 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
| JP2009258639A (ja) | 表示装置、表示装置の製造方法および駆動装置 | |
| JP2005310779A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091014 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091014 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |