JP2009188238A - 面発光レーザ及びその製造方法 - Google Patents

Abstract

【課題】素子抵抗低減と光吸収抑制を両立でき、かつ、高速化にも対応可能な面発光レーザを提供すること。
【解決手段】本発明に係る面発光レーザは、半導体基板１０１と、半導体基板１０１上に形成された第１の反射鏡１０２と、第１の反射鏡１０２上に形成された活性層１０４と、活性層１０４上に形成され、高屈折率層１０７ａと低屈折率層１０７ｂとが交互に複数回積層された第２の反射鏡１０７とを備えた面発光レーザであって、第２の反射鏡１０７の側面に凹凸が形成され、当該凹凸を覆うように第１の電極１０８が形成されているものである。
【選択図】図１

Description

本発明は、光通信や光インターコネクションの分野で用いられる面発光レーザ及びその製造方法に関する。

光通信は長距離、大容量伝送が可能であることから、特に長距離通信では早くから広く実用に供されてきた。一般に光通信の送信装置には光源として半導体レーザが用いられており、その中で面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）は小型、低消費電力などの利点を有することから、短距離通信用の光源として利用されている。上記の利点は体積の小ささによるところが大きいが、反面、その体積の小ささに起因して一般に端面発光型レーザに比べて電気抵抗及び熱抵抗が高くなる。そのため、自己発熱が大きく、帯域制限の一要因になっている。

図１０は、本発明に関連するメサ直径φ（μｍ）の円状ＶＣＳＥＬの断面模式図である。この素子では、ｎ型半導体基板１上に、ｎ型ＤＢＲ層（分布ブラッグ反射鏡：Distributed Bragg reflector）２、ｎ型クラッド層３、活性層４、ｐ型クラッド層５、電流狭窄層６、ｐ型ＤＢＲ層７及びｐ側電極８が順次積層されている。ｎ型半導体基板１の裏面にはｎ側電極９が形成されている。

ｎ型ＤＢＲ層２の一部とそれより上部の層が直径φ（μｍ）の円柱構造のメサとなっている。電流狭窄構造を構成する電流狭窄層６は、電流狭窄部形成層が一部酸化されることにより形成される。すなわち、電流狭窄層６は絶縁体であるため、中央部に形成された非酸化領域に対応する活性層４の領域に電流経路１のように集中的に電流を流すことができる。このときのｐ型ＤＢＲ層７部分の電気抵抗Ｒ_Ｂは、近似的に円筒状に一様に電流が流れると考えると、ｐ型ＤＢＲ層７の層厚ｈ（μｍ）、ｐ型ＤＢＲ層７の電気抵抗率ρ_Ｂを用いて式（１）で表すことができる。

ここで、帯域向上には、自己発熱の抑制以外にも素子の低容量化が重要となる。これにはメサ面積の縮小が有効である。しかし、これは同時に電流が通過する断面積の縮小にもなるため、素子抵抗が増加する。例えば、メサ直径を１／２とした場合には、電流が通過する断面積は１／４になり、式（１）から、電気抵抗Ｒ_Ｂが４倍になる。

更に、メサ面積の縮小はコンタクト抵抗の増加にもつながる。図１０に示すように、電極コンタクトの面積は微小メサ構造によりφを小さくすることで相対的に小さくなるためである。ｐ型ＤＢＲ層７とｐ側電極８の間のコンタクト抵抗率をρ_Ｃとすると、コンタクト抵抗Ｒ_Ｃは、式（２）で表すことができる。ただし、リング形状のｐ側電極８の内径をｄ（μｍ）とする。式（２）から、メサが微小になることで電極コンタクトの面積が縮小し、コンタクト抵抗Ｒ_Ｃが増加する。

また、式（２）から、コンタクト抵抗率ρ_Ｃを小さくすることにより、コンタクト抵抗Ｒ_Ｃを低減することができる。これにはｐ型ＤＢＲ層７上部のコンタクト層のドーピング濃度を高くすればよい。しかし、電気抵抗Ｒ_Ｂを低減することはできないため、ｐ型ＤＢＲ層７上部のコンタクト層のドーピング濃度の増加だけでは充分に低い素子抵抗を実現することは難しい。

一方、式（１）から、電気抵抗率ρ_Ｂを小さくすることにより、電気抵抗Ｒ_Ｂを低減することができる。これには円筒部分全体のドーピング濃度を高くすればよいが、光吸収を大幅に増大させるため、素子特性を悪化させ実用的ではない。

素子抵抗低減の他の方法として、ｐ側電極８と活性層４の間の距離を短くする方法が考えられる。例えば、図１０のｐ型ＤＢＲ層７の層数を少なくすることで、ｐ側電極８と活性層４の間の距離を短くすることができる。一方、ｐ型ＤＢＲ層７の層数低減にともない、反射率が低下する。

反射率の低下を回避しつつ、ｐ側電極８と活性層４の距離を小さくしたＶＣＳＥＬが非特許文献１に開示されている。これを図１１に示す。図１０のＶＣＳＥＬと同様に、各層が順次積層され、ｐ型ＤＢＲ層７が円柱構造のメサとなっており、その周囲にリング形状のｐ側電極８が配置されている。この構造では、ｐ側電極８から活性層４までの距離が小さく、素子抵抗の低減が期待される。また、ｐ型ＤＢＲ層７には電流が流れないので、ドーピング濃度を下げることができ、光吸収を抑制することもできる。

ところが、ｐ側電極８と活性層４との間の距離の縮小に伴い、もはや円筒状に一様に電流が流れると近似することはできなくなる。すなわち、積層方向に対して垂直な方向の電流成分、すなわち、図１１における横方向の電流成分が支配的になる。この横方向の電流経路の断面積は小さいため、図１１のＶＣＳＥＬも素子抵抗低減には有効ではない。

素子抵抗を低減する他の方法として、電流経路の増加が考えられる。例えば、図１２に示すように、図１０のＶＣＳＥＬにおけるｐ型ＤＢＲ層７の上面に形成されたｐ側電極８ａに加え、ｐ型ＤＢＲ層７の側面にｐ側電極８ｂが形成されている。これにより、電流経路１、電流経路２が並列に接続されていると考えられ、素子抵抗を低減することができる。

この原理に基づいたＶＣＳＥＬが非特許文献２に開示されている。これを図１３に示す。図１３に示すように、このＶＣＳＥＬはｎ側電極９、ＧａＡｓからなるｎ型半導体基板１上に、ｎ型ＤＢＲ層２、活性層４、電流狭窄層６及びｐ型ＤＢＲ層７が順次積層されている。ｎ型ＤＢＲ層２の一部とそれより上部の層が円柱構造のメサとなっている。更に、そのメサの周囲にｐ型ＤＢＲ層７の所定の高さまでポリイミド層１１が積層されており、ｐ側電極８がｐ型ＤＢＲ層７を覆うように形成された構造となっている。すなわち、ｐ型ＤＢＲ層７の上面だけでなく側面にもｐ側電極８が形成されているため、図１２の原理による素子抵抗の低減が期待される。

この非特許文献２の構造において、ｐ型ＤＢＲ層７の側面からの電流経路を有効に機能させるには、ｐ型ＤＢＲ層７の側面とｐ側電極８とのコンタクト抵抗Ｒ_Ｃが充分に低いことが必要条件となるが、これは容易ではない。ｐ型ＤＢＲ層７としては、ｐ型ＧａＡｓなどからなる高屈折率層７ａとｐ型ＡｌＡｓ、ｐ型ＡｌＧａＡｓなどからなる低屈折率層７ｂとの一対を基本単位として複数積層したものが多く用いられる。ここで、Ａｌを含む低屈折率層７ｂの側面は酸化され絶縁体となるため、この層で電極コンタクトをとることはできない。従って、側面の半分程度しか電極コンタクトに寄与しないため、充分に低いコンタクト抵抗Ｒ_Ｃを実現できない。多数の注入電流経路を有効に機能させるためには、ｐ型ＤＢＲ層７の側面とｐ側電極８とのコンタクト抵抗率ρ_Ｃを低減すること、更には側面のコンタクト面積を増やして、充分に低いコンタクト抵抗Ｒ_Ｃを実現する必要がある。

コンタクト抵抗率ρ_Ｃは、ドーピング濃度を増大することで低減できる。しかしながら、ＶＣＳＥＬは、基板からメサ上部の方向に向けて順次積層して形成するため、ｐ型ＧａＡｓ高屈折率層７ａの側面とｐ側電極８とのコンタクト抵抗率ρ_Ｃを低減するためには、ｐ型ＧａＡｓ高屈折率層７ａ全体のドーピング濃度を増加しなければならないが、これは光吸収の増大を引き起こすため望ましくない。以上のように、ドーピング濃度の増加によるコンタクト抵抗率ρ_Ｃの低減と光吸収の増大とはトレードオフの関係がある。

そこで、図１４に示すように、コンタクト面積を拡大したＶＣＳＥＬが、特許文献１の図１に開示されている。このＶＣＳＥＬは、ｎ側電極９、ｎ型ＧａＡｓ基板１、ｎ型ＤＢＲ層２と、ノンドープＡｌＧａＡｓｎ型クラッド層３、活性層４、ノンドープＡｌＧａＡｓｐ型クラッド層５、電流狭窄層６、ｐ型ＡｌＧａＩｎＰエッチングストップ層２１からなる下部ｐ型ＤＢＲ層７Ｂと、上部ｐ型ＤＢＲ層７Ａ、ｐ型ＧａＡｓコンタクト層２２、ｐ側電極８が順次積層された構造となっている。上部ｐ型ＤＢＲ層７Ａの上面、側面及びｐ型ＡｌＧａＩｎＰエッチングストップ層２１の上にはｐ型ＧａＡｓコンタクト層２２が連続して延在している。このｐ型ＧａＡｓコンタクト層２２を介して上部ｐ型ＤＢＲ層７Ａの上面、側面及びｐ型ＡｌＧａＩｎＰエッチングストップ層２１の上に、ｐ側電極８が形成されている。この構造では、ｐ型ＧａＡｓコンタクト層２２を用いることで、実効的なコンタクト面積を拡大している。
特開２００５−８５８３６号公報 IEEE JOURNAL OF QUANTUM ELECTRONICS、２００６年９月、ＶＯＬ．４２、ＮＯ．９、ｐ．８９１ ２００６年電子情報通信学会ソサイエティ大会講演論文集、Ｃ−４−２８、２００６年９月、ｐ．２４２

しかしながら、特許文献１の構造では、上部ｐ型ＤＢＲ層７ＡにおけるＡｌを含む層が酸化されるため、それに隣接したｐ型ＧａＡｓコンタクト層２２を品質良く結晶成長することが困難である。また、図１４のような垂直形状のｐ型ＧａＡｓコンタクト層２２を形成することは難しく、一般には垂直形状ではなく、傾きをもった形状となってしまう。このため実効的なメサ直径φが大きくなり、容量が増加するので、高速化を目的とした用途への適用は困難である。

また、特許文献１の構造により増加するコンタクト面積は充分とは言えず、非特許文献２の２倍程度である。よって、コンタクト抵抗Ｒ_Ｃは充分に小さい値とはならないため、上部ｐ型ＤＢＲ層７Ａの側面からの電流経路は充分に機能せず、低い素子抵抗を実現することが困難となっている。

本発明は、このような課題を解決するためになされたものであり、素子抵抗低減と光吸収抑制を両立でき、かつ、高速化にも対応可能な面発光レーザを提供することを目的とする。

本発明に係る面発光レーザは、
半導体基板と、
前記半導体基板上に形成された第１の反射鏡と、
前記第１の反射鏡上に形成された活性層と、
前記活性層上に形成され、高屈折率層と低屈折率層とが交互に複数回積層された第２の反射鏡とを備えた面発光レーザであって、
前記第２の反射鏡の側面に凹凸が形成され、当該凹凸を覆うように第１の電極が形成されているものである。

本発明に係る面発光レーザの製造方法は、
半導体基板上に第１の反射鏡、活性層、高屈折率層と低屈折率層とを交互に複数回積層してなる第２の反射鏡を順次形成する工程と、
前記活性層及び第２の反射鏡を備えるメサを形成する工程と、
前記高屈折率層と前記低屈折率層とのいずれか一方を選択酸化する工程と、
選択酸化された部分をエッチングして前記第２の反射鏡の側面に凹凸を形成する工程と、
前記第２の反射鏡の側面を覆うように電極を形成する工程とを備えたものである。

本発明によれば、素子抵抗低減と光吸収抑制を両立でき、かつ、高速化にも対応可能な面発光レーザを提供することができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。尚、以下の実施の形態で示す成膜方法、組成、膜厚、メサ径、酸化径、プロセス条件等は、例示であって、これに限られるものではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

第１の実施の形態
図１に第１の実施の形態に係るＶＣＳＥＬの断面図を示す。図１に示すように、本実施の形態に係る面発光レーザでは、ｎ型半導体基板１０１上に、高屈折率層と低屈折率層の一対を基本単位として複数積層したｎ型ＤＢＲ層１０２、ｎ型クラッド層１０３、活性層１０４、ｐ型クラッド層１０５、電流狭窄層１０６、高屈折率層１０７ａと低屈折率層１０７ｂの一対を基本単位として複数積層したｐ型ＤＢＲ層１０７が順次積層されている。ここで、ｐ型ＤＢＲ層１０７における高屈折率層１０７ａと低屈折率層１０７ｂとは積層面の面積が異なり、これによりｐ型ＤＢＲ層１０７の側面に凹凸が形成されている。この側面の凹凸を覆うようにｐ側電極１０８が形成されている。ｐ側電極１０８はレーザ光の分布範囲外に形成されている。ここでの分布範囲とは、主たるレーザ光の空間的な広がりを指している。この広がりの中心が最も高強度でそこから離れるにつれて強度が減少するような場合には、例えば最高強度の１／ｅ^２程度の強度になる範囲までを主たる分布範囲と考えることができる。もちろんこの分布を考える上での対象は、主たるレーザ光のことであり、多少の散乱光を含むものではない。また、ｎ型半導体基板１０１の裏面に、ｎ側電極１０９が形成されている。なお、図１に示すように、ｐ型ＤＢＲ層１０７においては、４層の低屈折率層１０７ｂに対して５層の高屈折率層１０７ａとなっている。しかしながら、最下層の高屈折率層１０７ａは電流狭窄層１０６の非酸化領域と一対になって反射鏡の機能を発現している。

このため、ｐ型ＤＢＲ層１０７とｐ側電極１０８とのコンタクト面積が大幅に増え、コンタクト抵抗Ｒ_Ｃを低減することができる。そして、複数の注入電流経路が有効に機能し、素子抵抗の大幅な低減が実現される。なお、ｐ側電極１０８がレーザ光の分布範囲内にある場合には、ｐ型ＤＢＲ層１０７とｐ側電極１０８の接触部分での光の散乱や、ｐ側電極１０８による光の吸収等の損失が考えられる。

次に、図２Ａ〜図２Ｊを参照して第１の実施の形態に係るＶＣＳＥＬの製造方法を説明する。まず、図２Ａに示すようにｎ型半導体基板１０１上に、屈折率の異なる２つの材料の一対を基本単位として複数積層したｎ型ＤＢＲ層１０２、ｎ型クラッド層１０３、活性層１０４、ｐ型クラッド層１０５、電流狭窄部形成層１０６ａ、高屈折率層１０７ａと低屈折率層１０７ｂとを一対の基本単位として複数積層したｐ型ＤＢＲ層１０７を有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法もしくは分子線エピタキシー成長（ＭＢＥ：Molecular Beam Epitaxy）法により順次積層する（工程１）。

各々のＤＢＲ層では、高屈折率層１０７ａ及び低屈折率層１０７ｂのそれぞれの膜厚は、これら媒質内の各々の光路長が発振波長のほぼ１／４になるように設定する。高屈折率層１０７ａ及び低屈折率層１０７ｂの膜厚の合計を、光路長が発振波長の１／２となるように設定してもよい。

次に、ｐ型ＤＢＲ層１０７上に円形など所望の形状のエッチングマスクを形成する。このエッチングマスクの形状は、後に形成される電流狭窄層１０６の非酸化領域の形状に影響し、それが出力光の断面形状を決定する。必要に応じて楕円型などの所望の断面形状をもつ出力光を出射するようにしてもよい。

次いで、エッチング工程により、図２Ｂに示すようにｎ型ＤＢＲ層１０２の表面が露出するまでエッチングを行い、円柱状構造のメサを形成する（工程２）。この工程により、ｎ型ＤＢＲ層１０２の側面が露出する。

その後、図２Ｃに示すように、ｎ型ＤＢＲ層１０２の表面からｐ型ＤＢＲ層１０７の高さまで保護できるように素子全面をエッチングマスク１１２により覆う（工程３）。このとき、形成されるエッチングマスク１１２は、素子の上面と側面で形成される量が異なり、メサ側面部分が薄く、ｎ型ＤＢＲ層１０２の上面とメサ上面が厚くなるようにする。例えば、熱ＣＶＤ（Chemical Vapor Deposition）によりＳｉＯ_２からなるエッチングマスク１１２を形成することができる。

次に、エッチングマスク１１２をウェットエッチングにより一部除去する。素子上面と側面で厚さの異なっているエッチングマスク１１２を、ウェットエッチングにより等方的にエッチングすることで、メサの側面部分のエッチングマスク１１２の全てと、ｎ型ＤＢＲ層１０２上とメサ上面のエッチングマスク１１２の一部が除去される（工程４）。これにより、図２Ｄに示すように、電流狭窄部形成層１０６ａがエッチングマスク１１２ａにより保護され、ｐ型ＤＢＲ層１０７が露出する。また、メサ上部にエッチングマスク１１２ｂが一部残る。

次に、水蒸気雰囲気中の炉内において、高屈折率層１０７ａもしくは低屈折率層１０７ｂが酸化される温度において、所望の時間加熱する。これにより、図２Ｅに示すように、酸化部１１３が形成される（工程５）。図２Ｅでは、低屈折率層１０７ｂが酸化された場合を示している。もちろん、水蒸気雰囲気での加熱を行わず、高屈折率層１０７ａと低屈折率層１０７ｂの選択エッチング性を利用して、ｐ型ＤＢＲ層１０７の側面に所望の深さの凹部を形成してもよい。

次に、酸化部１１３とエッチングマスク１１２ａとメサ上部のエッチングマスク１１２ｂとを除去する（工程６）。これにより、図２Ｆに示すように、ｐ型ＤＢＲ層１０７に形成された凹凸と、電流狭窄部形成層１０６ａの側面とが露出する。

次に、水蒸気雰囲気中の炉内において、電流狭窄部形成層１０６ａが酸化される温度において、所望の時間加熱する。これにより、図２Ｇに示すように、電流狭窄部形成層１０６ａが円環状に選択的に酸化され、電流狭窄層１０６が形成される（工程７）。電流狭窄層１０６の中心部には所望の大きさの非酸化領域が形成される。電流狭窄層１０６は、電流を非酸化領域とほぼ同径の活性層１０４に集中して流すために設けられる。

次に、素子全面をポリイミド層１１１で覆い、ｐ型ＤＢＲ層１０７の側面が露出されるまでエッチングを行う（工程８）。これにより、図２Ｈに示すように、ｎ型ＤＢＲ層１０２の上面から電流狭窄層１０６の高さまで、メサの周囲をポリイミド層１１１が覆い、ｐ型ＤＢＲ層１０７が露出する。

次に、ｐ型ＤＢＲ層１０７の上面の一部と側面に電極を形成する。まず全面にフォトレジストを塗布した後、リソグラフィにより図２Ｉに示すようにメサ上面中心部のフォトレジスト１１４のみを残す（工程９）。

次に、蒸着工程、スパッタ工程、メッキ工程などにより、メサ上面とｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面に金属膜を形成する。その後、フォトレジスト１１４を除去してリフトオフする（工程１０）。この金属膜形成工程により図２Ｊに示すようにｐ型ＤＢＲ層１０７の上面の中心部以外の領域、ｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面にｐ側電極１０８が形成される。

続いて、蒸着工程、スパッタ工程、メッキ工程などにより、図１のようにｎ型電極１０９を形成する（工程１１）。工程１０、１１における金属膜形成工程は、複数実施してもよい。また、上記以外の金属膜形成方法でもよいし、アニール処理を加えてもよい。

本発明の構造において、ｐ型ＤＢＲ層１０７中の各層において、ｐ側電極１０８と接している面以外のドーピング濃度を低減し、結果として特許文献１の構造に比べて光吸収を低減できたとする。更にこのときのコンタクト面積が、特許文献１よりも大きくできたとすると、特許文献１よりも高いコンタクト抵抗率ρ_Ｃでも同等のコンタクト抵抗Ｒ_Ｃを実現できることになる。仮にコンタクト抵抗率ρ_Ｃはドーピング濃度に反比例するとした場合、ドーピング濃度を低減できることになる。よって、同等のコンタクト抵抗Ｒ_Ｃ、同等の素子抵抗において、ｐ型ＤＢＲ層１０７における光吸収は本実施例では特許文献１に比べて大幅に低減できると言える。

第２の実施の形態
図３に第２の実施の形態に係るＶＣＳＥＬの断面図を示す。第２の実施の形態では、図３に示すように、ｐ型ＤＢＲ層１０７の最下部における側面の凹部がそれより上部における凹部よりも深く形成されている。そのため、ｐ側電極１０８と電流狭窄層１０６の非酸化領域までの距離が短くなり、積層方向に対して垂直な方向の成分、すなわち、図３における横方向の電流成分が少なくなる。このため、断面積が小さい電流経路が減少し、結果として電気抵抗Ｒ_Ｂの低減が可能となる。また、コンタクト面積も拡大され、コンタクト抵抗Ｒ_Ｃも低減できる。

第３の実施の形態
図４に第３の実施の形態に係るＶＣＳＥＬの断面図を示す。第３の実施の形態では、ｐ型ＤＢＲ層１０７の側面の凹部の深さが、上部から下部にかけて段階的に大きくなっている。この上部から下部にかけて段階的に大きくなっている凹部内にｐ型電極１０８が形成されている。これにより、ｐ側電極１０８にレーザ光が重なることなく、ｐ側電極１０８から電流狭窄層１０６の非酸化領域までの距離が、各層において第２の実施の形態より短くなる。従って、電流の通過する距離の和が小さくなることで電気抵抗Ｒ_Ｂが大幅に低減される。また、第２の実施の形態に比べて、各層ごとのコンタクト面積を拡大することができ、コンタクト抵抗Ｒ_Ｃも大幅に低減される。

第４の実施の形態
図５に第４の実施の形態に係るＶＣＳＥＬの断面図を示す。第４の実施の形態では、ｐ側電極１０８により、メサ上面全体が覆われている。この場合、光出力はｎ型半導体基板１０１側から出射される、いわゆる裏面出射型となる。この構成を、第４の実施の形態として図５に示す。第４の実施の形態では、メサ上面を電極１０８で覆うことでｐ型ＤＢＲ層１０７の上面と電極が接するので、ｐ型ＤＢＲ層１０７の側面の凹凸に電極を埋め込むことによる素子抵抗低減分に加えて、更にコンタクト面積を増大してコンタクト抵抗Ｒ_Ｃを低減することできる。これにより、注入電流経路を更に増やすことができ、さらなる素子抵抗低減を実現できる。また、この構成はメサ上面に熱伝導率の高い金属を配置しているため、活性層１０４からの熱を効率的に放熱できる利点もある。

第５の実施の形態
図６に第５の実施の形態に係るＶＣＳＥＬの断面図を示す。第５の実施の形態では、ｎ型ＤＢＲ層１０２の側面にも凹凸を形成し、その側面上にｎ型電極１０９が形成されている。これにより、ｎ型ＤＢＲ層１０２におけるコンタクト面積が拡大されるため、ｎ型ＤＢＲ層１０２とｎ型電極１０９とのコンタクト抵抗Ｒ_Ｃが低減される。これにより、ｎ型ＤＢＲ層１０２おいても有効に機能する電流経路を増加することができ、ｎ型ＤＢＲ層１０２において消費される素子抵抗成分を低減することができる。よって、ｐ型ＤＢＲ層１０７の側面に凹凸を形成して、ｐ側電極１０８を埋め込んだ場合の素子抵抗低減分に加えて、さらなる素子抵抗低減を実現できる。

第６の実施の形態
上記実施の形態１〜５において、ｎ型半導体基板１０１の主面の法線方向から見て、メサを円形形状ではなく凹凸がある形状にすることができる。そのための構成を、第６の実施の形態として図７に模式図を示す。このような構成により、ｐ型ＤＢＲ層１０７の側面に接するｐ側電極１０８の接触面積を更に増加させることができる。従って、コンタクト抵抗Ｒ_Ｃが低減し、さらなる素子抵抗低減が可能である。

以下に本発明の第１の実施例について図面を参照して詳細に説明する。尚、以下の実施の形態で示す成膜方法、組成及び膜厚、メサ径、酸化径、プロセス条件等は、本発明の理解を容易にするための例示であって、これに限られるものではない。

図１に示すように、実施例１に係るＶＣＳＥＬでは、ＧａＡｓからなるｎ型半導体基板１０１上に、ｎ型ＧａＡｓ層とｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層の一対を基本単位としてこれを３０対積層したｎ型ＤＢＲ層１０２、ｎ型クラッド層１０３、ＩｎＧａＡｓ量子井戸とＧａＡｓ障壁層からなる活性層１０４、ｐ型クラッド層１０５、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの電流狭窄層１０６、ｐ型ＧａＡｓ高屈折率層１０７ａとｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂの一対を基本単位としてこれを１９対積層したｐ型ＤＢＲ層１０７が順次積層されている。ｐ型ＧａＡｓ高屈折率層１０７ａに比べてｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂの積層面の面積が小さい。そのため、ｐ型ＤＢＲ層１０７の側面の凹部において露出したｐ型ＧａＡｓ高屈折率層１０７ａとｐ側電極１０８が接触している。また、ｎ型半導体基板１０１の下側の面にｎ型電極１０９が形成されている。

本発明では、ｐ型ＤＢＲ層１０７の側面の凹凸上にｐ側電極１０８が形成されている。そのため、ｐ型ＤＢＲ層１０７とｐ側電極１０８とのコンタクト面積が大幅に増加し、コンタクト抵抗Ｒ_Ｃが低減する。これにより、複数の注入電流経路が有効に機能するようになり、素子抵抗の大幅な低減が実現される。

本実施例及び非特許文献２の構造について、素子抵抗を計算した例を図８に示す。ここで、メサ直径は１０μｍ、酸化開口径は５μｍである。素子抵抗はｐ型ＧａＡｓ高屈折率層１０７ａとｐ側電極１０８とのコンタクト抵抗Ｒ_Ｃに依存する。コンタクト抵抗率ρ_Ｃが１×１０^−４Ω・ｃｍ^２の場合を比較すると、上記文献では素子抵抗が１００Ωであるのに対し、本発明の構造では８０Ωと大幅に低減されている。また、コンタクト抵抗率ρ_Ｃが１×１０^−５Ω・ｃｍ^２の場合、上記文献では素子抵抗が８０Ωであるのに対し、本発明の構造では６５Ωと約２０％も低減している。

一方、同じ素子抵抗を実現するために必要なコンタクト抵抗率ρ_Ｃという観点で比較すると、８０Ωの素子抵抗を実現するためには非特許文献２の構造では１×１０^−５Ω・ｃｍ^２という低いコンタクト抵抗率ρ_Ｃが必要である。これに対し、本発明で必要な値は１×１０^−４Ω・ｃｍ^２であり、約１０倍大きい値でも良い。一般に、コンタクト抵抗率ρ_Ｃは電極に接する層のドーピング濃度に依存する。従って、本発明の構造では、非特許文献２と比べ、コンタクト抵抗率ρ_Ｃが１０倍になる程度までｐ型ＤＢＲ層１０７中のｐ型ＧａＡｓ高屈折率層１０７ａのドーピングを低減しても同程度の素子抵抗ができることになる。よって、ｐ型ＤＢＲ層１０７における光吸収を低減し、効率を向上させることもできる。

次に、図を参照して実施例１の製造方法を説明する。尚、以下の説明は、発振波長１．１μｍとなる材質を選択している。まず、図２Ａに示すようにＧａＡｓからなるｎ型半導体基板１０１上に、ｎ型ＧａＡｓ層とｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層の一対を基本単位としてこれを３０対積層したｎ型ＤＢＲ層１０２、ｎ型クラッド層１０３、ＩｎＧａＡｓ量子井戸とＧａＡｓ障壁層からなる活性層１０４、ｐ型クラッド層１０５、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの電流狭窄部形成層１０６ａ、ｐ型ＧａＡｓ層１０７ａとｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ層１０７ｂの一対を基本単位としてこれを１９対積層したｐ型ＤＢＲ層１０７を有機金属気相成長（ＭＯＣＶＤ）法もしくは分子線エピタキシー成長（ＭＢＥ）法により順次積層する（工程１）。

各々のＤＢＲ層では、高屈折率層のＧａＡｓと低屈折率層のＡｌ_０．９Ｇａ_０．１Ａｓのそれぞれの膜厚は、これら媒質内の各々の光路長が発振波長のほぼ１／４になるように設定してある。又は、ＧａＡｓの厚みとＡｌ_０．９Ｇａ_０．１Ａｓの厚みの合計の膜厚（単位ＤＢＲの膜厚）を、光路長が発振波長の１／２となるように設定してもよい。

次に、ｐ型ＤＢＲ層１０７上に円形のエッチングマスクを形成する。このエッチングマスクの形状は、後に形成される電流狭窄層１０６の非酸化領域の形状に影響し、それが出力光の断面形状を決定する。

次いで、ドライエッチングにより、図２Ｂに示すようにｎ型ＤＢＲ層１０２の表面が露出するまでエッチングを行い、直径φを約１０μｍとした円柱状構造のメサを形成する（工程２）。この工程により、ｐ型ＤＢＲ層１０７の側面が露出する。もちろん、このメサ形成はウェットエッチングで行ってもよい。

その後、図２Ｃに示すように、ｎ型ＤＢＲ層１０２の表面からｐ型ＤＢＲ層１０７の高さまで保護できるように素子全面をエッチングマスク１１２により覆う（工程３）。このとき、形成されるエッチングマスク１１２は、素子の上面と側面で形成される量が異なり、メサ側面部分が薄く、ｎ型ＤＢＲ層１０２の上面とメサ上面が厚くなる。

次に、上記のエッチングマスク１１２をウェットエッチングにより一部除去する。素子上面と側面で厚さの異なっているエッチングマスク１１２を、ウェットエッチングにより等方的にエッチングすることで、メサの側面部分のエッチングマスク１１２の全てと、ｎ型ＤＢＲ層１０２の上とメサ上面のエッチングマスク１１２の一部が除去される（工程４）。これにより、図２Ｄに示すようにｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの電流狭窄部形成層１０６ａがエッチングマスク１１２ａにより保護され、ｐ型ＤＢＲ層１０７が露出する。また、メサ上部にエッチングマスク１１２ｂが一部残る。

次に、水蒸気雰囲気中の炉内において、温度約４５０℃で約５分間加熱を行う（工程５）。これにより、図２Ｅに示すように、ｐ型ＤＢＲ層１０７におけるｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂが外周から約０．４μｍの深さで円環状に選択的に酸化される。

次に、低屈折率層１０７ｂの酸化部１１３とエッチングマスク１１２ａとメサ上部のエッチングマスク１１２ｂとを除去する（工程６）。これにより、図２Ｆに示すように、凹凸を有するｐ型ＤＢＲ層１０７の側面と、電流狭窄部形成層１０６ａが露出する。

次に、水蒸気雰囲気中の炉内において温度約４５０℃で約１０分間加熱を行う（工程７）。これにより、図２Ｇに示すように、電流狭窄部形成層１０６ａが円環状に選択的に酸化される。この酸化により、電流狭窄層１０６が形成され、その中心部には直径が約５μｍの非酸化領域が形成される。

次に、素子全面をポリイミド層１１１で覆い、ｐ型ＤＢＲ層１０７の側面が露出するまでエッチングを行う（工程８）。これによって、図２Ｈに示すように、ｎ型ＤＢＲ層１０２の上面から電流狭窄層１０６の高さまで、メサの周囲をポリイミド層１１１が覆い、ｐ型ＤＢＲ層１０７が露出する。

次に、ｐ型ＤＢＲ層１０７の上面の一部と側面に電極を形成する。まず前面にフォトレジストを塗布した後、リソグラフィにより図２Ｉに示すようにメサ上面中心部のフォトレジスト１１４のみを残す（工程９）。

次に蒸着工程、スパッタ工程、メッキ工程などにより、メサ上面とｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面にＴｉ／Ａｕ膜を形成する。その後、フォトレジスト１１４を除去してリフトオフする（工程１０）。尚、金属膜は、Ｔｉ／Ａｕに限られたものではなく、Ｔｉ／Ｐｔ／ＡｕやＴｉ／Ｎｂ／Ａｕなどを適宜選択できる。この金属膜形成の工程により、図２Ｊに示すように、ｐ型ＤＢＲ層１０７の上面の中心部以外の領域とｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面にｐ側電極１０８が形成される

続いて、蒸着工程、スパッタ工程、メッキ工程などによりＡｕＧｅ／ＡｕＮｉ膜を形成し、図１のようにｎ側電極１０９を形成する（工程１１）。尚、金属膜はＡｕＧｅ／ＡｕＮｉに限られない。

このようにｎ型半導体基板上に作製した面発光レーザを１個ごともしくは所望のアレイ状（例えば１個×１０個、１００個×１００個など）に切り出して使用可能である。

本発明の構造において、ｐ型ＤＢＲ層１０７中の各層において、ｐ側電極１０８と接している面以外のドーピング濃度を低減し、結果として特許文献１の構造に比べて光吸収を１／１０に低減できたとする。更にこのときのコンタクト面積が、特許文献１の１０倍の大きさにできたとすると、１０倍高いコンタクト抵抗率ρ_Ｃでも同等のコンタクト抵抗Ｒ_Ｃを実現できる。仮にコンタクト抵抗率ρ_Ｃはドーピング濃度に反比例するとした場合、この場合のドーピング濃度は１／１０で良いことになる。よって、同等のコンタクト抵抗Ｒ_Ｃ、同等の素子抵抗において、ｐ型ＤＢＲ層１０７における光吸収は本実施例では特許文献１に比べて１／１００に低減できると言える。このため、ｐ型ＤＢＲ層１０７における高屈折率層１０７ａと低屈折率層１０７ｂの面積の差を高屈折率層１０７ａあるいは低屈折率層１０７ｂの１層あたりの側面の面積よりも充分に大きくすることや、高屈折率層１０７ａと低屈折率層１０７ｂの面積差の各層の和が、高屈折率層１０７ａあるいは低屈折率層１０７ｂの１層あたりの側面の面積の各層の和より充分に大きくなる層数以上に電極を埋め込むことが有効である。具体的には、１．５倍以上が好ましく、３倍以上であることがさらに好ましい。このような場合、上下面のコンタクト面積が側面のコンタクト面積に比べて支配的になり、側面が電極コンタクトに寄与しなくても、低いコンタクト抵抗Ｒ_Ｃを実現できる。このため、高屈折率層１０７ａもしくは低屈折率層１０７ｂの各層全体のドーピング濃度を上げる必要は必ずしもなく、電極と接している上下面のドーピング濃度を高めるだけで、充分に低いコンタクト抵抗Ｒ_Ｃに到達できる。以上より、ｐ型ＤＢＲ層１０７における光吸収を低減することが可能となる。

図１を用いて、本発明の第２の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、メサ直径が１５μｍであることとｐ型ＤＢＲ層１０７における低屈折率層１０７ｂをｐ型ＧａＩｎＰ層とした点である。低屈折率層１０７ｂをｐ型ＧａＩｎＰ層とすることで、ｐ型ＤＢＲ層１０７の側面の凹凸の形成を、第１の実施例の工程５のように水蒸気雰囲気での酸化処理でなく、簡便にウェットエッチングにより行うことができる。

製造方法は第１の実施例の工程１において、低屈折率層１０７ｂをｐ型ＧａＩｎＰ層とすればよい。一方、高屈折率層１０７ａはｐ型ＧａＡｓ層のままである。また、工程２で形成していた円柱形状の直径を１５μｍとする。工程３、４は第１の実施例と同等の工程を実施する。工程５において水蒸気雰囲気での酸化処理を行わず、ＨＣｌ系のエッチング液でウェットエッチングを行う。ＨＣｌ系のエッチング液はＰの有無によってエッチング速度が大きく異なるので、ｐ型ＧａＩｎＰ低屈折率層１０７ｂのみを選択エッチングできる。これにより、酸化処理を行わずに、ｐ型ＤＢＲ層１０７の側面に凹凸を形成することができる。以下、第１の実施例の工程６〜１１と同等の処理を行えばよい。

図１を用いて、本発明の第３の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる主たる点は、ｎ型半導体基板１０１がＩｎＰ基板であること、ｐ型ＤＢＲ層１０７における高屈折率層１０７ａがＡｌＩｎＧａＡｓ層であること、低屈折率層１０７ｂがｐ型ＩｎＰ層であることと、電流狭窄層１０６がＡｌＡｓとＩｎＡｓとからなる超格子であること及び活性層がＧａＩｎＡｓＰ層であり、発振波長が１．５μｍであることである。更に、各高屈折率層１０７ａにおけるドーピング濃度は一様でなく、層内部よりもｐ側電極１０８との接触する表面部の方が高濃度になっている。

本実施例は、ｐ型ＤＢＲ層１０７のｐ型ＡｌＩｎＧａＡｓ高屈折率層１０７ａを第２の実施例のように選択ウェットエッチングにより一部除去する。

製造方法は第１の実施例の工程１において、ｎ型ＧａＡｓ基板１０１をｎ型ＩｎＰ基板１０１、「ｎ型ＧａＡｓ層とｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層との一対を基本単位としてこれを３０対積層したｎ型ＤＢＲ層１０２」を「ｎ型ＡｌＩｎＧａＡｓ層とｎ型ＩｎＰ層との一対を基本単位としてこれを４０対積層したｎ型ＤＢＲ層１０２」、「ＩｎＧａＡｓ量子井戸とＧａＡｓ障壁層からなる活性層１０４」を「Ｇａ_０．２２Ｉｎ_０．７８Ａｓ_０．８１Ｐ_０．１９量子井戸とＧａ_０．２５Ｉｎ_０．７５Ａｓ_０．５０Ｐ_０．５０障壁層からなる活性層１０４」、ｐ型ＤＢＲ層１０７における高屈折率層１０７ａをｐ型ＡｌＩｎＧａＡｓ層、低屈折率層１０７ｂをｐ型ＩｎＰ層とすればよい。また、ｐ型ＩｎＰ低屈折率層１０７ｂのドーピング濃度を一様ではなく、界面のみを高くして積層する。上記活性層は、発振波長１．５μｍとなる材質である。もちろん、活性層の組成は適宜変更を加え、より短波長のＶＣＳＥＬとすることも可能であり、更に長波長のＶＣＳＥＬとすることも可能である。

工程２〜４は第１の実施例と同様に行い、工程５において水蒸気雰囲気での酸化処理を行わず、Ｈ_２ＳＯ_４系あるいはＨ_３ＰＯ_４系のエッチング液でウェットエッチングを行う。これらの系のエッチング液によるエッチング速度はＶ族組成に大きく依存するので、ｐ型ＡｌＩｎＧａＡｓ高屈折率層１０７ａのみを選択エッチングできる。これにより、酸化処理を行わずに、ｐ型ＤＢＲ層１０７の側面の凹凸を形成できる。以下、第１の実施例の工程６〜１１と同等の処理を行えばよい。

本実施例では、ｐ型ＩｎＰ低屈折率層１０７ｂの界面のみ高ドーピング濃度にして積層しているが、ｐ側電極１０８と接している面のドーピング濃度を高くするだけで充分に低いコンタクト抵抗Ｒ_Ｃを達成できるため、ｐ型ＩｎＰ低屈折率層１０７ｂの側面は電極コンタクトに寄与する必要は必ずしも無く、ｐ型ＩｎＰ低屈折率層１０７ｂ内部のドーピング濃度を抑えることができる。以上により、ｐ型ＤＢＲ層１０７中における光吸収を低減し、効率を向上することが可能となる。

図３を用いて、本発明の第４の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、ｐ型ＤＢＲ層１０７の最下層の低屈折率層１０７ｂのみがｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓ層となっている点である。それ以外の低屈折率層１０７ｂは実施例１と同様にｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ層からなる。そのため、ｐ型ＤＢＲ層１０７の側面の凹部の深さがｐ型ＤＢＲ層１０７の上部では０．４μｍであるのに対して、下部では２μｍとなっている。すなわち、ｐ側電極１０８の下部の侵入深さが２μｍと長くなっている。そのため、ｐ側電極１０８から非酸化領域までの距離が短く、積層方向に対して垂直な方向の成分、すなわち、図３における横方向の電流成分が小さくなる。このため、断面積が小さい電流経路が減少し、結果として電気抵抗Ｒ_Ｂの低減が可能となる。また、ｐ側電極１０８の下部の侵入深さが２μｍと長いことで、コンタクト面積も拡大され、コンタクト抵抗Ｒ_Ｃも低減する。

製造方法は第１の実施例の工程１において、ｐ型ＤＢＲ層１０７の低屈折率層１０７ｂの最下層のＡｌ組成を高濃度とし、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓ層とする。これにより、工程５の水蒸気雰囲気中の酸化処理では、Ａｌ組成が高いため、この最下層の酸化レートが速くなる。よって、この最下層の酸化部１１３は他の酸化部１１３よりも大きくなる。水蒸気雰囲気中での酸化処理を温度４５０℃で１０分間施し、工程６で酸化部１１３を除去して、工程１０で金属膜形成工程を行う。これにより、ｐ型ＤＢＲ層１０７の側面に上部での深さが０．４μｍ、最下層での深さが２μｍの凹部が形成され、この側面の凹凸上にｐ側電極１０８が埋め込まれる。その他の工程は第１の実施例と同等に行うことで、図３の構成が得られる。

図４を用いて、本発明の第５の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、ｐ型ＤＢＲ層１０７の側面の凹部の深さが、上部から下部にかけて段階的に大きくなっている点である。ｐ型ＤＢＲ層１０７の側面の凹凸に埋め込んだｐ側電極１０８が上部から下部にかけて段階的に長くなることで、電極にレーザ光が重なることがない。また、埋め込まれたｐ側電極１０８から非酸化領域までの距離が、各層において第４の実施例より短くなる。従って、電流の通過する距離の和が小さくなることで電気抵抗Ｒ_Ｂが大幅に低減される。また、第４の実施例に比べて、各層ごとのコンタクト面積を拡大することができ、コンタクト抵抗Ｒ_Ｃも大幅に低減される。

製造方法は第１の実施例の工程１において、ｐ型ＤＢＲ層１０７の低屈折率層１０７ｂの最下層のＡｌ組成をｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓ層とする。そして、上層になるにつれて段階的にＡｌ組成を下げて積層する。これにより、工程５の水蒸気雰囲気中の酸化処理では、上部にいくほどＡｌ組成が低いため、酸化レートが遅くなる。よって、酸化部１１３は下部から上部にかけて段階的に小さくなる。水蒸気雰囲気中での酸化処理を温度４５０℃で１０分間施し、工程６で酸化部１１３を除去する。工程１０で金属膜形成工程を行うことで、ｐ型ＤＢＲ層１０７の側面に最上部から最下部にかけて、深さが０．４μｍから２μｍにかけて段階的に長くなった凹部が形成される。そして、その各凹部にｐ側電極１０８が埋め込まれる。その他の工程は第１の実施例と同等に行うことで、図４の構成が得られる。

図５を用いて、本発明の第６の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、ｐ側電極１０８をｐ型ＤＢＲ層１０７の側面の凹凸に埋め込むだけでなく、メサ上面全体を覆う構成にしている点である。第６の実施例では、メサ上面をｐ側電極１０８で覆うことにより、コンタクト面積が増加するので、さらなる素子抵抗低減を実現できる。また、この構成はメサ上面に熱伝導率の高い金属を配置しているため、活性層１０４からの熱を効率的に放熱できる利点もある。この場合は、光はｎ型電極１０９側から出射される。

製造方法は第１の実施例の工程１〜８を同様に行う。続いて、工程９を実施せずに、工程１０の金属膜形成工程を施すことで、メサ上面とｐ型ＤＢＲ層１０７の側面及びポリイミド層１１１の上面をｐ側電極１０８が覆う。続いて、工程１１を行う前に、ｎ型ＧａＡｓ基板１０１の裏面に、工程９のフォトリソグラフィを施す。このとき光出射する部分のみフォトレジストを残す。次に、工程１１を行い、金属膜形成後にフォトレジストを除去してリフトオフすることで、ｎ型電極１０９が形成され、図５の構成が得られる。

図６を用いて、本発明の第７の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、ｎ型ＤＢＲ層１０２の側面の凹凸を形成し、この凹凸上にｎ側電極１０９を形成している点である。第７の実施例では、ｎ型ＤＢＲ層１０２における高屈折率層又は低屈折率層のいずれかの側面に凹部を形成して、その凹部にｎ側電極１０９５を埋め込むことで、ｎ型ＤＢＲ層１０２２におけるコンタクト面積が増えるため、ｎ型ＤＢＲ層１０２とｎ側電極１０９のコンタクト抵抗Ｒ_Ｃが低減される。これにより、ｎ型ＤＢＲ層１０２でも複数の電流経路を利用することができ、ｎ型ＤＢＲ層１０２における抵抗を低減することができる。よって、さらなる素子抵抗低減を実現できる。

製造方法は第１〜３の実施例におけるｐ型ＤＢＲ層１０７の側面凹凸形成方法の同様の手順を、ｎ型ＤＢＲ層１０２にも適用する。そして、第１〜３の実施例におけるｐ側電極１０８の形成方法と同様の手順をｎ側電極１０９にも適用する。

まず、実施例１の工程１〜２を同様に行う。続いて、工程２で形成したメサとメサ周囲（直径約１５μｍ）をエッチングマスクで覆い、ドライエッチングで更にもう一段メサを形成する。その後、工程３を同様に行うことで、素子の上面と側面で形成されるエッチングマスクの量が異なり、メサ側面部分が薄く、メサ上面と形成された２段メサの表面２段が厚くなる。

次に、上記のエッチングマスク１１２を工程４と同様にウェットエッチングにより一部除去する。素子上面と側面で厚さの異なっているエッチングマスク１１２を、ウェットエッチングにより等方的にエッチングすることで、２段メサのメサ側面部分のエッチングマスク１１２の全てと、２段のメサ上面とメサ上面のエッチングマスク１１２の一部が除去される。これにより、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの電流狭窄部形成層１０６ａがエッチングマスク１１２ａにより保護され、ｐ型ＤＢＲ層１０７とｎ型ＤＢＲ層１０２が露出され、メサ上部にエッチングマスク１１２ｂが一部残る。

次に、工程５を同様に行う。水蒸気雰囲気中の炉内において、温度約４５０℃で約５分間加熱を行う。これにより、ｐ型ＤＢＲ層１０７におけるｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂとｎ型ＤＢＲ層１０２におけるｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ高屈折率層が外周から約０．４μｍの深さで円環状に選択的に酸化される。

次に、工程６を同様に行う。ｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ層１０７ｂ及びｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層の酸化部、酸化電流狭窄部形成層保護用エッチングマスク１１２ａ、メサ上部のエッチングマスク１１２ｂを除去する。これにより、深さ約０．４μｍの凹部を有するｐ型ＤＢＲ層１０７及びｎ型ＤＢＲ層１０２と、電流狭窄部形成層１０６ａが露出する。

次に、工程７を同様に行う。水蒸気雰囲気中の炉内において温度約４５０℃で約１０分間加熱を行う。これにより、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの酸化電流狭窄部形成層１０６４が円環状に選択的に同時に酸化される。

次に、工程８を同様に行う。素子全面をポリイミド層１１１で覆い、ｐ型ＤＢＲ層１０７及びｎ型ＤＢＲ層１０２の側面が露出されるまでエッチングを行う。これによって、２段メサの２段目上面から電流狭窄部形成層１０６ａの高さまで、メサの周囲をポリイミド層１１１が覆い、ｐ型ＤＢＲ層１０７とｎ型ＤＢＲ層１０２とが露出する。

次に、工程９を同様に行う。ｐ型ＤＢＲ層１０７の上面の一部と側面に電極を形成する。まず全面にフォトレジストを塗布した後、リソグラフィによりメサ上面中心部と２段メサのｎ型ＤＢＲ層１０２の周囲にフォトレジスト１１４を残す。

次に、工程１０を同様に行う。蒸着工程、スパッタ工程、メッキ工程などにより、メサ上面とｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面にＴｉ／Ａｕを形成する。その後、フォトレジスト１１４を除去してリフトオフする。この金属膜形成の工程によりｐ型ＤＢＲ層１０７の上面の中心部以外の領域、ｐ型ＤＢＲ層１０７の側面全体及びポリイミド層１１１の上面にｐ側電極１０８が形成される。

続いて、工程９と同様にフォトレジストを全面に塗布した後、リソグラフィにより２段メサのｎ型ＤＢＲ層１０２の周囲以外にフォトレジストを残す。

最後に、蒸着工程、スパッタ工程、メッキ工程などにより、ｎ型ＤＢＲ層１０２の側面全体及び２段メサの上面にＡｕＧｅ／ＡｕＮｉ膜を形成する。その後、フォトレジストを除去してリフトオフする。この金属膜形成の工程によりｎ型ＤＢＲ層１０２の側面にｎ側電極１０９が形成される。以上により、図６の構成が得られる。

もちろん、上記金属膜形成の工程を複数実施してもよい。また、上記以外の金属形成方法でもよい。更に、アニール処理を加えてもよい。また、金属膜もＡｕＧｅ／ＡｕＮｉに限られない。更に、ｎ側電極１０９をｐ側電極１０８と同時に形成してもよい。

図７を用いて、本発明の第８の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、メサの形状を図７のように、ｎ型半導体基板１０１の主面の法線方向から見て、凹凸を有する形状にしている点である。第７の実施例では、素子上部から見たメサの形状を円形形状ではなく多角形形状としているので、ｐ型ＤＢＲ層１０７２の側面に接する電極面積を更に増加させることができる。これにより、コンタクト抵抗Ｒ_Ｃを更に低減できるため、有効に機能する注入電流経路を更に増やすことができ、さらなる素子抵抗低減が可能である。

製造方法は、工程２の前に使用するエッチングマスクを、ｎ型半導体基板１０１の主面の法線方向から見て、凹凸を有する形状とすればよい。続いて工程２のドライエッチングを行うことで、凹凸形状を形成できる。以後、工程３〜１１は第１の実施例と同等に行えばよい。尚、この多角形は図７の形状に限定されるものではなく、所望の形状を適用可能である。

図１を用いて、本発明の第９の実施例に係るＶＣＳＥＬを説明する。第１の実施例と異なる点は、ｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓの電流狭窄部形成層１０６ａとｐ型ＤＢＲ層１０７におけるｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂとのＡｌ組成の違いを利用して、製造方法を簡便にしている点である。

まず、実施例１の工程１〜２を同様に行う。続いて、エッチングマスク１１２の工程を実施せず、水蒸気雰囲気中の炉内において、温度約４５０℃で約１０分間加熱を行う（工程３）。これにより、図９Ａに示すように、ｐ型ＤＢＲ層１０７におけるｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ低屈折率層１０７ｂとｐ型Ａｌ_０．９８Ｇａ_０．０２Ａｓ電流狭窄部形成層１０６ａとが同時に選択的に酸化され、前者では外周から約０．８μｍの深さで円環状に選択的に酸化され、後者では中心部に直径約５μｍの非酸化領域を残して電流狭窄層１０６が形成される。

次に、実施例１の工程８と同様に素子全面をポリイミド層１１１で覆い、ｐ型ＤＢＲ層１０７の側面が露出するまでエッチングを行う（工程４）。これによって、図９Ｂに示すように、ｎ型ＤＢＲ層１０２の上面から電流狭窄部形成層１０６の高さまで、メサの周囲をポリイミド層１１１が覆い、ｐ型ＤＢＲ層１０７が露出する。

次に、酸化部１１３を除去する（工程５）。これにより図２Ｈに示すように、ｎ型ＤＢＲ層１０２の上面から電流狭窄部形成層１０６ａの高さまで、メサの周囲をポリイミド層１１１が覆い、ｐ型ＤＢＲ層１０７が露出する。以後、実施例１の工程９〜１１を同様に行うことで、簡便に素子を製造することができる。

以上、第１〜第９の実施例の説明を行った。しかし、本発明は、これら実施形態に具体的に示した構成、方法に限定されるものではなく、発明の趣旨に沿うものであれば種々のバリエーションが考えられる。

例えば、前述の実施例においては、活性層の材料としてＧａＡｓやＩｎＧａＡｓを用いたが、本発明は、これらに限られず、ＧａＡｓ又はＡｌＧａＡｓを用いて短波長帯のＶＣＳＥＬ装置を構成することもできるし、また、ＩｎＧａＰ、ＡｌＧａＩｎＰなどの可視ＶＣＳＥＬ装置にも適用できる。更に、ＩｎＰ基板上のＩｎＧａＡｓＰや、ＧａＡｓ基板上のＧａＩｎＮＡｓ、ＧａＡｓＳｂ等を用いて長波帯の単一モードＶＣＳＥＬ装置を構成することもでき、これらのＶＣＳＥＬ装置は単一モードファイバを用いた比較的長距離の通信に非常に有効である。更には、ＧａＮ系、ＺｎＳｅ系やＩｎＧａＮ系等を用いて青色、紫外線や緑色用のＶＣＳＥＬ装置を構成することもできる。

また、これらの活性層の材料に応じて、ＤＢＲ層を含めたその他の層の材料・組成や、ＤＢＲ層の周期数を含めたそれぞれの層の厚み、また、電極の材料・厚さなどを適宜選択、設定できることはいうまでもない。
また、ｎ側電極１０９は、ｎ型半導体基板１０１の裏面に形成せず、ｎ型ＤＢＲ層１０２の表面に形成してもよい。
また、図ではｎ型クラッド層１０３、ｎ型クラッド層１０３とポリイミド層１１１は異なる高さから積層されているが、これを同じ高さから積層するように構成することをしてもよい。
また、上記実施例を複数組み合わせた構成にすることもできる。更に、実施の形態及び実施例における、ｎ型とｐ型とを反転させた構成でもよい。

第１の実施の形態に係るＶＣＳＥＬの断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 図１のＶＣＳＥＬの製造方法を示す断面模式図である。 第２の実施の形態に係るＶＣＳＥＬの断面模式図である。 第３の実施の形態に係るＶＣＳＥＬの断面模式図である。 第４の実施の形態に係るＶＣＳＥＬの断面模式図である。 第５の実施の形態に係るＶＣＳＥＬの断面模式図である。 第６の実施の形態に係るＶＣＳＥＬの断面模式図である。 本発明と非特許文献２とにおける素子抵抗のコンタクト抵抗率ρ_Ｃ依存性を比較したグラフである。 第９の実施例に係るＶＣＳＥＬの製造方法を示す断面模式図である。 第９の実施例に係るＶＣＳＥＬの製造方法を示す断面模式図である。 一般的な円状ＶＣＳＥＬの断面模式図である。 非特許文献１中の図１で提案されている二段メサ構造ＶＣＳＥＬの断面模式図である。 ｐ型ＤＢＲ層の側面に電極を設けたＶＣＳＥＬの断面模式図である。 非特許文献２の図１に開示されたＶＣＳＥＬの断面模式図である 特許文献１の図１に開示されたＶＣＳＥＬの断面模式図である。

符号の説明

１０１ ｎ型半導体基板
１０２ ｎ型ＤＢＲ層
１０３ ｎ型クラッド層
１０４ 活性層
１０５ ｐ型クラッド層
１０６ 電流狭窄層
１０６ａ 電流狭窄部形成層
１０７ ｐ型ＤＢＲ層
１０７ａ 高屈折率層
１０７ｂ 低屈折率層
１０８ ｐ側電極
１０９ ｎ側電極
１１１ ポリイミド層
１１２ エッチングマスク
１１３ 酸化部
１１４ フォトレジスト

Claims (15)

1. 半導体基板と、
   前記半導体基板上に形成された第１の反射鏡と、
   前記第１の反射鏡上に形成された活性層と、
   前記活性層上に形成され、高屈折率層と低屈折率層とが交互に複数回積層された第２の反射鏡とを備えた面発光レーザであって、
   前記第２の反射鏡の側面に凹凸が形成され、当該凹凸を覆うように第１の電極が形成されている面発光レーザ。
2. 前記凹凸及び前記第１の電極がレーザ光の分布範囲外に形成されている請求項１に記載の面発光レーザ。
3. 前記高屈折率層が形成された領域の面積と低屈折率層が形成された領域の面積とが異なることにより、前記第２の反射鏡の側面に前記凹凸が形成されている請求項１又は２に記載の面発光レーザ。
4. 一組の前記高屈折率層と低屈折率層との面積の差が、高屈折率層あるいは低屈折率層の１層あたりの側面の面積よりも大きいことを特長とする請求項３に記載の面型発光レーザ。
5. 前記第１の電極が形成された前記凹凸における前記高屈折率層と低屈折率層の面積差の総和が、高屈折率層及び低屈折率層の側面の面積の総和の１．５倍以上となることを特長とする請求項３又は４のいずれか一項に記載の面型発光レーザ。
6. 前記第１の電極との接触界面における前記第２の反射鏡のドーピング濃度が、前記第２の反射鏡内部のドーピング濃度よりも高い請求項１〜５のいずれか一項に記載の面発光レーザ。
7. 前記第２の反射鏡の側面に形成された凹部のうち、最上層の凹部よりも最下層の凹部の方がその深さが深い請求項１〜６のいずれか一項に記載の面発光レーザ。
8. 前記第２の反射鏡の側面に形成された凹部の深さが、上層から下層に向うにつれて深くなる請求項７に記載の面発光レーザ。
9. 前記第１の反射鏡の側面にも凹凸が形成されており、当該側面を覆うように第２の電極が形成されている請求項１〜８のいずれか一項に記載の面発光レーザ。
10. 前記半導体基板の主面の法線方向から見て、前記第２の反射鏡の外周の形状が凹凸を有する請求項１〜９のいずれか一項に記載の面発光レーザ。
11. 前記半導体基板がＧａＡｓからなり、前記低屈折率層がＡｌを含むＩＩＩ−Ｖ族半導体からなる請求項１〜１０のいずれか一項に記載の面発光レーザ。
12. 前記第２の反射鏡の最上層に形成された前記低屈折率層のＡｌ組成が、前記第２の反射鏡の最下層に形成された前記低屈折率層のＡｌ組成よりも低い請求項１１に記載の面発光レーザ。
13. 前記第２の反射鏡の低屈折率層のＡｌ組成が、上層から下層に向うにつれて高くなる請求項１２に記載の面発光レーザ。
14. 半導体基板上に第１の反射鏡、活性層、高屈折率層と低屈折率層とを交互に複数回積層してなる第２の反射鏡を順次形成する工程と、
    前記活性層及び第２の反射鏡を備えるメサを形成する工程と、
    前記高屈折率層と前記低屈折率層とのいずれか一方を選択酸化する工程と、
    選択酸化された部分をエッチングして前記第２の反射鏡の側面に凹凸を形成する工程と、
    前記第２の反射鏡の側面を覆うように電極を形成する工程とを備えた面発光レーザの製造方法。
15. 前記電極をメッキ工程又はスパッタ工程又はアニール処理により形成する請求項１４に記載の面発光レーザの製造方法。

Images