JP2008205144A - Pattern forming method and method of manufacturing semiconductor device - Google Patents
Pattern forming method and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008205144A JP2008205144A JP2007038864A JP2007038864A JP2008205144A JP 2008205144 A JP2008205144 A JP 2008205144A JP 2007038864 A JP2007038864 A JP 2007038864A JP 2007038864 A JP2007038864 A JP 2007038864A JP 2008205144 A JP2008205144 A JP 2008205144A
- Authority
- JP
- Japan
- Prior art keywords
- liquid repellent
- repellent layer
- pattern
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、パターン形成方法および半導体装置の製造方法に関し、さらに詳しくは、有機半導体層を有する薄膜トランジスタの電極パターン形成方法およびこれを用いた半導体装置の製造方法に関する。 The present invention relates to a pattern forming method and a method for manufacturing a semiconductor device, and more particularly to a method for forming an electrode pattern of a thin film transistor having an organic semiconductor layer and a method for manufacturing a semiconductor device using the same.
従来の真空プロセスやフォトリソグラフィーを用いて製造されている半導体層としてシリコン系材料を用いたシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）に代わり、塗布・印刷プロセスを用いて作製することのできる有機ＴＦＴの研究開発が盛んになってきている。その有機ＴＦＴアレイの配線印刷プロセスの候補の一つとして、ＰＤＰ（Plasma Display Panel)の量産にも採用されているスクリーン印刷法が検討されている（例えば、特許文献１参照）。 An organic TFT that can be fabricated using a coating / printing process instead of a silicon TFT (thin film transistor) using a silicon-based material as a semiconductor layer manufactured using a conventional vacuum process or photolithography. Research and development is becoming popular. As one of candidates for the wiring printing process of the organic TFT array, a screen printing method that has been adopted for mass production of PDP (Plasma Display Panel) has been studied (for example, see Patent Document 1).
スクリーン印刷法では、高分解メッシュを用いることで、１０μｍ〜２０μｍ程度の微細配線の印刷が可能となってきているが、高分解メッシュは高価格であるため、量産の際に用いることが難しい。 In the screen printing method, fine wiring of about 10 μm to 20 μm can be printed by using a high resolution mesh. However, since the high resolution mesh is expensive, it is difficult to use it for mass production.
そこで、スクリーン印刷版の乳剤部の被印刷物に対する面に撥水性の処理を施すことにより、インクの滲みや裏周りを防止し、印刷したパターン形状の安定化を図る方法が報告されている（例えば、特許文献２〜５参照）。 In view of this, a method has been reported in which the surface of the emulsion portion of the screen printing plate is subjected to a water repellency treatment to prevent ink bleeding and the backside and to stabilize the printed pattern shape (for example, And Patent Documents 2 to 5).
しかし、上述した特許文献２〜５に記載された方法では、インクの滲みや裏周りの防止が不十分であり、１０μｍ〜２０μｍ程度の微細な電極パターンを、寸法制御性よく安定して形成することは難しい、という問題がある。 However, the methods described in Patent Documents 2 to 5 described above do not sufficiently prevent ink bleeding and the back periphery, and form a fine electrode pattern of about 10 μm to 20 μm stably with good dimension controllability. There is a problem that it is difficult.
上述したような課題を解決するために、本発明は、スクリーン印刷法により、インクの滲みや裏周りを確実に防止し、微細なパターンを寸法制御性よく安定して形成することが可能なパターン形成方法およびこれを用いた半導体装置の製造方法を提供することを目的とする。 In order to solve the above-described problems, the present invention is a pattern that can reliably prevent ink bleeding and the back periphery by a screen printing method, and can stably form a fine pattern with good dimension controllability. It is an object of the present invention to provide a formation method and a method for manufacturing a semiconductor device using the same.
上述したような目的を達成するために、本発明のパターン形成方法は、基板上に撥液性を有する撥液層を形成する第１工程と、スクリーン印刷法により、前記撥液層上にインクを印刷することで、パターンを形成する第２工程とを有することを特徴としている。 In order to achieve the above-described object, the pattern forming method of the present invention includes a first step of forming a liquid repellent layer having liquid repellency on a substrate and an ink on the liquid repellent layer by a screen printing method. And a second step of forming a pattern by printing.
このようなパターン形成方法によれば、スクリーン印刷法により、基板上に設けられた撥液層上にインクを印刷して、パターンを形成することから、背景技術で説明した被印刷物に対する面に撥水性の処理が施されたスクリーン印刷版を用いる場合と比較して、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持されるため、より確実にインクの滲みや裏周りを防止することが可能となる。これにより、微細なパターンを寸法制御性よく、安定して形成することが可能となる。 According to such a pattern forming method, the ink is printed on the liquid repellent layer provided on the substrate by the screen printing method to form the pattern, and thus the surface against the substrate to be printed described in the background art is repelled. Compared to the case of using a screen-printed plate that has been treated with water, the liquid-repellent state is maintained even after the screen-printed plate is separated from the printing surface, thus preventing ink bleeding and the backside more reliably. It becomes possible to do. Thereby, a fine pattern can be stably formed with good dimensional controllability.
また、本発明における半導体装置の第１の製造方法は、基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、ソース・ドレイン電極またはゲート電極を形成する工程では、下地層上に導電性膜を介して撥液性を有する撥液層を形成した後、スクリーン印刷法により、撥液層上にレジストインクを印刷することで、レジストパターンを形成し、このレジストパターンをマスクに用いて、導電性膜をエッチングすることで、ソース・ドレイン電極またはゲート電極を形成した後、レジストパターンと撥液層とを除去することを特徴としている。 In the first method of manufacturing a semiconductor device according to the present invention, a source / drain electrode, a gate insulating film, and a gate electrode are laminated on a substrate in this order or in the reverse order. In the method of manufacturing a semiconductor device having an organic semiconductor layer on the lower layer side, in the step of forming the source / drain electrodes or the gate electrode, a liquid repellent layer having liquid repellency is formed on the base layer via a conductive film. After that, a resist pattern is formed by printing a resist ink on the liquid repellent layer by a screen printing method, and using this resist pattern as a mask, the conductive film is etched to form a source / drain electrode or a gate. After the electrodes are formed, the resist pattern and the liquid repellent layer are removed.
このような半導体装置の第１の製造方法によれば、ソース・ドレイン電極またはゲート電極を形成する工程において、スクリーン印刷法により、導電性膜上に設けられた撥液層上にレジストインクを印刷することで、レジストパターンを形成するため、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持され、より確実にレジストインクの滲みや裏回りを防止することが可能となる。これにより、微細なレジストパターンを寸法制御性よく、安定して形成することが可能となるため、このレジストパターンをマスクに用いた、導電性膜のエッチングにより、ソース・ドレイン電極またはゲート電極を形成することで、ソース・ドレイン電極またはゲート電極が寸法制御性よく、安定して形成される。 According to the first manufacturing method of such a semiconductor device, the resist ink is printed on the liquid repellent layer provided on the conductive film by the screen printing method in the step of forming the source / drain electrode or the gate electrode. Thus, since the resist pattern is formed, the liquid-repellent state is maintained even after the screen printing plate is separated from the printing surface, and it is possible to more reliably prevent the resist ink from spreading or being turned around. As a result, a fine resist pattern can be stably formed with good dimensional controllability. Therefore, source / drain electrodes or gate electrodes are formed by etching a conductive film using this resist pattern as a mask. As a result, the source / drain electrode or the gate electrode is stably formed with good dimensional control.
また、本発明における半導体装置の第２の製造方法は、基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、ソース・ドレイン電極またはゲート電極を形成する工程では、下地層上に撥液性を有する撥液層を形成した後、スクリーン印刷法により、撥液層上に導電性インクを印刷することで、ソース・ドレイン電極またはゲート電極を形成することを特徴としている。 In the second method for manufacturing a semiconductor device according to the present invention, a source / drain electrode, a gate insulating film, and a gate electrode are laminated on a substrate in this order or in the reverse order. In the method of manufacturing a semiconductor device having an organic semiconductor layer on the lower layer side, in the step of forming a source / drain electrode or a gate electrode, after forming a liquid repellent layer having liquid repellency on the base layer, the screen printing method is used. In addition, a source / drain electrode or a gate electrode is formed by printing conductive ink on the liquid repellent layer.
このような半導体装置の第２の製造方法によれば、ソース・ドレイン電極またはゲート電極を形成する工程において、スクリーン印刷法により、撥液層上に導電性インクを印刷することで、ソース・ドレイン電極またはゲート電極を形成するため、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持され、より確実に導電性インクの滲みや裏周りを防止することが可能となる。これにより、ソース・ドレイン電極またはゲート電極からなる微細なパターンが寸法制御性よく、安定して形成される。 According to the second manufacturing method of such a semiconductor device, in the step of forming the source / drain electrode or the gate electrode, the conductive ink is printed on the liquid repellent layer by a screen printing method. Since the electrode or the gate electrode is formed, the liquid-repellent state is maintained even after the screen printing plate is separated from the printing surface, and it is possible to more reliably prevent the conductive ink from bleeding and the backside. Thereby, a fine pattern composed of the source / drain electrodes or the gate electrode is stably formed with good dimensional controllability.
以上、説明したように、本発明のパターン形成方法によれば、より確実にインクの滲みや裏周りが防止されるため、微細なパターンを寸法制御性よく、安定して形成することが可能となる。このため、これを用いた半導体装置の製造方法によれば、ソース・ドレイン電極またはゲート電極を寸法制御性よく、安定して形成することができる。したがって、スクリーン印刷法により、半導体装置の微細な電極パターンを形成することができ、製造工程を簡略化することができる。 As described above, according to the pattern forming method of the present invention, it is possible to more reliably prevent the ink from bleeding and the backside, so that a fine pattern can be stably formed with good dimensional controllability. Become. Therefore, according to the method of manufacturing a semiconductor device using the same, the source / drain electrodes or the gate electrode can be stably formed with good dimensional control. Therefore, a fine electrode pattern of the semiconductor device can be formed by the screen printing method, and the manufacturing process can be simplified.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
（第１実施形態）
本発明のパターン形成法に係わる実施の形態の一例を、トップゲート・ボトムコンタクト型の薄膜トランジスタからなる半導体装置の製造方法を例にとり、図１の製造工程断面図によって説明する。ここでは、塗布法により下地層上の全域に導電性膜を形成した後に、導電性膜上にレジストパターンを形成し、このレジストパターンをマスクに用いたエッチングにより導電性パターンを形成する「サブトラクティブ法」について説明する。
(First embodiment)
An example of an embodiment relating to the pattern forming method of the present invention will be described with reference to a manufacturing process sectional view of FIG. 1, taking a manufacturing method of a semiconductor device composed of a top gate / bottom contact type thin film transistor as an example. Here, after forming a conductive film on the entire surface of the underlayer by a coating method, a resist pattern is formed on the conductive film, and the conductive pattern is formed by etching using this resist pattern as a mask. The “law” will be described.
まず、図１（ａ）に示すように、例えばガラス基板からなる基板１１上には、例えば銀（Ａｇ）からなる導電性膜１２’が５０ｎｍの膜厚で設けられている。 First, as shown in FIG. 1A, a conductive film 12 'made of, for example, silver (Ag) is provided with a thickness of 50 nm on a substrate 11 made of, for example, a glass substrate.
上記基板１１としては、上述したガラス基板の他に、石英基板、プラスチック基板、絶縁性被膜のコートされた金属シートが用いられる。また、導電性膜１２’としては、上述したＡｇ以外に、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはニッケル（Ｎｉ）等の金属、またはその合金もしくはＩＴＯ（Indium Thin Oxide)が用いられ、膜厚は２０ｎｍ〜１μｍの範囲であることとする。 As the substrate 11, in addition to the glass substrate described above, a quartz substrate, a plastic substrate, or a metal sheet coated with an insulating film is used. In addition to the above-described Ag, the conductive film 12 ′ may be gold (Au), copper (Cu), aluminum (Al), palladium (Pd), platinum (Pt), titanium (Ti), chromium (Cr). Alternatively, a metal such as nickel (Ni), an alloy thereof, or ITO (Indium Thin Oxide) is used, and the film thickness is in the range of 20 nm to 1 μm.
次に、上記導電性膜１２’の表面に、撥液性を有する表面処理剤を塗布することで、撥液層Ａ1を形成する。これにより、導電性膜１２’の表面が撥液層Ａ1で覆われるため、表面張力が低下する。ここで、撥液性を有する表面処理剤としては、フッ素含有表面処理剤またはシリコン含有表面処理剤が挙げられる。ここでは、上記導電性膜１２’の表面に、例えばパーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液からなるフッ素含有表面処理剤を塗布することとする。その後、１００℃で１０分加熱処理することで、撥液性を有する撥液層Ａ1が形成される。 Next, a liquid repellent layer A 1 is formed by applying a surface treatment agent having liquid repellency to the surface of the conductive film 12 ′. As a result, the surface of the conductive film 12 ′ is covered with the liquid repellent layer A 1 , so that the surface tension is lowered. Here, examples of the surface treatment agent having liquid repellency include a fluorine-containing surface treatment agent and a silicon-containing surface treatment agent. Here, the surface of the conductive film 12 ′ is a fluorine-containing surface treatment comprising, for example, a 0.5 wt% propylene glycol monomethyl ether acetate solution of a perfluoroalkyl group-containing oligomer (for example, Defensor MCF350SF manufactured by Dainippon Ink & Chemicals, Inc.). The agent will be applied. Then, the liquid-repellent layer A 1 having liquid repellency is formed by heat treatment at 100 ° C. for 10 minutes.
上記撥液層Ａ1は、水に対する接触角が９０°以上、望ましくは１００°以上、表面張力が２０ｍＮ／ｍ以下となるように形成されることが好ましく、これにより、後工程で、スクリーン印刷を行う際のインクの滲みや裏回りを確実に防止し、寸法制御性よく、安定してパターンを形成することが可能となる。また、この撥液層Ａ1は後工程で除去することから、撥液性を呈する範囲で薄膜である方が好ましく、５ｎｍ以下の膜厚、さらには、１ｎｍ程度の膜厚で塗布されていることが好ましい。なお、撥液層Ａ1の表面の撥液性が維持されれば、撥液層Ａ1中に数μｍ程度の多少のボイド（空隙）があっても構わない。 The liquid repellent layer A 1 is preferably formed such that the contact angle with water is 90 ° or more, desirably 100 ° or more, and the surface tension is 20 mN / m or less. It is possible to reliably prevent ink bleeding and the back of the ink from being performed, and to form a pattern stably with good dimensional controllability. Further, since this liquid repellent layer A 1 is removed in a later step, it is preferable that the liquid repellent layer A 1 is a thin film within a range exhibiting liquid repellency, and is applied with a film thickness of 5 nm or less, and further about 1 nm. It is preferable. As long as the liquid repellency of the surface of the liquid repellent layer A 1 is maintained, there may be some voids (voids) of about several μm in the liquid repellent layer A 1 .
上記以外のフッ素含有表面処理剤としては、上記以外のパーフルオロアルキル基含有オリゴマー（例えば大日本インキ化学工業社製Ｒ−０８、Ｒ−３０）や、フッ素含有樹脂からなるフッ素化合物の含有溶液が挙げられ、フッ素含有樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）、非晶質のパーフルオロ樹脂（例えば旭硝子製サイトップ）、フッ素化ポリイミドが挙げられる。また、フッ素含有表面処理剤として、住友スリーエム株式会社製、３ＭノベックＥＧＣ−１７００エレクトロニックコーティング剤を用いることも可能である。 As fluorine-containing surface treatment agents other than the above, perfluoroalkyl group-containing oligomers other than the above (for example, R-08, R-30 manufactured by Dainippon Ink & Chemicals, Inc.) and fluorine-containing resin-containing solutions composed of fluorine-containing resins. Examples of the fluorine-containing resin include polytetrafluoroethylene (PTFE), tetrafluoroethylene / perfluoroalkyl vinyl ether copolymer (PFA), polyvinylidene fluoride (PVDF), polychlorotrifluoroethylene (PCTFE), amorphous Quality perfluororesin (for example, Asahi Glass Cytop) and fluorinated polyimide. Further, as a fluorine-containing surface treatment agent, 3M Novec EGC-1700 electronic coating agent manufactured by Sumitomo 3M Limited can be used.
また、シリコン含有表面処理剤としては、シロキサンポリマーの含有溶液（例えばビックケミー・ジャパン株式会社製ＢＹＫシリーズ）が挙げられる。さらには、フッ素含有樹脂とシロキサンのグラフトポリマー含有溶液でもよい。 Examples of the silicon-containing surface treatment agent include siloxane polymer-containing solutions (for example, BYK series manufactured by Big Chemie Japan Co., Ltd.). Furthermore, a graft polymer-containing solution of a fluorine-containing resin and siloxane may be used.
一方、スクリーン印刷に用いるスクリーン印刷版２０は、例えば５００メッシュのスクリーンメッシュ２１を備えており、スクリーンメッシュ２１には、インクの通過を阻止する乳剤２２がパターン形成されている。すなわち、スクリーンメッシュ２１における乳剤２２の非形成領域２３を通過したインクが転写されるように構成されており、印刷されたパターンの膜厚は乳剤２２の厚みにより規定される。 On the other hand, the screen printing plate 20 used for screen printing includes, for example, a 500 mesh screen mesh 21, and the screen mesh 21 is patterned with an emulsion 22 that prevents ink from passing therethrough. That is, the ink that has passed through the non-formation region 23 of the emulsion 22 in the screen mesh 21 is transferred, and the thickness of the printed pattern is defined by the thickness of the emulsion 22.
そして、図１（ｂ）に示すように、上述したようなスクリーン印刷版２０の一主面側を、撥液層Ａ1の表面に接触させて、スクレッパー（図示省略）により、スクリーン印刷版２０の乳剤２２の非形成領域２３にレジストインクＲ1’を充填する。その後、スキージ２４を一定圧力で掃引することで、余剰なレジストインクＲ1’を除去する。 Then, as shown in FIG. 1 (b), the one main surface side of the screen printing plate 20 as described above, is brought into contact with the surface of the liquid repellent layer A 1, a scraper (not shown), a screen printing plate 20 The non-formation region 23 of the emulsion 22 is filled with the resist ink R 1 ′. Thereafter, the excess resist ink R 1 ′ is removed by sweeping the squeegee 24 at a constant pressure.
ここで、上記レジストインクＲ1’は、ノボラック樹脂、ポリビニルフェノール樹脂などのフェノール樹脂、マレイン酸樹脂、ビニル樹脂、アクリル樹脂、エポキシ樹脂を主成分として構成される。 Here, the resist ink R 1 ′ is composed mainly of a phenol resin such as a novolak resin or a polyvinyl phenol resin, a maleic acid resin, a vinyl resin, an acrylic resin, or an epoxy resin.
続いて、図１（ｃ）に示すように、上記スクリーン印刷版２０（前記図１（ｂ）参照）を基板１１から離間させることで、撥液層Ａ1上にレジストインクＲ1’（前記図１（ｂ）参照）が印刷され、レジストパターンＲ1が形成される。この際、撥液層Ａ1上にレジストインクＲ1’が印刷されることで、スクリーン印刷版２０を被印刷面から離間した後も撥液状態が維持され、撥液層Ａ1のレジストインクＲ1’に対する撥液性が維持された状態となり、インクの滲みや裏周りが確実に防止され、レジストパターンＲ1が寸法制御性よく、安定して形成される。 Subsequently, as shown in FIG. 1C, by separating the screen printing plate 20 (see FIG. 1B) from the substrate 11, the resist ink R 1 ′ (described above) is formed on the liquid repellent layer A 1. see FIG. 1 (b)) is printed, the resist pattern R 1 is formed. At this time, by the resist ink R 1 'on the liquid-repellent layer A 1 is printed, after separating the screen printing plate 20 from the printing surface is also maintained lyophobic state, resist ink repellent layer A 1 The liquid repellency with respect to R 1 ′ is maintained, ink bleeding and back periphery are reliably prevented, and the resist pattern R 1 is stably formed with good dimensional controllability.
次いで、図１（ｄ）に示すように、レジストパターンＲ1をマスクに用いて、上記撥液層Ａ1と導電性膜１２’（前記図１（ｃ）参照）をエッチングすることで、ソース・ドレイン電極１２（導電性パターン）を形成する。この場合には、レジストパターンＲ1が設けられた状態の基板１１をＡｇのエッチング液（例えば関東化学社製 混酸ＳＥＡ−１）に浸漬させることにより、レジストパターンＲ1から露出された撥液層Ａ1および導電性膜１２’を除去することで、ソース・ドレイン電極１２が形成される。なお、このエッチングにより、上記撥液層Ａ1もパターニングされるが、上述したように、撥液層Ａ1は５ｎｍ以下の薄膜で形成されるため、導電性膜１２’のエッチングの障害になることはない。 Next, as shown in FIG. 1D, the resist layer R 1 is used as a mask to etch the liquid repellent layer A 1 and the conductive film 12 ′ (see FIG. 1C), thereby providing a source. -Drain electrode 12 (conductive pattern) is formed. In this case, the liquid repellent layer exposed from the resist pattern R 1 is obtained by immersing the substrate 11 provided with the resist pattern R 1 in an Ag etching solution (for example, mixed acid SEA-1 manufactured by Kanto Chemical Co., Inc.). By removing A 1 and the conductive film 12 ′, the source / drain electrodes 12 are formed. Although the liquid repellent layer A 1 is also patterned by this etching, as described above, since the liquid repellent layer A 1 is formed of a thin film of 5 nm or less, it becomes an obstacle to the etching of the conductive film 12 ′. There is nothing.
その後、図２（ｅ）に示すように、例えばＮ−メチル−２−ピロリドン溶液を用いてレジストパターンＲ1（前記図１（ｄ）参照）と撥液層Ａ1（前記図１（ｄ）参照）を除去する。ここで、上記撥液層Ａ1が除去されることで、ソース・ドレイン電極１２と、後工程でソース・ドレイン電極１２上に形成される有機半導体層との間に生じる撥液層Ａ1の残存による密着性の低下を防止することができる。なお、撥液層Ａ1の除去は、ソース・ドレイン電極１２表面の水に対する接触角を測定することで確認することができ、Ｎ−メチル−２−ピロリドン溶液を用いた場合には、ソース・ドレイン電極１２の水に対する接触角が、撥液層Ａ1を形成する前の値に戻ることが確認されている。 Thereafter, as shown in FIG. 2 (e), for example, an N-methyl-2-pyrrolidone solution is used to form the resist pattern R 1 (see FIG. 1 (d)) and the liquid repellent layer A 1 (see FIG. 1 (d)). (See). Here, by the liquid-repellent layer A 1 is removed, the source-drain electrode 12, in a subsequent step of the liquid-repellent layer A 1 occurring between the organic semiconductor layer formed on the source and drain electrodes 12 It is possible to prevent a decrease in adhesion due to remaining. The removal of the liquid repellent layer A 1 can be confirmed by measuring the contact angle of the surface of the source / drain electrode 12 with respect to water. When an N-methyl-2-pyrrolidone solution is used, It has been confirmed that the contact angle of the drain electrode 12 with respect to water returns to the value before the liquid repellent layer A 1 is formed.
また、ここでは、レジストパターンＲ1と撥液層Ａ1とを除去する溶剤として、Ｎ−メチル−２−ピロリドン溶液を用いた例について説明したが、３重量％水酸化ナトリウム溶液を用いてもよい。また、ここでは、レジストパターンＲ1と撥液層Ａ1とを同一工程で除去する例について説明したが、２段階でそれぞれ除去してもよい。ただし、レジストパターンＲ1と撥液層Ａ1とを同一工程で除去する方が工程が簡略化されるため、好ましい。例えば、レジストパターンＲ1を除去する溶剤としては、炭化水素系溶剤、アルコール系溶剤、エーテル系溶剤、エステル系溶剤、ケトン系溶剤などがあるため、これに、上記撥液層Ａ1の構成材料が溶解可能な溶剤を添加してもよい。また、上記に列記した溶剤の中から、上記撥液層Ａ1の構成材料が溶解可能な溶剤を選択して用いてもよい。 Further, here, an example in which an N-methyl-2-pyrrolidone solution is used as a solvent for removing the resist pattern R 1 and the liquid repellent layer A 1 has been described, but a 3 wt% sodium hydroxide solution may be used. Good. Here, an example in which the resist pattern R 1 and the liquid repellent layer A 1 are removed in the same process has been described, but they may be removed in two stages. However, it is preferable to remove the resist pattern R 1 and the liquid repellent layer A 1 in the same process because the process is simplified. For example, as the solvent for removing the resist pattern R 1, hydrocarbon solvents, since there alcohol solvents, ether solvents, ester solvents, and ketone solvents, to which the material of the liquid-repellent layer A 1 A solvent in which can be dissolved may be added. In addition, a solvent that can dissolve the constituent material of the liquid repellent layer A 1 may be selected from the solvents listed above.
以上のようにして、基板１１上にソース・ドレイン電極１２を形成した後、図２（ｆ）に示すように、ソース・ドレイン電極１２を覆う状態で、基板１１上に、有機半導体層１３を形成する。ここでは、例えばスピンコート法により、ペンタセン誘導体の１ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて５０ｎｍの有機半導体層１３を形成する。 After the source / drain electrodes 12 are formed on the substrate 11 as described above, the organic semiconductor layer 13 is formed on the substrate 11 in a state of covering the source / drain electrodes 12 as shown in FIG. Form. Here, after applying a 1 wt% toluene solution of a pentacene derivative, for example, by spin coating, the solvent is volatilized at 100 ° C. to form the 50 nm organic semiconductor layer 13.
ここで、有機半導体層１３としては、上記ペンタセン誘導体の他に、ポリチオフェン、フルオレン−チオフェンコポリマー、ポリアリルアミン等の高分子材料、または、ルブレン、チオフェンオリゴマー、ナフタセン誘導体等の低分子材料を用いてもよい。 Here, as the organic semiconductor layer 13, in addition to the pentacene derivative, a polymer material such as polythiophene, fluorene-thiophene copolymer, polyallylamine, or a low molecular material such as rubrene, thiophene oligomer, naphthacene derivative may be used. Good.
また、有機半導体層１３の形成方法としては、上記スピンコート法の他に、インクジェット法、ディスペンサー法、フレキソ印刷法、グラビア印刷法、オフセット印刷法等の印刷方法により形成してもよい。なお、ここでは、有機半導体層１３をベタ膜状に形成する例について説明するが、各種印刷法により有機半導体層１３を各素子毎にパターンニングしてもよく、シャドウマスクを用いた真空蒸着法により有機半導体層１３をパターン形成してもよい。 In addition to the spin coating method, the organic semiconductor layer 13 may be formed by a printing method such as an inkjet method, a dispenser method, a flexographic printing method, a gravure printing method, or an offset printing method. Here, an example in which the organic semiconductor layer 13 is formed in a solid film shape will be described. However, the organic semiconductor layer 13 may be patterned for each element by various printing methods, or a vacuum evaporation method using a shadow mask. The organic semiconductor layer 13 may be patterned.
次いで、有機半導体層１３上に、例えばポリビニルフェノール（ＰＶＰ）からなるゲート絶縁膜１４を４μｍの膜厚で形成する。ゲート絶縁膜１４としては、上記ＰＶＰの他に、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリイミド、ポリビニルアルコール（ＰＶＡ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリイソブチレン（ＰＩＢ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタラート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ベンゾシクロブテン（ＢＣＢ）等を用いることができる。 Next, a gate insulating film 14 made of, for example, polyvinylphenol (PVP) is formed on the organic semiconductor layer 13 with a film thickness of 4 μm. As the gate insulating film 14, in addition to the above PVP, polymethyl methacrylate (PMMA), polyimide, polyvinyl alcohol (PVA), polyvinylidene fluoride (PVDF), polyisobutylene (PIB), polystyrene (PS), polyvinyl chloride (PVC), polyethylene terephthalate (PET), polycarbonate (PC), benzocyclobutene (BCB), and the like can be used.
次に、ソース・ドレイン電極１２と同様の方法により、ゲート絶縁膜１４上にゲート電極を形成する。すなわち、図２（ｆ）に示すように、ゲート絶縁膜１４上に、例えばＡｇからなる導電性膜１５’を形成した後、導電性膜１５’の表面にパーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ａ2を形成する。続いて、スクリーン印刷法により、撥液層Ａ2に、レジストインク（図示省略）を印刷することで、レジストパターンＲ2を形成する。 Next, a gate electrode is formed on the gate insulating film 14 by a method similar to that for the source / drain electrode 12. That is, as shown in FIG. 2F, after forming a conductive film 15 ′ made of, for example, Ag on the gate insulating film 14, a perfluoroalkyl group-containing oligomer (for example, A 0.5 wt% propylene glycol monomethyl ether acetate solution of Dainippon Ink & Chemicals, Inc., Defensa MCF350SF) is applied and heat treated at 100 ° C. for 10 minutes to form the liquid repellent layer A 2 . Subsequently, a resist pattern R 2 is formed by printing resist ink (not shown) on the liquid repellent layer A 2 by screen printing.
次いで、図２（ｇ）に示すように、レジストパターンＲ2をマスクに用いて、上記撥液層Ａ2と導電性膜１５’（前記図２（ｆ）参照）をエッチングすることで、ゲート電極１５（導電性パターン）を形成する。ここでは、レジストパターンＲ2が設けられた状態の基板１１をＡｇのエッチング液（例えば関東化学社製 混酸ＳＥＡ−１）に浸漬させることにより、レジストパターンＲ2から露出された撥液層Ａ2および導電性膜１５’を除去することで、ゲート電極１５を形成する。 Next, as shown in FIG. 2G, the resist layer R 2 is used as a mask to etch the liquid repellent layer A 2 and the conductive film 15 ′ (see FIG. 2F) to obtain a gate. Electrode 15 (conductive pattern) is formed. Here, the liquid repellent layer A 2 exposed from the resist pattern R 2 by immersing the substrate 11 provided with the resist pattern R 2 in an Ag etching solution (for example, mixed acid SEA-1 manufactured by Kanto Chemical Co., Inc.). Then, the gate electrode 15 is formed by removing the conductive film 15 ′.
その後、図２（ｈ）に示すように、例えばＮ−メチル−２−ピロリドン溶液を用いてレジストパターンＲ2（前記図１（ｄ）参照）と撥液層Ａ2（前記図１（ｄ）参照）を除去する。ここで、上記撥液層Ａ2が除去されることで、ゲート電極１５と、ゲート電極１５上に形成される層間絶縁膜（図示省略）との間に生じる撥液層Ａ2の残存による密着性の低下を防止することができる。 Thereafter, as shown in FIG. 2 (h), for example, using an N-methyl-2-pyrrolidone solution, the resist pattern R 2 (see FIG. 1 (d)) and the liquid repellent layer A 2 (see FIG. 1 (d)). (See). Here, by the liquid-repellent layer A 2 are removed, close contact with the gate electrode 15, due to residual liquid-repellent layer A 2 produced between the interlayer insulating film formed on the gate electrode 15 (not shown) The fall of property can be prevented.
なお、上述した図２（ｆ）〜（ｈ）を用いて説明した工程において、導電性膜１５’、撥液層Ａ2およびレジストインク、撥液層Ａ2と導電性膜１５’のエッチング液、レジストパターンＲ2と撥液層Ａ2の除去溶剤には、図１（ａ）〜図２（ｅ）を用いて説明した導電性膜１２’、撥液層Ａ1およびレジストインクＲ1、撥液層Ａ1と導電性膜１２’のエッチング液、レジストパターンＲ1と撥液層Ａ1の除去溶剤と同一の材料をそれぞれ用いることが可能である。 In the process described with reference to FIGS. 2F to 2H, the conductive film 15 ′, the liquid repellent layer A 2 and the resist ink, and the etchant for the liquid repellent layer A 2 and the conductive film 15 ′ are used. Examples of the solvent for removing the resist pattern R 2 and the liquid repellent layer A 2 include the conductive film 12 ′, the liquid repellent layer A 1, and the resist ink R 1 described with reference to FIGS. It is possible to use the same material as the etching solution for the liquid repellent layer A 1 and the conductive film 12 ′ and the solvent for removing the resist pattern R 1 and the liquid repellent layer A 1 .
以上のようにして、基板１１上にソース・ドレイン電極１２、有機半導体層１３、ゲート絶縁膜１４、ゲート電極１５がこの順に積層されたトップゲート・ボトムコンタクト型の薄膜トランジスタが形成される。 As described above, a top gate / bottom contact type thin film transistor in which the source / drain electrode 12, the organic semiconductor layer 13, the gate insulating film 14, and the gate electrode 15 are laminated in this order on the substrate 11 is formed.
このようなパターン形成方法および半導体装置の製造方法によれば、スクリーン印刷法により撥液層Ａ1、Ａ2上にレジストパターンＲ1、Ｒ2が形成されるため、レジストインクの滲みおよび裏回りを防止し、レジストパターンＲ1、Ｒ2を寸法制御性よく、安定して形成することができる。よって、このレジストパターンＲ1、Ｒ2をマスクに用いたエッチングにより、ソース・ドレイン電極１２およびゲート電極１５を形成することで、これらを寸法制御性よく安定して形成することができる。なお、本実施形態の製造方法を用いることで、１０ｎｍ〜２０ｎｍの微細な電極パターンを形成可能であることが確認されている。 According to such a pattern forming method and semiconductor device manufacturing method, resist patterns R 1 and R 2 are formed on the liquid-repellent layers A 1 and A 2 by the screen printing method. Thus, the resist patterns R 1 and R 2 can be stably formed with good dimensional controllability. Therefore, by forming the source / drain electrodes 12 and the gate electrode 15 by etching using the resist patterns R 1 and R 2 as a mask, these can be stably formed with good dimensional controllability. It has been confirmed that a fine electrode pattern of 10 nm to 20 nm can be formed by using the manufacturing method of this embodiment.
また、本実施形態のパターン形成方法および半導体装置の製造方法によれば、撥液層Ａ1、Ａ2を除去することから、撥液層Ａ1、Ａ2の残存に起因する密着性の低下を防止することができる。 Further, according to the pattern forming method and the semiconductor device manufacturing method of the present embodiment, since the liquid repellent layers A 1 and A 2 are removed, the adhesion is reduced due to the remaining liquid repellent layers A 1 and A 2. Can be prevented.
（第２実施形態）
本実施形態においては、直接金属ペーストを印刷するアディティブ法について、図３〜図４の製造工程断面図を用いて説明する。
(Second Embodiment)
In the present embodiment, an additive method for directly printing a metal paste will be described with reference to the manufacturing process cross-sectional views of FIGS.
まず、図３（ａ）に示すように、例えばガラス基板からなる基板３１上に、撥液性を有する表面処理剤を塗布することで、撥液層Ｂ1を形成する。ここでは、撥液性を有する表面処理剤として、パーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ｂ1を形成する。 First, as shown in FIG. 3A, a liquid repellent layer B 1 is formed by applying a liquid surface treatment agent on a substrate 31 made of, for example, a glass substrate. Here, as a surface treating agent having liquid repellency, a 0.5 wt% propylene glycol monomethyl ether acetate solution of a perfluoroalkyl group-containing oligomer (for example, Defensor MCF350SF manufactured by Dainippon Ink & Chemicals, Inc.) is applied at 100 ° C. The liquid repellent layer B 1 is formed by heat treatment for 10 minutes.
ここで、表面処理剤としては、第１実施形態の撥液層Ａ1と同様のものを用いることが可能であるが、本実施形態においては、後工程で撥液層Ｂ1を除去しないため、撥液層Ｂ1の残存による基板１１とソース・ドレイン電極との密着性が低下する可能性がある。このため、上述した撥液性を有するフッ素含有表面処理剤またはシリコン含有表面処理剤における、フッ素化合物またはシリコン化合物の濃度を０．０１wt％〜０．５wt％の範囲に調整することが好ましい。上記範囲でフッ素化合物またはシリコン化合物を含む表面処理剤を用いることで、後工程でスクリーン印刷を行う際のインクの滲みおよび裏回りが防止できるだけでなく、撥液層Ｂ1の残存による基板１１とソース・ドレイン電極との密着性の低下を防止することが可能となる。 Here, as the surface treatment agent, the same liquid repellent layer A 1 as that of the first embodiment can be used. However, in this embodiment, the liquid repellent layer B 1 is not removed in a subsequent step. There is a possibility that the adhesion between the substrate 11 and the source / drain electrodes is lowered due to the remaining of the liquid repellent layer B 1 . For this reason, it is preferable to adjust the concentration of the fluorine compound or the silicon compound in the range of 0.01 wt% to 0.5 wt% in the above-described fluorine-containing surface treatment agent or silicon-containing surface treatment agent having liquid repellency. By using a surface treating agent containing a fluorine compound or a silicon compound in the above range, not only can the ink bleed out and the back of the screen when performing screen printing in a later step, but also the substrate 11 due to the remaining of the liquid repellent layer B 1 can be used. It is possible to prevent a decrease in adhesion with the source / drain electrodes.
次に、上述したようなスクリーン印刷版２０の一主面側を、撥液層Ｂ1の表面に接触させて、スクレッパー（図示省略）により、スクリーン印刷版２０の乳剤２２の非形成領域２３に例えば銀ペーストからなる導電性インク３２’を充填する。その後、スキージ２４を一定圧力で掃引することで、余剰な導電性インク３２’を除去する。また、導電性インク３２’は銀の他に金、白金、パラジウム等の金属や、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］、ポリアニリン（ＰＡＮＩ）からなる導電性有機材料を用いることもできる。 Next, one main surface side of the screen printing plate 20 as described above is brought into contact with the surface of the liquid repellent layer B 1 , and a non-formation region 23 of the emulsion 22 of the screen printing plate 20 is formed by a scraper (not shown). For example, a conductive ink 32 ′ made of silver paste is filled. Thereafter, the squeegee 24 is swept at a constant pressure to remove excess conductive ink 32 '. In addition to silver, the conductive ink 32 ′ is made of metal such as gold, platinum, palladium, poly (3,4-ethylenedioxythiophene) / poly (4-styrenesulfonate) [PEDOT / PSS], polyaniline ( It is also possible to use a conductive organic material made of PANI).
次いで、図３（ｂ）に示すように、上記スクリーン印刷版２０（前記図３（ａ）参照）を基板１１から離間させることで、撥液層Ｂ1上に導電性インク３２’（前記図３（ａ）参照）が印刷され、ソース・ドレイン電極３２（導電性パターン）が形成される。この際、撥液層Ｂ1上に導電性インク３２’が印刷されることで、スクリーン印刷版２０を被印刷面から離間した後も撥液状態が維持され、導電性インク３２’の滲みや裏回りが確実に防止され、ソース・ドレイン電極３２が寸法制御性よく形成される。 Then, as shown in FIG. 3 (b), the screen printing plate 20 (the shown in FIG. 3 (a) refer) to it to separate from the substrate 11, conductive on the liquid repellent layer B 1 ink 32 '(FIG. 3 (a)) is printed, and the source / drain electrodes 32 (conductive pattern) are formed. At this time, the conductive ink 32 ′ is printed on the liquid repellent layer B 1 , so that the liquid repellent state is maintained even after the screen printing plate 20 is separated from the printing surface. The back is reliably prevented and the source / drain electrodes 32 are formed with good dimensional controllability.
その後、図３（ｃ）に示すように、ソース・ドレイン電極３２をマスクに用いて、上記撥液層Ｂ1をエッチングする。この場合には、ソース・ドレイン電極３２が設けられた状態の基板３１を例えばＮ−メチル−２−ピロリドン溶液に浸漬させることにより、ソース・ドレイン電極３２の直下以外の撥液層Ｂ1を除去する。 Thereafter, as shown in FIG. 3C, the liquid repellent layer B 1 is etched using the source / drain electrodes 32 as a mask. In this case, the substrate 31 in a state where the source / drain electrodes 32 are provided is immersed in, for example, an N-methyl-2-pyrrolidone solution, thereby removing the liquid repellent layer B 1 other than just below the source / drain electrodes 32. To do.
続いて、図３（ｄ）に示すように、ソース・ドレイン電極３２を覆う状態で、基板３１上に、有機半導体層３３を形成する。ここでは、例えばスピンコート法により、ペンタセン誘導体の１ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて５０ｎｍの有機半導体層１３を形成する。 Subsequently, as shown in FIG. 3D, an organic semiconductor layer 33 is formed on the substrate 31 so as to cover the source / drain electrodes 32. Here, after applying a 1 wt% toluene solution of a pentacene derivative, for example, by spin coating, the solvent is volatilized at 100 ° C. to form the 50 nm organic semiconductor layer 13.
次いで、有機半導体層３３上に、例えばＰＶＰからなるゲート絶縁膜３４を４μｍの膜厚で形成する。 Next, a gate insulating film 34 made of, for example, PVP is formed on the organic semiconductor layer 33 with a thickness of 4 μm.
次に、上述したソース・ドレイン電極３２と同様の方法により、ゲート絶縁膜３４上にゲート電極を形成する。すなわち、図４（ｅ）に示すように、ゲート絶縁膜３４上に、撥液性を有する表面処理剤を塗布することで、撥液層Ｂ2を形成する。ここでは、撥液性を有する表面処理剤として、パーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ｂ2を形成する。ここで、表面処理剤としては、上述した撥液層Ｂ1と同一材料を同一の濃度範囲で用いることができる。 Next, a gate electrode is formed on the gate insulating film 34 by the same method as that for the source / drain electrode 32 described above. That is, as shown in FIG. 4E, a liquid repellent layer B 2 is formed on the gate insulating film 34 by applying a surface treating agent having liquid repellent properties. Here, as a surface treating agent having liquid repellency, a 0.5 wt% propylene glycol monomethyl ether acetate solution of a perfluoroalkyl group-containing oligomer (for example, Defensor MCF350SF manufactured by Dainippon Ink & Chemicals, Inc.) is applied at 100 ° C. The liquid repellent layer B 2 is formed by heat treatment for 10 minutes. Here, as the surface treatment agent, the same material as the liquid repellent layer B 1 described above can be used in the same concentration range.
次に、図４（ｆ）に示すように、スクリーン印刷法により、例えば銀ペーストからなる導電性インク（図示省略）を印刷することで、ゲート電極３５（導電性パターン）を形成する。 Next, as shown in FIG. 4F, the gate electrode 35 (conductive pattern) is formed by printing conductive ink (not shown) made of, for example, silver paste by screen printing.
その後、図４（ｇ）に示すように、例えばＮ−メチル−２−ピロリドン溶液に浸漬させることにより、ゲート電極３５の直下以外の撥液層Ｂ2を除去する。 Thereafter, as shown in FIG. 4G, the lyophobic layer B 2 other than just below the gate electrode 35 is removed by immersing in, for example, an N-methyl-2-pyrrolidone solution.
以上のようにして、基板３１上にソース・ドレイン電極３２、有機半導体層３３、ゲート絶縁膜３４、ゲート電極３５がこの順に積層されたトップゲート・ボトムコンタクト型の薄膜トランジスタが形成される。なお、基板３１、有機半導体層３３、ゲート絶縁膜３４の構成材料としては、第１実施形態で図１〜図２を用いて説明した、基板１１、有機半導体層１３、ゲート絶縁膜１４と同一の材料を用いることができる。 As described above, a top-gate / bottom-contact thin film transistor in which the source / drain electrode 32, the organic semiconductor layer 33, the gate insulating film 34, and the gate electrode 35 are laminated in this order on the substrate 31 is formed. In addition, as a constituent material of the board | substrate 31, the organic-semiconductor layer 33, and the gate insulating film 34, it is the same as the board | substrate 11, the organic-semiconductor layer 13, and the gate insulating film 14 which were demonstrated using FIGS. 1-2 in 1st Embodiment. These materials can be used.
このようなパターン形成方法および半導体装置の製造方法によれば、ソース・ドレイン電極３２またはゲート電極３５を形成する工程において、スクリーン印刷法により、撥液層Ｂ1、Ｂ2上に導電性インクを印刷することで、ソース・ドレイン電極３２またはゲート電極３５を形成するため、より確実に導電性インクの滲みや裏周りを防止することができる。これにより、ソース・ドレイン電極３２またはゲート電極３５を寸法制御性よく、安定して形成することができる。なお、本実施形態の製造方法を用いることで、１０ｎｍ〜２０ｎｍの微細な電極パターンを形成可能であることが確認されている。 According to the pattern forming method and the semiconductor device manufacturing method, in the step of forming the source / drain electrode 32 or the gate electrode 35, the conductive ink is applied onto the liquid repellent layers B 1 and B 2 by screen printing. Since the source / drain electrode 32 or the gate electrode 35 is formed by printing, it is possible to more reliably prevent the conductive ink from bleeding or surrounding the back. Thereby, the source / drain electrode 32 or the gate electrode 35 can be stably formed with good dimensional control. It has been confirmed that a fine electrode pattern of 10 nm to 20 nm can be formed by using the manufacturing method of this embodiment.
（変形例１）
また、第２実施形態の図４（ｅ）を用いて説明した工程において、ゲート絶縁膜３４が撥液層Ｂ2を兼ねてもよい。
(Modification 1)
Further, in the step described with reference to FIG. 4 (e) of the second embodiment, the gate insulating film 34 may also serve as the liquid-repellent layer B 2.
この場合には、図５（ａ）に示すように、ゲート絶縁膜３４の構成材料として用いるＰＶＰに、撥液性を有する表面処理剤を添加することで、撥液性を有するゲート絶縁膜３４’を形成する。この場合には、表面処理剤として、フッ素含有表面処理剤またはシリコン含有表面処理剤を０．０１wt％〜０．５wt％の範囲で添加することで、撥液性を有するゲート絶縁膜３４’を形成する。 In this case, as shown in FIG. 5A, by adding a surface treatment agent having liquid repellency to PVP used as a constituent material of the gate insulating film 34, the gate insulating film 34 having liquid repellency. 'Form. In this case, by adding a fluorine-containing surface treatment agent or a silicon-containing surface treatment agent in the range of 0.01 wt% to 0.5 wt% as the surface treatment agent, the gate insulating film 34 ′ having liquid repellency is formed. Form.
その後、図５（ｂ）に示すように、スクリーン印刷法により、ゲート絶縁膜３４’上に、例えば銀ペーストからなる導電性インクを印刷することで、ゲート電極３５を形成してもよい。 Thereafter, as shown in FIG. 5B, the gate electrode 35 may be formed by printing conductive ink made of, for example, silver paste on the gate insulating film 34 ′ by screen printing.
このようなパターン形成方法および半導体装置の製造方法によれば、スクリーン印刷法により、撥液性を有するゲート絶縁膜３４’上に導電性インクを印刷することで、ゲート電極３５を形成することから、第２実施形態と同様の効果を奏することができる。 According to the pattern forming method and the semiconductor device manufacturing method, the gate electrode 35 is formed by printing the conductive ink on the liquid-repellent gate insulating film 34 ′ by the screen printing method. The effect similar to 2nd Embodiment can be show | played.
また、本変形例のパターン形成方法および半導体装置の製造方法によれば、ゲート絶縁膜３４’が撥液層を兼ねることで、製造工程を簡略化することができる。 Further, according to the pattern forming method and the semiconductor device manufacturing method of the present modification, the gate insulating film 34 ′ also serves as the liquid repellent layer, whereby the manufacturing process can be simplified.
なお、上述した第１、第２実施形態および変形例１で説明した半導体装置の製造方法において、スクリーン印刷版２０の被印刷面と接する側に、撥液性を有する表面処理剤を塗布することで、本発明の効果をさらに向上させることができる。また、スクリーン印刷版２０に、８４０メッシュ以上の高分解メッシュを用いた場合には、さらなる微細な導電性パターンの形成が可能となる。 In the method for manufacturing a semiconductor device described in the first and second embodiments and the first modification described above, a surface treatment agent having liquid repellency is applied to the side of the screen printing plate 20 that contacts the printing surface. Thus, the effects of the present invention can be further improved. Further, when a high resolution mesh of 840 mesh or more is used for the screen printing plate 20, a further fine conductive pattern can be formed.
また、上述した第１、第２実施形態および変形例１では、トップゲート・ボトムコンタクト型のトランジスタ構造を有する半導体装置の製造方法の例について説明したが、トップゲート・トップコンタクト型、ボトムゲート・ボトムコンタクト型のボトムゲート・トップコンタクト型、のトランジスタ構造を製造する場合であっても適用可能である。さらに、本発明のパターン形成方法は、薄膜トランジスタの電極パターンの形成方法に限定されず、プリント配線板、ＲＦ−ＩＤタグ、様々なディスプレイ基板の電極パターンの形成にも適用可能である。 In the first and second embodiments and the first modification described above, the example of the method of manufacturing the semiconductor device having the top gate / bottom contact type transistor structure has been described. However, the top gate / top contact type, the bottom gate / Even when a bottom contact / bottom contact type transistor structure is manufactured, the present invention is applicable. Furthermore, the pattern forming method of the present invention is not limited to the method for forming the electrode pattern of the thin film transistor, and can be applied to the formation of electrode patterns for printed wiring boards, RF-ID tags, and various display substrates.
さらに、本発明の具体的な実施例について説明する。 Further, specific examples of the present invention will be described.
（実施例１）
第１実施形態で、図１（ａ）〜図２（ｅ）を用いて説明した方法と同様の方法で、基板４１上に導電性パターン４２を、配線／配線間隔が３０μｍ／３０μｍとなるように形成した。
(Example 1)
In the first embodiment, the conductive pattern 42 is formed on the substrate 41 so that the wiring / wiring interval is 30 μm / 30 μm by the same method as described with reference to FIGS. Formed.
（比較例１）
上記実施零１に対する比較例１として、撥液層を形成しないこと以外は、実施例１と同様に基板４１上に導電性パターン４２’を配線／配線間隔が３０μｍ／３０μｍとなるように形成した。
(Comparative Example 1)
As Comparative Example 1 for Example 1 above, except that no liquid repellent layer was formed, a conductive pattern 42 ′ was formed on the substrate 41 so that the wiring / wiring spacing was 30 μm / 30 μm, as in Example 1. .
実施例１および比較例１で形成した導電性パターンの光学顕微鏡写真を図５に示す。図５（ａ）に示す実施例１の導電性パターン４２は、図５（ｂ）に示す比較例１の導電性パターン４２’と比較して、滲みがなく、３０μｍ／３０μｍの間隔で導電性パターンを寸法制御性よく形成されることが確認された。また、比較例１では導電性パターン４２’の滲みやパターン形状の広がりが確認された。 An optical micrograph of the conductive pattern formed in Example 1 and Comparative Example 1 is shown in FIG. The conductive pattern 42 of Example 1 shown in FIG. 5A has no bleeding and has a conductivity of 30 μm / 30 μm as compared with the conductive pattern 42 ′ of Comparative Example 1 shown in FIG. It was confirmed that the pattern was formed with good dimensional control. Further, in Comparative Example 1, it was confirmed that the conductive pattern 42 ′ was blurred and the pattern shape was widened.
１１…基板、１２，３２…ソース・ドレイン電極、１３，３３…有機半導体層、１４，３４…ゲート絶縁膜、１５，３５…ゲート電極、３２’…導電性インク、Ａ1，Ａ2，Ｂ1，Ｂ2…撥液層、Ｒ1’…レジストインク，Ｒ1，Ｒ2…レジストパターン、 11 ... substrate, 12, 32 ... drain electrode, 13 and 33 ... organic semiconductor layer, 14, 34 ... gate insulating film, 15, 35 ... gate electrode, 32 '... conductive ink, A 1, A 2, B 1 , B 2 ... liquid repellent layer, R 1 '... resist ink, R 1 , R 2 ... resist pattern,
Claims (7)
スクリーン印刷法により、前記撥液層上にインクを印刷することで、パターンを形成する第２工程とを有する
ことを特徴とするパターン形成方法。 A first step of forming a liquid repellent layer having liquid repellency on a substrate;
And a second step of forming a pattern by printing ink on the liquid repellent layer by a screen printing method.
前記第１工程では、前記基板の表面にフッ素含有表面処理剤またはシリコン含有表面処理剤を塗布することで、前記撥液層を形成する
ことを特徴とするパターン形成方法。 In the pattern formation method of Claim 1,
In the first step, the liquid repellent layer is formed by applying a fluorine-containing surface treatment agent or a silicon-containing surface treatment agent to the surface of the substrate.
前記基板の表面側には導電性膜が設けられており、
前記第２工程では、前記撥液層上にレジストインクを印刷することで、レジストパターンを形成し、
前記第２工程の後に、前記レジストパターンをマスクに用いて、前記撥液層と前記導電性膜をエッチングすることで、導電性パターンを形成した後、前記レジストパターンと前記撥液層を除去する工程を行う
ことを特徴とするパターン形成方法。 In the pattern formation method of Claim 1,
A conductive film is provided on the surface side of the substrate,
In the second step, a resist pattern is formed by printing a resist ink on the liquid repellent layer,
After the second step, using the resist pattern as a mask, the liquid repellent layer and the conductive film are etched to form a conductive pattern, and then the resist pattern and the liquid repellent layer are removed. A pattern forming method comprising performing a process.
前記第２工程では、前記撥液層上に導電性インクを印刷することで、導電性パターンを形成する
ことを特徴とするパターン形成方法。 In the pattern formation method of Claim 1,
In the second step, a conductive pattern is formed by printing a conductive ink on the liquid repellent layer.
前記撥液層は絶縁膜で構成されている
ことを特徴とするパターン形成方法。 In the pattern formation method of Claim 4,
The liquid repellent layer is made of an insulating film.
前記ソース・ドレイン電極または前記ゲート電極を形成する工程では、
下地層上に導電性膜を介して撥液性を有する撥液層を形成した後、スクリーン印刷法により、前記撥液層上にレジストインクを印刷することで、レジストパターンを形成し、このレジストパターンをマスクに用いて、前記導電性膜をエッチングすることで、前記ソース・ドレイン電極または前記ゲート電極を形成した後、前記レジストパターンと前記撥液層を除去する
ことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device in which a source / drain electrode, a gate insulating film, and a gate electrode are stacked on a substrate in this order or in the reverse order, and an organic semiconductor layer is provided on an upper layer side or a lower layer side of the source / drain electrode. ,
In the step of forming the source / drain electrode or the gate electrode,
After a liquid repellent layer having liquid repellency is formed on the base layer through a conductive film, a resist pattern is formed on the liquid repellent layer by screen printing to form a resist pattern. Etching the conductive film using a pattern as a mask to form the source / drain electrodes or the gate electrode, and then removing the resist pattern and the liquid repellent layer. Production method.
前記ソース・ドレイン電極または前記ゲート電極を形成する工程では、
下地層上に撥液性を有する撥液層を形成した後、スクリーン印刷法により、当該撥液層上に導電性インクを印刷することで、前記ソース・ドレイン電極または前記ゲート電極を形成する
ことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device in which a source / drain electrode, a gate insulating film, and a gate electrode are stacked on a substrate in this order or in the reverse order, and an organic semiconductor layer is provided on an upper layer side or a lower layer side of the source / drain electrode. ,
In the step of forming the source / drain electrode or the gate electrode,
Forming the source / drain electrodes or the gate electrode by forming a liquid repellent layer having liquid repellency on the underlying layer and then printing a conductive ink on the liquid repellent layer by a screen printing method. A method of manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038864A JP2008205144A (en) | 2007-02-20 | 2007-02-20 | Pattern forming method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038864A JP2008205144A (en) | 2007-02-20 | 2007-02-20 | Pattern forming method and method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205144A true JP2008205144A (en) | 2008-09-04 |
Family
ID=39782343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038864A Ceased JP2008205144A (en) | 2007-02-20 | 2007-02-20 | Pattern forming method and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205144A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010095504A1 (en) * | 2009-02-23 | 2010-08-26 | コニカミノルタホールディングス株式会社 | Method of producing thin-film transistor |
| JP2013239680A (en) * | 2012-05-17 | 2013-11-28 | Shin Etsu Polymer Co Ltd | Wiring substrate manufacturing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204774A (en) * | 1987-02-20 | 1988-08-24 | Sanyo Electric Co Ltd | Manufacture of photovoltaic device |
| JP2005166894A (en) * | 2003-12-02 | 2005-06-23 | Canon Inc | Organic thin film transistor, manufacturing method and manufacturing device therefor |
| JP2005183994A (en) * | 2003-12-19 | 2005-07-07 | Palo Alto Research Center Inc | Pattern forming method using wax printing and lift-off |
| JP2005286278A (en) * | 2004-03-31 | 2005-10-13 | Sanyo Electric Co Ltd | Method of manufacturing organic thin-film transistor and organic thin-film transistor |
| JP2006237521A (en) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | Manufacturing process of semiconductor device and electronic apparatus |
| JP2006332592A (en) * | 2005-04-28 | 2006-12-07 | Ricoh Co Ltd | Electric component, method of forming conductive pattern, and inkjet head |
-
2007
- 2007-02-20 JP JP2007038864A patent/JP2008205144A/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204774A (en) * | 1987-02-20 | 1988-08-24 | Sanyo Electric Co Ltd | Manufacture of photovoltaic device |
| JP2005166894A (en) * | 2003-12-02 | 2005-06-23 | Canon Inc | Organic thin film transistor, manufacturing method and manufacturing device therefor |
| JP2005183994A (en) * | 2003-12-19 | 2005-07-07 | Palo Alto Research Center Inc | Pattern forming method using wax printing and lift-off |
| JP2005286278A (en) * | 2004-03-31 | 2005-10-13 | Sanyo Electric Co Ltd | Method of manufacturing organic thin-film transistor and organic thin-film transistor |
| JP2006237521A (en) * | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | Manufacturing process of semiconductor device and electronic apparatus |
| JP2006332592A (en) * | 2005-04-28 | 2006-12-07 | Ricoh Co Ltd | Electric component, method of forming conductive pattern, and inkjet head |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010095504A1 (en) * | 2009-02-23 | 2010-08-26 | コニカミノルタホールディングス株式会社 | Method of producing thin-film transistor |
| JP4656262B2 (en) * | 2009-02-23 | 2011-03-23 | コニカミノルタホールディングス株式会社 | Thin film transistor manufacturing method |
| JP2013239680A (en) * | 2012-05-17 | 2013-11-28 | Shin Etsu Polymer Co Ltd | Wiring substrate manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4745062B2 (en) | Flat panel display device and manufacturing method thereof | |
| US20120070945A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
| US10707079B2 (en) | Orthogonal patterning method | |
| JP5256676B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| JP4466763B2 (en) | Pattern forming method, semiconductor device manufacturing method, and display device manufacturing method | |
| JP2009272523A (en) | Thin-film transistor, and method of manufacturing the same | |
| JP2013105950A (en) | Semiconductor device and electronic equipment | |
| JP2012230326A (en) | Active matrix substrate, method for manufacturing active matrix substrate and liquid crystal display device | |
| WO2016067590A1 (en) | Thin-film transistor and method for producing same | |
| JP5256583B2 (en) | Organic semiconductor device and method for manufacturing organic semiconductor device | |
| KR20070107887A (en) | Composition for organic gate insulator, method for fabricating organic gate insulator and organic thin film transistor having the same | |
| JP2009087996A (en) | Organic semiconductor element and its manufacturing method, organic transistor array, and display | |
| JP5332145B2 (en) | Multilayer structure, electronic device, electronic device array, and display device | |
| JP2008205144A (en) | Pattern forming method and method of manufacturing semiconductor device | |
| JP4656262B2 (en) | Thin film transistor manufacturing method | |
| JP2009238968A (en) | Method of manufacturing organic thin film transistor, and organic thin film transistor using the same | |
| JP2010283240A (en) | Method of patterning thin film, device, and method of manufacturing the same | |
| JP5870502B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP5560629B2 (en) | Thin film transistor manufacturing method | |
| TWI469224B (en) | Organic thin film transistor and fabricating the same | |
| KR100662787B1 (en) | Organic thin film transistor and method fabricating thereof, and fabrication method of liquid crystal display device using the same | |
| JP2007318025A (en) | Organic semiconductor element and manufacturing method thereof element | |
| JP5737506B2 (en) | Method for manufacturing organic semiconductor element | |
| JP2010016280A (en) | Organic tft manufacturing method, and organic tft | |
| JP5181586B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091013 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091013 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091029 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20131126 |