JP2007187744A - Method for forming pattern - Google Patents
Method for forming pattern Download PDFInfo
- Publication number
- JP2007187744A JP2007187744A JP2006003946A JP2006003946A JP2007187744A JP 2007187744 A JP2007187744 A JP 2007187744A JP 2006003946 A JP2006003946 A JP 2006003946A JP 2006003946 A JP2006003946 A JP 2006003946A JP 2007187744 A JP2007187744 A JP 2007187744A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- resist film
- pattern
- film thickness
- pattern density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、半導体装置、或いは、半導体装置の回路基板等を製造する際に実施されるリソグラフィ、パターニング、エッチングの工程に於いて、パターン疎密に起因するエッチング形状の変動を抑制することが可能なパターン形成方法に関する。 INDUSTRIAL APPLICABILITY The present invention can suppress variation in etching shape due to pattern density in lithography, patterning, and etching steps performed when manufacturing a semiconductor device or a circuit board of the semiconductor device. The present invention relates to a pattern forming method.
現在、半導体デバイスの微細化が進展するとともに、メモリとロジックが1チップ化されるなどによって、回路パターンのレイアウトは複雑化している。微細なパターンの形成に用いられるプラズマを利用したドライエッチングでは、レジストマスクの形状が均一であったとしても、多くの場合、エッチング後の線幅や穴径がパターンの疎密によって変化することが知られている。 Currently, as the miniaturization of semiconductor devices progresses, the layout of circuit patterns is complicated due to the memory and logic being integrated into one chip. In dry etching using plasma used to form fine patterns, even if the resist mask has a uniform shape, it is often known that the line width and hole diameter after etching change due to the density of the pattern. It has been.
図5はゲートを形成する場合のエッチング工程を説明する為の工程要所に於けるウェーハを表す要部切断側面図であり、図に於いて、11は基板、12は下層膜、13は被エッチング膜、14Aは疎パターンのレジスト膜、14Bは密パターンのレジスト膜をそれぞれ示し、また、図(A)はリソグラフィ技術のレジストプロセスを経てレジスト膜14A及び14Bが形成された後の状態を表し、図(B)は被エッチング膜13のエッチングが終了して疎パターンの被エッチング膜13Aが、また、密パターンの被エッチング膜13(B)が形成された後の状態を著している。
FIG. 5 is a cutaway side view of a main part showing a wafer at a process point for explaining an etching process in the case of forming a gate. In the figure, 11 is a substrate, 12 is a lower layer film, and 13 is a covered film. An etching film, 14A shows a resist film with a sparse pattern, 14B shows a resist film with a dense pattern, and FIG. (A) shows a state after resist
通常、密パターンはSRAM(static random access memory)などのメモリ回路に、また、疎パターンはロジック回路に対応する。図(A)から明らかなように疎パターンのレジスト膜14Aの幅と、密パターンのレジスト膜14Bの幅とは等しくなっているが、エッチング終了後に於ける被エッチング膜13に於ける疎パターンの被エッチング膜13Aの幅aと密パターンの被エッチング膜13Bの幅bとはa≠b(ここではa>b)となる。
In general, a dense pattern corresponds to a memory circuit such as a static random access memory (SRAM), and a sparse pattern corresponds to a logic circuit. As is clear from FIG. 5A, the width of the sparse
尚、プラズマドライエッチングに於いては、プラズマのガス種、圧力、レジストの材質などの条件に依っては、前記とは逆に疎パターンが細く、密パターンが太く形成される場合もある。 In plasma dry etching, depending on conditions such as plasma gas type, pressure, and resist material, the sparse pattern may be thin and the dense pattern may be thick.
一般に、エッチングにおける横方向のエッチング量はエッチングシフト量と呼ばれ、エッチングシフト量がパターン疎密によって変化することがこの要因である。 In general, the etching amount in the lateral direction in etching is called an etching shift amount, and this factor is that the etching shift amount changes due to pattern density.
前記エッチングシフト量に影響する因子として、エッチングにともなう反応生成物およびレジストマスクの帯電が挙げられる。即ち、反応生成物がパターン側壁に堆積し、その反応生成物膜がエッチングに対する保護膜として作用する。また、レジストマスクが帯電することに依って、ウェハに入射するイオンの角度を変化させてしまう。これらの現象がパターンの疎密によって変化することがシフト量に影響を及ぼしている。 Factors affecting the etching shift amount include charging of reaction products and resist masks accompanying etching. That is, the reaction product is deposited on the side wall of the pattern, and the reaction product film acts as a protective film against etching. Further, the angle of ions incident on the wafer is changed by charging the resist mask. Changes in these phenomena due to pattern density affect the shift amount.
従来、パターン疎密に依らずエッチング後の形状を等しくする為、プラズマ生成機構やガス種の最適化などのエッチング条件を改良して、エッチング後の形状がパターン疎密に影響されないエッチング方法が開発されている(例えば、特許文献1及び特許文献2を参照。)。
Conventionally, in order to make the shape after etching equal regardless of pattern density, etching conditions such as plasma generation mechanism and gas species optimization have been improved, and an etching method has been developed in which the shape after etching is not affected by pattern density. (For example, see
また、パターン疎密に依ってエッチングシフト量が異なることを予測して、レジストマスクの寸法をパターン疎密に応じて変化させるリソグラフィ技術も開発されている(例えば、特許文献3を参照。)。 In addition, a lithography technique has also been developed in which the resist mask size is changed in accordance with the pattern density in anticipation that the etching shift amount varies depending on the pattern density (see, for example, Patent Document 3).
更にまた、パターン疎密に依って異なる成分から成るマスクを使用することで、エッチング中にマスク材料から発生する反応生成物を変化させ、パターン疎密によって異なる側壁保護膜を形成する技術も提案されている(例えば、特許文献4を参照。)。 Furthermore, a technique has been proposed in which a reaction product generated from a mask material is changed during etching by using a mask having different components depending on pattern density, and a different sidewall protective film is formed depending on pattern density. (For example, see Patent Document 4).
然しながら、パターン疎密差による影響を解消するようにエッチング条件を最適化する場合、エッチング条件の変更は、エッチングレートやマスクに対する選択比などにも影響を及ぼす為、最適なエッチング条件を導出することは極めて困難な作業となる。更に、エッチング条件は被エッチング材料ごとに特定されなければならない為、被エッチング材料が変わる度にエッチング条件を最適化する作業が必要となる。 However, when optimizing the etching conditions so as to eliminate the influence of the pattern density difference, the change in the etching conditions also affects the etching rate and the selectivity to the mask. This is an extremely difficult task. Furthermore, since the etching conditions must be specified for each material to be etched, work for optimizing the etching conditions is required every time the material to be etched changes.
また、エッチングシフト量はエッチング装置の状態に依っても次第に変化することは前記した通りであり、真空チャンバーの内壁に対する反応性生物の堆積、及び、チャンバー内部品のエッチングによる消耗などが原因として挙げられる。この為、パターン疎密差による影響を補正するようにエッチング条件を最適化しても、その条件を恒久的に使用できる可能性は小さく、シフト量の変動に即応してエッチング条件を随時最適化することも先に記述した理由から困難である。 Further, as described above, the amount of etching shift gradually changes depending on the state of the etching apparatus, as mentioned above, due to the accumulation of reactive organisms on the inner wall of the vacuum chamber and the consumption due to etching of the components in the chamber. It is done. For this reason, even if the etching conditions are optimized so as to correct the influence of the pattern density difference, the possibility that the conditions can be used permanently is small, and the etching conditions should be optimized as needed in response to the shift amount variation. It is difficult for the reason described above.
更に、レジストマスクをパターン疎密に依って変更することでエッチング後の形状を均一にしようとする場合、リソグラフィに用いるレチクルをパターン疎密に応じて作製することが必要となり、そして、シフト量の変動などによってパターン疎密によるエッチングシフト量が変化したとき、それに応じてレチクルを変更することは製造コストの大幅な増加に結び付いてしまう。 Furthermore, when the shape after etching is made uniform by changing the resist mask depending on the pattern density, it is necessary to prepare the reticle used for lithography according to the pattern density, and the variation in shift amount, etc. Therefore, when the etching shift amount due to pattern density changes, changing the reticle accordingly leads to a significant increase in manufacturing cost.
更にまた、マスク材料をパターン疎密に応じて変更する場合も、被エッチング材料およびエッチング条件ごとに最適なマスク材料を抽出することは困難であり、そして、エッチング装置の状態によって変動するエッチングシフト量に対応して、マスク材料を選択することもほぼ不可能である。
本発明では、パターン疎密に依るエッチング形状の差を解消することが可能であり、また、エッチングシフト量の変動などに対して即応性に優れ、且つ、低コストのパターン形成方法を提供しようとする。 In the present invention, it is possible to eliminate a difference in etching shape due to pattern density, and to provide a low-cost pattern forming method that is excellent in quick response to variation in etching shift amount and the like. .
本発明に依るパターン形成方法では、パターン密度が異なる回路パターンの形成を必要とする被エッチング膜のエッチングに於いて、パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うことを基本とする。 In the pattern forming method according to the present invention, in etching of a film to be etched that requires formation of circuit patterns having different pattern densities, the film to be etched having a desired dimension is formed after etching regardless of the pattern density. Basically, the resist film thickness at which a desired etching shift amount is obtained is determined in accordance with each pattern density, and etching is performed using a resist film having a film thickness changed in accordance with the pattern density as a mask.
前記手段を採ることに依り、パターン疎密に依らずに被エッチング膜のエッチング後のパターンは所望の寸法通りのものを実現することができる。 By adopting the above means, it is possible to realize a pattern after etching of the film to be etched having a desired dimension without depending on the pattern density.
本発明に依るパターン疎密に対応してレジスト膜厚を変化させる方法では、レジスト膜厚の変化でエッチング条件を変える必要はなく、プラズマ状態に及ぼす影響も殆どないことから、エッチングレートなどのエッチング特性を変化させることも不要であり、疎密差を解消することができる。 In the method of changing the resist film thickness corresponding to the pattern density according to the present invention, it is not necessary to change the etching conditions by changing the resist film thickness, and there is almost no influence on the plasma state. It is not necessary to change the difference, and the density difference can be eliminated.
また、異なる被エッチング材料からなる膜に対しても事前にレジスト膜厚とエッチングシフト量の相関を得ることで対応が可能であり、迅速にパターン疎密による影響を解消することができる。 Further, it is possible to cope with a film made of different materials to be etched by obtaining a correlation between the resist film thickness and the etching shift amount in advance, and the influence of pattern density can be quickly eliminated.
また、本発明を実施するの必要な作業は、パターン疎密に対応してレジスト膜厚を変化させるのみであることから、エッチング装置の経時変化のようなシフト量の変動に対しても、その変動に即応してパターン密度による影響を補正することが可能である。 In addition, since the work required to implement the present invention is only to change the resist film thickness corresponding to the pattern density, the fluctuation is also affected by the shift amount variation such as the change over time of the etching apparatus. The influence of the pattern density can be corrected immediately.
また、過去に於けるエッチングシフト量の変化に応じたレジスト膜厚の設定は、本発明の効果をさらに大きくすることとなる。過去のエッチング結果を監視し、その結果を随時レジスト膜厚の設定に反映させることに依って、エッチングにおける加工精度を向上する効果が得られ、従って、製造コストを大幅に増大させることなく、パターン密度によらずエッチング後の線幅および穴径などを所望の寸法に加工でき、歩留り向上に寄与できる。 Moreover, the setting of the resist film thickness in accordance with the change in the etching shift amount in the past will further increase the effect of the present invention. By monitoring the past etching results and reflecting the results in the resist film thickness setting as needed, the effect of improving the processing accuracy in etching can be obtained, and therefore the pattern can be obtained without significantly increasing the manufacturing cost. Regardless of the density, the line width and hole diameter after etching can be processed into desired dimensions, which can contribute to improvement in yield.
本発明では、レジスト膜厚がエッチングシフト量に影響を及ぼすことを利用して、被エッチング膜の上にパターン密度に応じて異なった膜厚でレジストを堆積させ、リソグラフィによるパターニングを経て、エッチングを行うことが特徴となっている。また、エッチング後の疎パターンおよび密パターンにおけるエッチングシフト量を測定し、その値をもとにパターン疎密に対するレジスト膜厚を最適化することを特徴としている。 In the present invention, by utilizing the influence of the resist film thickness on the etching shift amount, the resist is deposited on the film to be etched with a different film thickness according to the pattern density, and is subjected to etching through patterning by lithography. It is characterized by doing. Further, the etching shift amount in the sparse pattern and the dense pattern after etching is measured, and the resist film thickness with respect to the pattern sparse / dense is optimized based on the measured value.
パターン密度に応じて異なる膜厚のレジストを堆積させるために、パターン密度に対応したマスクによるパターニングおよびエッチングを行う。パターン密度ごとに精密にエッチング形状を制御するときは、これらの工程を追加することでレジスト膜厚を2種類以上に変化させる。これに使用するマスクは、回路のレイアウトにも依存するが、半導体デバイス製造に於けるゲートおよび配線加工用のマスクに匹敵する精細度は不要であり、本処理の追加による負担は大きくない。 In order to deposit resists having different film thicknesses depending on the pattern density, patterning and etching are performed using a mask corresponding to the pattern density. When the etching shape is precisely controlled for each pattern density, the resist film thickness is changed to two or more by adding these steps. Although the mask used for this depends on the layout of the circuit, it is not necessary to have a definition comparable to the mask for gate and wiring processing in the manufacture of semiconductor devices, and the burden due to the addition of this processing is not great.
レジスト膜厚をパターン密度に応じて変化させる方法としては、電子ビーム及びイオンビームなどのエネルギービームを利用することに依って、所望の箇所のみのレジストまたはレジスト下層膜をエッチングすることも可能である。 As a method of changing the resist film thickness in accordance with the pattern density, it is possible to etch the resist or the resist underlayer film only at a desired location by using an energy beam such as an electron beam and an ion beam. .
レジスト膜厚とエッチングシフト量の相関はエッチング装置及びプラズマ条件によって異なる。パターン密度によって変化するエッチングシフト量を、レジスト膜厚を変化させることによって制御するために、レジスト膜厚を変化させたときのエッチングシフト量を事前に準備し、その相関をもとにパターン密度に応じたレジスト膜厚を設定する。 The correlation between the resist film thickness and the etching shift amount differs depending on the etching apparatus and plasma conditions. In order to control the etching shift amount that changes depending on the pattern density by changing the resist film thickness, the etching shift amount when the resist film thickness is changed is prepared in advance, and the pattern density is calculated based on the correlation. The resist film thickness is set accordingly.
更に、レジスト膜厚の設定においては、過去のエッチングによって得られたエッチングシフト量をもとに、パターン密度に応じてレジスト膜厚を最適化することによって、エッチング装置の経時変化によるエッチングシフト量の変動などの事態に対しても即応することが可能となる。 Furthermore, in setting the resist film thickness, by optimizing the resist film thickness according to the pattern density based on the etching shift amount obtained in the past etching, the etching shift amount due to the aging of the etching apparatus can be reduced. It is possible to respond immediately to situations such as fluctuations.
図1は本発明に於ける実施例1の説明図であり、(A)はプロセスフロー、(B)はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表している。尚、(A)、(B)の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはSRAMなどのメモリ回路であるとし、従って、全体としては混載LSIデバイスとなる。
1A and 1B are explanatory views of
図1では、パターン疎密に従って2種類の膜厚でレジストを堆積させることに依って、疎パターンと密パターンのエッチング形状を所望の寸法にする場合を示している。 FIG. 1 shows a case where the etching shape of the sparse pattern and the dense pattern is set to a desired dimension by depositing resists with two kinds of film thickness according to the pattern sparse and dense.
パターン密度を考慮し、更にエッチング後の寸法精度を向上させようとする場合には、パターン密度に応じてレジスト膜厚を2種類以上に増加することも可能である。 When considering the pattern density and further improving the dimensional accuracy after etching, it is possible to increase the resist film thickness to two or more types according to the pattern density.
図1のエッチング後の断面形状に見られるように、エッチングされる面積が大きいゲートエッチングに関わる一連の処理を図示したが、エッチングされる面積が小さい層間絶縁膜のトレンチおよびホールのエッチングなどに対しても、エッチング面積が異なることを除いてほぼ同様である。 As shown in the cross-sectional shape after etching in FIG. 1, a series of processes related to gate etching with a large etched area is illustrated, but for etching and etching of an interlayer insulating film with a small etched area, etc. However, it is almost the same except that the etching area is different.
(1)
CVD法を適用することに依り、基板1上に多結晶Siからなる被エッチング膜2を成膜する。次いで、SiO2 或いはSi3 N4 などからなるハードマスク膜3を成膜する。
(1)
By applying the CVD method, a film to be etched 2 made of polycrystalline Si is formed on the
(2)
パターン疎密に依ってレジスト膜厚に差をもたせる為、密パターン領域に対応するハードマスク膜3のみエッチングを行う。この場合、所望のレジスト膜厚を実現する為、エッチング時間制御に依ってハードマスク膜3のエッチング深さを調節する。プラズマ発生機構などに起因するエッチング特性によっては、逆に疎パターンのみをエッチングしなければならない場合もある。また、パターン疎密に対応するパターニングからエッチングまでのプロセスに代替できる手段として、イオンビームなどのエネルギービームを利用した局所エッチングを利用しても良い。
(2)
Only the hard mask film 3 corresponding to the dense pattern region is etched to make a difference in the resist film thickness depending on the pattern density. In this case, in order to realize a desired resist film thickness, the etching depth of the hard mask film 3 is adjusted by controlling the etching time. On the contrary, depending on the etching characteristics due to the plasma generation mechanism or the like, it may be necessary to etch only the sparse pattern. Further, local etching using an energy beam such as an ion beam may be used as a means that can be substituted for a process from patterning to etching corresponding to pattern density.
(3)
パターン疎密に応じてハードマスク膜3に段差を設けた後、レジスト膜4を堆積する。
このとき、疎パターンと密パターンで所望のレジスト膜厚となるようにレジスト表面を平坦化するため、リフローまたはCMP(chemical mechanical polishing)による処理を行う。粘度が小さいレジストであれば平坦化作業を簡便化したり、更には省略することも可能である。
(3)
After providing a step in the hard mask film 3 according to the pattern density, a resist film 4 is deposited.
At this time, processing by reflow or CMP (chemical mechanical polishing) is performed in order to flatten the resist surface so that a desired resist film thickness is obtained with a sparse pattern and a dense pattern. If the resist has a low viscosity, the planarization operation can be simplified or further omitted.
(4)
前記したようにして、膜厚を変化させたレジスト膜4を通常のリソグラフィによってパターニングし、それをマスクとして被エッチング膜2のエッチングを行うことに依って、パターン疎密による影響を解消することができる。
(4)
As described above, the influence of the pattern density can be eliminated by patterning the resist film 4 having a changed thickness by normal lithography and etching the
図2は本発明に於ける実施例2の説明図であり、(A)はプロセスフロー、(B)はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表し、図1に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。尚、(A)、(B)の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはSRAMなどのメモリ回路であるとし、従って、全体としては混載LSIデバイスである。
2A and 2B are explanatory views of
実施例2に於いては、エッチングマスクとして、実施例1に示したハードマスク膜3を用いることなく、レジスト膜を積層して用いる、いわゆる、二重レジスト膜を利用した例であり、図に於いて、被エッチング膜2上には下層レジスト膜4A及び上層レジスト膜4Bを形成し、レジスト膜を厚くする必要があるパターンに対してのみ上層レジスト膜4Bを残すことに依って、疎パターンであるロジック回路と密パターンであるSRAMなどのメモリ回路とでレジスト膜厚を変えている。この場合、上層レジスト膜4Bのパターニングは、実施例1について記述したように、疎密に応じたマスクを用いて露光及び現像の処理を行なうか、又は、エネルギービームによる局所エッチングを用いる。実施例2に於いても、実施例1と同様、パターン密度の如何に限らず、更なる加工精度の向上が必要とされるときは、レジスト膜厚を2 種類以上に増加して良く、また、エッチング特性によっては、疎密パターンに於けるレジスト膜厚の段差を逆にすることも起こりうる。
The second embodiment is an example using a so-called double resist film in which a resist film is used in a stacked manner without using the hard mask film 3 shown in the first embodiment as an etching mask. In this case, a lower resist
図3は本発明に於ける実施例3の説明図であり、(A)はプロセスフロー、(B)はプロセス要所に於けるウェーハの要部切断側面をそれぞれ表し、図1に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。尚、(A)、(B)の何れに於いても、プロセスは矢印に従って進行するものとする。また、ここでは、パターンの疎密に対応する回路として、疎パターンはロジック回路、密パターンはSRAMなどのメモリ回路であるとし、従って、全体としては混載LSIデバイスである。 3A and 3B are explanatory diagrams of Embodiment 3 in the present invention, where FIG. 3A shows a process flow, and FIG. 3B shows a cut side of a main part of a wafer at a process point. The part indicated by the same symbol as that of the existing symbol represents the same or effective part. In both (A) and (B), the process proceeds according to the arrow. Also, here, as a circuit corresponding to the pattern density, the sparse pattern is a logic circuit, and the density pattern is a memory circuit such as an SRAM. Therefore, the entire pattern is a mixed LSI device.
実施例3に於いては、単層の厚いレジスト膜15を形成し、そのレジスト膜15を疎パターンに対応する部分のみハーフエッチすることに依って、パターンの疎密に応じた所望のレジスト膜厚を実現する。
In Example 3, a desired resist film thickness corresponding to the pattern density is formed by forming a single thick resist
実施例1と同様にパターンの疎密に対応したパターニングを行うには、マスク後のエッチング、または、エネルギービームによる局所エッチングを用いる。また、レジスト膜厚を2種類以上に増加して加工精度を向上させることも可能であり、エッチング特性によっては、疎密パターンに於けるレジスト膜厚の段差は逆にすることも起こり得る。 In order to perform patterning corresponding to pattern density as in the first embodiment, etching after masking or local etching using an energy beam is used. In addition, it is possible to improve the processing accuracy by increasing the resist film thickness to two or more types, and depending on the etching characteristics, the steps of the resist film thickness in the dense pattern may be reversed.
図4はレジスト膜の成膜からエッチング後の測長に至る全体的な処理及び測長結果からレジスト膜厚を最適化する処理フローを示す説明図である。 FIG. 4 is an explanatory diagram showing an overall process from film formation of a resist film to length measurement after etching, and a process flow for optimizing the resist film thickness from the length measurement result.
図から明らかであるが、被エッチング膜のエッチング後に行われる測長によってエッチングシフト量が求められる。また、レジスト膜厚とエッチングシフト量との相関については、事前にエッチング装置、エッチング条件及びレジスト材料ごとに準備しておくものとする。疎パターンと密パターンそれぞれのエッチングシフト量の実測値をもとにして、所望の加工寸法を得るためのシフト量の補正値を求める。レジスト膜厚とエッチングシフト量との相関について、このシフト量補正値を導入することによって、パターン疎密に応じたレジスト膜厚を求める。このようにして求めたレジスト膜厚を次回の処理に対して適用することによって、エッチング装置の状態変化に起因するエッチングシフト量の変動を抑制することができる。これに依り、本発明の方法が、パターン疎密に現れるプロセス変動に対して即時に対応可能であることが知得できよう。 As is apparent from the figure, the etching shift amount is obtained by length measurement performed after etching of the film to be etched. In addition, the correlation between the resist film thickness and the etching shift amount is prepared in advance for each etching apparatus, etching conditions, and resist material. Based on the measured values of the etching shift amounts of the sparse pattern and the dense pattern, a shift amount correction value for obtaining a desired processing dimension is obtained. With respect to the correlation between the resist film thickness and the etching shift amount, the shift film thickness correction value is introduced to obtain the resist film thickness corresponding to the pattern density. By applying the resist film thickness obtained in this way to the next process, it is possible to suppress fluctuations in the etching shift amount due to a change in the state of the etching apparatus. As a result, it will be understood that the method of the present invention can immediately cope with process variations that appear in pattern sparseness.
本発明が開示した方法に於いては、レジスト膜厚の変化でエッチングシフト量を補正する技術が提供され、パターン密度に対応する補正だけでなく、レジスト膜厚を被エッチング膜に対して一定にすれば、パターン全体のエッチングシフト量を一律に補正することができるものであり、これは、パターン密度に起因するエッチング後の寸法変動を抑制することにより、エッチング面全体の寸法の制御が重要視される場合に有効である。 In the method disclosed by the present invention, a technique for correcting the etching shift amount by changing the resist film thickness is provided, and not only the correction corresponding to the pattern density but also the resist film thickness is made constant with respect to the film to be etched. Thus, the etching shift amount of the entire pattern can be corrected uniformly, and this is because the control of the dimension of the entire etching surface is important by suppressing the dimensional variation after etching caused by the pattern density. It is effective when it is done.
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができるので、以下、それを付記として例示する。 Since the present invention can be implemented in many forms including the above-described embodiment, it will be exemplified below as an additional note.
(付記1)
パターン密度が異なる回路パターンの形成を必要とする被エッチング膜のエッチングに於いて、
パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、
前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うこと
を特徴とするパターン形成方法。
(Appendix 1)
In etching a film to be etched that requires the formation of circuit patterns having different pattern densities,
Regardless of the pattern density, in order to form a film to be etched having a desired dimension after etching, the resist film thickness for obtaining a desired etching shift amount is determined according to each pattern density,
Etching is performed using a resist film whose thickness is changed in accordance with the pattern density as a mask.
(付記2)
(付記1)に於いて決定した膜厚でレジスト膜を形成する為、パターン密度に応じて段差を設けたハードマスク上にレジスト膜を堆積させ、必要に応じてレジスト膜表面を平坦化して所望の膜厚のレジスト膜を形成すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 2)
In order to form the resist film with the film thickness determined in (Appendix 1), the resist film is deposited on a hard mask having a step according to the pattern density, and the resist film surface is flattened as desired. A pattern forming method as set forth in (Appendix 1), wherein a resist film having a thickness of 1 is formed.
(付記3)
(付記1)に於いて決定した膜厚でレジスト膜を形成する為、積層した複数のレジスト膜を用い、パターン密度に応じて上層レジスト膜を除去することで所望のレジスト膜厚を実現すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 3)
In order to form a resist film with the film thickness determined in (Appendix 1), a desired resist film thickness is realized by using a plurality of stacked resist films and removing the upper resist film according to the pattern density. (Attachment 1) The pattern formation method of description.
(付記4)
(付記1)に於いて決定した膜厚でレジスト膜を形成する為、単層レジスト膜を用いてパターン密度に応じて該単層レジスト膜をハーフエッチングすることで所望のレジスト膜厚を実現すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 4)
In order to form the resist film with the film thickness determined in (Appendix 1), a desired resist film thickness is realized by half-etching the single layer resist film according to the pattern density using the single layer resist film. The pattern forming method as described in (Appendix 1).
(付記5)
パターン密度に対応してレジスト膜の膜厚を変化させる為の段差を実現するに際し、パターン密度に対応して作製したマスクによるパターニング及び該パターニングに続くエッチングによって形成すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 5)
When realizing a step for changing the film thickness of the resist film corresponding to the pattern density, the step is formed by patterning with a mask manufactured corresponding to the pattern density and etching subsequent to the patterning (
(付記6)
パターン密度に対応してレジスト膜の膜厚を変化させる為の段差を実現するに際し、エネルギービームを用いて局所的にエッチングを行うことによって形成すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 6)
The pattern formation according to (Appendix 1), characterized in that, when realizing the step for changing the film thickness of the resist film corresponding to the pattern density, it is formed by locally etching using an energy beam. Method.
(付記7)
パターン密度にかかわるエッチングシフト量の実測値をもとにし、次回のエッチングで所望の加工寸法を得るために必要な膜厚でレジスト膜を形成するように調節すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 7)
It is characterized in that the resist film is adjusted to have a film thickness necessary for obtaining a desired processing dimension in the next etching based on the actually measured value of the etching shift amount related to the pattern density (Appendix 1). The pattern formation method as described.
(付記8)
レジスト膜厚によってエッチングシフト量を補正する為、事前に取得したレジスト膜厚とシフト量との相関をもとに所望のレジスト膜厚を算出すること
を特徴とする(付記1)記載のパターン形成方法。
(Appendix 8)
In order to correct the etching shift amount based on the resist film thickness, a desired resist film thickness is calculated based on the correlation between the resist film thickness obtained in advance and the shift amount. Method.
1 基板
2 被エッチング膜
3 ハードマスク膜
4 レジスト膜
4A 下層レジスト膜
4B 上層レジスト膜
15 単層の厚いレジスト膜
DESCRIPTION OF
Claims (5)
パターン密度にかかわらずエッチング後に所望の寸法をもつ被エッチング膜を形成する為、所望のエッチングシフト量が得られるレジスト膜厚をそれぞれのパターン密度に応じて決定し、
前記パターン密度に対応して膜厚を変化させたレジスト膜をマスクとしてエッチングを行うこと
を特徴とするパターン形成方法。 In etching a film to be etched that requires the formation of circuit patterns having different pattern densities,
Regardless of the pattern density, in order to form a film to be etched having a desired dimension after etching, the resist film thickness for obtaining a desired etching shift amount is determined according to each pattern density,
Etching is performed using a resist film whose thickness is changed in accordance with the pattern density as a mask.
を特徴とする請求項1記載のパターン形成方法。 In order to form the resist film with the film thickness determined by the method according to claim 1, the resist film is deposited on a hard mask provided with a step according to the pattern density, and the resist film surface is planarized as necessary. 2. The pattern forming method according to claim 1, wherein a resist film having a desired thickness is formed.
を特徴とする請求項1記載のパターン形成方法。 In order to form a resist film with a film thickness determined by the method according to claim 1, a desired resist film thickness is realized by using a plurality of stacked resist films and removing the upper resist film according to the pattern density The pattern forming method according to claim 1, wherein:
を特徴とする請求項1記載のパターン形成方法。 In order to form a resist film with a film thickness determined by the method according to claim 1, a desired resist film thickness is obtained by half-etching the single-layer resist film according to a pattern density using a single-layer resist film. The pattern forming method according to claim 1, which is realized.
を特徴とする請求項1記載のパターン形成方法。
2. The pattern forming method according to claim 1, wherein a desired resist film thickness is calculated based on a correlation between a resist film thickness obtained in advance and a shift amount in order to correct the etching shift amount based on the resist film thickness. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003946A JP2007187744A (en) | 2006-01-11 | 2006-01-11 | Method for forming pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003946A JP2007187744A (en) | 2006-01-11 | 2006-01-11 | Method for forming pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007187744A true JP2007187744A (en) | 2007-07-26 |
Family
ID=38342974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006003946A Withdrawn JP2007187744A (en) | 2006-01-11 | 2006-01-11 | Method for forming pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007187744A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101515907B1 (en) | 2008-10-23 | 2015-04-29 | 삼성전자주식회사 | Method of forming patterns of semiconductor device |
-
2006
- 2006-01-11 JP JP2006003946A patent/JP2007187744A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101515907B1 (en) | 2008-10-23 | 2015-04-29 | 삼성전자주식회사 | Method of forming patterns of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020061480A (en) | Fine pattern forming method, semiconductor device manufacturing method, and semiconductor device | |
TWI473143B (en) | Method for forming micro-pattern in semiconductor device | |
US20190027481A1 (en) | Method and system for forming memory fin patterns | |
US20140162380A1 (en) | Pattern Improvement in Multiprocess Patterning | |
JP2006032549A (en) | Semiconductor device and its manufacturing method | |
KR100849190B1 (en) | Method for forming fine pattern in semiconductor device | |
JP2010087300A (en) | Method of manufacturing semiconductor device | |
KR100885786B1 (en) | Method of fabricating bit line of semiconductor memory device | |
CN112086433A (en) | Semiconductor element and method for manufacturing the same | |
JP2009239030A (en) | Method of manufacturing semiconductor device | |
KR20030000820A (en) | Method for forming dual-damascene interconnect structures | |
CN100429743C (en) | Method of making a semiconductor device | |
JP2007187744A (en) | Method for forming pattern | |
KR100798738B1 (en) | Method for fabricating fine pattern in semiconductor device | |
US20160125121A1 (en) | Achieving a critical dimension target based on resist characteristics | |
KR20100041215A (en) | Manufacturing method of fine hole pattern by atomic layer deposition | |
US20060204860A1 (en) | Interlayer film for etch stop in mask making | |
CN103578970A (en) | Method of manufacturing semiconductor device | |
JP2008159717A (en) | Etching method | |
US20090311865A1 (en) | Method for double patterning lithography | |
JP2010087298A (en) | Method of manufacturing semiconductor device | |
KR20020036384A (en) | Planarization method for semiconductor device | |
KR20090000882A (en) | Method for forming fine pattern in semiconductor device | |
KR20090115974A (en) | Technique for patterning differently stressed layers formed above transistors by enhanced etch control strategies | |
JP2009278055A (en) | Exposure time determining method, mask creating method, and semiconductor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |