(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2007-123700 (P2007-123700A)

(43) 公開日 平成19年5月17日 (2007.5.17)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO1L	21/336	(2006.01)	HO1L	29/78	627C	5 F O O 4
HO1L	29/786	(2006.01)	HO1L	29/78	618B	5 F O 4 3
HO1L	21/306	(2006.01)	HO1L	21/306	В	5F11O
H01L	21/3065	(200 6.01)	HO1L	21/302	105A	

審査請求 未請求 請求項の数 7 OL (全 7 頁)

(21) 出願番号 (22) 出願日	特願2005-316403 (P2005-316403) 平成17年10月31日 (2005.10.31)	(71)	l)出 2)発	願人 明者	000003193 凸版印刷株式会社 東京都台東区台東1丁目5番1号 今 真人 東京都台東区台東1丁目5番1号						凸版印
					刷株式会社内						
		$ \mathbf{F} $	ター	ム (参	考)	5F004	AA09	DB19	EB02	EB08	
						5F043	AA16	BB10	GG04	GG05	
						5F110	AA30	CC03	DD01	EE07	EE43
							EE44	FF01	FF02	FF03	FF04
							FF30	GG01	GG25	GG28	GG29
							GG42	GG43	HK07	HK33	QQ04
							QQ05				

(54) 【発明の名称】酸化物半導体のパターニング方法と薄膜トランジスタの製造方法

(57)【要約】

【課題】

InGaZnO4薄膜を活性層に用い、ITO薄膜をソ ース・ドレイン電極に用いるような薄膜トランジスタに おいて、リフトオフ工程を使わずにそれぞれの層をパタ ーニングすること、またそのような工程を用いて製造し た薄膜トランジスタを提供することである。

【解決手段】

基材上に設けたITO薄膜をエッチングによりパター ン化する工程と、前記パターニングされたITO薄膜上 に設けたInGaZnO4薄膜をエッチングによりパタ ーニングするに際し、前記2種の薄膜を、同種、同濃度 のエッチング液またはエッチングガスを用い、それぞれ 異なるエッチング時間でエッチングするか、濃度を変え 、他の条件は変えずにエッチングすることにより解決し た。

【選択図】図2



【請求項1】

基材上に設けたITO薄膜をエッチングによりパターン化する工程と、前記パターニン グされたITO薄膜上に設けたInGaZnO4薄膜をエッチングによりパターニングす るに際し、前記2種の薄膜を、同種のエッチング液またはエッチングガスを用い、それぞ れ異なる濃度のエッチング液またはエッチングガスを用いることを特徴とする酸化物半導 体薄膜パターン形成方法。

【請求項2】

基材上に設けたITO薄膜をエッチングによりパターン化する工程と、前記パターニン グされたITO薄膜上に設けたInGaZnO4薄膜をエッチングによりパターニングす るに際し、前記2種の薄膜を、同種、同濃度のエッチング液またはエッチングガスを用い 、それぞれ異なるエッチング時間でエッチングすることを特徴とする酸化物半導体薄膜パ ターン形成方法。

【 請 求 項 3 】

前 記 I T O 膜 が、 結 晶 質 で あ る こ と を 特 徴 と す る 請 求 項 1 ま た は 2 に 記 載 の 酸 化 物 半 導 体 薄 膜 パ タ ー ン 形 成 方 法 。

【請求項4】

前記パターン形成方法が、ウェットエッチングの手法を用いることを特徴とする請求項 1 乃至 3 のいずれかに記載の酸化物半導体薄膜パターン形成方法。

【請求項5】

前記ウェットエッチングが、塩酸を主成分として含む酸を用いたエッチング液を用いる ことを特徴とする請求項4に記載の酸化物半導体薄膜パターン形成方法。

【請求項6】

活性層が、非単結晶 I n G a Z n O 4 薄膜、ソース電極または / 及びドレイン電極が、 I T O 薄膜から構成されるトップゲート型薄膜トランジスタの製造方法であって、基板上 にソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニング する工程と、活性層を形成する工程と、該活性層をパターニングする工程と、ゲート絶縁 膜を形成する工程と、ゲート電極層を形成する工程と、該ゲート電極層をパターニングす る工程と、を含むトップゲート型薄膜トランジスタの製造方法において、少なくとも前記 活性層及び前記ソース・ドレイン電極層を、異なるエッチング条件でエッチングによりパ ターニングすることを特徴とする薄膜トランジスタの製造方法。 【請求項7】

活性層が、非単結晶InGaZnO4薄膜、ソース電極または / 及びドレイン電極が、 ITO薄膜を用いたボトムゲート型ボトムコンタクト薄膜トランジスタの製造方法であっ て、基板上にゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と 、ゲート絶縁膜を形成する工程と、ソース・ドレイン電極層を形成する工程と、該ソース ・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパタ ーニングする工程と、を含むボトムゲート型ボトムコンタクト薄膜トランジスタの製造方 法において、少なくとも前記活性層及び前記ソース・ドレイン電極を、異なるエッチング 条件でエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、電子回路を構成する素子として用いることができるInGaZnO4薄膜と Snドープ酸化インジウム(ITO)薄膜が直接積層する積層薄膜のパターニング方法と 、それを用いた薄膜トランジスタの製造方法に関する。

【背景技術】

[0002]

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素 50

(2)

20

10

40

20

30

子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄 膜トランジスタ(以下TFT)としてよく知られている。

【 0 0 0 3 】

これらTFTの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。

【0004】

ー方、フレキシブルディスプレイには、フレキシブル基板を用いたTFTが必要とされ る。このようなTFTを作製するための基板は一般に耐熱温度が低いため、薄膜を形成す 10 るためのプロセス温度のさらなる低下が要求される。

前述のアモルファスシリコン薄膜の作製にはCVDが広く用いられており、特にプラズマCVDではプラズマが原料ガスであるシランを分解するため、熱CVDと比較して低い 温度で成膜できる。

しかし、このプラズマCVD薄膜形成には、200~300 の反応温度が必要である。このため、耐熱性の低い基板への薄膜形成は困難であった。

【 0 0 0 5 】

近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の酸化物半 導体 In Ga Zn O4が提案され、薄膜トランジスタの活性層としての可能性が示された (非特許文献 1 参照)。

[0006]

【非特許文献1】K.Nomura,H.Ohta,A.Takagi,T.Kamiy ama,M.Hirano,H.Hosono: Nature 432(2004)4

88.

[0007]

前記非特許文献1に記載のInGaZnO4は透明導電膜として知られていた材料であ るが、成膜時に酸素分圧を制御することで、キャリア源となっている酸素空孔を低減し、 off電流を低減させることに成功している。また、容易にアモルファス状態が得られる ため、フレキシブルディスプレイへの応用に適している。また、透明であるため、ゲート 絶縁膜、ゲート電極、ソース・ドレイン電極に透明な材料を用いると透明な薄膜トランジ スタが形成できる。

[0008]

この I n G a Z n O 4 のパターニングには、透明導電膜である I T O 膜と同様のエッチ ング方法が使用できる。すなわち、一般的な酸に可溶で、アルカリに不溶である。従って 、 I T O で培われたエッチング技術が、基本的には I n G a Z n O 4 のパターニングにも 適用可能である。

【発明の開示】

【発明が解決しようとする課題】

[0009]

しかしながら、InGaZnO4薄膜を活性層に用い、ITOをソース・ドレイン電極 40 に用いるような薄膜トランジスタの場合には一方部位が他方の部位へ、直接積層した積層 構造となる。前記両部位それぞれ異なるパターンでパターニングする際に、一方の部位を 形成した後、他方の部位を同様にエッチングにより形成しようとすると、先に形成した薄 膜部位が、後の薄膜部位をエッチングするためのエッチャントによってエッチングされて しまうため、目的とするパターンを有する積層基板を得ることはできなかった。そこで一 方の部位を形成後、他方の部位のパターニングにはリフトオフプロセスを用いるなど、複 数の異なるプロセスを用意してその組み合わせによりパターニングが行われており、非効 率的であった。

[0010]

また、エッチング以外の形成手段であるリフトオフプロセスは、リフトオフに処理時間 50

がかかるうえ、細かいパターンが切れないなどの問題があり、微細加工を進めていく上で の障害となっていた。

【0011】

本発明はかかる問題を鑑みてなされたもので、電極層であるITO薄膜と半導体活性層 であるInGaZnO4薄膜の双方をエッチングによりパターニングすることで、リフト オフなど量産には不向きな工程を用いることなく酸化物薄膜半導体トランジスタを製造す ることを目的とする。

【課題を解決するための手段】

【0012】

上記の課題を達成するために、まず第1の発明は、基材上に設けたITO薄膜をエッチ 10 ングによりパターン化する工程と、前記パターニングされたITO薄膜上に設けたInG aZnO4薄膜をエッチングによりパターニングするに際し、前記2種の薄膜を、同種の エッチング液またはエッチングガスを用い、それぞれ異なる濃度のエッチング液またはエ ッチングガスを用いることを特徴とする酸化物半導体薄膜パターン形成方法である。

非晶質 I T O 薄膜と非晶質 I n G a Z n O 4 薄膜のエッチングについて検討した結果、 エッチング液の濃度を適切に選択することで両者をエッチングし分けることが可能である ことを見出した。この結果、濃度が高いとエッチング時間の誤差に対して、下地の膜厚の 誤差の影響が大きくなる。

一方、濃度が低いとエッチング時間が長くなるため、スループットが低下してしまう。 よってITO薄膜をエッチングする際には、濃度の高いエッチング液を用い、次に、In 20 GaZnO4をエッチングする際には、同種で濃度の低いエッチング液を用いてエッチン グすることにより両者をともにエッチングによってパターニングすることが可能となった

0

ここで、 I n G a Z n O 4 の膜厚を d とすると、 I T O 薄膜の膜厚を必要最小量より 0 . 2 5 d だけ余分に厚くすることで、エッチング終了時に I T O 膜厚の必要最小量を下回 ることなくパターニングされた積層基板を得ることができる。

【0013】

本発明の第2の発明は、基材上に設けたITO薄膜をエッチングによりパターン化する 工程と、前記パターニングされたITO薄膜上に設けたInGaZnO4薄膜をエッチン グによりパターニングするに際し、前記2種の薄膜を、同種、同濃度のエッチング液また はエッチングガスを用い、それぞれ異なるエッチング時間でエッチングすることを特徴と する酸化物半導体薄膜パターン形成方法である。

同種エッチング濃度のエッチング液またはエッチングガスが使用できるのでエッチング液 またはエッチングガスの管理が容易になる。

[0014]

本 発 明 の 第 3 の 発 明 は 、 前 記 IT O 膜 が 、 結 晶 質 で あ る こ と を 特 徴 と す る 請 求 項 1 ま た は 2 に 記 載 の 酸 化 物 半 導 体 薄 膜 パ タ ー ン 形 成 方 法 で あ る 。

結晶質のITOはアモルファスITOと比較してエッチング速度は約1~2桁遅くなる。これによりInGaZnO4との選択比も1~2桁高まり、エッチングのプロセスウィンドウが広くとれる。

【0015】

本発明の第4の発明は、前記エッチングにおいて、ウェットエッチングの手法を用いる ことを特徴とする請求項1乃至3のいずれかに記載のパターン形成方法である。ウェット エッチングを用いることで、ドライエッチングに必要であった高価なエッチング装置が不 要になり、製造コストを下げることができる。

[0016]

本発明の第5の発明は、前記エッチングにおいて、エッチング液として塩酸を主成分と して含む酸を用いることを特徴とする請求項4に記載のパターン形成方法である。 エッチング液に塩酸を用いた場合に本発明の効果が最大となる。また塩酸は入手が容易 で、水酸化ナトリウムによって容易に中和して水と食塩になるため環境負荷も低い。 40

【0017】

本発明の第6の発明は、活性層に非単結晶 InGaZnO4薄膜を用い、ソース電極または / 及びドレイン電極に ITO薄膜を用いたトップゲート型薄膜トランジスタの製造方法であって、基板上にソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパターニングする 工程と、ゲート絶縁膜を形成する工程と、ゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と、を含むトップゲート型薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン電極層をともにエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法である。

このような構成にすることで、リフトオフエ程を用いずに、透明酸化物半導体を用いた 10 トップゲート型透明薄膜トランジスタが形成可能になる。

【0018】

本発明の第7の発明は、活性層に非単結晶InGaZnO4薄膜を用い、ソース電極ま たは / 及びドレイン電極にITO薄膜を用いたボトムゲート型ボトムコンタクト薄膜トラ ンジスタの製造方法であって、基板上にゲート電極層を形成する工程と、該ゲート電極層 をパターニングする工程と、ゲート絶縁膜を形成する工程と、ソース・ドレイン電極層を 形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成す る工程と、該活性層をパターニングする工程と、を含むボトムゲート型ボトムコンタクト 薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン 電極をともにエッチングによりパターニングすることを特徴とする薄膜トランジスタの製 造方法である。

このような構成にすることで、リフトオフエ程を用いずに、透明酸化物半導体を用いた ボトムゲート型ボトムコンタクト透明薄膜トランジスタが形成可能になる。

【発明の効果】

【 0 0 1 9 】

以上の構成から、本発明には、以下の効果がある。

【 0 0 2 0 】

ITO薄膜およびこれに直接積層するInGaZnO4薄膜の双方をエッチングによっ てパターニングすることにより、リフトオフなど量産には不向きな工程を用いることなく 透明酸化物半導体薄膜トランジスタを製造することが可能になる。

【発明を実施するための最良の形態】

【0021】

本発明の実施の形態について、図1及び図2を用いて以下詳細に説明する。

[0022]

本発明の薄膜トランジスタの一例を、図1に示す。図及び本例ではボトムゲート型ボト ムコンタクト薄膜トランジスタについて述べているが、トップゲート型でもよい。 【0023】

まず、基板1を用意する(図2(a))。基板1の材料としては、軽量、フレキシブル なプラスチック基板が好ましい。例えば、ポリエチレンテレフタレート(PET)、ポリ エチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリイミド(P I)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン等が使用可能である。た だし、密着性向上のためにUVやプラズマ等による表面処理を行うとよい。 【0024】

次に、基板1上にゲート電極2を形成する(図2(b))。ゲート電極の材料は問わな いが、透明薄膜トランジスタを作製する上で、透過率の高い材料が望ましい。透過率、導 電率の観点からITOが好適である。透明性を問わない場合はこの限りではない。作製法 は問わない。またゲート電極は活性層と直接接触するわけではないので、パターニング方 法も問わない。金属、合金や透明導電膜の反応性マスク蒸着(スパッタを含む)などが一 例として挙げられる。

30

20

[0025]

次にゲート絶縁膜3を作製する(図2(c))。ゲート絶縁膜3の材料や作製法、パタ ーニング法は問わない。例えば、SiO2、SiN、SiON等が使用できるが、HfO 2やY2O3、Ta2O5などの高誘電率(high-k)材料を用いるのが好ましい。 【0026】

次にソース・ドレイン電極4を形成する(図2(d))。ソース・ドレイン電極の材料 にはITOを用いる。ITOの膜厚は、後に積層するInGaZnO4の膜厚をdとした 場合、必要最小量より0.25dだけ余分に厚くするとエッチング終了時にITO膜厚の 必要最小量を下回ることがない。成膜法は問わない。パターニングには、耐酸性のレジス トを用いるのが望ましい。エッチングにはドライ、ウェットエッチングのいずれも適用可 能である。エッチング液、エッチングガスは問わないが、環境面から、また効果を最大限 に得るために、塩酸を用いたウェットエッチングが望ましい。ITO膜が結晶化している 場合には50 に加熱した6Mの塩酸と6Mの塩化第二鉄水溶液の混合溶液を用いるとエ ッチングが容易になる。ITO膜が結晶化してない場合は1Mの塩酸のみを用いて室温で 処理するだけで充分である。エッチング終了後レジストを剥離する。 【0027】

次に、活性層5を形成する(図2(e))。材料にはInGaZnO4を用いる。形成 方法は大面積均一成膜ができるスパッタ法が好ましく、InGaZnO4ターゲットを用 いると容易に形成できる。合金ターゲットを用いて反応性スパッタ法により成膜しても良 い。スパッタ法に限らずパルスレーザーデポジション(PLD)など他の方法も可能であ る。パターニングには、耐酸性のレジストを用いるのが望ましい。エッチングにはドライ 、ウェットエッチングのいずれも適用可能である。エッチング液、エッチングガスは問わ ないが、環境面から、また効果を最大限に得るために、塩酸を用いたウェットエッチング が望ましい。この時塩酸の濃度が高いとエッチング終了までの時間が短くなり処理時間の 誤差が下地のITO膜の膜厚に無視できない影響を与えるため場合によってはITO膜も 完全にエッチングされて無くなってしまう。従ってその濃度を充分に薄くとることが必要 であり、好ましくは、50 nmの膜厚を有するInGaZnO4活性層に対して約0.1 Mの濃度である。エッチング終了後レジストを剥離する。

以上のようにして薄膜トランジスタが完成する(図1)。

【実施例】

【0028】

基板1としてPENを用い(図2(a)参照)、前記基板1にITO層をdcマグネト ロンスパッタ法により100nmの膜厚で成膜した後、パターニングしてゲート電極2を 形成した(図2(b)参照)。前記ゲート電極2のパターニングは、一般的なフォトリソ グラフィ法を用い、ウェットエッチングによってITO層を加工することにより形成した

次に、プラズマCVDを用いて50以下の基板温度で、厚さ300nmSiO2膜を 形成し、ゲート絶縁膜3とした(図2(c)参照)。

次に、前記ゲート絶縁膜3上に、ITO層をdcマグネトロンスパッタ法により100 nmの膜厚で成膜し、フォトレジストを用い、通常のフォトリソグラフィによってレジス トを電極の形状に加工した後、1Mの塩酸を用いてITO薄膜を2分間エッチングしてソ ース・ドレイン電極4を形成し、レジストを剥離した(図2(d)参照)。

最後に、InGaZnO4ターゲットを用いてrfマグネトロンスパッタ法によりIn GaZnO4薄膜を50nmの厚さに成膜し、フォトレジストを用いて通常のフォトリソ グラフィによって、レジストを半導体のパターンに加工し、0.1Mの塩酸を用いて前記 InGaZnO4薄膜を3分間エッチングしたのちレジストを剥離し、パターニングされ た活性層4を形成した(図2(e)参照)。

以上のようにしてチャネル長が50µm、チャネル幅が800µmのボトムゲート型ボ トムコンタクト薄膜トランジスタが完成した(図1参照)。 【図面の簡単な説明】 10

20

【 0 0 2 9 】 【 図 1 】本発明の薄膜トランジスタの上面と側面を表わす説明図。 【 図 2 】本発明の薄膜トランジスタの製造工程の一例を示す説明図。 【 符号の説明】 【 0 0 3 0 】 1 ・・・基板 2 ・・・ゲート電極

3 ・・・ゲート 絶縁 膜

4 ・・・ソース・ドレイン電極

5・・・活性層







