JP2006237339A - Manufacturing method of nitride-based semiconductor device - Google Patents
Manufacturing method of nitride-based semiconductor device Download PDFInfo
- Publication number
- JP2006237339A JP2006237339A JP2005050800A JP2005050800A JP2006237339A JP 2006237339 A JP2006237339 A JP 2006237339A JP 2005050800 A JP2005050800 A JP 2005050800A JP 2005050800 A JP2005050800 A JP 2005050800A JP 2006237339 A JP2006237339 A JP 2006237339A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- based semiconductor
- layer
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 184
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 180
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000013078 crystal Substances 0.000 claims abstract description 52
- 238000000926 separation method Methods 0.000 claims abstract description 30
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 13
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- 230000009036 growth inhibition Effects 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 229910052716 thallium Inorganic materials 0.000 claims description 2
- -1 thallium nitride Chemical class 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 18
- 238000002955 isolation Methods 0.000 description 17
- 230000002265 prevention Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005336 cracking Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910017816 Cu—Co Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、窒化物系半導体素子の作製方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor device.
近年、半導体業界では、窒化物系半導体層を備えた窒化物系発光ダイオード素子などの窒化物系半導体素子の開発が盛んに行われている。窒化物系半導体素子は、将来の照明代替用途を目指した光出力の向上と大電流化の要望が強い。 In recent years, in the semiconductor industry, the development of nitride-based semiconductor elements such as nitride-based light-emitting diode elements including a nitride-based semiconductor layer has been actively conducted. Nitride-based semiconductor devices are strongly demanded to improve the light output and increase the current for future lighting alternative applications.
一方、半導体業界では、エレクトロニクス機器の多機能化・高性能化・小型化と、コスト削減とに伴い1枚のウェハから製造される素子数である有効素子数の増加が常に望まれている。 On the other hand, in the semiconductor industry, it is always desired to increase the number of effective elements, which is the number of elements manufactured from a single wafer, with the increase in functionality, performance, and miniaturization of electronic equipment and cost reduction.
有効素子数を増加させるためには、ウェハから素子に切り分ける分離溝を微細化する必要がある。そのため、分離溝を作製するための様々な素子化技術が提案されている(例えば、特許文献1参照)。 In order to increase the number of effective elements, it is necessary to refine the separation grooves that separate the elements from the wafer. Therefore, various elementization techniques for producing the separation groove have been proposed (see, for example, Patent Document 1).
この特許文献1には、成長基板(主基板)上に成長させた窒化物系半導体層に分離溝として主基板に達するような凹部を形成し、その後導電性基板を接着し、凹部において、素子分離を行う方法が示されている。この方法は、予め分離溝を作成してから導電性基板に貼り付けることにより、素子分離を容易にしている。
上述したように、窒化物系半導体層に分離溝として凹部を形成する方法は、素子分離を容易にしている。 As described above, the method of forming the recess as the isolation groove in the nitride-based semiconductor layer facilitates element isolation.
しかしながら、上述した窒化物系半導体素子の作製方法では、結晶成長後にエッチング技術を用いて分離溝を形成する必要がある。 However, in the method for manufacturing a nitride-based semiconductor element described above, it is necessary to form an isolation groove using an etching technique after crystal growth.
窒化物系半導体層のエッチング加工は、窒化物系半導体層の高い化学安定性と高硬度によりきわめて困難である。例えば、一般に使用されているプラズマエッチングや反応性イオンエッチング(RIE)により、窒化物系半導体層をエッチング加工する場合には、エッチング加工は、高硬度のため著しく遅い加工速度となり多くの時間を必要とする。更に、エッチング加工は、長時間のエッチング加工により、プラズマや活性イオンなどの衝突による結晶へのダメージの付与が問題となっていた。 Etching of the nitride semiconductor layer is extremely difficult due to the high chemical stability and high hardness of the nitride semiconductor layer. For example, when a nitride-based semiconductor layer is etched by plasma etching or reactive ion etching (RIE), which is generally used, the etching process is extremely slow and requires a lot of time because of its high hardness. And Further, the etching process has a problem of giving damage to the crystal due to collision of plasma or active ions due to the etching process for a long time.
そこで、本発明は、上述の課題に鑑みてなされたものであり、結晶へダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and by forming isolation grooves in the nitride-based semiconductor layer in a method that does not damage the crystal and does not require much time, It is an object of the present invention to provide a method for manufacturing a nitride-based semiconductor device that facilitates device isolation.
上記課題を解決するために、本発明に係る窒化物系半導体素子の作製方法の特徴は、主基板の主面に所定の処理を施すことにより、前記主面に、第1の領域と、前記第1の領域よりも結晶成長が起こりにくい第2の領域とを作製する領域作製工程と、
前記主面に結晶成長により窒化物系半導体層を形成する結晶成長工程と、
前記第2の領域で、前記主基板を前記主面に対して垂直方向に、前記第1の領域毎に分離する分離工程とを含むことを要旨とする。
In order to solve the above problems, a feature of the method for manufacturing a nitride-based semiconductor device according to the present invention is that the main surface of the main substrate is subjected to a predetermined treatment, whereby the first region is formed on the main surface, and A region manufacturing step of manufacturing a second region in which crystal growth is less likely to occur than in the first region;
A crystal growth step of forming a nitride-based semiconductor layer on the main surface by crystal growth;
And a separation step of separating the main substrate for each of the first regions in a direction perpendicular to the main surface in the second region.
かかる特徴によれば結晶成長が起こりにくい第2の領域を作製することにより、第2の領域に窒化物系半導体層を形成しにくくする。これにより、上述した作製方法は、第2の領域を分離溝とするため、結晶成長による窒化物系半導体層の形成と同時に分離溝を作製することができる。 According to this feature, it is difficult to form a nitride-based semiconductor layer in the second region by forming the second region in which crystal growth hardly occurs. Thus, since the above-described manufacturing method uses the second region as the separation groove, the separation groove can be formed simultaneously with the formation of the nitride-based semiconductor layer by crystal growth.
すなわち、プラズマや活性イオンなどの衝突によって結晶へのダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子を作製することができる。 In other words, nitriding facilitates device isolation by forming isolation trenches in the nitride-based semiconductor layer by a method that does not damage crystals due to collisions with plasma or active ions and does not require much time. A physical semiconductor device can be manufactured.
また、窒化物系半導体層に加工を施す必要がなくなるため、素子の割れや欠けを低減し、歩留りを向上させることができる。 In addition, since it is not necessary to process the nitride-based semiconductor layer, cracking and chipping of the element can be reduced and yield can be improved.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、主基板の主面に所定の処理を施す事により、前記主面に、第1の領域と、前記第1の領域よりも結晶成長が起こりにくい第2の領域とを作製する領域作製工程と、前記主面に結晶成長により窒化物系半導体層を形成する結晶成長工程と、前記窒化物系半導体層と前記主面とが接合している面とは他方の主面側で支持基板を貼り付ける貼り付け工程と、前記窒化物系半導体層から前記主基板を剥離する剥離工程と、前記第2の領域で、前記主基板を前記主面に対して垂直方向に、前記第1の領域毎に分離する分離工程とを含むことを要旨とする。 In addition, a feature of the method for manufacturing a nitride-based semiconductor element according to the feature of the present invention is that the main surface of the main substrate is subjected to a predetermined treatment, whereby the first region and the first region are formed on the main surface. A region forming step of forming a second region in which crystal growth is less likely to occur, a crystal growing step of forming a nitride-based semiconductor layer on the main surface by crystal growth, the nitride-based semiconductor layer, and the main surface A bonding step of attaching a support substrate on the other main surface side to the surface to which the main substrate is bonded, a peeling step of peeling the main substrate from the nitride-based semiconductor layer, and the second region, And a separation step of separating the main substrate for each of the first regions in a direction perpendicular to the main surface.
かかる特徴によれば、結晶成長が起こりにくい第2の領域を作製することにより、第2の領域で窒化物系半導体層を形成しにくくする。これにより、上述した作製方法は、第2の領域を分離溝とするため、結晶成長による窒化物系半導体層の形成と同時に分離溝を作製することができる。 According to this feature, it is difficult to form a nitride-based semiconductor layer in the second region by producing the second region in which crystal growth is unlikely to occur. Thus, since the above-described manufacturing method uses the second region as the separation groove, the separation groove can be formed simultaneously with the formation of the nitride-based semiconductor layer by crystal growth.
すなわち、プラズマや活性イオンなどの衝突によって結晶へダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子を作製することができる。 In other words, nitride that facilitates device isolation by forming isolation grooves in the nitride-based semiconductor layer by a method that does not damage the crystal by collision with plasma or active ions and does not require much time. A semiconductor device can be produced.
また、窒化物系半導体層に加工を施す必要がなくなるため、素子の割れや欠けを低減し、歩留りを向上させることができる。 In addition, since it is not necessary to process the nitride-based semiconductor layer, cracking and chipping of the element can be reduced and yield can be improved.
また、窒化物系半導体層から主基板を剥離することにより、分離工程において、支持基板のみ切断すれば窒化物系半導体層を分離することができる。これにより、分離工程において窒化物系半導体層の割れや欠けを低減し、歩留りを向上させることができる。 Further, by separating the main substrate from the nitride-based semiconductor layer, the nitride-based semiconductor layer can be separated if only the support substrate is cut in the separation step. Thereby, in the separation step, cracks and chips of the nitride-based semiconductor layer can be reduced, and the yield can be improved.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が、前記主面にレーザ光を照射する処理であってもよい。 Further, the nitride semiconductor device manufacturing method according to the feature of the present invention may be characterized in that the predetermined process is a process of irradiating the main surface with a laser beam.
かかる特徴によれば、レーザ光により局部的に溶解された第2の領域は、不純物がドーピングされることにより、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域は、結晶成長が起こりにくい領域となる。 According to such a feature, the second region dissolved locally by the laser beam becomes a region having a different lattice constant, thermal expansion coefficient, and the like by being doped with impurities. Thereby, the second region becomes a region where crystal growth hardly occurs.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記主面にイオン注入をする処理であってもよい。 Further, the nitride semiconductor device fabrication method according to the feature of the present invention may be characterized in that the predetermined process is a process of implanting ions into the main surface.
かかる特徴によれば、例えば、Si、B、P、Asなどのイオン注入により不純物がドーピングされた第2の領域は、その後の熱処理により、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域は、結晶成長が起こりにくい領域となる。 According to this feature, for example, the second region doped with impurities by ion implantation of Si, B, P, As, or the like becomes a region having a different lattice constant, thermal expansion coefficient, or the like by the subsequent heat treatment. Thereby, the second region becomes a region where crystal growth hardly occurs.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記主面に成長阻止層を作製する処理であってもよい。 Further, the nitride semiconductor device manufacturing method according to the feature of the present invention may be characterized in that the predetermined process is a process of forming a growth inhibition layer on the main surface.
かかる特徴によれば、主面に成長阻止層が形成された第2の領域は、結晶成長が起こりにくい領域となる。 According to such a feature, the second region in which the growth prevention layer is formed on the main surface is a region where crystal growth hardly occurs.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記第1の領域と、前記第2の領域とを前記主面に交互に作製する処理を含んでもよい。 Further, the nitride semiconductor device manufacturing method according to the feature of the present invention is characterized in that the predetermined process includes a process of alternately manufacturing the first region and the second region on the main surface. Good.
かかる特徴によれば、第1の領域と、第2の領域とを交互に作製する事により、素子分離(分離工程)後の窒化物系半導体素子の加工を容易にすることができる。 According to such a feature, it is possible to facilitate the processing of the nitride-based semiconductor element after the element isolation (separation process) by alternately producing the first region and the second region.
これにより、窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。 Thereby, the yield can be improved by reducing the cracks and chips of the nitride-based semiconductor element.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、前記成長阻止層が、誘電体もしくは、金属からなってもよい。 Further, according to a feature of the method for manufacturing a nitride semiconductor device according to the feature of the present invention, the growth prevention layer may be made of a dielectric or a metal.
かかる特徴によれば、誘電体もしくは、金属を成長阻止層に用いることにより、第1の領域に形成される窒化物系半導体層の組成と異なる材料にすることができる。つまり、成長阻止層の格子定数と熱膨張係数等と、窒化物系半導体層の格子定数と熱膨張係数等とが大きく異なることにより、結晶成長工程において、成長阻止層には、窒化物系半導体層が形成されにくくなる。 According to this feature, by using a dielectric or metal for the growth prevention layer, a material different from the composition of the nitride-based semiconductor layer formed in the first region can be obtained. In other words, the lattice constant and the thermal expansion coefficient of the growth prevention layer and the lattice constant and the thermal expansion coefficient of the nitride-based semiconductor layer are greatly different. It becomes difficult to form a layer.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、誘電体及び前記金属が、多層膜からなってもよい。 In addition, according to a feature of the method for manufacturing a nitride semiconductor device according to the feature of the present invention, the dielectric and the metal may be formed of a multilayer film.
かかる特徴によれば、誘電体及び金属を多層膜に形成することにより、主基板から層毎に段階的に熱膨張係数の異なる材料にすることができる。これにより、段階的に窒化物系半導体層が形成されにくい材料にすることができる。 According to such a feature, by forming the dielectric and the metal in the multilayer film, it is possible to obtain a material having different thermal expansion coefficients step by step from the main substrate to each layer. Thereby, it is possible to make the material in which the nitride-based semiconductor layer is difficult to be formed step by step.
すなわち、成長阻止層の表面は、更に窒化物系半導体層が形成されにくい材料となることにより、結晶成長による窒化物系半導体層の形成と同時に分離溝を作製しやすくすることができる。 That is, the surface of the growth prevention layer is made of a material that is more difficult to form a nitride-based semiconductor layer, so that it is possible to easily form a separation groove simultaneously with the formation of the nitride-based semiconductor layer by crystal growth.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、結晶成長工程は、剥離層が形成された前記主面に前記窒化物系半導体層を形成してもよい。 In addition, the nitride semiconductor device manufacturing method according to the feature of the present invention is characterized in that, in the crystal growth step, the nitride semiconductor layer may be formed on the main surface on which the release layer is formed.
かかる特徴によれば、剥離層は、主基板と、窒化物系半導体層との剥離を容易にすることにより、剥離する際の窒化物系半導体層の割れや欠けを低減することができる。 According to such a feature, the release layer can reduce the breakage or chipping of the nitride-based semiconductor layer during peeling by facilitating the release of the main substrate and the nitride-based semiconductor layer.
また、剥離層は、主基板からの剥離を容易にすることにより、主基板の再利用を可能にすることができる。 Further, the release layer can facilitate reuse of the main substrate by facilitating release from the main substrate.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、金属薄膜からなってもよい。 Further, according to a feature of the method for manufacturing a nitride semiconductor device according to the feature of the present invention, the release layer may be made of a metal thin film.
金属薄膜は、熱処理やレーザ光の照射により金属薄膜の温度が、急激に上昇しやすくなる。これにより、剥離層が変形することで主基板と、窒化物系半導体層との剥離を容易にすることができる。 In the metal thin film, the temperature of the metal thin film is likely to rapidly increase due to heat treatment or laser light irradiation. Thereby, the peeling of the main substrate and the nitride-based semiconductor layer can be facilitated by the deformation of the peeling layer.
また、金属薄膜は、エッチング等により、選択的にエッチングすることで剥離層を除去することができる。これにより、主基板と、窒化物系半導体層との剥離を容易にすることができる。 Further, the peeling layer can be removed by selectively etching the metal thin film by etching or the like. Thereby, peeling between the main substrate and the nitride-based semiconductor layer can be facilitated.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、アモルファス層からなってもよい。
In addition, according to a feature of the method for manufacturing a nitride semiconductor device according to the feature of the present invention, the release layer may be an amorphous layer.
かかる特徴によれば、非結晶であるアモルファス層は、結晶性が悪く、窒化物系半導体層との結合をしないため、窒化物系半導体層との剥離を容易にすることができる。 According to this feature, the amorphous amorphous layer has poor crystallinity and does not bond to the nitride semiconductor layer, and therefore can be easily separated from the nitride semiconductor layer.
また、アモルファス層は、レーザ光を吸収しやいため、レーザ光の照射により、温度が急激に上昇する。アモルファス層は、急激な温度変化により、変形することで主基板と、窒化物系半導体層との剥離を容易にすることができる。 In addition, since the amorphous layer easily absorbs laser light, the temperature rapidly increases due to laser light irradiation. The amorphous layer can be easily peeled off from the main substrate and the nitride-based semiconductor layer by being deformed by a rapid temperature change.
また、アモルファス層は、エッチング等により、選択的にエッチングすることで剥離層を除去することができる。これにより、主基板と、窒化物系半導体層との剥離を容易にすることができる。 In addition, the release layer can be removed by selectively etching the amorphous layer by etching or the like. Thereby, peeling between the main substrate and the nitride-based semiconductor layer can be facilitated.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、空隙を含んでもよい。 Further, as a feature of the method for manufacturing a nitride-based semiconductor element according to the feature of the present invention, the release layer may include a void.
かかる特徴によれば、剥離層は、主面方向に力を加えることで、空隙を基点として亀裂を生じさせることができる。これにより、主基板と、窒化物系半導体層との剥離を更に容易にすることができる。 According to such a feature, the release layer can generate a crack with the gap as a base point by applying a force in the main surface direction. Thereby, peeling between the main substrate and the nitride-based semiconductor layer can be further facilitated.
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、窒化物系半導体層は、窒化ガリウム、窒化アルミニウム、窒化インジウム、窒化ホウ素、または窒化タリウムの少なくとも1つ、またはこれらの混晶を含んでもよい。 In addition, a nitride-based semiconductor element manufacturing method according to the present invention is characterized in that the nitride-based semiconductor layer includes at least one of gallium nitride, aluminum nitride, indium nitride, boron nitride, or thallium nitride, or a combination thereof. A mixed crystal may be included.
かかる特徴によれば、このようなIII−V族窒化物系半導体層は、選択的な成長を容易にすることにより、更に窒化物系半導体素子作製の歩留りを向上させることができる。 According to such a feature, such a group III-V nitride-based semiconductor layer can further improve the yield of nitride-based semiconductor device fabrication by facilitating selective growth.
本発明によれば、プラズマや活性イオンなどの衝突によって結晶へダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供することができる。 According to the present invention, element isolation is facilitated by forming an isolation groove in a nitride-based semiconductor layer by a method that does not damage the crystal due to collision of plasma or active ions and does not require much time. A method for manufacturing a nitride-based semiconductor device can be provided.
次に、図面を参照して、本発明の実施の形態を説明する。尚、以下の図面の記載において、同一または類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることを留意するべきである。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of dimensions and the like are different from actual ones.
したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Accordingly, specific dimensions and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
(第1実施形態)
以下、本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図1及び図2は、第1実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
(First embodiment)
A method for manufacturing the nitride-based light-emitting diode element according to the first embodiment of the present invention will be described below. 1 and 2 are cross-sectional views showing a method for manufacturing the nitride-based light-emitting diode element of the first embodiment.
図1(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい第2の領域20bをレーザ加工もしくはイオン注入により作製する。これにより、主基板20の表面に第1の領域20aと、結晶成長が起こりにくい第2の領域20bとが作製される。
In the first step shown in FIG. 1A, a
例えば、主基板20には、GaN基板などを用いる。
For example, a GaN substrate or the like is used for the
レーザ加工により第2の領域20bを作製する場合、具体的には、結晶成長が起こりにくくしたい領域にレーザ光を照射する。例えば、主基板20のバンドギャップのエネルギーとほぼ同じか、または高いエネルギーの波長を有するレーザ光を用いて、主基板20に照射する。この際、照射位置、強度、照射時間、使用周波数等を調整することにより、主基板20を局部的に溶解して不純物元素のドーピングを行う。
When the
また、イオン注入により第2の領域20bを作製してもよい。具体的には、不純物元素としてSi、B、P、Asなどを用いて、イオン注入を行う。例えば、注入エネルギー200KeV、イオン注入量5×1018/cm2でイオン注入を行い、注入後、窒素雰囲気中で1000℃〜1200℃の熱処理を行う。
Further, the
第1の領域20aと、第2の領域20bとを交互に作製してもよい。具体的には、図3(a)に示すように、第1の領域20aと、第2の領域20bとをストライプ状にする。もしくは、図3(b)に示すように、第1の領域20aと、第2の領域20bとを直行するストライプ状に作製することが好ましい。
The
図1(b)に示す第2工程において、結晶成長により、窒化物系半導体層1を例えば、有機金属気相成長法(MOCVD法)により、形成する。窒化物系半導体層1は、素子構造を有し、例えば、LED構造のように、主基板20に近い側から、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。この後、熱処理または電子線照射を行うことにより、pクラッド層及びpコンタクト層のp型化を行う。
In the second step shown in FIG. 1B, the nitride-based
図1(c)に示す第3工程において、窒化物系半導体層1の上部に、真空蒸着法などを用いてオーミック電極を含むp型電極2を形成する。
In the third step shown in FIG. 1C, a p-
p型電極2は、透明オーミック電極と光を反射させる電極としてもよい。また、窒化物系半導体層1の上部全面もしくは、一部にのみ電極を形成してもよい。尚、一部にのみ電極を形成する場合、光を反射する膜を形成するのがより望ましい。更に、導電性基板との接着力を強くするためにパッド電極を設けてもよい。また、接着にハンダを使用する際には、オーミック電極の保護のために、PtやPd等のバリアメタルを形成してもよい。
The p-
図1(d)に示す第4工程において、p型電極2の上部に、支持基板10を接着する。例えば、支持基板10には、銅と銅の酸化物からなる基板を用いる。尚、支持基板10は、必ずしも銅と銅の酸化物からなる必要はなく、主基板20が導電性でない場合においても窒化物系半導体素子の上下方向の導電を確保するために、導電性であることがより好ましい。また、支持基板10は、窒化物系半導体層1の光効率を確保するために、熱伝導率の高い材料が好ましい。更に、支持基板10は、窒化物系半導体層1と接着後に反り等の発生を防ぐため、窒化物系半導体層1と熱膨張係数の近い材料が好ましい。また、支持基板10は、ヤング率の小さい材料が好ましい。
In the fourth step shown in FIG. 1 (d), the
p型電極2と、支持基板10との接着方法としては、圧接法、ろう接法、エポキシ樹脂もしくは、UV硬化樹脂を用いた接着法等が使用できる。しかし、接着方法は、窒化物系半導体素子の導電性を保つために、熱圧着、直接接合若しくは、共晶接合を利用したろう接法が好ましい。
As a bonding method between the p-
図2(a)に示す第5工程において、真空蒸着法などを用いて、n型コンタクト層の露出された表面上の所定領域に、n電極3を形成する。n電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n電極3は、透明電極で、且つ一部にパッド電極を有することが好ましい。
In the fifth step shown in FIG. 2A, the n-
図2(b)に示す第6工程において、第2の領域20bで、主基板20に対して垂直方向に、第1の領域20a毎に分離線100に沿って素子分離する。この素子分離により、素子毎に分離をすることができる。具体的には、ダイシングもしくは、第2の領域20bの一部にクラックを入れて主基板20を分離する。
In the sixth step shown in FIG. 2B, in the
以上説明した本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法によれば、結晶成長が起こりにくい第2の領域20bを作製することにより、第2の領域20bに窒化物系半導体層1を形成しにくくする。
According to the method for manufacturing the nitride-based light-emitting diode element according to the first embodiment of the present invention described above, the nitride-based light-emitting diode element is formed in the
本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法について説明する。 A method for manufacturing the nitride-based light-emitting diode element according to the first embodiment of the present invention will be described.
例えば、レーザ光により局部的に溶解された第2の領域20bは、不純物がドーピングされることにより、格子定数、熱膨張係数等が異なる領域となる。
For example, the
例えば、Si、B、P、Asなどのイオン注入により不純物がドーピングされた第2の領域20bは、その後の熱処理により、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域20bは、結晶成長が起こりにくい領域となる。
For example, the
これにより、上述した作製方法は、第2の領域20bを分離溝とするため、結晶成長による窒化物系半導体層1形成と同時に分離溝を有する窒化物系半導体を作製することができる。
Thereby, since the above-described manufacturing method uses the
すなわち、プラズマや活性イオンなどの衝突による結晶へのダメージの導入がなく、且つ多くの時間を必要としない方法で、窒化物系半導体層1に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子を作製することができる。
In other words, device isolation can be facilitated by forming an isolation groove in the nitride-based
また、第1の領域20aと、第2の領域20bとを交互に形成する事により、上述した作製方法は、分離工程後の窒化物系半導体素子の加工を容易にすることができる。
In addition, by alternately forming the
これにより、上述した作製方法は、窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。 Thereby, the manufacturing method mentioned above can improve a yield by reducing the crack and notch | chip of a nitride-type semiconductor element.
(第2実施形態)
以下、本発明に係る第2実施形態の窒化物系発光ダイオード素子の作製方法について説明する。第2実施形態は、主基板20にサファイア、Siもしくは、GaAsを用いる点と窒化物系半導体層1の素子構造が異なる以外は第1実施形態の窒化物系発光ダイオード素子の作製方法において、第1工程〜第4工程(図1(a)〜(d))と同じように作製する。したがって、ここでは、第5工程以降について主に説明する。
(Second Embodiment)
A method for manufacturing the nitride-based light-emitting diode element according to the second embodiment of the present invention will be described below. The second embodiment is the same as that of the nitride-based light-emitting diode device according to the first embodiment except that sapphire, Si, or GaAs is used for the
尚、第2実施形態の窒化物系半導体層1は、素子構造を有し、例えば、LED構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。
Note that the nitride-based
図4は、第2実施形態の窒化物系発光ダイオード素子の作製方法において第5工程以降を示した断面図である。 FIG. 4 is a cross-sectional view showing the fifth and subsequent steps in the method for manufacturing a nitride-based light emitting diode device according to the second embodiment.
図4(a)に示すように第5工程において、研磨もしくは、レーザ光の照射などによって窒化物系半導体層1から主基板20を除去する。その後、ドライエッチングもしくは、ウエットエッチングなどによって、窒化物系半導体層1に含まれるバッファ層と、GaN層とを除去する。尚、Si又は、GaAsを主基板20に用いる場合は、主基板20等を除去する方法は、特にウエットエッチングが有効である。
As shown in FIG. 4A, in the fifth step, the
また、主基板20側から、レーザ光を照射することで、主基板20と窒化物系半導体層1とを分離する方法で主基板20等を除去してもよい。
Further, the
図4(b)に示すように第6工程において、真空蒸着法などを用いて、窒化物系半導体層1の最下層であるn型コンタクト層の露出された表面上の所定領域に、n電極3を形成する。n電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n電極3は、透明電極で、且つ一部にパッド電極を有することが好ましい。
As shown in FIG. 4B, in the sixth step, an n electrode is formed on a predetermined region on the exposed surface of the n-type contact layer, which is the lowermost layer of the nitride-based
図4(c)に示すように第7工程において、第2の領域20bで、主基板20に対して垂直方向に、第1の領域20a毎に分離線100に沿って素子分離する。この素子分離により、素子毎に分離をすることができる。具体的には、ダイシングもしくは、支持基板10の一部にクラックを入れて支持基板10を分離する。
As shown in FIG. 4C, in the seventh step, in the
以上説明した本発明の第2実施形態に係る窒化物系発光ダイオード素子の作製方法によれば、上述した作製方法は、窒化物系半導体層1から主基板20を剥離することにより、分離工程において、支持基板10のみ切断すれば窒化物系半導体層1を分離することができる。
According to the method for manufacturing a nitride-based light-emitting diode element according to the second embodiment of the present invention described above, the above-described manufacturing method is performed in the separation step by peeling the
これにより、上述した作製方法は、分離工程において窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。 Thereby, the manufacturing method mentioned above can improve a yield by reducing the crack and notch | chip of a nitride-type semiconductor element in a isolation | separation process.
(第3実施形態)
以下、本発明に係る第3実施形態の窒化物系半導体レーザ素子の作製方法について説明する。図5及び図6は、第3実施形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
(Third embodiment)
A method for fabricating the nitride-based semiconductor laser device according to the third embodiment of the present invention will be described below. 5 and 6 are cross-sectional views showing a method for fabricating the nitride-based semiconductor laser device of the third embodiment.
図5(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい成長阻止層22を作製する。例えば、主基板20には、SiC基板などを用いる。成長阻止層22には、SiO2、SiN等の誘電体膜やタンタル(Ta)、タングステン(W)、チタン(Ti)等の高融点金属を用いる。尚、成長阻止層22は、多層構造でもよい。
In the first step shown in FIG. 5A, a
例えば、SiC基板上にスパッタリング法で厚み0.2μm程の格子状に形成された成長阻止層22を形成する。この際、他金属で成長阻止層22を形成し、その表面のみにスパッタリング法で高融点金属膜を形成してもよい。
For example, the
図5(b)に示す第2工程において、結晶成長により、窒化物系半導体層1を例えば、有機金属気相成長法(MOCVD法)により、形成する。
In the second step shown in FIG. 5B, the nitride-based
窒化物系半導体層1は、素子構造を有し、例えば、LD素子構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、n側ガイド層、活性層、キャップ層、p側ガイド層、pクラッド層、pコンタクト層を有する。このとき、成長阻止層22には、図5(b)に示すように、窒化物系半導体層1が形成されにくい。
The nitride-based
図5(c)に示す第3工程において、CF4ガスなどによるドライエッチングもしくは、熱リン酸液等によるウエットエッチングにより、窒化物系半導体層1をリッジ構造とする。
In the third step shown in FIG. 5C, the nitride-based
以下、第4工程〜第7工程(図5(d)、図6(a)〜図6(c))は、第1実施形態の第3工程〜第6工程(図1(c)、(d)、図2(a)、(b))と同じように実施されるので、ここでは説明を省略する。 Hereinafter, the 4th process-the 7th process (Drawing 5 (d), Drawing 6 (a)-Drawing 6 (c)) are the 3rd process-the 6th process (Drawing 1 (c), (c) of a 1st embodiment. d) Since it is carried out in the same manner as FIGS. 2 (a) and 2 (b), the description thereof is omitted here.
以上説明した本発明の第3実施形態に係る窒化物系半導体レーザ素子の作製方法によれば、上述した作製方法は、成長阻止層22を作製することにより、第2の領域を結晶成長が起こりにくい領域とすることができる。
According to the method for manufacturing the nitride-based semiconductor laser device according to the third embodiment of the present invention described above, the above-described manufacturing method uses the
また、上述した作製方法は、成長阻止層22に誘電体もしくは高融点金属を用いることにより、第1の領域20aに形成する窒化物系半導体層1の組成と異なる組成の材料を成長阻止層22とすることができる。
Further, in the above-described manufacturing method, a material having a composition different from the composition of the nitride-based
すなわち、上述した作製方法は、成長阻止層22の格子定数と熱膨張係数等と、窒化物系半導体層1の格子定数と熱膨張係数等とが大きく異なることにより、成長阻止層には、更に窒化物系半導体層1が形成されにくくなる。
That is, the above-described manufacturing method has a further difference between the lattice constant and the thermal expansion coefficient of the
例えば、結晶成長工程において、成長阻止層22にタングステンを使用し、チャンバー内を1200℃程の高温に保った際に、タングステンは、融点に達しないため変形しない。
For example, in the crystal growth process, when tungsten is used for the
タングステン及び炭化珪素の線熱膨張係数は、大きく異なる。タングステンの線熱膨張係数は、4.44×10−7/Kであり、主基板20であるSiCの線熱膨張係数は、6.2×10−6/Kであり、その値は大きく異なる。エピタキシャル成長法などの結晶成長は、格子定数及び熱膨張係数が主基板と成長層とで一致することが条件であるため、結晶成長工程において成長阻止層22には、窒化物系半導体層1が形成されにくくなる。
The linear thermal expansion coefficients of tungsten and silicon carbide are greatly different. The linear thermal expansion coefficient of tungsten is 4.44 × 10 −7 / K, and the linear thermal expansion coefficient of SiC, which is the
また、誘電体及び金属を多層膜に形成することにより、主基板から層毎に段階的に熱膨張係数の異なる材料にすることができる。これにより成長阻止層の表面は、更に窒化物系半導体層1が形成されにくい材料となり、結晶成長による窒化物系半導体層1の形成と同時に分離溝を有する窒化物系半導体層1を作製しやすくすることができる。
Further, by forming the dielectric and the metal in the multilayer film, it is possible to make the materials having different thermal expansion coefficients step by step from the main substrate to each layer. As a result, the surface of the growth prevention layer becomes a material in which the nitride-based
(第4実施形態)
以下、本発明に係る第4実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図7及び図8は、第4実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
(Fourth embodiment)
A method for manufacturing the nitride-based light-emitting diode element according to the fourth embodiment of the present invention will be described below. 7 and 8 are cross-sectional views showing a method for fabricating the nitride-based light emitting diode device of the fourth embodiment.
図7(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい成長阻止層22を作製する。尚、第4実施形態の第1工程は、第3実施形態の第1工程(図5(a))同じように成長阻止層22を作製するので、ここでは説明を省略する。
In the first step shown in FIG. 7A, a
図7(b)に示す第2工程において、主基板20の上に、成長阻止層22と交互に配置されるように剥離層23を作製する。具体的には、剥離層23は、箔、物理的蒸着法、化学的蒸着法により形成した薄膜等を用いる事ができる。例えば、剥離層23は、金属薄膜、アモルファス層、もしくは空隙部を有する層である。
In the second step shown in FIG. 7B, release layers 23 are formed on the
図7(c)、(d)及び図8(a)に示す第3工程〜第5工程は、剥離層23の上に窒化物系半導体層1を形成する部分を除き、第1実施形態の第2工程〜第4工程(図1(b)〜図1(d))と同じように実施されるので、ここでは説明を省略する。この場合、例えば、有機金属気相成長法(MOCVD法)により、窒化物系半導体層1を剥離層23の上に形成する。
The third to fifth steps shown in FIGS. 7C, 7 </ b> D, and 8 </ b> A are the same as those in the first embodiment except for the portion where the nitride-based
図8(b)に示す第6工程において、窒化物系半導体層1から剥離層23を剥離する。具体的には、剥離方法は、主面方向の応力、窒化物系半導体層1側からのレーザ光照射、急激な加熱による温度変化もしくは、選択エッチング等が有効である。
In the sixth step shown in FIG. 8B, the
例えば、剥離層23にアモルファス層を使用した場合、窒化物系半導体層1側からアモルファス層が吸収する波長のレーザ光を照射すると、アモルファス層が変形して窒化物系半導体層1を剥離する。尚、剥離後の窒化物系半導体層1には、剥離層23が付着することもあり、その場合研磨等で窒化物系半導体層1が露出するようにする。
For example, when an amorphous layer is used as the
図8(c)及び図8(d)に示す第7工程及び第8工程は、第2実施形態の第6工程及び第7工程(図4(b)〜図1(c))と同じように実施されるので、ここでは説明を省略する。 The seventh step and the eighth step shown in FIGS. 8C and 8D are the same as the sixth step and the seventh step (FIGS. 4B to 1C) of the second embodiment. The description is omitted here.
尚、本実施形態に係る窒化物系発光ダイオード素子の作製方法によれば、図7(a)に示す第1工程で成長阻止層22を作製し、図7(b)に示す第2工程で剥離層23を作製したが、必ずしもこの順序である必要は無い。例えば、図7(a)に示す第1工程で主基板20の主面全面に剥離層23を作製し、第2工程で剥離層23の上面に成長阻止層22を設けても構わない。
According to the method for manufacturing the nitride-based light emitting diode element according to this embodiment, the
以上説明した本発明の第4実施形態に係る窒化物系発光ダイオード素子の作製方法によれば、剥離層23を作製することにより、主基板20と窒化物系半導体層1との剥離を容易にすることができる。これにより、剥離の際に生じる窒化物系半導体層1の割れや欠けを低減することができる。
According to the method for manufacturing the nitride-based light-emitting diode element according to the fourth embodiment of the present invention described above, it is possible to easily separate the
例えば、剥離層23に金属薄膜を用いることにより、真空蒸着法などによる剥離層形成時に空隙の多い柱状構造となることにより、主面方向の力を加えた際に空隙を基点として剥離を生じやすくすることができる。また、剥離層23に金属薄膜を用いることにより、熱処理やレーザ光の照射により金属薄膜の温度が急上昇する。これにより、剥離層23が変形することで主基板20と、窒化物系半導体層1の剥離を容易にすることができる。
For example, by using a metal thin film for the
例えば、剥離層23にアモルファス層を用いることにより、レーザ光の照射によるレーザ光を吸収しやすくなる。剥離層23は、レーザ光の吸収により、温度が急激に上昇し、変形することで主基板20と、窒化物系半導体層1との剥離を容易にすることができる。非結晶であるアモルファス層は、結晶性が悪く、窒化物系半導体層1との結合をしないため、窒化物系半導体層1との剥離を容易にすることができる。
For example, by using an amorphous layer for the
また、剥離層23は、空隙を有する層とすることにより、空隙を基点として主面方向への亀裂を容易に作製することができる。これにより、主基板20と、窒化物系半導体層1との剥離を容易にすることができる。
Moreover, the
剥離層23は、主基板20からの窒化物系半導体層1の剥離を容易にすることにより、従来は、研磨等で削除するしかなかった主基板20の再利用を可能にすることができる。
The
(第5実施形態)
以下、本発明に係る第5実施形態の窒化物系半導体レーザ素子の作製方法について説明する。図9及び図10は、第5実施形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
(Fifth embodiment)
A method for fabricating the nitride-based semiconductor laser device according to the fifth embodiment of the present invention will be described below. 9 and 10 are cross-sectional views showing a method for fabricating the nitride-based semiconductor laser device of the fifth embodiment.
図9(a)に示す第1工程において、成長用基板である主基板20の上に、剥離層23を作製する。尚、具体的な剥離層23の作製方法は、第4実施形態の第2工程(図7(b)と同じように剥離層23を作製する。
In the first step shown in FIG. 9A, a
図9(b)に示す第2工程において、剥離層23の上面に結晶成長が起こりにくい成長阻止層22を作製する。尚、具体的な成長阻止層22の作製方法は、第4実施形態の第1工程(図7(a))と同じように成長阻止層22を作製する。
In the second step shown in FIG. 9B, a
図9(c)に示す第3工程は、第3の実施例の第3工程と同じように窒化物系半導体層1形成され、エッチングにより、窒化物系半導体層1をリッジ構造とする。窒化物系半導体層1は、素子構造を有し、例えば、LD素子構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、n側ガイド層、活性層、キャップ層、p側ガイド層、pクラッド層、pコンタクト層を有する。
In the third step shown in FIG. 9C, the nitride-based
図9(d)に示す第4工程において、第1の実施例の第3工程と同じように上部に、少なくともオーミック電極を含むp型電極2を形成する。p型電極2を形成後に、支持基板10に貼り付けやすいように保護膜4を形成する。具体的には、保護膜4は、SiO2やSiN等の絶縁膜で形成すると好ましい。
In the fourth step shown in FIG. 9D, the p-
図10(a)、(b)に示す第5工程〜第6工程は、第4実施形態の第5工程〜第6工程(図8(a)(b))と同じように支持基板10を接着し、剥離層23で剥離する。
The fifth to sixth steps shown in FIGS. 10A and 10B are the same as the fifth to sixth steps (FIGS. 8A and 8B) of the fourth embodiment. Adhere and peel off at the
図10(c)に示す第7工程において、第1実施形態の第6工程(図2(b))と同じ様に、窒化物系半導体層1の最下層であるnコンタクト層にn電極3を形成する。また、窒化物系半導体層1を含む分離体を、第5実施形態の第1〜第4工程(図9(a)〜(d))と同じように別途作製された分離体である主基板24、窒化物系半導体層5、p電極6、保護膜7に貼り付ける。このとき、窒化物系半導体層5は、窒化物系半導体層1と異なるレーザ波長を有する構造であることが好ましい。例えば、窒化物系半導体層5は、赤色レーザ、赤外レーザに対応する波長を有する。更に、窒化物系半導体層5は、ハイブリッド作製された2波長レーザ、3波長レーザであってもよい。
In the seventh step shown in FIG. 10C, as in the sixth step (FIG. 2B) of the first embodiment, the
図10(d)に示す第8工程において、窒化物系半導体層1と、窒化物系半導体層5とを有する素子とするような領域で主基板24及び支持基板10を分離線101に沿って分離する。具体的には、第8工程は、主基板24と支持基板10との一部にクラックを入れる、もしくは、ダイシングによって、主基板24と支持基板10とを素子単位で分離する。
In the eighth step shown in FIG. 10D, the
以上説明した本発明の第5実施形態に係る窒化物系半導体レーザ素子の作製方法によれば、成長阻止層22と、剥離層23とを用いることにより、窒化物系半導体層1と、他波長を有する窒化物系半導体層5とを有する素子を簡単に作製することができる。したがって、このような窒化物系半導体素子の製造方法によれば、多波長のレーザ構造を有する窒化物系半導体レーザ素子を簡単に作製することができる。
According to the method for manufacturing a nitride-based semiconductor laser device according to the fifth embodiment of the present invention described above, the nitride-based
(その他の実施形態)
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
Although the present invention has been described according to the above-described embodiments, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、第1〜第5実施形態では、主として、窒化物系半導体層1の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。又、窒化物系半導体層1を有するHEMT(High Electron Mobility Transistor)などの電子デバイス、SAW(Surface Acoustic Wave)デバイス、受光素子への応用が可能である。又、本発明による基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留りを向上させることができる。
For example, in the first to fifth embodiments, a method for manufacturing a light emitting diode or a semiconductor laser that mainly uses light emitted from the active layer of the nitride-based
また、第1〜第5の実施の形態では、MOCVD法を用いて、窒化物系半導体層1を結晶成長させる説明したが、本発明はこれに限らず、HVPE法やガスソースMBE法などを用いて、窒化物系半導体層1を結晶成長させてもよい。また、窒化物系半導体層1の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。また、成長の面方位は、(0001)に限るものではなく、(11−20)や(1−100)でもよい。また、横方向成長を抑制するために、成長阻止層22の厚み、成長圧力、成長温度、成長速度などを変更させてもよい。
In the first to fifth embodiments, the
また、窒化物系半導体層1の形状は、メサ構造、リッジ構造などの電流狭窄造を有するものでもよい。
The nitride-based
また、第1〜第5の実施の形態では、窒化物系半導体層1の成長用基板である主基板20として、GaN基板、サファイア基板、Si、GaAsSiC基板を用いたが、本発明はこれに限らず、窒化物系半導体層1の成長の可能な基板、例えば、MgO、ZnO、スピネル等が使用可能である。
In the first to fifth embodiments, the GaN substrate, the sapphire substrate, the Si, and the GaAs SiC substrate are used as the
また、支持基板材料は、導電性であることが好ましく、第1〜第4の実施の形態において用いた、金属−金属酸化物の複合材料の他、導電性半導体(Si、SiC、GaAs、ZnO等)や、金属あるいは複合金属(Al、Fe−Ni、Cu−W、CU−Mo等)などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Cu、Ag、Auなどの高導電性の金属と、W、Mo、Ni、CuOなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。この場合、例えばCu−Co(Cu:50重量%、Co:50重量%)、Cu−W(Cu:50重量%、W:50重量%)、Cu−Mo(Cu:50重量%、Mo:50重量%)の熱膨張係数は、それぞれ、9×20-6/K、7×20-6/K、7×20-6/Kである。同基板材料に対して、小さな熱膨張係数を有する調整層材料としては、例えば、Si、W、Moなどが挙げられる。又、同基板材料に対して、大きな熱膨張係数を有する調整層材料としては、例えば、Ni、Au、Cu、An−Sn、Ag、Alなどが挙げられる。 The support substrate material is preferably conductive. In addition to the metal-metal oxide composite material used in the first to fourth embodiments, a conductive semiconductor (Si, SiC, GaAs, ZnO) is used. Etc.), metal or composite metal (Al, Fe-Ni, Cu-W, CU-Mo, etc.) can be used. In general, a metal-based material is superior to a semiconductor material in terms of mechanical properties and is not easily cracked, and thus is suitable as a support substrate material. Furthermore, more preferably, high conductivity and high mechanical strength are obtained by combining a highly conductive metal such as Cu, Ag, Au and a high hardness metal or metal oxide such as W, Mo, Ni, CuO. Is to use a material having both. In this case, for example, Cu—Co (Cu: 50 wt%, Co: 50 wt%), Cu—W (Cu: 50 wt%, W: 50 wt%), Cu—Mo (Cu: 50 wt%, Mo: 50% by weight) are 9 × 20 −6 / K, 7 × 20 −6 / K, and 7 × 20 −6 / K, respectively. Examples of the adjustment layer material having a small thermal expansion coefficient with respect to the substrate material include Si, W, and Mo. In addition, examples of the adjustment layer material having a large thermal expansion coefficient with respect to the substrate material include Ni, Au, Cu, An—Sn, Ag, and Al.
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
1…窒化系半導体層
2…p電極
3…n電極
4…保護膜
5…窒化物系半導体層
6…p電極
7…保護膜
10…支持基板
20…主基板
20a…第1領域
20b…第2領域
22…成長阻止層
23…剥離層
24…主基板
DESCRIPTION OF
Claims (13)
前記主面に結晶成長により窒化物系半導体層を形成する結晶成長工程と、
前記第2の領域で、前記主基板を前記主面に対して垂直方向に、前記第1の領域20a毎に分離する分離工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 A region manufacturing step of manufacturing a first region 20a and a second region in which crystal growth is less likely to occur than the first region 20a on the main surface by performing predetermined processing on the main surface of the main substrate. When,
A crystal growth step of forming a nitride-based semiconductor layer on the main surface by crystal growth;
And a separation step of separating the main substrate for each of the first regions 20a in a direction perpendicular to the main surface in the second region.
前記主面に結晶成長により窒化物系半導体層を形成する結晶成長工程と、
形成された前記窒化物系半導体層上に支持基板を貼り付ける貼り付け工程と、
前記窒化物系半導体層から前記主基板を剥離する剥離工程と、
前記第2の領域で、前記主基板を前記主面に対して垂直方向に、前記第1の領域毎に分離する分離工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 A region manufacturing step of forming a first region and a second region in which crystal growth is less likely to occur than the first region on the main surface by performing a predetermined process on the main surface of the main substrate;
A crystal growth step of forming a nitride-based semiconductor layer on the main surface by crystal growth;
An attaching step of attaching a support substrate on the formed nitride-based semiconductor layer;
A peeling step of peeling the main substrate from the nitride-based semiconductor layer;
And a separation step of separating the main substrate for each of the first regions in a direction perpendicular to the main surface in the second region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050800A JP4817673B2 (en) | 2005-02-25 | 2005-02-25 | Nitride semiconductor device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050800A JP4817673B2 (en) | 2005-02-25 | 2005-02-25 | Nitride semiconductor device fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237339A true JP2006237339A (en) | 2006-09-07 |
JP4817673B2 JP4817673B2 (en) | 2011-11-16 |
Family
ID=37044657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050800A Active JP4817673B2 (en) | 2005-02-25 | 2005-02-25 | Nitride semiconductor device fabrication method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4817673B2 (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109081A (en) * | 2008-10-29 | 2010-05-13 | Denki Kagaku Kogyo Kk | Metal matrix composite substrate for led light emitting device, and led light emitting device using the same |
WO2011033776A1 (en) * | 2009-09-17 | 2011-03-24 | 住友化学株式会社 | Method for producing compound semiconductor crystal, method for manufacturing electronic device, and semiconductor substrate |
JP2011066398A (en) * | 2009-08-20 | 2011-03-31 | Pawdec:Kk | Semiconductor element, and production method thereof |
WO2011055462A1 (en) * | 2009-11-05 | 2011-05-12 | ウェーブスクエア,インコーポレイテッド | Iii nitride semiconductor vertical-type-structure led chip and process for production thereof |
US8085825B2 (en) | 2007-03-06 | 2011-12-27 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus |
JP2012114263A (en) * | 2010-11-25 | 2012-06-14 | Pawdec:Kk | Semiconductor element and method of manufacturing the same |
WO2016075927A1 (en) * | 2014-11-11 | 2016-05-19 | 出光興産株式会社 | Novel laminate |
US9502603B2 (en) | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
JP2017147463A (en) * | 2010-06-24 | 2017-08-24 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
KR20190079678A (en) * | 2016-11-18 | 2019-07-05 | 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 | Semiconductor heterostructures having a wurtzite structure on a ZnO substrate |
JP2021502711A (en) * | 2017-12-15 | 2021-01-28 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH | How to manufacture optoelectronic semiconductor parts and optoelectronic semiconductor parts |
US20220179151A1 (en) * | 2018-12-18 | 2022-06-09 | Nippon Telegraph And Telephone Corporation | Optical waveguide and manufacturing method thereof |
WO2023027086A1 (en) * | 2021-08-27 | 2023-03-02 | 京セラ株式会社 | Method and device for producing semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102534248B1 (en) | 2018-07-17 | 2023-05-18 | 삼성전자주식회사 | Lighting device package |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03192719A (en) * | 1989-12-22 | 1991-08-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | Compound semiconductor crystal growing method |
JPH04306821A (en) * | 1991-04-03 | 1992-10-29 | Mitsubishi Electric Corp | Compound semiconductor crystal growth method |
JPH07122520A (en) * | 1993-10-21 | 1995-05-12 | Nichia Chem Ind Ltd | Manufacture of gallium nitride compound semiconductor chip |
JPH0955536A (en) * | 1995-08-11 | 1997-02-25 | Sharp Corp | Group iii nitride based compound semiconductor light emitting element and its manufacture |
JPH10135140A (en) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | Hetero-epitaxial growing method, hetero-epitaxial layer and semiconductor light-emitting device |
JP2000252593A (en) * | 1999-03-03 | 2000-09-14 | Pioneer Electronic Corp | Two-wavelength semiconductor laser element and its manufacture |
JP2000286450A (en) * | 1999-03-31 | 2000-10-13 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor device and its manufacture |
JP2002084044A (en) * | 2001-06-22 | 2002-03-22 | Matsushita Electric Ind Co Ltd | Light emitting semiconductor element and manufacturing method thereof |
JP2002284600A (en) * | 2001-03-26 | 2002-10-03 | Hitachi Cable Ltd | Method for manufacturing gallium nitride crystal substrate and the same |
JP2002299252A (en) * | 2001-03-30 | 2002-10-11 | Toyoda Gosei Co Ltd | Production method for group iii nitride compound semiconductor and group iii nitride compound semiconductor device |
JP2002305160A (en) * | 2001-04-06 | 2002-10-18 | Sony Corp | Manufacturing method for compound semiconductor substrate |
JP2003178984A (en) * | 2001-03-27 | 2003-06-27 | Nec Corp | Iii group nitride semiconductor substrate, and method for manufacturing it |
JP2003218052A (en) * | 2001-11-13 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
JP2004512688A (en) * | 2000-10-17 | 2004-04-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a GaN-based semiconductor device |
-
2005
- 2005-02-25 JP JP2005050800A patent/JP4817673B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03192719A (en) * | 1989-12-22 | 1991-08-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | Compound semiconductor crystal growing method |
JPH04306821A (en) * | 1991-04-03 | 1992-10-29 | Mitsubishi Electric Corp | Compound semiconductor crystal growth method |
JPH07122520A (en) * | 1993-10-21 | 1995-05-12 | Nichia Chem Ind Ltd | Manufacture of gallium nitride compound semiconductor chip |
JPH0955536A (en) * | 1995-08-11 | 1997-02-25 | Sharp Corp | Group iii nitride based compound semiconductor light emitting element and its manufacture |
JPH10135140A (en) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | Hetero-epitaxial growing method, hetero-epitaxial layer and semiconductor light-emitting device |
JP2000252593A (en) * | 1999-03-03 | 2000-09-14 | Pioneer Electronic Corp | Two-wavelength semiconductor laser element and its manufacture |
JP2000286450A (en) * | 1999-03-31 | 2000-10-13 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor device and its manufacture |
JP2004512688A (en) * | 2000-10-17 | 2004-04-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a GaN-based semiconductor device |
JP2002284600A (en) * | 2001-03-26 | 2002-10-03 | Hitachi Cable Ltd | Method for manufacturing gallium nitride crystal substrate and the same |
JP2003178984A (en) * | 2001-03-27 | 2003-06-27 | Nec Corp | Iii group nitride semiconductor substrate, and method for manufacturing it |
JP2002299252A (en) * | 2001-03-30 | 2002-10-11 | Toyoda Gosei Co Ltd | Production method for group iii nitride compound semiconductor and group iii nitride compound semiconductor device |
JP2002305160A (en) * | 2001-04-06 | 2002-10-18 | Sony Corp | Manufacturing method for compound semiconductor substrate |
JP2002084044A (en) * | 2001-06-22 | 2002-03-22 | Matsushita Electric Ind Co Ltd | Light emitting semiconductor element and manufacturing method thereof |
JP2003218052A (en) * | 2001-11-13 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085825B2 (en) | 2007-03-06 | 2011-12-27 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus |
JP2010109081A (en) * | 2008-10-29 | 2010-05-13 | Denki Kagaku Kogyo Kk | Metal matrix composite substrate for led light emitting device, and led light emitting device using the same |
JP2011066398A (en) * | 2009-08-20 | 2011-03-31 | Pawdec:Kk | Semiconductor element, and production method thereof |
US20120228627A1 (en) * | 2009-09-17 | 2012-09-13 | Sumitomo Chemical Company, Limited | Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer |
WO2011033776A1 (en) * | 2009-09-17 | 2011-03-24 | 住友化学株式会社 | Method for producing compound semiconductor crystal, method for manufacturing electronic device, and semiconductor substrate |
JP2011086928A (en) * | 2009-09-17 | 2011-04-28 | Sumitomo Chemical Co Ltd | Method for producing compound semiconductor crystal, method for manufacturing electronic device, and semiconductor substrate |
US9214342B2 (en) | 2009-09-17 | 2015-12-15 | Sumitomo Chemical Company, Limited | Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer |
CN102498241A (en) * | 2009-09-17 | 2012-06-13 | 住友化学株式会社 | Method for producing compound semiconductor crystal, method for manufacturing electronic device, and semiconductor substrate |
US9012935B2 (en) | 2009-11-05 | 2015-04-21 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
US8962362B2 (en) | 2009-11-05 | 2015-02-24 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
JP5690738B2 (en) * | 2009-11-05 | 2015-03-25 | ビービーエスエイ リミテッドBBSA Limited | Method for manufacturing group III nitride semiconductor vertical structure LED chip |
WO2011055462A1 (en) * | 2009-11-05 | 2011-05-12 | ウェーブスクエア,インコーポレイテッド | Iii nitride semiconductor vertical-type-structure led chip and process for production thereof |
JPWO2011055462A1 (en) * | 2009-11-05 | 2013-03-21 | ウェーブスクエア, インコーポレイテッド | Group III nitride semiconductor vertical structure LED chip and manufacturing method thereof |
JP2017147463A (en) * | 2010-06-24 | 2017-08-24 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
JP2012114263A (en) * | 2010-11-25 | 2012-06-14 | Pawdec:Kk | Semiconductor element and method of manufacturing the same |
US9502603B2 (en) | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
JPWO2016075927A1 (en) * | 2014-11-11 | 2017-08-24 | 出光興産株式会社 | New laminate |
WO2016075927A1 (en) * | 2014-11-11 | 2016-05-19 | 出光興産株式会社 | Novel laminate |
KR20190079678A (en) * | 2016-11-18 | 2019-07-05 | 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 | Semiconductor heterostructures having a wurtzite structure on a ZnO substrate |
JP2020502785A (en) * | 2016-11-18 | 2020-01-23 | サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクCentre National De La Recherche Scientifique | Semiconductor heterostructure with wurtzite structure on Zno substrate |
KR102504115B1 (en) | 2016-11-18 | 2023-02-24 | 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 | Semiconductor heterostructures with a wurtzite-type structure on a ZnO substrate |
JP2021502711A (en) * | 2017-12-15 | 2021-01-28 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH | How to manufacture optoelectronic semiconductor parts and optoelectronic semiconductor parts |
US11127877B2 (en) | 2017-12-15 | 2021-09-21 | Osram Oled Gmbh | Method for producing optoelectric semiconductor components, and optoelectronic semiconductor component |
JP7047094B2 (en) | 2017-12-15 | 2022-04-04 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツング | How to manufacture optoelectronic semiconductor components and optoelectronic semiconductor components |
US20220179151A1 (en) * | 2018-12-18 | 2022-06-09 | Nippon Telegraph And Telephone Corporation | Optical waveguide and manufacturing method thereof |
WO2023027086A1 (en) * | 2021-08-27 | 2023-03-02 | 京セラ株式会社 | Method and device for producing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4817673B2 (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817673B2 (en) | Nitride semiconductor device fabrication method | |
JP4624131B2 (en) | Nitride semiconductor device manufacturing method | |
JP3784785B2 (en) | Manufacturing method of vertical structure gallium nitride based light emitting diode | |
JP3525061B2 (en) | Method for manufacturing semiconductor light emitting device | |
US7268372B2 (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
US7154123B2 (en) | Nitride-based semiconductor light-emitting device | |
KR101178361B1 (en) | Method for the production of semi-conductor chips | |
US7929587B2 (en) | Semiconductor laser diode element and method of manufacturing the same | |
JP5003033B2 (en) | GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof | |
JP5016808B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
JP2007067418A (en) | Group iii nitride light emitting device having light emitting region with double hetero-structure | |
JP2006303034A (en) | Method of manufacturing nitride-based semiconductor device | |
JP2007116110A (en) | Method for manufacturing nitride semiconductor device | |
KR100916366B1 (en) | Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates | |
JP4799041B2 (en) | Nitride semiconductor device manufacturing method | |
JP5128335B2 (en) | GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device | |
US7723730B2 (en) | Carrier layer for a semiconductor layer sequence and method for producing semiconductor chips | |
JP4731180B2 (en) | Nitride semiconductor device manufacturing method | |
JP2007173369A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
US20110024775A1 (en) | Methods for and devices made using multiple stage growths | |
US9287481B2 (en) | Vertical nitride semiconductor device and method for manufacturing same | |
JP2007235181A (en) | Manufacturing method of semiconductor light emitting element, and manufacturing method of semiconductor light emitting apparatus | |
KR102649711B1 (en) | Method for manufacturing ultra-thin type semiconductor die | |
KR101171855B1 (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates | |
JP2008288538A (en) | p-TYPE LAYER FOR GROUP III NITRIDE LIGHT EMITTING DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080118 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20080201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4817673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |