JP2006040915A - Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device - Google Patents

Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device Download PDF

Info

Publication number
JP2006040915A
JP2006040915A JP2004213932A JP2004213932A JP2006040915A JP 2006040915 A JP2006040915 A JP 2006040915A JP 2004213932 A JP2004213932 A JP 2004213932A JP 2004213932 A JP2004213932 A JP 2004213932A JP 2006040915 A JP2006040915 A JP 2006040915A
Authority
JP
Japan
Prior art keywords
substrate
large substrate
manufacturing
semiconductor device
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004213932A
Other languages
Japanese (ja)
Inventor
Shuichi Yamazaki
秀一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004213932A priority Critical patent/JP2006040915A/en
Publication of JP2006040915A publication Critical patent/JP2006040915A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To inhibit peeling of the photoresist film of the edge part of a large-sized substrate or a thin film. <P>SOLUTION: When circuit patterns 51a-51d formed in a reticle 50 are transferred to a resist film on a large-sized substrate 1 which picks a plurality of semiconductor devices and patterned, a non-exposure region 1b of fixed width to which the circuit patterns 51a-51d are not transferred, is formed by a substrate edge blind 41 on the entire periphery of the edge part 1a of the large-sized substrate 1. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、大型基板上のレジスト膜に対し、レチクルに形成された回路パターンを投影して露光させる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device that projects and exposes a circuit pattern formed on a reticle onto a resist film on a large substrate, a manufacturing apparatus thereof, and a method of manufacturing an electro-optical device.

一般に、半導体装置の製造工程においては、大型基板上に、ステップ・アンド・リピート方式による縮小投影露光装置(以下、「ステッパ」と称する)等を用いて、レチクル(フォトマスクとも称する)に形成されている回路パターンを、大型基板上に形成されたフォトレジスト膜に繰り返し投影、露光することで、複数の半導体装置を大型基板上にまとめて製造する場合が多い。   In general, in the manufacturing process of a semiconductor device, a reticle (also referred to as a photomask) is formed on a large substrate using a reduction projection exposure apparatus (hereinafter referred to as “stepper”) using a step-and-repeat method. In many cases, a plurality of semiconductor devices are manufactured on a large substrate by repeatedly projecting and exposing the circuit pattern on the photoresist film formed on the large substrate.

1枚の大型基板から製造される半導体装置の枚数は、大型基板の大きさ、及びそこに形成する半導体装置の大きさに依存して決定される。生産効率、及び製品の歩留まりを向上させるには、1枚の大型基板に対して多くの半導体装置を製造することが望ましいが、半導体装置の実装効率を高めようとした場合、そのレイアウトによっては、レチクルによって大型基板上に形成される1回の露光領域(以下「ショット領域」と称する)の一角が大型基板のエッジ部に近接し易く、或いは、1枚のレチクルにて1つのショット領域に複数の回路パターンを形成する場合は、1ショット領域中の1つの回路パターンが大型基板のエッジ部を超えて投影されてしまう。   The number of semiconductor devices manufactured from one large substrate is determined depending on the size of the large substrate and the size of the semiconductor device formed there. In order to improve production efficiency and product yield, it is desirable to manufacture a large number of semiconductor devices on a single large substrate, but when trying to increase the mounting efficiency of semiconductor devices, depending on the layout, One corner of the exposure area (hereinafter referred to as “shot area”) formed on the large substrate by the reticle is likely to be close to the edge portion of the large substrate, or a plurality of one shot area is formed by one reticle. When the circuit pattern is formed, one circuit pattern in one shot region is projected beyond the edge portion of the large substrate.

しかし、大型基板のエッジ部に形成されているフォトレジスト膜や各薄膜は不完全であり、剥離を引き起こし易く、回路パターンが大型基板のエッジ部付近、或いはエッジ部を超えて形成された場合、他の有効な回路パターンに、エッジ部から剥離したフォトレジスト膜や薄膜等の不純物が付着し易く、製品不良の原因となる。   However, the photoresist film and each thin film formed on the edge portion of the large substrate are incomplete and easily cause peeling, and when the circuit pattern is formed near the edge portion of the large substrate or beyond the edge portion, Impurities such as a photoresist film and a thin film peeled off from the edge portion are likely to adhere to other effective circuit patterns, causing a product defect.

そのため、例えば特許文献1(特開2003−158067号公報)には、1ショット6チップ(1つのショット領域に6つの回路パターン領域を形成するもの)のレチクルを用いて、大型基板上に複数の半導体装置を形成するに際し、ステッパに設けられているマスキングブレードを、レチクルのショット領域に合わせた開口を有する大口のレチクルブラインドと、このレチクルブラインドとは独立して移動可能なL字形状に形成された一対のレチクルブラインドとを備え、大口のレチクルブラインドによって制限されたショット領域の一角が大型基板のエッジ部に係る場合は、L形状に形成された一対のレチクルブラインドを用いて、ショット領域内のエッジ部に係る回路パターンを覆い隠し、回路パターンが大型基板のエッジ部に係るのを防止し、エッジ部のフォトレジスト膜や各薄膜の剥離を防止する技術が開示されている。
特開2003−158067号公報
Therefore, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 2003-158067), a single-shot 6-chip (one that forms six circuit pattern regions in one shot region) reticle is used, and a plurality of substrates are formed on a large substrate. When forming a semiconductor device, a masking blade provided in a stepper is formed in a large-sized reticle blind having an opening corresponding to a shot area of the reticle, and an L-shape that can move independently of the reticle blind. A pair of reticle blinds, and when one corner of the shot area limited by the large-size reticle blind is related to the edge portion of the large substrate, the pair of reticle blinds formed in an L shape are used. Cover and conceal the circuit pattern related to the edge, and the circuit pattern relates to the edge of the large substrate Preventing, techniques to prevent peeling of the photoresist film and the thin edge portion is disclosed.
JP 2003-158067 A

しかし、上述した特許文献1に開示されている技術では、例えば、図7に示すように、1ショット4チップのレチクルを用いて、大型基板1上にショット領域110を形成しようとする場合、大型基板1のエッジ部100aに近接し、或いは横切る回路パターン領域110dがL字形状のレチクルブラインドによってマスクされるため、エッチング工程においては、このマスクされた部位、及びレチクルを用いて露光されなかった領域(図7にハッチングで示す領域、以下、のこの領域を「非パターン領域」と称する)100bには回路パターンが形成されず、各薄膜がそのまま残されることになる。   However, in the technique disclosed in Patent Document 1 described above, for example, as shown in FIG. 7, when a shot region 110 is to be formed on a large substrate 1 using a one-shot four-chip reticle, a large-sized substrate is used. Since the circuit pattern region 110d that is close to or crosses the edge portion 100a of the substrate 1 is masked by an L-shaped reticle blind, in the etching process, the masked portion and a region that has not been exposed using the reticle (A region shown by hatching in FIG. 7, hereinafter, this region is referred to as a “non-pattern region”) 100 b, no circuit pattern is formed, and each thin film is left as it is.

その結果、図7にハッチングで示す非パターン領域100bと、有効な回路パターン領域110a〜110dとの間に段差が生じる。有効な回路パターン領域110a〜110dと非パターン領域110eとの間に段差が生じると、例えばエッチング処理に際し、この段差部付近では、パターン密度の相違によりエッチング速度が微妙に変動し、パターン寸法が変動するローディング効果が生じ易くなる。   As a result, a step is generated between the non-pattern area 100b indicated by hatching in FIG. 7 and the effective circuit pattern areas 110a to 110d. If a step is generated between the effective circuit pattern regions 110a to 110d and the non-pattern region 110e, for example, in the etching process, the etching rate slightly varies due to the difference in pattern density in the vicinity of the step portion, and the pattern dimension varies. Loading effect is likely to occur.

又、CMP(Chemical Mechanical Polishing;化学機械的研磨法)処理により各薄膜の表面の凹凸を平坦化する際に、非パターン領域110eと回路パターン領域110a〜110dとの境界に段差が存在していると、パターン密度の相違により充分に平坦化を実現することができず、製品の品質に悪影響を及ぼしてしまうことになる。   Further, when flattening the unevenness of the surface of each thin film by CMP (Chemical Mechanical Polishing) processing, there is a step at the boundary between the non-pattern region 110e and the circuit pattern regions 110a to 110d. Then, due to the difference in pattern density, sufficient flattening cannot be realized, and the product quality is adversely affected.

本発明は、上記事情に鑑み、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離を防止すると共に、大型基板に形成される非パターン領域と回路パターン領域との境界部分の段差を少なくして、ローディング効果の発生を抑制すると共に、各薄膜の平坦化をより精緻に行うことのできる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法を提供することを目的とする。   In view of the above circumstances, the present invention prevents the peeling of the photoresist film or thin film on the edge portion of the large substrate and reduces the step at the boundary between the non-pattern region and the circuit pattern region formed on the large substrate. An object of the present invention is to provide a semiconductor device manufacturing method, a manufacturing apparatus thereof, and an electro-optical device manufacturing method capable of suppressing the occurrence of a loading effect and more precisely performing flattening of each thin film.

上記目的を達成するため第1発明は、 レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにすることを特徴とする。   In order to achieve the above object, a first invention provides a method of manufacturing a semiconductor device in which a circuit pattern formed on a reticle is transferred to a resist film on a large substrate on which a plurality of semiconductor devices can be formed and patterned. In the edge portion of the large substrate, a region having a predetermined width is not exposed so that the circuit pattern is not transferred.

このような構成では、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されないように、所定幅の領域を露光させないようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンが露光されてない領域の内周まで投影露光させることができるので、露光されていない領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、CMP処理において平坦化をより精緻に行うことができる。   In such a configuration, an area having a predetermined width is not exposed so that the circuit pattern formed on the reticle is not transferred to the entire periphery of the edge portion of the large substrate. Even if it is applied to the edge portion, the edge portion is not exposed, and therefore the photoresist film or thin film at the edge portion can be prevented from being peeled off. Further, since the projection exposure can be performed up to the inner periphery of the area where the circuit pattern is not exposed, the step generated at the boundary with the effective circuit pattern area due to the dummy pattern formed on the inner periphery of the unexposed area. Is eliminated, and the generation of a loading effect during etching can be suppressed. Further, since there is no step at the boundary portion between the effective circuit pattern and the dummy pattern on the large substrate, the pattern density at the boundary portion becomes substantially equal. As a result, planarization can be performed more precisely in the CMP process. .

第2発明は、第1発明において、上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする。   A second invention is characterized in that, in the first invention, the region of the predetermined width is not exposed in the entire periphery of the edge portion of the large substrate.

このような構成では、大型基板のエッジ部全周において所定幅の領域を露光させないようにしたので、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離をより確実に防止することができる。   In such a configuration, since a region having a predetermined width is not exposed in the entire periphery of the edge portion of the large substrate, peeling of the photoresist film and the thin film on the edge portion of the large substrate can be more reliably prevented.

第3発明は、第1或いは第2発明において、上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする。   A third invention is characterized in that, in the first or second invention, an effective shot region exposed so that the circuit pattern is transferred is formed on the large substrate so as to be surrounded by the region having the predetermined width. To do.

このような構成では、大型基板の回路パターンが転写されるように露光される有効ショット領域を所定幅の領域に囲まれるように形成したので、回路パターンが露光されてない領域の内周まで投影露光させて、露光されていない領域の内周にダミーパターンを形成し、有効な回路パターン領域との境界部分に発生する段差を解消することができる。   In such a configuration, the effective shot area that is exposed so that the circuit pattern of the large substrate is transferred is formed so as to be surrounded by the area of a predetermined width, so that it is projected to the inner periphery of the area where the circuit pattern is not exposed. By exposing, a dummy pattern can be formed in the inner periphery of the unexposed area, and the step generated at the boundary with the effective circuit pattern area can be eliminated.

第4発明は、第1〜第3発明において、上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする。   According to a fourth invention, in the first to third inventions, there is provided a substrate edge blind for forming a non-exposure region around the entire periphery of the edge portion of the large substrate.

このような構成では、基板エッジブラインドにて大型基板のエッジ部全周に一定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。   In such a configuration, a non-exposure area having a constant width is formed on the entire periphery of the edge portion of the large substrate with the substrate edge blind, so that even if the shot region projected by the reticle hits the edge portion of the large substrate. The edge portion is not exposed, and therefore, the photoresist film and the thin film at the edge portion can be prevented from being peeled off.

第5発明は、第1〜第4発明において、上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させることを特徴とする。   A fifth invention is characterized in that, in the first to fourth inventions, the circuit pattern formed on the reticle is repeatedly projected and exposed on the large substrate while the reticle and the large substrate are relatively moved.

このような構成では、レチクルと大型基板とを相対移動させながらレチクルに形成された回路パターンを大型基板上に繰り返し投影露光させるようにしたので、繰り返し露光を行う際に、レチクルのショット領域の一部が大型基板のエッジ部にかかっても、このエッジ部が露光しないので、投影露光作業を効率よく行うことができる。   In such a configuration, the circuit pattern formed on the reticle is repeatedly projected and exposed on the large substrate while relatively moving the reticle and the large substrate. Therefore, when performing repeated exposure, one shot area of the reticle is used. Even if the portion is on the edge portion of the large substrate, the edge portion is not exposed, so that the projection exposure work can be performed efficiently.

第6発明は、レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、上記大型基板を位置決めした状態で載置する基板ステージと、上記基板ステージの上方に配設されている投影露光装置と、上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドとを備えることを特徴とする。   According to a sixth aspect of the present invention, in a semiconductor device manufacturing apparatus for patterning by transferring a circuit pattern formed on a reticle to a resist film on a large substrate capable of forming a plurality of semiconductor devices, the large substrate is positioned. A substrate stage placed on the substrate stage, a projection exposure apparatus disposed above the substrate stage, and an optical path extending from the projection exposure apparatus to the large substrate, and at a predetermined edge portion of the large substrate And a substrate edge blind for forming a non-exposed region having a width.

このような構成では、投影露光装置から大型基板に至る光路の中途に基板エッジブラインドを介装し、この基板エッジブラインドにて大型基板のエッジ部に所定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンを非露光領域の内周まで投影露光させることができるので、非露光領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、CMP処理において平坦化をより精緻に行うことができる。   In such a configuration, a substrate edge blind is interposed in the middle of the optical path from the projection exposure apparatus to the large substrate, and a non-exposure region having a predetermined width is formed at the edge portion of the large substrate by the substrate edge blind. Therefore, even if the shot area projected by the reticle is applied to the edge portion of the large substrate, the edge portion is not exposed, and therefore the photoresist film or thin film at the edge portion can be prevented from being peeled off. Furthermore, since the circuit pattern can be projected and exposed to the inner periphery of the non-exposure area, the step generated at the boundary with the effective circuit pattern area is eliminated by the dummy pattern formed on the inner periphery of the non-exposure area. Generation of a loading effect during etching can be suppressed. Further, since there is no step at the boundary portion between the effective circuit pattern and the dummy pattern on the large substrate, the pattern density at the boundary portion becomes substantially equal. As a result, planarization can be performed more precisely in the CMP process. .

第7発明は、第6発明において、上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、上記基板エッジブラインドを上記基板ステージと一体移動させることを特徴とする。   A seventh invention is the non-exposure region of the large substrate according to the sixth invention, wherein the circuit pattern formed on the reticle by the relative movement of the projection exposure apparatus and the substrate stage is repeatedly projected and exposed on the large substrate. A circuit pattern is patterned on the entire inner periphery of the substrate, and the substrate edge blind is moved integrally with the substrate stage.

このような構成では、基板エッジブラインドを基板ステージと一体移動させるようにしたので、ステップ・アンド・リピート式の相対移動にて、大型基板上に回路パターンを繰り返し投影露光させる場合であっても、大型基板と基板エッジブラインドとの位置関係は常に一定であるため、良好なパターンニングを行うことができる。   In such a configuration, since the substrate edge blind is moved integrally with the substrate stage, even when the circuit pattern is repeatedly projected and exposed on the large substrate by the step-and-repeat relative movement, Since the positional relationship between the large substrate and the substrate edge blind is always constant, good patterning can be performed.

第8発明は、第6発明において、上記投影露光装置は上記大型基板に対し該大型基板全体を1ショットで投影露光させることを特徴とする。   An eighth invention is characterized in that, in the sixth invention, the projection exposure apparatus projects and exposes the entire large substrate in one shot with respect to the large substrate.

このような構成では、大型基板に対し、この大型基板全体を1ショットで投影露光させて回路パターンをパターンニングする場合においても、大型基板のエッジ部が露光されないので、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。   In such a configuration, the edge portion of the large substrate is not exposed even when the circuit pattern is patterned by projecting and exposing the entire large substrate in one shot to the large substrate. And peeling of the thin film can be prevented.

第9発明は、第6〜第8発明において、上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されていることを特徴とする。   According to a ninth invention, in the sixth to eighth inventions, the substrate edge blind is interposed between the projection exposure apparatus and the large substrate.

このような構成では、基板エッジブラインドを投影露光装置と大型基板との間に介装することで、基板エッジブラインドを投影露光装置とは独立して動作させることができ、大型基板に対する位置調整が容易になる。   In such a configuration, by interposing the substrate edge blind between the projection exposure apparatus and the large substrate, the substrate edge blind can be operated independently of the projection exposure apparatus, and the position adjustment with respect to the large substrate can be performed. It becomes easy.

第10発明は、第6〜第8発明において、上記基板エッジブラインドは上記投影露光装置の中途に介装されていることを特徴とする。   A tenth aspect of the invention is characterized in that, in the sixth to eighth aspects of the invention, the substrate edge blind is interposed in the middle of the projection exposure apparatus.

このような構成では、基板エッジブラインドを投影露光装置の中途に介装することで、基板エッジブラインドと投影露光装置とを一体に組み付けることができ、投影露光装置中の光路との調整が容易になる。   In such a configuration, the substrate edge blind and the projection exposure apparatus can be assembled integrally by interposing the substrate edge blind in the middle of the projection exposure apparatus, and adjustment with the optical path in the projection exposure apparatus is easy. Become.

第11発明は、電気光学装置の製造方法において、第1〜第4発明による半導体装置の製造方法を用いて半導体装置を製造する工程を備えたことを特徴とする。   According to an eleventh aspect of the invention, there is provided a method for manufacturing an electro-optical device, including a step of manufacturing a semiconductor device using the method for manufacturing a semiconductor device according to the first to fourth aspects.

このような構成では、電気光学装置の製造方法において、第1発明或いは第2発明による半導体装置の製造方法で半導体装置を製造する工程を備えたことで、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されない一定幅の非露光領域を形成したので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。   In such a configuration, the method of manufacturing the electro-optical device includes the step of manufacturing the semiconductor device by the method of manufacturing the semiconductor device according to the first invention or the second invention. Since the non-exposure area of a certain width that does not transfer the circuit pattern formed on is formed, even if the shot area projected by the reticle hits the edge of the large substrate, this edge is not exposed. The peeling of the photoresist film or thin film can be prevented.

以下、図1〜図6に基づいて本発明の一形態を説明する。図1はステッパの概略構成図である。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic configuration diagram of a stepper.

同図の符号10は基板ステージであり、この基板ステージ10に大型基板1が載置される。大型基板1は、例えば石英、ガラス、シリコンを素材に形成されており、この大型基板1に多数枚の半導体装置が形成される。尚、図に示す大型基板1は円形をなしているが、角形であっても良く、又、図示しないが、この大型基板1にはオリフラ、ノッチ等の位置決め部位が所定に形成されている。   Reference numeral 10 in the figure denotes a substrate stage, and the large substrate 1 is placed on the substrate stage 10. The large substrate 1 is made of, for example, quartz, glass, or silicon, and a large number of semiconductor devices are formed on the large substrate 1. Although the large substrate 1 shown in the drawing is circular, it may be rectangular, and although not shown, positioning portions such as orientation flats and notches are formed on the large substrate 1 in a predetermined manner.

この大型基板1は、その表面にフォトレジスト膜を塗布した後、基板ステージ10に載置され、所定に位置決めされた状態で保持される。   The large substrate 1 is applied with a photoresist film on its surface, and then placed on the substrate stage 10 and held in a predetermined position.

又、基板ステージ10の上方にステッパ20が対設されている。ステッパ20は、フォトリソグラフィにより、ステッパ20に配設したレチクル(「露光マスク」とも称する)に形成されている回路パターンを、大型基板1上に塗布されているフォトレジスト膜に転写してパターニングを行うものである。   In addition, a stepper 20 is provided above the substrate stage 10. The stepper 20 performs patterning by transferring a circuit pattern formed on a reticle (also referred to as “exposure mask”) disposed on the stepper 20 to a photoresist film coated on the large substrate 1 by photolithography. Is what you do.

ステッパ20は、高圧水銀ランプ等の発光体21aを有する光源21を備え、この光源21から放射される紫外線が、第1のコンデンサレンズ22を透過して干渉フィルタ23により特定波長(たとえばi線)に選別された後、フライアイレンズ24に入射されて面内照度が均一化される。その後、フライアイレンズ24から出射された紫外線は、第2のコンデンサレンズ25、レチクルブラインド(「マスキングブレード」とも称する)26、第3のコンデンサレンズ27、レチクルステージ28、縮小投影レンズ29を順次透過し、最終的に、基板ステージ10に載置されている大型基板1の表面に塗布されているフォトレジスト膜に、レチクルステージ28に載置されているレチクル50に形成されている回路パターンが縮小投影される。   The stepper 20 includes a light source 21 having a light emitter 21a such as a high-pressure mercury lamp, and ultraviolet rays emitted from the light source 21 pass through the first condenser lens 22 and are transmitted through the interference filter 23 to a specific wavelength (for example, i-line). Then, the light is incident on the fly-eye lens 24 and the in-plane illuminance is made uniform. Thereafter, the ultraviolet rays emitted from the fly-eye lens 24 are sequentially transmitted through the second condenser lens 25, the reticle blind (also referred to as “masking blade”) 26, the third condenser lens 27, the reticle stage 28, and the reduction projection lens 29. Finally, the circuit pattern formed on the reticle 50 mounted on the reticle stage 28 is reduced to the photoresist film applied on the surface of the large substrate 1 mounted on the substrate stage 10. Projected.

図2に示すように、レチクル50は、本形態では1ショット4チップタイプ、すなわち、1つのショット領域51に4つの回路パターン51a〜51dが形成されている。尚、レチクル50は、1ショット4チップ以外のであっても良く、勿論、1ショット1チップタイプであっても良い。   As shown in FIG. 2, the reticle 50 is a one-shot four-chip type in this embodiment, that is, four circuit patterns 51 a to 51 d are formed in one shot region 51. The reticle 50 may be other than one shot of four chips, and of course, may be of a one shot one chip type.

又、図3に示すように、レチクルブラインド26は、水平方向の四方から進退自在に臨まされるレチクル用遮光板26a〜26dを有し、各レチクル用遮光板26a〜26dが光を完全に遮光することのできるクロムやAl等の金属を素材に形成されている。   Further, as shown in FIG. 3, the reticle blind 26 has reticle light shielding plates 26a to 26d that are allowed to move forward and backward in four directions in the horizontal direction, and each of the reticle light shielding plates 26a to 26d completely shields light. It can be made of a metal such as chromium or Al.

各レチクル用遮光板26a〜26dが、水平方向の四方から光路の中途に臨まされると、この各レチクル用遮光板26a〜26dによって、光路の中途に四角形の開口部が形成される。この開口部はレチクル50のショット領域51に対応しており、この開口部でショット領域51の輪郭を囲繞することで、不要な部分への投影、露光を抑制することができる。   When each of the reticle light shielding plates 26a to 26d faces the middle of the optical path from four directions in the horizontal direction, each of the reticle light shielding plates 26a to 26d forms a rectangular opening in the middle of the optical path. This opening corresponds to the shot area 51 of the reticle 50. By surrounding the outline of the shot area 51 with this opening, projection and exposure to unnecessary portions can be suppressed.

又、ステッパ20の縮小投影レンズ29と基板ステージ10との間に、基板ステージ10と一体に移動する基板エッジブラインド41が配設されている。基板エッジブラインド41は、対向する一対の基板エッジ用遮光板42,43を有し、この各基板エッジ用遮光板42,43の後端がアーム44a,44bを介してアクチュエータ45a,45bに連設されて、水平方向へ進退自在に支持されている。又、各基板エッジ用遮光板42,43は、レチクルブラインド26のレチクル用遮光板26a〜26dと同様、光を完全に遮光することのできるクロムやAl等の金属を素材に形成されている。   A substrate edge blind 41 that moves integrally with the substrate stage 10 is disposed between the reduction projection lens 29 of the stepper 20 and the substrate stage 10. The substrate edge blind 41 has a pair of opposing substrate edge light shielding plates 42, 43, and the rear ends of the substrate edge light shielding plates 42, 43 are connected to the actuators 45a, 45b via arms 44a, 44b. It is supported so that it can advance and retreat in the horizontal direction. Each of the substrate edge light shielding plates 42 and 43 is formed of a metal such as chromium or Al that can completely shield light, like the reticle light shielding plates 26a to 26d of the reticle blind 26.

図4に示すように、各基板エッジ用遮光板42,43の内周面42a,43aは半円形状に形成されており、各基板エッジ用遮光板42,43が互いに近接し、その開口側端部に形成されている接合段部42b,43bが接合されると、両基板エッジ用遮光板42,43の内周面42a,43aにて、光路の中途に円形状の開口部が形成される(図5参照)。   As shown in FIG. 4, the inner peripheral surfaces 42a and 43a of the respective substrate edge light shielding plates 42 and 43 are formed in a semicircular shape, and the respective substrate edge light shielding plates 42 and 43 are close to each other, and the opening side thereof. When the joining step portions 42b and 43b formed at the end portions are joined, circular openings are formed in the middle of the optical path on the inner peripheral surfaces 42a and 43a of the light shielding plates 42 and 43 for both substrate edges. (See FIG. 5).

両基板エッジ用遮光板42,43の内周面42a,43aにて形成された円形状の開口部は、大型基板1のエッジ部1aをマスクするものであり、図5に示すように、大型基板1は、両基板エッジ用遮光板42,43の内周面42a,43aにて、そのエッジ部1aに、図6(b)にハッチングで示すように、一定幅(例えば3mm程度)の非露光領域1bが形成される。   The circular openings formed on the inner peripheral surfaces 42a and 43a of the light shielding plates 42 and 43 for both substrate edges mask the edge portion 1a of the large substrate 1, and as shown in FIG. The substrate 1 has a fixed width (for example, about 3 mm) on the inner peripheral surfaces 42a and 43a of the light shielding plates 42 and 43 for both substrate edges, as shown by hatching in FIG. An exposure region 1b is formed.

次に、このような構成によるステッパ20を用いた大型基板1の露光手順について説明する。   Next, an exposure procedure of the large substrate 1 using the stepper 20 having such a configuration will be described.

先ず、表面にフォトレジスト膜が所定塗布された大型基板1を基板ステージ10に載置し、所定に位置決めした後、保持固定する。次いで、基板ステージ10上に配設されている基板エッジブラインド41を構成する一対の基板エッジ用遮光板42,43を、アクチュエータ45a,45bの駆動により互いに近接する方向へ水平移動させ、その開口端部に各々形成されている接合段部42b,43bを嵌合させる。   First, the large substrate 1 having a photoresist film coated on the surface thereof is placed on the substrate stage 10 and positioned and then held and fixed. Next, the pair of substrate edge light shielding plates 42 and 43 constituting the substrate edge blind 41 arranged on the substrate stage 10 are horizontally moved in the direction of approaching each other by driving the actuators 45a and 45b, and the opening ends thereof are moved. The joint step portions 42b and 43b formed on the respective portions are fitted.

すると、図5に示すように、この両基板エッジ用遮光板42,43の内周面42a,43aにて、光路の中途に円形状の開口部が形成される。この開口部は、大型基板1のエッジ部1aに対し、図6(b)にハッチングで示すように、一定幅(例えば3mm程度)の非露光領域1bが形成される。換言すれば、大型基板1は非露光領域1bにより、その内周側に有効ショット領域が形成される。   Then, as shown in FIG. 5, circular openings are formed in the middle of the optical path on the inner peripheral surfaces 42a and 43a of the light shielding plates 42 and 43 for both substrate edges. In the opening, as shown by hatching in FIG. 6B, a non-exposed region 1b having a constant width (for example, about 3 mm) is formed in the edge portion 1a of the large substrate 1. In other words, the large substrate 1 has an effective shot area formed on the inner peripheral side thereof by the non-exposed area 1b.

一方、基板ステージ10の上方に配設されているステッパ20のレチクルステージ28に、レチクル50をセットする。図2に示すように、本形態によるレチクル50は、1つのショット領域51に4つの回路パターン51a〜51dが形成されており、従って、1ショットで4つの回路パターン51a〜51dが大型基板1上のフォトレジスト膜に転写される。   On the other hand, the reticle 50 is set on the reticle stage 28 of the stepper 20 disposed above the substrate stage 10. As shown in FIG. 2, in the reticle 50 according to the present embodiment, four circuit patterns 51a to 51d are formed in one shot region 51, and therefore, four circuit patterns 51a to 51d are formed on the large substrate 1 in one shot. Is transferred to the photoresist film.

次いで、レチクルブラインド26を構成する各レチクル用遮光板26a〜26dにて光路の中途に開口部を形成し、この開口部にてレチクル50のショット領域51の輪郭を囲繞し(図3参照)、ショット領域51からのみ光が透過するように設定する。   Next, an opening is formed in the middle of the optical path by each of the reticle light shielding plates 26a to 26d constituting the reticle blind 26, and the outline of the shot region 51 of the reticle 50 is surrounded by this opening (see FIG. 3). It is set so that light is transmitted only from the shot area 51.

次いで、ステッパ20と基板ステージ10とによるステップ・アンド・リピート式の相対移動にて、大型基板1に塗布されているフォトレジスト膜の予め設定された位置に、レチクル50のショット領域51に形成されている4チップ分の回路パターン51a〜51dを繰り返し縮小投影し、露光させる。このとき、基板エッジブラインド41は基板ステージ10と一体に移動するため、基板エッジ用遮光板42,43の内周面42a,43aと、大型基板1とは常に一定の位置関係を保持している。   Next, a step-and-repeat type relative movement by the stepper 20 and the substrate stage 10 is performed on the shot region 51 of the reticle 50 at a preset position of the photoresist film applied to the large substrate 1. The four-chip circuit patterns 51a to 51d are repeatedly reduced and projected for exposure. At this time, since the substrate edge blind 41 moves integrally with the substrate stage 10, the inner peripheral surfaces 42 a and 43 a of the substrate edge light shielding plates 42 and 43 and the large substrate 1 always maintain a fixed positional relationship. .

又、図5に示すように、レチクル50のショット領域51に形成されている回路パターン51a〜51dの一部が、基板エッジブラインド41を構成する基板エッジ用遮光板42,43の内周面42a,43aにかかっても、この領域では内周面42a,43aの内周側のみが露光される。その結果、図6(a)にハッチングで示すように、大型基板1のエッジ部1aを横切る領域に、レチクル50のショット領域51に形成されている4チップ分の回路パターン51a〜51dが縮小投影されても、大型基板1のエッジ部1aは露光されない。従って、図6(b)に示すように、大型基板1全体に回路パターンを縮小投影しても、大型基板1のエッジ部1aに形成されている所定幅の非露光領域1bは露光されず一方、この非露光領域1bの内側は、その全体に回路パターンが縮小投影されて露光される。但し、非露光領域1bに接する回路パターンは、製品としては成立しないダミーパターンである。   Further, as shown in FIG. 5, a part of the circuit patterns 51 a to 51 d formed in the shot region 51 of the reticle 50 is formed by inner peripheral surfaces 42 a of the substrate edge light shielding plates 42 and 43 constituting the substrate edge blind 41. , 43a, only the inner peripheral side of the inner peripheral surfaces 42a, 43a is exposed in this region. As a result, as shown by hatching in FIG. 6A, circuit patterns 51a to 51d for four chips formed in the shot region 51 of the reticle 50 are reduced and projected in a region crossing the edge portion 1a of the large substrate 1. However, the edge portion 1a of the large substrate 1 is not exposed. Therefore, as shown in FIG. 6B, even when the circuit pattern is reduced and projected on the entire large substrate 1, the non-exposed region 1b having a predetermined width formed on the edge portion 1a of the large substrate 1 is not exposed. The inside of the non-exposure area 1b is exposed by being reduced in size and projected on the entire circuit pattern. However, the circuit pattern in contact with the non-exposure region 1b is a dummy pattern that is not established as a product.

そして、大型基板1全体に対する回路パターンの投影及び露光が完了した後、この大型基板1をエッチング液に浸漬してエッチング処理を行い、フォトレジスト膜の下層に成膜されている薄膜に回路パターンを形成する。その後、フォトレジスト膜を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液、又はアセトン、エタノール、トルエン等の薬液を用いて除去する。   Then, after the projection and exposure of the circuit pattern on the entire large substrate 1 are completed, the large substrate 1 is immersed in an etching solution to perform an etching process, and the circuit pattern is formed on the thin film formed under the photoresist film. Form. Thereafter, the photoresist film is removed using a removing solution made of a mixed solution of sulfuric acid and hydrogen peroxide solution (sulfuric acid / hydrogen peroxide solution) or a chemical solution such as acetone, ethanol, toluene and the like.

このように、本形態では、大型基板1上に回路パターンを転写するに際し、大型基板1のエッジ部1aに一定幅の非露光領域1bを、基板エッジブラインド41により形成するようにしたので、レチクル50のショット領域51が大型基板1のエッジ部1aを越えて縮小投影されても、大型基板1のエッジ部1aは露光されず、従って、エッジ部1aに形成されているフォトレジスト膜や薄膜の剥離を未然に防止することができる。   As described above, in this embodiment, when the circuit pattern is transferred onto the large substrate 1, the non-exposed region 1 b having a certain width is formed on the edge portion 1 a of the large substrate 1 by the substrate edge blind 41. Even if 50 shot areas 51 are projected in a reduced size beyond the edge portion 1a of the large substrate 1, the edge portion 1a of the large substrate 1 is not exposed. Therefore, the photoresist film or thin film formed on the edge portion 1a is not exposed. Peeling can be prevented beforehand.

しかも、大型基板1の非露光領域1bの内側全体に回路パターンが形成されるので、図6(b)に示すように、殆どの有効な回路パターンの外側はダミーパターンが形成されることになる。そのため、有効な回路パターンとダミーパターンとの境界に段差が形成されず、エッチング時のローディング効果の発生を抑制することができる。   In addition, since the circuit pattern is formed on the entire inside of the non-exposure region 1b of the large substrate 1, dummy patterns are formed outside most of the effective circuit patterns as shown in FIG. 6B. . Therefore, a step is not formed at the boundary between the effective circuit pattern and the dummy pattern, and the occurrence of a loading effect during etching can be suppressed.

又、大型基板1上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、CMP処理において平坦化をより精緻に行うことができる。   Further, since there is no step at the boundary portion between the effective circuit pattern and the dummy pattern on the large substrate 1, the pattern density at the boundary portion becomes substantially equal, and as a result, planarization can be performed more precisely in the CMP process. it can.

尚、本発明は、上述した形態に限るものではなく、例えばステッパ20は縮小投影についてのみ説明したが、等倍投影に適用できることは云うまでもない。更に、大型基板1に対する回路パターンの投影を、ステッパを用いることなく、1ショットで大型基板1全体を一括で投影露光する装置にも、本形態を適用することができる。この場合、基板エッジブラインド41は、投影露光装置と基板ステージとの間に介装する必要は必ずしもなく、投影露光装置の光路の途中に介装するようにしても良い。   The present invention is not limited to the above-described embodiment. For example, the stepper 20 has been described only for the reduced projection, but it is needless to say that the present invention can be applied to an equal magnification projection. Furthermore, the present embodiment can also be applied to an apparatus that projects and exposes the entire large substrate 1 in one shot without projecting the circuit pattern onto the large substrate 1. In this case, the substrate edge blind 41 does not necessarily need to be interposed between the projection exposure apparatus and the substrate stage, and may be interposed in the middle of the optical path of the projection exposure apparatus.

本発明における半導体装置は、種々の電子機器、電気光学装置の回路に組み込むことができる。例えば、電子機器では、それを構成するトランスファーゲート、インバータ、クロックドインバータ、論理ゲート(NAND,NOR等)、シフトレジスタ、レベルシフタ、バッファ回路、差動増幅器、カレントミラーオペアンプ、D/Aコンバータ、A/Dコンバータ、DRAM,SRAM、算術回路加算器、マイコン、DSP(Digital Signal Processor)、アナログスイッチ、及びCPUに組み込むことができる。   The semiconductor device of the present invention can be incorporated into circuits of various electronic devices and electro-optical devices. For example, in electronic devices, transfer gates, inverters, clocked inverters, logic gates (NAND, NOR, etc.), shift registers, level shifters, buffer circuits, differential amplifiers, current mirror operational amplifiers, D / A converters, A / D converter, DRAM, SRAM, arithmetic circuit adder, microcomputer, DSP (Digital Signal Processor), analog switch, and CPU.

又、電気光学装置では、例えば、TFTアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、TFD(薄型ダイオード)をスイッチング素子として備えた液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display)、更には、DLP(Digital Light Processing)やDMD(Digital Micromirror Device)等に組み込むことが可能である。   In addition, in the electro-optical device, for example, a TFT active matrix driving type liquid crystal device, a passive matrix type liquid crystal device, a liquid crystal device provided with a TFD (thin diode) as a switching element, an electroluminescence device, an organic electroluminescence device, Incorporated into plasma display devices, electrophoretic display devices, devices using electron-emitting devices (Field Emission Dispiay and Surface-Conductin Electron-Emitter Display), DLP (Digital Light Processing) and DMD (Digital Micromirror Device) It is possible.

縮小投影露光装置の概略構成図Schematic block diagram of a reduction projection exposure apparatus レチクルの概略平面図Schematic plan view of the reticle レチクルのショット領域の輪郭をレチクル用遮光板で囲繞した状態を示す平面図A plan view showing a state in which the contour of the shot area of the reticle is surrounded by a reticle light shielding plate 大型基板と基板エッジブラインドとの関係を示す斜視図A perspective view showing the relationship between a large substrate and a substrate edge blind 大型基板上にレチクルのショット領域を縮小投影する状態を示す平面図A plan view showing a state in which a reticle shot area is projected in a reduced scale on a large substrate (a)はレチクルのショット領域と大型基板との関係を示す平面図、(b)大型基板のエッジ部に非露光領域が形成されている状態を示す平面図(A) is a plan view showing a relationship between a shot area of a reticle and a large substrate, (b) a plan view showing a state in which a non-exposed region is formed at an edge portion of the large substrate. 従来のレチクルのショット領域と大型基板との関係を示す平面図Plan view showing relationship between shot area of conventional reticle and large substrate

符号の説明Explanation of symbols

1…大型基板、1a…エッジ部、1b…非露光領域、10…基板ステージ、20…ステッパ、26…レチクルブラインド、26a〜26d…レチクル用遮光板、28…レチクルステージ、41…基板エッジブラインド、42,43…基板エッジ用遮光板、42a,43a…内周面、50…レチクル、51…露光領域、51a〜51d…回路パターン   DESCRIPTION OF SYMBOLS 1 ... Large substrate, 1a ... Edge part, 1b ... Non-exposure area, 10 ... Substrate stage, 20 ... Stepper, 26 ... Reticle blind, 26a-26d ... Reticle shading plate, 28 ... Reticle stage, 41 ... Substrate edge blind, 42, 43 ... light shielding plate for substrate edge, 42a, 43a ... inner peripheral surface, 50 ... reticle, 51 ... exposure region, 51a-51d ... circuit pattern

Claims (11)

レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、
上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにする
ことを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, patterning is performed by transferring a circuit pattern formed on a reticle to a resist film on a large substrate on which a plurality of semiconductor devices can be formed.
A method of manufacturing a semiconductor device, wherein an area having a predetermined width is not exposed at an edge portion of the large substrate so that the circuit pattern is not transferred.
上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the region having the predetermined width is not exposed in the entire periphery of the edge portion of the large substrate. 上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする請求項1又は2記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein an effective shot region exposed so as to transfer the circuit pattern is formed on the large substrate so as to be surrounded by the region having the predetermined width. . 上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする請求項1〜3の何れかに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising a substrate edge blind that forms a non-exposed region around the entire periphery of the edge portion of the large substrate. 上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させる
ことを特徴とする請求項1〜4の何れかに記載の半導体装置の製造方法。
5. The semiconductor device according to claim 1, wherein the circuit pattern formed on the reticle is repeatedly projected and exposed on the large substrate while the reticle and the large substrate are relatively moved. Production method.
レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、
上記大型基板を位置決めした状態で載置する基板ステージと、
上記基板ステージの上方に配設されている投影露光装置と、
上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドと
を備えることを特徴とする半導体装置の製造装置。
In a semiconductor device manufacturing apparatus that performs patterning by transferring a circuit pattern formed on a reticle to a resist film on a large substrate capable of forming a plurality of semiconductor devices.
A substrate stage for placing the large substrate in a positioned state;
A projection exposure apparatus disposed above the substrate stage;
An apparatus for manufacturing a semiconductor device, comprising: a substrate edge blind interposed in the middle of an optical path from the projection exposure apparatus to the large substrate and forming a non-exposure region having a predetermined width at an edge portion of the large substrate .
上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、
上記基板エッジブラインドを上記基板ステージと一体移動させる
ことを特徴とする請求項6記載の半導体装置の製造装置。
The circuit pattern formed on the reticle by the relative movement between the projection exposure apparatus and the substrate stage is repeatedly projected and exposed on the large substrate, and the circuit pattern is patterned on the entire inner periphery of the non-exposed region of the large substrate. And
7. The semiconductor device manufacturing apparatus according to claim 6, wherein the substrate edge blind is moved integrally with the substrate stage.
上記投影露光装置は上記大型基板に対し該大型基板全体を1ショットで投影露光させる
ことを特徴とする請求項6記載の半導体装置の製造装置。
7. The semiconductor device manufacturing apparatus according to claim 6, wherein the projection exposure apparatus projects and exposes the entire large substrate in one shot with respect to the large substrate.
上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されている
ことを特徴とする請求項6〜8の何れかに記載の半導体装置の製造装置。
9. The apparatus for manufacturing a semiconductor device according to claim 6, wherein the substrate edge blind is interposed between the projection exposure apparatus and the large substrate.
上記基板エッジブラインドは上記投影露光装置の中途に介装されている
ことを特徴とする請求項6〜8の何れかに記載の半導体装置の製造装置。
9. The apparatus for manufacturing a semiconductor device according to claim 6, wherein the substrate edge blind is interposed in the middle of the projection exposure apparatus.
請求項1〜4の何れかに記載の半導体装置の製造方法を用いて半導体装置を製造する工程を備える
ことを特徴とする電気光学装置の製造方法。
An electro-optical device manufacturing method comprising a step of manufacturing a semiconductor device using the method for manufacturing a semiconductor device according to claim 1.
JP2004213932A 2004-07-22 2004-07-22 Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device Withdrawn JP2006040915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004213932A JP2006040915A (en) 2004-07-22 2004-07-22 Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004213932A JP2006040915A (en) 2004-07-22 2004-07-22 Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device

Publications (1)

Publication Number Publication Date
JP2006040915A true JP2006040915A (en) 2006-02-09

Family

ID=35905641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004213932A Withdrawn JP2006040915A (en) 2004-07-22 2004-07-22 Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device

Country Status (1)

Country Link
JP (1) JP2006040915A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318121A (en) * 2006-05-08 2007-12-06 Asml Netherlands Bv Exposure apparatus, and device manufacturing method
JP2008300836A (en) * 2007-05-30 2008-12-11 Asml Netherlands Bv Lithography apparatus
JP2009239018A (en) * 2008-03-27 2009-10-15 Orc Mfg Co Ltd Projection exposure apparatus
JP2011233781A (en) * 2010-04-28 2011-11-17 Canon Inc Lithographic apparatus and method for manufacturing article
WO2012035843A1 (en) * 2010-09-13 2012-03-22 株式会社オーク製作所 Projection aligner
JP2013069986A (en) * 2011-09-26 2013-04-18 Canon Inc Exposure equipment and method for manufacturing device
WO2013078695A1 (en) * 2011-11-29 2013-06-06 深圳市华星光电技术有限公司 Method for manufacturing shading plate
US8802359B2 (en) 2011-11-29 2014-08-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. UV glass production method
CN108089410A (en) * 2017-12-25 2018-05-29 德淮半导体有限公司 Exposure sources and its protection gauge, exposure method

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318121A (en) * 2006-05-08 2007-12-06 Asml Netherlands Bv Exposure apparatus, and device manufacturing method
US7936447B2 (en) 2006-05-08 2011-05-03 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2008300836A (en) * 2007-05-30 2008-12-11 Asml Netherlands Bv Lithography apparatus
JP2009239018A (en) * 2008-03-27 2009-10-15 Orc Mfg Co Ltd Projection exposure apparatus
JP2011233781A (en) * 2010-04-28 2011-11-17 Canon Inc Lithographic apparatus and method for manufacturing article
US9013695B2 (en) 2010-09-13 2015-04-21 Orc Manufacturing Co., Ltd. Projection aligner
CN103098171A (en) * 2010-09-13 2013-05-08 株式会社Orc制作所 Projection aligner
KR20140004616A (en) * 2010-09-13 2014-01-13 가부시키가이샤 오크세이사쿠쇼 Projection aligner
JPWO2012035843A1 (en) * 2010-09-13 2014-02-03 株式会社オーク製作所 Projection exposure equipment
WO2012035843A1 (en) * 2010-09-13 2012-03-22 株式会社オーク製作所 Projection aligner
JP2015200910A (en) * 2010-09-13 2015-11-12 株式会社オーク製作所 projection exposure apparatus
KR101674248B1 (en) * 2010-09-13 2016-11-08 가부시키가이샤 오크세이사쿠쇼 Projection aligner
JP2013069986A (en) * 2011-09-26 2013-04-18 Canon Inc Exposure equipment and method for manufacturing device
WO2013078695A1 (en) * 2011-11-29 2013-06-06 深圳市华星光电技术有限公司 Method for manufacturing shading plate
US8802359B2 (en) 2011-11-29 2014-08-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. UV glass production method
CN108089410A (en) * 2017-12-25 2018-05-29 德淮半导体有限公司 Exposure sources and its protection gauge, exposure method

Similar Documents

Publication Publication Date Title
JP5127875B2 (en) Lithographic apparatus and article manufacturing method
US20030082461A1 (en) Method for obtaining elliptical and rounded shapes using beam shaping
JP2006527398A (en) Method of designing a reticle and manufacturing a semiconductor element with a reticle
US6905899B2 (en) Methods for forming a photoresist pattern using an anti-optical proximity effect
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
JP2006040915A (en) Method and apparatus of manufacturing semiconductor device, and method of manufacturing electro-optical device
US5650250A (en) Light exposure mask for semiconductor devices
KR20030067039A (en) Photomask for off-axis illumination and fabricating method the same
JP2002323746A (en) Phase shift mask and hole pattern forming method using the same
JP2006072100A (en) Projection exposing device
JP6288985B2 (en) Lithographic apparatus and article manufacturing method
JPH03237459A (en) Exposing method for semiconductor wafer and reticule for step exposing
TWI771111B (en) Mask for a semiconductor lithography process, method of mask fabrication, and semiconductor lithography process
JPH08274000A (en) Method of exposure
US20020106588A1 (en) Photolithography process for forming an opening
CN112965335B (en) Mask and optical proximity correction method
JP2000206674A (en) Mask and production of semiconductor device
JPH065508A (en) Manufacture equipment of semiconductor
KR100434707B1 (en) Exposure mask for semiconductor device manufacture
KR0126878B1 (en) Half tone mask fabrication method using cr mask
JP2002252165A (en) Hole pattern forming method
JP3439468B2 (en) Method for manufacturing phase shift mask
JP3306052B2 (en) Method for manufacturing phase shift mask
JPH10115907A (en) Production of phase inversion mask
JPS62265723A (en) Exposing method for resist

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002