JP2005025254A

JP2005025254A - Computer graphics plotting device

Info

Publication number: JP2005025254A
Application number: JP2003186776A
Authority: JP
Inventors: Taku Takemoto; 本卓竹
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-27

Abstract

<P>PROBLEM TO BE SOLVED: To improve the efficiency of a texture cache without largely increasing hardware by dynamically switching the generation of an index. <P>SOLUTION: This computer graphics plotting device is provided with a pixel arithmetic means 1 for outputting texture coordinates 10, and for outputting at least either the combination of a filtering mode 11 and a mipmap level 12 as texture adaptation information or the combination of a multi-texture number 13 and a texture identifier 14 and a texture processing means 2 for judging the conditions of at least one of whether or not the mipmap level 12 is included in the filtering mode 11, or whether or not the multi-texture 13 is one or more, and for generating an index 15 to instruct cache entry by using an index generation function to minimize the number of entries between contexts based on the current number of contexts, and for generating a reference texel value 16 from the index 15, and for outputting it to the pixel arithmetic means 1. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、コンピュータグラフィックス描画装置に係り、特にテクスチャキャッシュ機能を備えるコンピュータグラフィックス描画装置に関する。
【０００２】
【従来の技術】
一般に、コンピュータグラフィックス装置は、３次元座標を３角形などのポリゴン（ｐｏｌｙｇｏｎ―多角形―）に分解し、そのポリゴンを描画することにより画像全体の描画が行なわれている。この場合、３次元画像はポリゴンの組合せにより定義されている。ところで、描画対象としての物体の表面は、複雑な模様の繰り返しパターンを有することが多く、模様やパターンが複雑で細かくなるほど、各模様やパターンを三角形などによりモデリングすることが困難となる。そこで、これを解決すると共に描画画像の表現力を飛躍的に向上させるためにテクスチャマッピング手法を用いている。
【０００３】
このテクスチャマッピングは、スキャナ等により取り込んだイメージデータを物体の表面に張り付けることにより、少ない頂点数でもリアリティの高い画像を実現しており、オブジェクト（ｏｂｊｅｃｔ）座標系からテクスチャ（ｔｅｘｔｕｒｅ）座標系への写像を定義してウィンドウ（ｗｉｎｄｏｗ）座標系における各ピクセル（ｐｉｘｅｌ：ｐｉｃｔｕｒｅｃｅｌｌｅｌｅｍｅｎｔ）に対応するテクセル（ｔｅｘｅｌ：ｔｅｘｔｕｒｅｃｅｌｌｅｌｅｍｅｎｔ）を求めている。
【０００４】
テクスチャに利用される画像データは、テクスチャメモリに格納されており、このテクスチャメモリを動画像データを用いて随時に更新処理することにより、動画像に対するテクスチャマッピング処理が可能となる。ところで、テクスチャマッピング処理は、上述したように、描画対象である物体の表面にテクスチャを張り付けることにより行なわれており、この処理に当たって、画素に原画よりも拡大されたテクスチャを張り付ける場合と、縮小されたテクスチャを張り付ける場合とがある。
【０００５】
原画よりも拡大されたテクスチャを張り付ける場合、例えば、４近傍補間等の原画フィルタリング処理を施すことにより、リアルタイムに対処することができる。これに対して、原画よりも縮小されてテクスチャが張り付けられる場合には１つの画素に多くのテクセルが対応することになり、画像に対するエイリアシング（ａｌｉａｓｉｎｇ）妨害が目立つようになる。そこで、ポリゴンの大きさに対応した複数の大きさのテクスチャを有するテクスチャパターンを予め生成しておいて、必要に応じて適切な大きさのテクスチャをポリゴンにマッピングするミップマップ（ＭＩＰＭＡＰ／ｍｕｌｔｕｍｉｎｐａｒｖｏｍａｐｐｉｎｇ―小型で内容が豊富なマッピング―）テクスチャマッピング法（以下、ミップマップ法という）が知られている（特許文献１）。
【０００６】
このミップマップ法においては、ミップマップフィルタリングを用いてテクスチャマッピングを行ない高画質を得るようにしている。このミップマップフィルタリングは、テクスチャが縮小して張り付けられた場合には、情報の欠落によって生ずるエイリアシングを避けるために、縮小率に応じて予めフィルタリング済みのテクスチャを複数用意しておき、各画素の縮小率に応じて選択して使用するものである。用意されるテクスチャの縮小率は、元画像に対して、１／２画像、１／４画像、１／８画像などである。このように、縮小率の相違する複数の画像を予め用意しておくのは、画像のフィルタリングに要する負担を軽減させるためである。
【０００７】
上述した従来のテクスチャマッピング法においては、テクスチャキャッシュ装置が用いられているが、この従来のテクスチャキャッシュ装置は、キャッシュのエントリを指し示すインデックスを生成するのに、テクスチャ座標（Ｕ，Ｖ）を入力とする任意の関数を使用していた。
【０００８】
【特許文献１】
特開２００２−３５８５３７号公報
【特許文献２】
特開２０００−１５５８５１号公報
【特許文献３】
特開平９−２１２６８０号公報
【０００９】
【発明が解決しようとする課題】
高品位なテクスチャマッピング処理においては、１つのピクセルを生成するために複数のテクスチャ画像を参照する。例えば、トライリニアフィルタリングを行なう場合には、ロー（Ｌｏｗ）レベルとハイ（Ｈｉｇｈ）レベルの２つのミップマップレベルのテクスチャ画像を参照する。
【００１０】
また、パーピクセルライティング（ｐｅｒｐｉｘｅｌｗｒｉｔｉｎｇ）等より高度なマルチテクスチャ処理では、ベーステクスチャに加えて法線テクスチャや環境テクスチャなど、複数の異なるテクスチャを使用する。
【００１１】
一般に、互いに関連性のない複数のコンテキストが同一のキャッシュメモリに入り乱れてアクセスすると、スラッシングが発生しシステムの効率が低下する。テクスチャキャッシュも同様で、複数のテクスチャ画像の参照が入り乱れて発生すると、システムのパフォーマンスが著しく低下する。
【００１２】
以上を解決するためには、キャッシュのウェイ（ＷＡＹ）数を増やすか、コンテキスト毎に専用のエントリを設けたり、もしくはキャッシュ装置そのものを設けたりすることが考えられるが、これらの解決策によればハードウェアコストが増大したり、柔軟性が低くなったりして、効率的に動作するコンテキストの数が限られるという問題があった。
【００１３】
本発明は、描画モードに応じてテクスチャキャッシュのエントリを指示するインデックスの生成を動的に切り替えることにより、コンテキスト間のエントリの共有を最小限にできると共に、ハードウェアを大きく増加させることなく、テクスチャキャッシュの効率を向上させることができるテクスチャマッピング機能を有するコンピュータグラフィックス描画装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の基本構成は、テクスチャマッピング機能を有するコンピュータグラフィックス描画装置であって、テクスチャ座標を出力すると共に、テクスチャ適応情報としてのフィルタリングモードとミップマップレベルの組合せ、および、マルチテクスチャ数とテクスチャ識別子の組合せの少なくとも一方の組合せを出力するピクセル演算手段と、前記フィルタリングモードがミップマップレベルを含むか否か、および、前記マルチテクスチャ数が１であるか２以上であるか、の少なくとも何れかの条件を判断して、現在のコンテキスト数に基づいてコンテキスト間のエントリの数を最小限とするようなインデックス生成関数を用いてキャッシュエントリを指示するインデックスを生成し、該インデックスにより参照テクセル値を生成して前記ピクセル演算手段に出力するテクスチャ処理手段と、を備えることを特徴としている。
【００１５】
以上のように、本発明の基本構成に係るコンピュータグラフィックス描画装置においては、テクスチャキャッシュのエントリを指し示すインデックスを生成する関数の入力として、テクスチャ座標（Ｕ，Ｖ）を入力するだけでなく、フィルタリングモードやマルチテクスチャ数等の描画モードに応じ、動的にテクスチャ識別子（ＴＩＤ）およびミップマップレベル（Ｌ）を加えられるようにする。
【００１６】
フィルタリングモードおよびマルチテクスチャ数から、現在のコンテキスト数がわかるので、エントリをコンテキスト毎にある程度分割することができる。テクスチャ識別子およびミップマップレベルが異なるアクセスに対しては、なるべく異なるインデックスを生成するようにインデックス生成関数をとれば、コンテキスト間のエントリの共有を最小限にでき、大きなハードウエアコストの増大無しに、どのような描画モードにおいてもテクスチャキャッシュの効率を最大限に保つことができる。
【００１７】
【発明の実施の形態】
以下、本発明に係るコンピュータグラフィックス描画装置の実施形態について添付図面を参照しながら詳細に説明する。最初に、本発明の基本構成に対応する第１実施形態に係るコンピュータグラフィックス描画装置について、図１を参照しながら説明する。
【００１８】
図１において、第１実施形態に係るコンピュータグラフィックス描画装置は、ピクセル演算手段１と、テクスチャ処理手段２とを備えている。ピクセル演算手段１は、テクスチャ座標１０を出力すると共に、テクスチャ適応情報としてのフィルタリングモード１１とミップマップレベル１２の組合せ、および、マルチテクスチャ数１３とテクスチャ識別子１４の組合せの少なくとも一方の組合せを出力しており、また、テクスチャ処理手段２は、フィルタリングモード１１がミップマップレベル１２を含むか否か、および、マルチテクスチャ数１３が１であるか２以上であるか、の少なくとも何れかの条件を判断して、現在のコンテキスト数に基づいてコンテキスト間のエントリの数を最小限とするようなインデックス生成関数を用いてキャッシュエントリを指示するインデックス１５を生成（３）し、このインデックス１５により参照テクセル値１６を生成（４）してピクセル演算手段１に出力している。
【００１９】
以上が最も基本的なコンピュータグラフィックス描画装置の構成であるが、より詳細な構成として、第２ないし第４実施形態に係るコンピュータグラフィックス描画装置について、図２ないし図４を参照しながら詳細に説明する。図２ないし図４において、図１と同一符号を付した構成要素は、名称が異なったとしても図１と同一もしくは相当する構成要素を示している。
【００２０】
第２実施形態を示す図２において、ピクセル演算手段は、テクスチャ座標１０、フィルタリングモード１１、ミップマップレベル１２を、テクスチャ処理手段としてのテクスチャキャッシュユニット２を構成するインデックス生成回路３に出力するピクセル演算ユニット１より構成されている。インデックス生成回路３はデータをフェッチするデータフェッチ回路４と共にテクスチャキャッシュユニット２を構成しており、データフェッチ回路４はインデックス生成回路３が出力するインデックス１５と、ピクセル演算ユニット２より出力されるテクスチャ座標１０、ミップマップレベル１２、テクスチャ識別子１４に基づいて、参照テクセル値１６をピクセル演算ユニット２に対して出力している。
【００２１】
図２においては、インデックス生成回路３の入力が、テクスチャ座標１０（Ｕ，Ｖ）、フィルタリングモード１１、ミップマップレベル１２（Ｌ）である場合である。フィルタリングモード１１がミップマップを使用するモード（トライリニアフィルタリング等）でない場合は、インデックス１５の生成にＵ，Ｖのみを使用する。例えば、Ｕ，Ｖそれぞれの下位数ビットを取り出してビット連結した値をインデックス１５とする。フィルタリングモード１１がミップマップを使用するモードであった場合は、インデックス１５を生成するために、Ｕ，ＶおよびＬを使用する。例えば、Ｕ，Ｖ，Ｌそれぞれの下位数ビットを取り出してビット連結した値をインデックス１５とする。
【００２２】
次に、図３を用いて第３実施形態に係るコンピュータグラフィックス描画装置の構成について説明する。第３実施形態の描画像値は、ピクセル演算手段が、テクスチャ座標１０、マルチテクスチャ数１３、テクスチャ識別子１４を、テクスチャ処理手段としてテクスチャキャッシュユニット２を構成するインデックス生成回路３に出力するピクセル演算ユニット１により構成されている。インデックス生成回路３は、データをフェッチするデータフェッチ回路４と共にテクスチャキャッシュユニット２を構成しており、データフェッチ回路４は、インデックス生成回路３が出力するインデックス１５と、ピクセル演算ユニット１より出力されるテクスチャ座標１０、ミップマップレベル１２、テクスチャ識別子１４により参照テクセル値１６をピクセル演算ユニット１に対して出力している。
【００２３】
図３においては、インデックス生成回路３の入力が、テクスチャ座標１０（Ｕ，Ｖ）、マルチテクスチャ数１３（ＴＮ）、テクスチャ識別子１４（ＴＩＤ）であるある場合である。マルチテクスチャ数１３が１の場合は、インデックス１５の生成にＵ，Ｖのみを使用する。例えば、Ｕ，Ｖそれぞれの下位数ビットを取り出してビット連結した値をインデックスとする。マルチテクスチャ数が２以上の場合は、インデックス１５の生成にＵ，ＶおよびＴＩＤを使用する。例えば、Ｕ，Ｖ，ＴＩＤそれぞれの下位数ビットをビット連接した値をインデックス１５としている。
【００２４】
次に、図４を参照しながら第４実施形態に係るコンピュータグラフィックス描画装置について説明する。第４実施形態の描画装置は、ピクセル演算手段が、テクスチャ座標１０、フィルタリングモード１１、ミップマップレベル１２、マルチテクスチャ数１３、テクスチャ識別子１４を、テクスチャ処理手段としてのテクスチャキャッシュユニット２を構成するインデックス生成回路３に出力するピクセル演算ユニット１により構成されている。インデックス生成回路３は、データをフェッチするデータフェッチ回路４と共にテクスチャキャッシュユニット２を構成しており、データフェッチ回路４は、インデックス生成回路３が出力するインデックス１５と、ピクセル演算ユニット１より出力されるテクスチャ座標１０、ミップマップレベル１２、テクスチャ識別子１４により参照テクセル値１６を生成してピクセル演算ユニット１に対して出力している。
【００２５】
図４においては、インデックス生成回路３の入力が、テクスチャ座標１０（Ｕ，Ｖ）、フィルタリングモード１１、ミップマップレベル１２（Ｌ）、マルチテクスチャ数１３（ＴＮ）、テクスチャ識別子１４（ＴＩＤ）である場合である。フィルタリングモード１１がミップマップを使用するモードでなく、かつ、マルチテクスチャ数１３が１の場合は、インデックス１５の生成にＵ，Ｖのみを使用している。例えば、Ｕ，Ｖそれぞれの下位数ビットを取り出してビット連結した値をインデックス１５とする。フィルタリングモード１１がミップマップを使用するモードであり、かつ、マルチテクスチャ数１３が１の場合は、インデックス１５の生成にＵ，ＶおよびＬを使用する。例えば、Ｕ，Ｖ，Ｌそれぞれの下位数ビットを取り出してビット連結した値をインデックス１５とする。フィルタリングモード１１がミップマップを使用するモードでなく、かつ、マルチテクスチャ数が２以上の場合は、インデックス１５の生成にＵ，ＶおよびＴＩＤを使用する。例えば、Ｕ，Ｖ，ＴＩＤそれぞれの下位数ビットをビット連接した値をインデックス１５とする。フィルタリングモード１１がミップマップを使用するモードであって、かつ、マルチテクスチャ数１３が２以上の場合は、インデックス１５の生成にＵ，Ｖ，ＬおよびＴＩＤを使用する。例えば、Ｕ，Ｖ，Ｌ，ＴＩＤそれぞれの下位数ビットを取り出してビット連結した値をインデックス１５としている。以上のようにして生成されたインデックス１５を用いて、データフェッチ回路４により参照テクセル値１６が生成されてピクセル演算ユニット１に出力されている。
【００２６】
次に、インデックスの生成の詳細について説明する。インデックス関数の例として、キャッシュライン数を６４、１ライン内のピクセル数を８×８ピクセルとした場合のインデックス生成関数の例を示すと、以下の式のようになる。下記の式の表記はベリログＸＬ（Ｖｅｒｉｌｏｇ−ＸＬ）に準拠とする。つまり、｛…，…，…｝はビット連結を表し、［ｎ：ｍ］はビットの切り出しを表している。また、各変数の意味は、以下の通りである。
Ｆ：ミップマップありなしを表す信号
Ｍ：マルチテクスチャありなしを表す信号
Ｌ：ミップマップレベル番号
Ｉ：テクスチャＩＤ
Ｕ：テクスチャＵ座標
Ｖ：テクスチャＶ座標
【００２７】
まず、フィルタのみの実装の場合には、下記の式の関数により行なう：
ｉｎｄｅｘ＝（Ｆ＝＝１？｛Ｕ［５：３］，Ｖ［４：３］，Ｌ［０］｝：｛Ｕ［５：３］，Ｖ［５：３］｝）；
次に、マルチテクスチャのみの実装は、下記の式の関数により行なう：
ｉｎｄｅｘ＝（Ｍ＝＝１？｛Ｕ［５：３］，Ｖ［４：３］，Ｉ［０］｝：｛Ｕ［５：３］，Ｖ［５：３］｝）；
フィルタとマルチテクスチャの両方がある実装は、下記の式の関数により行なう：

【００２８】
次に、描画モードが変化したときの動作について説明する。描画モードが変化した時の動作の実装として、以下の２方式が考えられる。
【００２９】
第１は、全エントリを無効（ｉｎｖａｌｉｄ）するタイプである。描画モード（ＦやＭ）が変化したら、全キャッシュラインを無効（ｉｎｖａｌｉｄ）にする。キャッシュ内は常にすべて同じ描画モードのデータとなる。したがって、描画モードによってＴＡＧ（タグ）のフォーマットが変わってもよいので、必要最小限のタグビット（―ＴＡＧｂｉｔ―Ｕ，Ｖ，Ｌ，Ｉの上位ｂｉｔ）にすることができる。
【００３０】
第２は、エントリを無効（ｉｎｖａｌｉｄ）にせずに、連続的に処理するタイプである。描画モードが変化しても、キャッシュラインを無効（ｉｎｖａｌｉｄ）にせず、そのまま処理する。キャッシュ内には、複数の描画モードのデータがあることになる。したがって、描画モードによってタグ（ＴＡＧ）のフォーマットが変わってはいけない。上記の例だと、
Ｕ［ｕ＿ｍｓｂ，５］，Ｖ［ｖ＿ｍｓｂ，５］，Ｉ［ｉ＿ｍｓｂ，０］，Ｌ［ｌ＿ｍｓｂ，０］
によりタグ（ＴＡＧ）を構成する。このとき、描画モードによっては、
Ｕ［５］，Ｖ［５］，Ｉ［０］，Ｌ［０］
は冗長な情報となる。
【００３１】
以上のようにして、インデックス生成関数が用意されてインデックス１５が生成されている。
【００３２】
【発明の効果】
以上詳細に説明したように、本発明に係るコンピュータグラフィックス描画装置により、どのようなフィルタリングモード、どのようなマルチテクスチャ数においても、テクスチャ識別子およびミップマップレベルが異なるアクセスに対しては、異なるインデックスを生成することが可能となり、コンテキスト間のエントリの共有を最小限にすることもでき、大きなハードウェアコストを増大させることもなく、テクスチャキャッシュの処理効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の基本概念としての第１実施形態に係るコンピュータグラフィックス描画装置の実施の構成を示すブロック図である。
【図２】本発明の第２実施形態に係る描画装置の構成を示すブロック図である。
【図３】本発明の第３実施形態に係る描画装置の構成を示すブロック図である。
【図４】本発明の第４実施形態に係る描画装置の構成を示すブロック図である。
【符号の説明】
１ピクセル演算手段（ユニット）
２テクスチャ処理手段（テクスチャキャッシュユニット）
３インデックス生成回路
４データフェッチ回路
１０テクスチャ座標（Ｕ，Ｖ）
１１フィルタリングモード
１２ミップマップレベル（Ｌ）
１３マルチテクスチャ数（ＴＮ）
１４テクスチャ識別子（ＴＩＤ）
１５インデックス
１６参照テクセル値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a computer graphics drawing apparatus, and more particularly to a computer graphics drawing apparatus having a texture cache function.
[0002]
[Prior art]
In general, a computer graphics apparatus decomposes three-dimensional coordinates into polygons such as triangles, and draws the entire image by drawing the polygons. In this case, the three-dimensional image is defined by a combination of polygons. By the way, the surface of an object as a drawing target often has a repeated pattern of complicated patterns, and as the pattern or pattern becomes more complicated and finer, it becomes more difficult to model each pattern or pattern with a triangle or the like. Therefore, a texture mapping technique is used to solve this problem and dramatically improve the expressiveness of the drawn image.
[0003]
In this texture mapping, image data captured by a scanner or the like is pasted on the surface of an object to realize a high-reality image even with a small number of vertices. From the object coordinate system to the texture coordinate system. And a texel (textel cell element) corresponding to each pixel (pixel) in the window coordinate system is obtained.
[0004]
Image data used for the texture is stored in the texture memory, and the texture mapping process for the moving image can be performed by updating the texture memory as needed using the moving image data. By the way, as described above, the texture mapping process is performed by pasting a texture on the surface of the object to be drawn. In this process, a texture that is larger than the original image is pasted on the pixel. In some cases, a reduced texture is pasted.
[0005]
When pasting a texture that is larger than the original image, it can be dealt with in real time by applying an original image filtering process such as 4-neighbor interpolation. On the other hand, when the texture is pasted down from the original image, many texels correspond to one pixel, and aliasing interference to the image becomes conspicuous. Thus, a texture pattern having a plurality of textures corresponding to the size of the polygon is generated in advance, and a mipmap (MIPMAP / multium in parvo) that maps a texture of an appropriate size to the polygon as necessary. A mapping method (hereinafter referred to as a mipmap method) is known (mapping-compact mapping with abundant contents) (Patent Document 1).
[0006]
In the mipmap method, texture mapping is performed using mipmap filtering to obtain high image quality. In this mipmap filtering, when textures are reduced and pasted, in order to avoid aliasing caused by missing information, a plurality of textures that have been filtered in advance are prepared in accordance with the reduction ratio, and each pixel is reduced. It is selected and used according to the rate. The reduction ratio of the prepared texture is 1/2 image, 1/4 image, 1/8 image, or the like with respect to the original image. The reason why a plurality of images having different reduction ratios is prepared in advance is to reduce the burden required for image filtering.
[0007]
In the above-described conventional texture mapping method, a texture cache device is used. This conventional texture cache device inputs texture coordinates (U, V) to generate an index indicating a cache entry. Had to use any function.
[0008]
[Patent Document 1]
JP 2002-358537 A [Patent Document 2]
JP 2000-155851 A [Patent Document 3]
Japanese Patent Laid-Open No. 9-212680
[Problems to be solved by the invention]
In high quality texture mapping processing, a plurality of texture images are referred to in order to generate one pixel. For example, when trilinear filtering is performed, two mipmap level texture images of a low level and a high level are referred to.
[0010]
Further, in multi-texture processing that is more advanced than per pixel writing, a plurality of different textures such as a normal texture and an environment texture are used in addition to the base texture.
[0011]
Generally, when a plurality of contexts that are not related to each other enter the same cache memory and access them in a turbulent manner, thrashing occurs and the efficiency of the system decreases. The same applies to the texture cache. If multiple texture image references occur in a mixed manner, the performance of the system is significantly degraded.
[0012]
In order to solve the above, it is conceivable to increase the number of cache ways (WAY), to provide a dedicated entry for each context, or to provide a cache device itself, but according to these solutions, There is a problem that the number of contexts that operate efficiently is limited due to an increase in hardware cost and a decrease in flexibility.
[0013]
The present invention dynamically minimizes the sharing of entries between contexts by dynamically switching the generation of an index indicating texture cache entries according to the drawing mode, and without significantly increasing hardware. It is an object of the present invention to provide a computer graphics drawing apparatus having a texture mapping function that can improve cache efficiency.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a basic configuration of the present invention is a computer graphics drawing apparatus having a texture mapping function, which outputs texture coordinates, a combination of a filtering mode and mipmap level as texture adaptation information, and Pixel calculation means for outputting at least one of the combination of the number of multi-textures and the texture identifier; whether the filtering mode includes a mipmap level; and the number of multi-textures is 1 or 2 or more Or generating an index indicating a cache entry by using an index generation function that minimizes the number of entries between contexts based on the current number of contexts. Reference by index It generates a Kuseru value is characterized by and a texture processing means for outputting to the pixel calculation means.
[0015]
As described above, in the computer graphics rendering apparatus according to the basic configuration of the present invention, not only the texture coordinates (U, V) but also the filtering is input as the input of the function for generating the index indicating the texture cache entry. The texture identifier (TID) and the mipmap level (L) can be dynamically added according to the drawing mode such as the mode and the number of multi-textures.
[0016]
Since the current context number is known from the filtering mode and the number of multi-textures, the entry can be divided to some extent for each context. For access with different texture identifiers and mipmap levels, indexing functions that generate as many different indexes as possible can minimize the sharing of entries between contexts without significant hardware cost increases. In any drawing mode, the efficiency of the texture cache can be kept to the maximum.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a computer graphics drawing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. First, a computer graphics drawing apparatus according to a first embodiment corresponding to the basic configuration of the present invention will be described with reference to FIG.
[0018]
In FIG. 1, the computer graphics drawing apparatus according to the first embodiment includes a pixel calculation unit 1 and a texture processing unit 2. The pixel calculation means 1 outputs the texture coordinate 10 and outputs at least one combination of the filtering mode 11 and the mipmap level 12 as the texture adaptation information, and the combination of the multi-texture number 13 and the texture identifier 14. Further, the texture processing means 2 determines at least one of the conditions whether the filtering mode 11 includes the mipmap level 12 and whether the multi-texture number 13 is 1 or 2 or more. Then, an index 15 that indicates a cache entry is generated (3) by using an index generation function that minimizes the number of entries between contexts based on the current number of contexts. 16 is generated (4) and pixel operation And outputs to the stage 1.
[0019]
The above is the most basic configuration of the computer graphics drawing apparatus. As a more detailed configuration, the computer graphics drawing apparatus according to the second to fourth embodiments will be described in detail with reference to FIGS. explain. 2 to 4, components having the same reference numerals as those in FIG. 1 indicate the same or corresponding components as those in FIG. 1 even if the names are different.
[0020]
In FIG. 2 showing the second embodiment, the pixel calculation means outputs the pixel coordinates 10, the filtering mode 11, and the mipmap level 12 to the index generation circuit 3 constituting the texture cache unit 2 as the texture processing means. The unit 1 is configured. The index generation circuit 3 constitutes the texture cache unit 2 together with the data fetch circuit 4 for fetching data. The data fetch circuit 4 includes the index 15 output from the index generation circuit 3 and the texture coordinates output from the pixel operation unit 2. 10, based on the mipmap level 12 and the texture identifier 14, the reference texel value 16 is output to the pixel calculation unit 2.
[0021]
In FIG. 2, the input of the index generation circuit 3 is a case where the texture coordinates 10 (U, V), the filtering mode 11, and the mipmap level 12 (L). When the filtering mode 11 is not a mode that uses a mipmap (such as trilinear filtering), only U and V are used to generate the index 15. For example, an index 15 is a value obtained by extracting and bit-concatenating lower-order bits of U and V respectively. If the filtering mode 11 is a mode that uses a mipmap, U, V, and L are used to generate the index 15. For example, an index 15 is a value obtained by extracting and bit-concatenating lower-order bits of U, V, and L, respectively.
[0022]
Next, the configuration of the computer graphics drawing apparatus according to the third embodiment will be described with reference to FIG. According to the third embodiment, the pixel operation unit outputs the texture coordinates 10, the number of multi-textures 13, and the texture identifier 14 to the index generation circuit 3 constituting the texture cache unit 2 as the texture processing unit. 1. The index generation circuit 3 constitutes the texture cache unit 2 together with the data fetch circuit 4 for fetching data. The data fetch circuit 4 is output from the index 15 output from the index generation circuit 3 and the pixel operation unit 1. A reference texel value 16 is output to the pixel operation unit 1 based on the texture coordinate 10, the mipmap level 12, and the texture identifier 14.
[0023]
In FIG. 3, the input of the index generation circuit 3 is a case where the texture coordinates are 10 (U, V), the number of multi-textures is 13 (TN), and the texture identifier is 14 (TID). When the multi-texture number 13 is 1, only U and V are used to generate the index 15. For example, a value obtained by extracting and bit-concatenating lower-order bits of U and V is used as an index. When the number of multi-textures is 2 or more, U, V, and TID are used to generate the index 15. For example, an index 15 is a value obtained by bit-concatenating lower-order bits of U, V, and TID.
[0024]
Next, a computer graphics drawing apparatus according to the fourth embodiment will be described with reference to FIG. In the rendering apparatus according to the fourth embodiment, the pixel calculation means includes the texture coordinate 10, the filtering mode 11, the mipmap level 12, the number of multi-textures 13, and the texture identifier 14, and an index constituting the texture cache unit 2 as the texture processing means. The pixel calculation unit 1 outputs to the generation circuit 3. The index generation circuit 3 constitutes the texture cache unit 2 together with the data fetch circuit 4 for fetching data. The data fetch circuit 4 is output from the index 15 output from the index generation circuit 3 and the pixel operation unit 1. A reference texel value 16 is generated from the texture coordinates 10, the mipmap level 12, and the texture identifier 14, and is output to the pixel calculation unit 1.
[0025]
In FIG. 4, the input of the index generation circuit 3 is texture coordinates 10 (U, V), filtering mode 11, mipmap level 12 (L), multi-texture number 13 (TN), and texture identifier 14 (TID). Is the case. When the filtering mode 11 is not a mode that uses a mipmap and the multi-texture number 13 is 1, only U and V are used to generate the index 15. For example, an index 15 is a value obtained by extracting and bit-concatenating lower-order bits of U and V respectively. When the filtering mode 11 is a mode that uses a mipmap and the multi-texture number 13 is 1, U, V, and L are used to generate the index 15. For example, an index 15 is a value obtained by extracting and bit-concatenating lower-order bits of U, V, and L, respectively. When the filtering mode 11 is not a mode that uses a mipmap and the number of multi-textures is 2 or more, U, V, and TID are used to generate the index 15. For example, a value obtained by bit-concatenating lower-order bits of U, V, and TID is set as index 15. When the filtering mode 11 is a mode that uses a mipmap and the number of multi-textures 13 is 2 or more, U, V, L, and TID are used to generate the index 15. For example, an index 15 is a value obtained by extracting and bit-concatenating lower-order bits of U, V, L, and TID. A reference texel value 16 is generated by the data fetch circuit 4 using the index 15 generated as described above, and is output to the pixel operation unit 1.
[0026]
Next, details of index generation will be described. As an example of the index function, an index generation function when the number of cache lines is 64 and the number of pixels in one line is 8 × 8 pixels is shown as the following expression. The notation of the following formula is based on Verilog XL (Verilog-XL). That is, {..., ..., ...} represents bit concatenation, and [n: m] represents bit cutout. The meaning of each variable is as follows.
F: Signal indicating presence / absence of mipmap M: Signal indicating presence / absence of multi-texture L: Mipmap level number I: Texture ID
U: Texture U coordinate V: Texture V coordinate
First, for a filter-only implementation, use a function of the following formula:
index = (F == 1? {U [5: 3], V [4: 3], L [0]}: {U [5: 3], V [5: 3]});
Next, multi-texture-only implementation is done with a function of the following formula:
index = (M == 1? {U [5: 3], V [4: 3], I [0]}: {U [5: 3], V [5: 3]});
Implementations that have both filters and multi-textures are done by a function of the following formula:

[0028]
Next, an operation when the drawing mode is changed will be described. The following two methods can be considered as the implementation of the operation when the drawing mode changes.
[0029]
The first is a type that invalidates all entries. When the drawing mode (F or M) changes, all the cache lines are invalidated. All data in the cache is always in the same drawing mode. Therefore, the format of the TAG (tag) may be changed depending on the drawing mode, so that it is possible to set the necessary minimum tag bits (-TAG bit-upper bits of U, V, L, I).
[0030]
The second is a type in which entries are continuously processed without invalidating the entries. Even if the drawing mode changes, the cache line is not invalidated and is processed as it is. There are a plurality of drawing mode data in the cache. Therefore, the tag (TAG) format should not change depending on the drawing mode. In the above example,
U [u_msb, 5], V [v_msb, 5], I [i_msb, 0], L [l_msb, 0]
A tag (TAG) is configured by. At this time, depending on the drawing mode,
U [5], V [5], I [0], L [0]
Becomes redundant information.
[0031]
As described above, the index generation function is prepared and the index 15 is generated.
[0032]
【The invention's effect】
As described above in detail, the computer graphics rendering apparatus according to the present invention allows different indexes for accesses having different texture identifiers and mipmap levels in any filtering mode and any number of multi-textures. Can be generated, the sharing of entries between contexts can be minimized, and the processing efficiency of the texture cache can be improved without increasing a large hardware cost.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an implementation of a computer graphics drawing apparatus according to a first embodiment as a basic concept of the present invention.
FIG. 2 is a block diagram showing a configuration of a drawing apparatus according to a second embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of a drawing apparatus according to a third embodiment of the present invention.
FIG. 4 is a block diagram showing a configuration of a drawing apparatus according to a fourth embodiment of the present invention.
[Explanation of symbols]
1 Pixel operation means (unit)
2 Texture processing means (texture cache unit)
3 Index generation circuit 4 Data fetch circuit 10 Texture coordinates (U, V)
11 Filtering mode 12 Mipmap level (L)
13 Multi-texture number (TN)
14 Texture identifier (TID)
15 Index 16 Reference texel value

Claims

A computer graphics drawing device having a texture mapping function,
Pixel computing means for outputting texture coordinates, and outputting at least one of a combination of filtering mode and mipmap level as texture adaptation information, and a combination of multi-texture number and texture identifier;
Whether or not the filtering mode includes a mipmap level and whether the number of multi-textures is 1 or 2 or more are determined, and between contexts based on the current number of contexts A texture processing unit that generates an index that indicates a cache entry using an index generation function that minimizes the number of entries, generates a reference texel value using the index, and outputs the reference texel value to the pixel calculation unit; A computer graphics drawing apparatus comprising:

A computer graphics drawing device having a texture mapping function,
Pixel calculation means for outputting texture coordinates that are coordinates corresponding to pixels to be rendered, mipmap levels that are data for texture mapping that interpolates image data, and filtering modes that are information adapted to textures;
Receiving the texture coordinates, the mipmap level, and the filtering mode output from the pixel computing means;
When the filtering mode is a mode that does not use the mipmap level, an index is generated by an arbitrary function that receives the texture coordinates,
When the filtering mode is a mode that uses the mipmap level, by generating the index using an arbitrary function that receives the texture coordinates and the mipmap level,
The computer graphics rendering apparatus according to claim 1, further comprising: an index generation unit configured to generate the index indicating a cache entry corresponding to a texel to be referred to in the texture cache.

The pixel calculation means is composed of a pixel calculation unit that outputs the texture coordinates, the filtering mode, and the mipmap level to an index generation circuit as the index generation means,
The index generation circuit constitutes a texture cache unit together with a data fetch circuit for fetching data, and the data fetch circuit outputs the index output from the index generation circuit and the texture coordinates output from the pixel operation unit, The computer graphics rendering apparatus according to claim 2, wherein a reference texel value is output to the pixel operation unit using the mipmap level and texture identifier.

The pixel calculation means further outputs a texture identifier and a multi-texture number,
The index generation means receives the texture coordinates, the mipmap level, the filtering mode, the texture identifier, and the multi-texture number output from the pixel calculation means,
When the filtering mode is a mode that does not use the mipmap level and the number of multi-textures is 1, the index is generated using an arbitrary function that receives the texture coordinates,
When the filtering mode is a mode that does not use the mipmap level and the number of multi-textures is 2 or more, the index is calculated using an arbitrary function that receives the texture coordinates and the texture identifier. Generate
When the filtering mode is a mode using the mipmap level and the multi-texture number is 1, the function is input using an arbitrary function having the texture coordinates and the mipmap level as inputs. Generate an index,
When the filtering mode is a mode that uses the mipmap level and the number of multi-textures is 2 or more, the texture coordinates, the mipmap level, and the texture identifier are arbitrarily input. By generating the index using a function,
The computer graphics rendering apparatus according to claim 2, wherein the index indicating a cache entry corresponding to a texel to be referred to in the texture cache is generated.

The pixel calculation means is composed of a pixel calculation unit that outputs the texture coordinates, the filtering mode, the mipmap level, the multi-texture number, and the texture identifier to an index generation circuit as the index generation means,
The index generation circuit constitutes a texture cache unit together with a data fetch circuit for fetching data, and the data fetch circuit outputs the index output from the index generation circuit and the texture coordinates output from the pixel operation unit, The computer graphics rendering apparatus according to claim 4, wherein a reference texel value is output to the pixel operation unit using the mipmap level and a texture identifier.

A computer graphics drawing device having a texture mapping function,
Pixel calculation means for outputting texture coordinates, which are coordinates corresponding to pixels to be drawn, a texture identifier, and the number of multi-textures, respectively;
Receiving the texture coordinates, the texture identifier, and the multi-texture number output from the pixel calculation means;
When the number of multi-textures is 1, an index is generated by an arbitrary function having the texture coordinates as input,
When the number of multi-textures is 2 or more, by generating the index using an arbitrary function that inputs the texture coordinates and the texture identifier,
The computer graphics rendering apparatus according to claim 1, further comprising: an index generation unit configured to generate the index indicating a cache entry corresponding to a texel to be referred to in the texture cache.

The pixel calculation means is composed of a pixel calculation unit that outputs the texture coordinates, the number of multi-textures, and the texture identifier to an index generation circuit as the index generation means,
The index generation circuit constitutes a texture cache unit together with a data fetch circuit for fetching data, and the data fetch circuit outputs the index output from the index generation circuit and the texture coordinates output from the pixel operation unit, 7. The computer graphics drawing apparatus according to claim 6, wherein a reference texel value is output to the pixel operation unit using the mipmap level and texture identifier.

A computer graphics drawing device having a texture mapping function,
Texture coordinates that are coordinates corresponding to pixels to be drawn, mipmap level that is data for texture mapping that interpolates image data, a filtering mode that is information adapted to texture, a texture identifier, and the number of multi-textures , And a pixel calculation means for outputting
Receiving the texture coordinates, the mipmap level, the filtering mode, the texture identifier, and the multi-texture number output from the pixel calculation means;
When the filtering mode is a mode that does not use the mipmap level and the number of multi-textures is 1, the index is generated using an arbitrary function that receives the texture coordinates,
When the filtering mode is a mode that does not use the mipmap level and the number of multi-textures is 2 or more, the function is input using an arbitrary function that inputs the texture coordinates and the texture identifier. Generate an index,
When the filtering mode is a mode using the mipmap level and the multi-texture number is 1, the function is input using an arbitrary function having the texture coordinates and the mipmap level as inputs. Generate an index,
When the filtering mode is a mode that uses the mipmap level and the number of multi-textures is 2 or more, the texture coordinates, the mipmap level, and the texture identifier are arbitrarily input. By generating the index using a function,
The computer graphics rendering apparatus according to claim 1, further comprising: an index generation unit that generates the index indicating a cache entry corresponding to a texel to be referred to in the texture cache.