JP2004171082A - 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 - Google Patents
遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 Download PDFInfo
- Publication number
- JP2004171082A JP2004171082A JP2002333161A JP2002333161A JP2004171082A JP 2004171082 A JP2004171082 A JP 2004171082A JP 2002333161 A JP2002333161 A JP 2002333161A JP 2002333161 A JP2002333161 A JP 2002333161A JP 2004171082 A JP2004171082 A JP 2004171082A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- stage
- output
- selector
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000003111 delayed effect Effects 0.000 claims description 52
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
【課題】遅延の段数及びセレクタの段数を増加させてもセレクタ部分での遅延を最小限にできる安定した迅速動作が可能な遅延調整回路を提供すること。
【解決手段】この遅延調整回路では、遅延生成回路１１内のセレクタＳの構成を改良し、セレクタＳの構成としてＮ段の遅延素子Ｄ１〜ＤＮの入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いて各偶数段用セレクタ（Ｓ１，Ｓ３，…，Ｓｎ，Ｓｎ＋２）及び各奇数段用セレクタ（Ｓ２，…，Ｓｎ＋１，Ｓｎ＋３）による２段構成とし、第１の出力の偶数段遅延クロック信号（Ｅｖｅｎ）を１段目のセレクタＳ１を通し、且つ第２の出力の奇数段遅延クロック信号（Ｏｄｄ）を２段目のセレクタＳ２を通して得られるようにしている。
【選択図】 図１
【解決手段】この遅延調整回路では、遅延生成回路１１内のセレクタＳの構成を改良し、セレクタＳの構成としてＮ段の遅延素子Ｄ１〜ＤＮの入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いて各偶数段用セレクタ（Ｓ１，Ｓ３，…，Ｓｎ，Ｓｎ＋２）及び各奇数段用セレクタ（Ｓ２，…，Ｓｎ＋１，Ｓｎ＋３）による２段構成とし、第１の出力の偶数段遅延クロック信号（Ｅｖｅｎ）を１段目のセレクタＳ１を通し、且つ第２の出力の奇数段遅延クロック信号（Ｏｄｄ）を２段目のセレクタＳ２を通して得られるようにしている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、主として半導体集積回路等に搭載されるＤＬＬ（デジタルロックループ）回路に適用されると共に、クロック信号が入力された状態で継続して直列接続された複数の遅延段の入出力箇所からセレクタにより所定のものの遅延を選択して得られる偶数段遅延クロック信号と奇数段遅延クロック信号とを生成する遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路に関する。
【０００２】
【従来の技術】
従来、デジタル信号を対象とした遅延生成に関連する周知技術としては、幾つかのものが挙げられる。一例に係る半導体集積回路では、内部回路で使用する内部クロック信号を外部クロック信号に同期させるＤＬＬ回路を搭載することを基本とした上、クロック信号の周波数に依存せず位相比較を正しく行うように構成（特許文献１）されており、他例に係る半導体集積回路では、同様なＤＬＬ回路を搭載することを基本とした上、クロック信号の遅延時間を精度良く調整し、位相比較を正しく行うように構成（特許文献２）されている。
【０００３】
図４は、特許文献１の遅延回路を応用して構成される従来の遅延調整回路（非特許文献）の基本機能を説明するために示したもので、同図（ａ）は回路構成に関するもの，同図（ｂ）は同図（ａ）の回路における各信号の波形を示したタイミングチャートに関するものである。因みに、この非特許文献は、「２００２年ＶＬＳＩシンポジウム 論文番号９−１ Ａ１−Ｇｂ／ｓ／ｐｉｎ ５１２−Ｍｂ ＤＤＲＩＩ ＳＤＲＡＭ ｕｓｉｎｇ ａ ｄｉｇｉｔａｌ ＤＬＬ ａｎｄａ ｓｌｅｗ−ｒａｔｅ−ｃｏｎｔｒｏｌｌｅｄ ｏｕｔｐｕｔ ｂｕｆｆｅｒ；Ｔａｔｓｕｙａ Ｍａｔａｎｏ等」を示している。
【０００４】
この遅延調整回路は、クロック信号を入力（ＣＬＫ入力）して継続して直列接続された複数のＮ段の遅延素子Ｄ（図４中でＤ１，Ｄ２，…，Ｄｎ，Ｄｎ＋１，…，ＤＮとして示されるものを示す；但し、ここではＮ＞ｎであり、ｎは少なくとも４以上の自然数，Ｎは少なくとも７以上の自然数である多段構成を示している）における入出力箇所から１段目の遅延素子Ｄ１の入力側にクロック信号が入力（ＣＬＫ入力）された状態にあって図示されない外部の制御回路からの切り替え制御信号に応じてセレクタＳにより所定のものの遅延を切り替え選択して得られる偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力する遅延生成回路１０と、この遅延生成回路１０からの偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を合成して微調整することで内部クロック信号を生成出力する遅延微調整回路２とを備えて構成されている。
【０００５】
具体的に言えば、この遅延調整回路の場合、図４（ｂ）に示されるようなクロック信号の入力（ＣＬＫ入力）に応じて遅延生成回路１０では各遅延素子Ｄの中から遅延素子Ｄｎ，Ｄｎ＋１の遅延を外部の制御信号により切り替え選択可能なセレクタＳにより選択することで偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）が生成出力され、遅延微調整回路２ではそれらの２つの偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延を合成して遅延微調整した結果、内部クロック信号（内部ＣＬＫ）が得られるようになっている。
【０００６】
ここで、遅延生成回路１０から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）として出力される遅延は、外部からの切り替え制御信号によりセレクタＳで遅延素子Ｄｎ，Ｄｎ＋１の遅延が選択されている場合、ＤＬＬ回路に適用されたときにＤＬＬのロックする位置が遅れると、同様に外部からの切り替え制御信号によりセレクタＳで次には遅延素子Ｄｎ＋２，Ｄｎ＋１、その次には遅延素子Ｄｎ＋２，Ｄｎ＋３を切り替え選択するという具合いに偶数段遅延クロック信号（Ｅｅｖｎ），奇数段遅延クロック信号（Ｏｄｄ）が交互に切り替わるように動作制御される。
【０００７】
近年、ＤＬＬ回路に要求される動作周波数は高速化されているため、例えば図５に示されるように、上述した図４に示した遅延調整回路１の入力側に初段回路３を直列接続し、初段回路３の入力側及び遅延調整回路１の出力側に位相比較回路４を並列に接続して構成したＤＬＬ回路において、１周期でＤＬＬのロックを行う場合を想定すると、初段回路３の遅延量と遅延調整回路１の遅延生成回路１０の遅延量との総和である総遅延量の最小（Ｍｉｎ）値が１周期以下である必要がある。上記の非特許文献（論文）では、高速化対応のためにＤＬＬ回路の遅延自体は２周期となっているが、遅延が長い場合、遅延素子も増えると共に、電源ノイズによる遅延の変化も大きくなってジッタ量が増大するため、ＤＬＬ回路としては１周期の遅延でロックすることが望ましい。又、２周期の遅延でロックする構成としても、更に高速化した場合には、ＤＬＬ回路自体の遅延を小さくする必要がある。
【０００８】
こうした場合に遅延調整回路１における遅延生成回路１０の好ましい例として、上述した論文では２５６段の遅延から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延を選択する構成のものが取り上げられており、２５６段の遅延から２つの遅延を選び得るように４系統の入力から１系統を選択出力するタイプの４：１セレクタを用いて構成した場合、概略的には図６に示されるように、各遅延が４段構成された上で４：１セレクタが４段の遅延をそれぞれ選択する階層状の構成となる。
【０００９】
【特許文献１】
特開２００１−５６７２３号公報（要約の課題並びに発明の詳細な説明における技術分野）
【００１０】
【特許文献２】
特開２００１−１１１３９４号公報（要約の課題並びに発明の詳細な説明における技術分野）
【００１１】
【発明が解決しようとする課題】
上述した遅延調整回路の場合、近年のＤＬＬ回路に要求される動作周波数の高速化に十分対応できるようにするためには遅延生成回路において遅延の段数を増加させた構成とする必要があるが、遅延の段数が増加するとセレクタの段数（総数）も増えることになり、このセレクタの総数が結果として遅延調整の基本動作を遅くする要因となっている（例えば図６で説明したような２５６段の遅延を４段構成として４：１セレクタを用いる場合、段数的には最終段の出力が１段となるものの、回路設計を担う技術者には周知であるように遅延出力に２５６個のトランジスタＴｒを用いると階層状の総数が多いセレクタの構成部分で電気的な負荷が付加されることで結果的に基本動作が遅くなる）という問題がある。
【００１２】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、遅延の段数及びセレクタの段数を増加させてもセレクタでの遅延を最小限にできる安定した迅速動作が可能な遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によれば、継続して直列接続された複数のＮ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じてセレクタにより所定の遅延素子の遅延を切り替え選択して得られる偶数段遅延クロック信号と奇数段遅延クロック信号とを出力して遅延生成する際、該セレクタとして２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いた上、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を遅延出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタによって該偶数段遅延クロック信号を出力可能とすると共に、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタによって該奇数段遅延クロック信号を遅延出力可能とした遅延生成方法が得られる。
【００１４】
この遅延生成方法において、Ｎ段の遅延素子の遅延量をそれぞれ一定としたこと、或いはＮ段の遅延素子の遅延量を異なる部分を持たせるようにしたことは好ましい。
【００１５】
又、本発明によれば、上記何れか一つの遅延生成方法に基づく遅延調整方法であって、偶数段遅延クロック信号及び奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力する遅延調整方法が得られる。
【００１６】
一方、本発明によれば、継続して直列接続された複数のＮ段の遅延素子と、Ｎ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じて所定の遅延素子の遅延を切り替え選択して偶数段遅延クロック信号と奇数段遅延クロック信号とを出力するセレクタとを備えた遅延生成回路において、セレクタは、２系統の入力から１系統を選択出力するタイプの２：１セレクタであって、偶数段遅延クロック信号を遅延出力可能であるように、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力として１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタと、奇数段遅延クロック信号を遅延出力可能であるように、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力として１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタとを備えた遅延生成回路が得られる。
【００１７】
更に、本発明によれば、上記遅延生成回路において、Ｎ段の遅延素子の遅延量はそれぞれ一定である遅延生成回路、或いはＮ段の遅延素子にあっての遅延量は異なる部分を持つ遅延生成回路が得られる。
【００１８】
他方、本発明によれば、上記何れか一つの遅延生成回路を用いた遅延調整回路であって、偶数段遅延クロック信号及び奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力する遅延微調整回路を備えた遅延調整回路が得られる。
【００１９】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照して詳細に説明する。最初に、本発明の遅延生成方法の技術的概要について説明する。本発明の遅延生成方法は、継続して直列接続された複数のＮ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じてセレクタにより所定の遅延素子の遅延を切り替え選択して得られる偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力して遅延生成する際、セレクタとして２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いた上、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力である１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる偶数段遅延クロック信号（Ｅｖｅｎ）を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタによって偶数段遅延クロック信号（Ｅｖｅｎ）を遅延出力可能とすると共に、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力である１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目（即ち、ここでのＮは４以上の自然数を示している）の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる奇数段遅延クロック信号（Ｏｄｄ）を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタによって奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするものである。
【００２０】
但し、この遅延生成方法において、Ｎ段の遅延素子の遅延量をそれぞれ一定であるようにしたり、或いはＮ段の遅延素子の遅延量を異なる部分を持たせる（例えば所定の段数目以降の遅延量を所定の段数目前のものの遅延量よりも大きくする）ようにしても良い。何れにしても、このような遅延生成方法に基づく遅延調整方法では、偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を合成して微調整することで内部クロック信号を生成出力する。
【００２１】
図１は、上述した本発明の遅延生成方法及びそれに基づく遅延調整方法を適用した一つの実施の形態に係る遅延生成回路１１を含む遅延調整回路の基本構成を示したブロック図である。
【００２２】
この遅延調整回路の場合も、図４に示したものと比べて機能上は継続して直列接続された複数のＮ段の遅延素子Ｄ（図１中でＤ１，Ｄ２，…，Ｄｎ，Ｄｎ＋１，…，ＤＮとして示されるものを示す；但し、ここではＮ＞ｎであり、ｎは少なくとも４以上の自然数，Ｎは少なくとも７以上の自然数である多段構成を示している）と、Ｎ段の遅延素子Ｄにおける入出力箇所から１段目の遅延素子Ｄ１の入力側にクロック信号が入力（ＣＬＫ入力）された状態にあって図示されない外部の制御回路からの切り替え制御信号に応じて所定の遅延素子の遅延を切り替え選択して偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力するセレクタＳとを備えて成る遅延生成回路１１を含み、この遅延生成回路１１からの偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を遅延微調整回路２により合成して微調整することで内部クロック信号を生成出力する点が共通している。
【００２３】
但し、この遅延調整回路の場合、遅延生成回路１１におけるセレクタＳの構成が図４の場合の遅延生成回路１０と異なり、セレクタＳは、２系統の入力から１系統を選択出力するタイプの２：１セレクタであって、偶数段遅延クロック信号（Ｅｖｅｎ）を遅延出力可能であるように、Ｎ段の遅延素子Ｄにおける入出力箇所の１つおきのものからの出力である１段目の遅延素子Ｄ１の入力側からの出力，２段目の遅延素子Ｄ２の出力側からの出力，…，ｎ−１段目の遅延素子Ｄｎ−１の出力側からの出力，ｎ＋１段目の遅延素子Ｄｎ＋１の出力側からの出力，…，及びＮ−１段目の遅延素子ＤＮ−１の出力側からの出力（図１中では略図されている）を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタ（セレクタＳ１を示す）を通して切り替え制御信号により切り替え選択された段目のセレクタによる偶数段遅延クロック信号（Ｅｖｅｎ）を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタ（図１中でＳ１，Ｓ３，…，Ｓｎ，Ｓｎ＋２として示されるもの）と、奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能であるように、Ｎ段の遅延素子Ｄにおける入出力箇所の１つおきのものからの出力である１段目の遅延素子Ｄ１の出力側からの出力，３段目の遅延素子Ｄ３の出力側からの出力（図１中では略図されている），…，ｎ段目の遅延素子Ｄｎの出力側からの出力，ｎ＋２段目の遅延素子Ｄｎ＋２の出力側からの出力，…，及びＮ段目の遅延素子ＤＮの出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタ（セレクタＳ２を示す）を通して切り替え制御信号により切り替え選択された段目のセレクタによる奇数段遅延クロック信号（Ｏｄｄ）を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタ（図１中でＳ２，…，Ｓｎ＋１，Ｓｎ＋３として示されるもの）とを備えて構成された上、Ｎ段の遅延素子Ｄの遅延量をそれぞれ一定として各偶数段用セレクタ及び各奇数段用セレクタによるセレクタＳの総数がＮ＋１個（或いはそれ以下でも良い）となるように構成されている。
【００２４】
即ち、この遅延調整回路における遅延生成回路１１では、セレクタＳの構成としてＮ段の遅延素子Ｄの入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２：１セレクタを用いて各偶数段用セレクタ及び各奇数段用セレクタによる２段構成とし、例えば偶数段用セレクタであるｎ段目のセレクタＳｎにはｎ−１段目の遅延素子Ｄｎ−１の出力とｎ＋２段目のセレクタＳｎ＋２の出力とが入力され、奇数段用セレクタであるｎ＋１段目のセレクタＳｎ＋１にはｎ段目の遅延素子Ｄｎの出力とｎ＋３段目のセレクタＳｎ＋３の出力とが入力される構成とすることにより、第１の出力となる偶数段遅延クロック信号（Ｅｖｅｎ）を１段目のセレクタＳ１を通して得られるようにし、且つ第２の出力となる奇数段遅延クロック信号（Ｏｄｄ）を２段目のセレクタＳ２を通して得られるようにしている。
【００２５】
このようにセレクタＳを各偶数段用セレクタ，各奇数段用セレクタとして２段で構成した場合、この遅延調整回路（遅延生成回路１１）の最短の遅延パスは、図１中での偶数段用セレクタであるセレクタＳ１に入力される遅延素子Ｄ１の入力側から出力されるクロック信号の入力（ＣＬＫ入力）に係るパス１であり、１段のセレクタＳ１段の遅延のみで最小の遅延が可能となり、他の遅延素子Ｄ２〜ＤＮ分を増加しても、これらは後続追加されるだけの形態であり、最短の遅延パスによる最小遅延には影響しない。
【００２６】
図２は、この遅延調整回路に備えられる遅延生成回路１１における遅延動作を説明するために示したブロック図である。ここでは、各遅延素子Ｄ１〜ＤＮの遅延量（遅延値）をｔｄ、各スイッチＳ１〜Ｓ６（説明の簡略化のために図示したものの場合）の遅延量（遅延値）をｔｓとし、入力されるクロック信号（ＣＬＫ入力）の切り替わり時間を０ｎｓとした場合に出力される偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）における遅延動作の様子を示している。
【００２７】
但し、ここでも、基本動作上において遅延生成回路１１から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）として出力される遅延は、外部からの切り替え制御信号によりセレクタＳｎ＋１，セレクタＳｎ＋２で遅延素子Ｄｎ，Ｄｎ＋１の遅延が選択されている場合、ＤＬＬ回路に適用されたときにＤＬＬのロックする位置が遅れると、同様に外部からの切り替え制御信号により次にはセレクタＳｎ＋３，Ｓｎ＋２で遅延素子Ｄｎ＋２，Ｄｎ＋１、その次にはセレクタＳｎ＋３，Ｓｎ＋４で遅延素子Ｄｎ＋２，Ｄｎ＋３という具合いに偶数段遅延クロック信号（Ｅｅｖｎ），奇数段遅延クロック信号（Ｏｄｄ）が交互に切り替わるように動作制御される。
【００２８】
こうした場合、セレクタＳの切り替わりとして、先ず偶数段用セレクタの１段目のセレクタＳ１，奇数段用セレクタの１段目のセレクタＳ２が遅延素子Ｄ側 （Ａ側とする）を選択し、それ以外のセレクタＳ３〜Ｓ６がセレクタＳ出力側 （Ｂ側とするを）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延はｔｓ、奇数段遅延クロック信号（Ｏｄｄ）の遅延はｔｓ＋ｔｄとなる。
【００２９】
次に、奇数段用セレクタの１段目のセレクタＳ２，偶数段用セレクタの２段目のセレクタＳ３が遅延素子側Ｄ（Ａ側）を選択し、それ以外のセレクタＳ１，Ｓ４〜Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は２ｔｓ＋２ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延はｔｓ＋ｔｄとなる。
【００３０】
更に、偶数段用セレクタの２段目のセレクタＳ３，奇数段用セレクタの２段目のセレクタＳ４が遅延素子Ｄ側（Ａ側）を選択し、それ以外のセレクタＳ１，Ｓ２，Ｓ５，Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は２ｔｓ＋２ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延は２ｔｓ＋３ｔｄとなる。
【００３１】
引き続いて、奇数段用セレクタの２段目のセレクタＳ４，偶数段用セレクタの３段目のＳ５が遅延素子Ｄ側（Ａ側）を選択し、それ以外のセレクタＳ１〜Ｓ３，Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は３ｔｓ＋４ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延は２ｔｓ＋３ｔｄとなる。
【００３２】
以上のように、この遅延調整回路における遅延生成回路１１では、偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延が切り替わり、これらの遅延差がｔｄ又はｔｄ＋ｔｓとなるが、通常遅延量としてはｔｄが支配的（即ち、ｔｄ＞ｔｓ）であり、ｔｄがほぼ一定となる。
【００３３】
ところで、上述した遅延生成回路１１（又はそれを含む遅延調整回路）の場合、図５に示したようなＤＬＬ回路等への適用を想定すれば、１０ｎｓ程度の低速までカバーしようとすると遅延素子Ｄの段数が増え、Ｎ段としたときには初段回路３の遅延＋Ｎｘｔｄ＋ＮｘｔｓがＤＬＬ回路がロックできる最大（Ｍａｘ）値であり、それ以上必要であれば遅延素子の段数（総数）を増加する必要がある。
【００３４】
しかしながら、低周期においてはＤＬＬ回路で求められる分解能が粗くても良いため、上述した例では各遅延素子Ｄ１〜ＤＮの遅延量をｔｄの一定としたが、異なる遅延量を持つようにしても良い。
【００３５】
図３は、上述した遅延調整回路に適用可能な他の遅延生成回路１２を例示したブロック図である。この遅延生成回路１２の場合も、上述した遅延微調整回路２と組み合わせることで遅延調整回路として構成されるものであるが、ここではＮ段の遅延素子として、遅延素子Ｄ１〜Ｄｍ−１段目までを所定の遅延量を持つものとし、遅延素子Ｄ′ｍ〜Ｄ′Ｎ段目までを遅延素子Ｄ１〜Ｄｍ−１段目までとは異なるそれらよりも長い遅延量を持つものとして構成した場合を示している。このように各遅延素子Ｄ，Ｄ′の遅延量を異なるものとして遅延生成回路１２を構成した場合、遅延素子Ｄ，Ｄ′の段数（総数）を増加させずに低周期まで対応させることができる。尚、ここでは各遅延素子Ｄ，Ｄ′の遅延量が２種の形態で異なる場合を説明したが、３種以上で異なるように構成することも可能である。
【００３６】
【発明の効果】
以上に説明したように、本発明によれば、非特許文献で知られる遅延生成回路内のセレクタの構成を改良し、セレクタの構成としてＮ段の遅延素子の入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２：１セレクタを用いて各偶数段用セレクタ及び各奇数段用セレクタによる２段構成としているので、遅延の最小（Ｍｉｎ）値を各セレクタの遅延量のｔｓのみと高速にでき、しかも遅延素子を増加させる場合にも遅延素子の１個に対してセレクタの１個の対で構成することができて遅延の最小（Ｍｉｎ）値に影響がないため、遅延の段数及びセレクタの段数を増加させても従来に無くセレクタでの遅延を最小限にできる安定した迅速動作が可能な遅延生成回路，及びそれを遅延微調整回路と組み合わせた遅延調整回路が得られるようになる。又、遅延生成回路における各遅延素子の遅延量を異なる部分を持たせるようにして遅延素子の段数（総数）を増加させずに低周期まで対応させることも可能にしている。
【図面の簡単な説明】
【図１】本発明の遅延生成方法及びそれに基づく遅延調整方法を適用した一つの実施の形態に係る遅延生成回路を含む遅延調整回路の基本構成を示したブロック図である。
【図２】図１に示す遅延調整回路に備えられる遅延生成回路における遅延動作を説明するために示したブロック図である。
【図３】図１に示す遅延調整回路に適用可能な他の遅延生成回路を例示したブロック図である。
【図４】従来の遅延調整回路の基本機能を説明するために示したもので、（ａ）は回路構成に関するもの，（ｂ）は（ａ）の回路における各信号の波形を示したタイミングチャートに関するものである。
【図５】図４に示した遅延調整回路を含んで構成したＤＬＬ回路を例示したブロック図である。
【図６】図５のＤＬＬ回路に適用される遅延調整回路における遅延生成回路の好ましい具体例を示した概略図である。
【符号の説明】
１ 遅延調整回路
２ 遅延微調整回路
３ 初段回路
４ 位相比較回路
１０，１１，１２ 遅延生成回路
Ｄ 遅延素子
Ｓ セレクタ
【発明の属する技術分野】
本発明は、主として半導体集積回路等に搭載されるＤＬＬ（デジタルロックループ）回路に適用されると共に、クロック信号が入力された状態で継続して直列接続された複数の遅延段の入出力箇所からセレクタにより所定のものの遅延を選択して得られる偶数段遅延クロック信号と奇数段遅延クロック信号とを生成する遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路に関する。
【０００２】
【従来の技術】
従来、デジタル信号を対象とした遅延生成に関連する周知技術としては、幾つかのものが挙げられる。一例に係る半導体集積回路では、内部回路で使用する内部クロック信号を外部クロック信号に同期させるＤＬＬ回路を搭載することを基本とした上、クロック信号の周波数に依存せず位相比較を正しく行うように構成（特許文献１）されており、他例に係る半導体集積回路では、同様なＤＬＬ回路を搭載することを基本とした上、クロック信号の遅延時間を精度良く調整し、位相比較を正しく行うように構成（特許文献２）されている。
【０００３】
図４は、特許文献１の遅延回路を応用して構成される従来の遅延調整回路（非特許文献）の基本機能を説明するために示したもので、同図（ａ）は回路構成に関するもの，同図（ｂ）は同図（ａ）の回路における各信号の波形を示したタイミングチャートに関するものである。因みに、この非特許文献は、「２００２年ＶＬＳＩシンポジウム 論文番号９−１ Ａ１−Ｇｂ／ｓ／ｐｉｎ ５１２−Ｍｂ ＤＤＲＩＩ ＳＤＲＡＭ ｕｓｉｎｇ ａ ｄｉｇｉｔａｌ ＤＬＬ ａｎｄａ ｓｌｅｗ−ｒａｔｅ−ｃｏｎｔｒｏｌｌｅｄ ｏｕｔｐｕｔ ｂｕｆｆｅｒ；Ｔａｔｓｕｙａ Ｍａｔａｎｏ等」を示している。
【０００４】
この遅延調整回路は、クロック信号を入力（ＣＬＫ入力）して継続して直列接続された複数のＮ段の遅延素子Ｄ（図４中でＤ１，Ｄ２，…，Ｄｎ，Ｄｎ＋１，…，ＤＮとして示されるものを示す；但し、ここではＮ＞ｎであり、ｎは少なくとも４以上の自然数，Ｎは少なくとも７以上の自然数である多段構成を示している）における入出力箇所から１段目の遅延素子Ｄ１の入力側にクロック信号が入力（ＣＬＫ入力）された状態にあって図示されない外部の制御回路からの切り替え制御信号に応じてセレクタＳにより所定のものの遅延を切り替え選択して得られる偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力する遅延生成回路１０と、この遅延生成回路１０からの偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を合成して微調整することで内部クロック信号を生成出力する遅延微調整回路２とを備えて構成されている。
【０００５】
具体的に言えば、この遅延調整回路の場合、図４（ｂ）に示されるようなクロック信号の入力（ＣＬＫ入力）に応じて遅延生成回路１０では各遅延素子Ｄの中から遅延素子Ｄｎ，Ｄｎ＋１の遅延を外部の制御信号により切り替え選択可能なセレクタＳにより選択することで偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）が生成出力され、遅延微調整回路２ではそれらの２つの偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延を合成して遅延微調整した結果、内部クロック信号（内部ＣＬＫ）が得られるようになっている。
【０００６】
ここで、遅延生成回路１０から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）として出力される遅延は、外部からの切り替え制御信号によりセレクタＳで遅延素子Ｄｎ，Ｄｎ＋１の遅延が選択されている場合、ＤＬＬ回路に適用されたときにＤＬＬのロックする位置が遅れると、同様に外部からの切り替え制御信号によりセレクタＳで次には遅延素子Ｄｎ＋２，Ｄｎ＋１、その次には遅延素子Ｄｎ＋２，Ｄｎ＋３を切り替え選択するという具合いに偶数段遅延クロック信号（Ｅｅｖｎ），奇数段遅延クロック信号（Ｏｄｄ）が交互に切り替わるように動作制御される。
【０００７】
近年、ＤＬＬ回路に要求される動作周波数は高速化されているため、例えば図５に示されるように、上述した図４に示した遅延調整回路１の入力側に初段回路３を直列接続し、初段回路３の入力側及び遅延調整回路１の出力側に位相比較回路４を並列に接続して構成したＤＬＬ回路において、１周期でＤＬＬのロックを行う場合を想定すると、初段回路３の遅延量と遅延調整回路１の遅延生成回路１０の遅延量との総和である総遅延量の最小（Ｍｉｎ）値が１周期以下である必要がある。上記の非特許文献（論文）では、高速化対応のためにＤＬＬ回路の遅延自体は２周期となっているが、遅延が長い場合、遅延素子も増えると共に、電源ノイズによる遅延の変化も大きくなってジッタ量が増大するため、ＤＬＬ回路としては１周期の遅延でロックすることが望ましい。又、２周期の遅延でロックする構成としても、更に高速化した場合には、ＤＬＬ回路自体の遅延を小さくする必要がある。
【０００８】
こうした場合に遅延調整回路１における遅延生成回路１０の好ましい例として、上述した論文では２５６段の遅延から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延を選択する構成のものが取り上げられており、２５６段の遅延から２つの遅延を選び得るように４系統の入力から１系統を選択出力するタイプの４：１セレクタを用いて構成した場合、概略的には図６に示されるように、各遅延が４段構成された上で４：１セレクタが４段の遅延をそれぞれ選択する階層状の構成となる。
【０００９】
【特許文献１】
特開２００１−５６７２３号公報（要約の課題並びに発明の詳細な説明における技術分野）
【００１０】
【特許文献２】
特開２００１−１１１３９４号公報（要約の課題並びに発明の詳細な説明における技術分野）
【００１１】
【発明が解決しようとする課題】
上述した遅延調整回路の場合、近年のＤＬＬ回路に要求される動作周波数の高速化に十分対応できるようにするためには遅延生成回路において遅延の段数を増加させた構成とする必要があるが、遅延の段数が増加するとセレクタの段数（総数）も増えることになり、このセレクタの総数が結果として遅延調整の基本動作を遅くする要因となっている（例えば図６で説明したような２５６段の遅延を４段構成として４：１セレクタを用いる場合、段数的には最終段の出力が１段となるものの、回路設計を担う技術者には周知であるように遅延出力に２５６個のトランジスタＴｒを用いると階層状の総数が多いセレクタの構成部分で電気的な負荷が付加されることで結果的に基本動作が遅くなる）という問題がある。
【００１２】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、遅延の段数及びセレクタの段数を増加させてもセレクタでの遅延を最小限にできる安定した迅速動作が可能な遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によれば、継続して直列接続された複数のＮ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じてセレクタにより所定の遅延素子の遅延を切り替え選択して得られる偶数段遅延クロック信号と奇数段遅延クロック信号とを出力して遅延生成する際、該セレクタとして２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いた上、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を遅延出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタによって該偶数段遅延クロック信号を出力可能とすると共に、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタによって該奇数段遅延クロック信号を遅延出力可能とした遅延生成方法が得られる。
【００１４】
この遅延生成方法において、Ｎ段の遅延素子の遅延量をそれぞれ一定としたこと、或いはＮ段の遅延素子の遅延量を異なる部分を持たせるようにしたことは好ましい。
【００１５】
又、本発明によれば、上記何れか一つの遅延生成方法に基づく遅延調整方法であって、偶数段遅延クロック信号及び奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力する遅延調整方法が得られる。
【００１６】
一方、本発明によれば、継続して直列接続された複数のＮ段の遅延素子と、Ｎ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じて所定の遅延素子の遅延を切り替え選択して偶数段遅延クロック信号と奇数段遅延クロック信号とを出力するセレクタとを備えた遅延生成回路において、セレクタは、２系統の入力から１系統を選択出力するタイプの２：１セレクタであって、偶数段遅延クロック信号を遅延出力可能であるように、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力として１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタと、奇数段遅延クロック信号を遅延出力可能であるように、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力として１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタとを備えた遅延生成回路が得られる。
【００１７】
更に、本発明によれば、上記遅延生成回路において、Ｎ段の遅延素子の遅延量はそれぞれ一定である遅延生成回路、或いはＮ段の遅延素子にあっての遅延量は異なる部分を持つ遅延生成回路が得られる。
【００１８】
他方、本発明によれば、上記何れか一つの遅延生成回路を用いた遅延調整回路であって、偶数段遅延クロック信号及び奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力する遅延微調整回路を備えた遅延調整回路が得られる。
【００１９】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照して詳細に説明する。最初に、本発明の遅延生成方法の技術的概要について説明する。本発明の遅延生成方法は、継続して直列接続された複数のＮ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じてセレクタにより所定の遅延素子の遅延を切り替え選択して得られる偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力して遅延生成する際、セレクタとして２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いた上、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力である１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる偶数段遅延クロック信号（Ｅｖｅｎ）を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタによって偶数段遅延クロック信号（Ｅｖｅｎ）を遅延出力可能とすると共に、Ｎ段の遅延素子における入出力箇所の１つおきのものからの出力である１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目（即ち、ここでのＮは４以上の自然数を示している）の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して切り替え制御信号により切り替え選択された段目のセレクタによる奇数段遅延クロック信号（Ｏｄｄ）を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタによって奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするものである。
【００２０】
但し、この遅延生成方法において、Ｎ段の遅延素子の遅延量をそれぞれ一定であるようにしたり、或いはＮ段の遅延素子の遅延量を異なる部分を持たせる（例えば所定の段数目以降の遅延量を所定の段数目前のものの遅延量よりも大きくする）ようにしても良い。何れにしても、このような遅延生成方法に基づく遅延調整方法では、偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を合成して微調整することで内部クロック信号を生成出力する。
【００２１】
図１は、上述した本発明の遅延生成方法及びそれに基づく遅延調整方法を適用した一つの実施の形態に係る遅延生成回路１１を含む遅延調整回路の基本構成を示したブロック図である。
【００２２】
この遅延調整回路の場合も、図４に示したものと比べて機能上は継続して直列接続された複数のＮ段の遅延素子Ｄ（図１中でＤ１，Ｄ２，…，Ｄｎ，Ｄｎ＋１，…，ＤＮとして示されるものを示す；但し、ここではＮ＞ｎであり、ｎは少なくとも４以上の自然数，Ｎは少なくとも７以上の自然数である多段構成を示している）と、Ｎ段の遅延素子Ｄにおける入出力箇所から１段目の遅延素子Ｄ１の入力側にクロック信号が入力（ＣＬＫ入力）された状態にあって図示されない外部の制御回路からの切り替え制御信号に応じて所定の遅延素子の遅延を切り替え選択して偶数段遅延クロック信号（Ｅｖｅｎ）と奇数段遅延クロック信号（Ｏｄｄ）とを出力するセレクタＳとを備えて成る遅延生成回路１１を含み、この遅延生成回路１１からの偶数段遅延クロック信号（Ｅｖｅｎ）及び奇数段遅延クロック信号（Ｏｄｄ）を遅延微調整回路２により合成して微調整することで内部クロック信号を生成出力する点が共通している。
【００２３】
但し、この遅延調整回路の場合、遅延生成回路１１におけるセレクタＳの構成が図４の場合の遅延生成回路１０と異なり、セレクタＳは、２系統の入力から１系統を選択出力するタイプの２：１セレクタであって、偶数段遅延クロック信号（Ｅｖｅｎ）を遅延出力可能であるように、Ｎ段の遅延素子Ｄにおける入出力箇所の１つおきのものからの出力である１段目の遅延素子Ｄ１の入力側からの出力，２段目の遅延素子Ｄ２の出力側からの出力，…，ｎ−１段目の遅延素子Ｄｎ−１の出力側からの出力，ｎ＋１段目の遅延素子Ｄｎ＋１の出力側からの出力，…，及びＮ−１段目の遅延素子ＤＮ−１の出力側からの出力（図１中では略図されている）を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタ（セレクタＳ１を示す）を通して切り替え制御信号により切り替え選択された段目のセレクタによる偶数段遅延クロック信号（Ｅｖｅｎ）を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタ（図１中でＳ１，Ｓ３，…，Ｓｎ，Ｓｎ＋２として示されるもの）と、奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能であるように、Ｎ段の遅延素子Ｄにおける入出力箇所の１つおきのものからの出力である１段目の遅延素子Ｄ１の出力側からの出力，３段目の遅延素子Ｄ３の出力側からの出力（図１中では略図されている），…，ｎ段目の遅延素子Ｄｎの出力側からの出力，ｎ＋２段目の遅延素子Ｄｎ＋２の出力側からの出力，…，及びＮ段目の遅延素子ＤＮの出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタ（セレクタＳ２を示す）を通して切り替え制御信号により切り替え選択された段目のセレクタによる奇数段遅延クロック信号（Ｏｄｄ）を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタ（図１中でＳ２，…，Ｓｎ＋１，Ｓｎ＋３として示されるもの）とを備えて構成された上、Ｎ段の遅延素子Ｄの遅延量をそれぞれ一定として各偶数段用セレクタ及び各奇数段用セレクタによるセレクタＳの総数がＮ＋１個（或いはそれ以下でも良い）となるように構成されている。
【００２４】
即ち、この遅延調整回路における遅延生成回路１１では、セレクタＳの構成としてＮ段の遅延素子Ｄの入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２：１セレクタを用いて各偶数段用セレクタ及び各奇数段用セレクタによる２段構成とし、例えば偶数段用セレクタであるｎ段目のセレクタＳｎにはｎ−１段目の遅延素子Ｄｎ−１の出力とｎ＋２段目のセレクタＳｎ＋２の出力とが入力され、奇数段用セレクタであるｎ＋１段目のセレクタＳｎ＋１にはｎ段目の遅延素子Ｄｎの出力とｎ＋３段目のセレクタＳｎ＋３の出力とが入力される構成とすることにより、第１の出力となる偶数段遅延クロック信号（Ｅｖｅｎ）を１段目のセレクタＳ１を通して得られるようにし、且つ第２の出力となる奇数段遅延クロック信号（Ｏｄｄ）を２段目のセレクタＳ２を通して得られるようにしている。
【００２５】
このようにセレクタＳを各偶数段用セレクタ，各奇数段用セレクタとして２段で構成した場合、この遅延調整回路（遅延生成回路１１）の最短の遅延パスは、図１中での偶数段用セレクタであるセレクタＳ１に入力される遅延素子Ｄ１の入力側から出力されるクロック信号の入力（ＣＬＫ入力）に係るパス１であり、１段のセレクタＳ１段の遅延のみで最小の遅延が可能となり、他の遅延素子Ｄ２〜ＤＮ分を増加しても、これらは後続追加されるだけの形態であり、最短の遅延パスによる最小遅延には影響しない。
【００２６】
図２は、この遅延調整回路に備えられる遅延生成回路１１における遅延動作を説明するために示したブロック図である。ここでは、各遅延素子Ｄ１〜ＤＮの遅延量（遅延値）をｔｄ、各スイッチＳ１〜Ｓ６（説明の簡略化のために図示したものの場合）の遅延量（遅延値）をｔｓとし、入力されるクロック信号（ＣＬＫ入力）の切り替わり時間を０ｎｓとした場合に出力される偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）における遅延動作の様子を示している。
【００２７】
但し、ここでも、基本動作上において遅延生成回路１１から偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）として出力される遅延は、外部からの切り替え制御信号によりセレクタＳｎ＋１，セレクタＳｎ＋２で遅延素子Ｄｎ，Ｄｎ＋１の遅延が選択されている場合、ＤＬＬ回路に適用されたときにＤＬＬのロックする位置が遅れると、同様に外部からの切り替え制御信号により次にはセレクタＳｎ＋３，Ｓｎ＋２で遅延素子Ｄｎ＋２，Ｄｎ＋１、その次にはセレクタＳｎ＋３，Ｓｎ＋４で遅延素子Ｄｎ＋２，Ｄｎ＋３という具合いに偶数段遅延クロック信号（Ｅｅｖｎ），奇数段遅延クロック信号（Ｏｄｄ）が交互に切り替わるように動作制御される。
【００２８】
こうした場合、セレクタＳの切り替わりとして、先ず偶数段用セレクタの１段目のセレクタＳ１，奇数段用セレクタの１段目のセレクタＳ２が遅延素子Ｄ側 （Ａ側とする）を選択し、それ以外のセレクタＳ３〜Ｓ６がセレクタＳ出力側 （Ｂ側とするを）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延はｔｓ、奇数段遅延クロック信号（Ｏｄｄ）の遅延はｔｓ＋ｔｄとなる。
【００２９】
次に、奇数段用セレクタの１段目のセレクタＳ２，偶数段用セレクタの２段目のセレクタＳ３が遅延素子側Ｄ（Ａ側）を選択し、それ以外のセレクタＳ１，Ｓ４〜Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は２ｔｓ＋２ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延はｔｓ＋ｔｄとなる。
【００３０】
更に、偶数段用セレクタの２段目のセレクタＳ３，奇数段用セレクタの２段目のセレクタＳ４が遅延素子Ｄ側（Ａ側）を選択し、それ以外のセレクタＳ１，Ｓ２，Ｓ５，Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は２ｔｓ＋２ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延は２ｔｓ＋３ｔｄとなる。
【００３１】
引き続いて、奇数段用セレクタの２段目のセレクタＳ４，偶数段用セレクタの３段目のＳ５が遅延素子Ｄ側（Ａ側）を選択し、それ以外のセレクタＳ１〜Ｓ３，Ｓ６がセレクタＳ出力側（Ｂ側）を選択した結果、偶数段遅延クロック信号（Ｅｖｅｎ）の遅延は３ｔｓ＋４ｔｄ、奇数段遅延クロック信号（Ｏｄｄ）の遅延は２ｔｓ＋３ｔｄとなる。
【００３２】
以上のように、この遅延調整回路における遅延生成回路１１では、偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）の遅延が切り替わり、これらの遅延差がｔｄ又はｔｄ＋ｔｓとなるが、通常遅延量としてはｔｄが支配的（即ち、ｔｄ＞ｔｓ）であり、ｔｄがほぼ一定となる。
【００３３】
ところで、上述した遅延生成回路１１（又はそれを含む遅延調整回路）の場合、図５に示したようなＤＬＬ回路等への適用を想定すれば、１０ｎｓ程度の低速までカバーしようとすると遅延素子Ｄの段数が増え、Ｎ段としたときには初段回路３の遅延＋Ｎｘｔｄ＋ＮｘｔｓがＤＬＬ回路がロックできる最大（Ｍａｘ）値であり、それ以上必要であれば遅延素子の段数（総数）を増加する必要がある。
【００３４】
しかしながら、低周期においてはＤＬＬ回路で求められる分解能が粗くても良いため、上述した例では各遅延素子Ｄ１〜ＤＮの遅延量をｔｄの一定としたが、異なる遅延量を持つようにしても良い。
【００３５】
図３は、上述した遅延調整回路に適用可能な他の遅延生成回路１２を例示したブロック図である。この遅延生成回路１２の場合も、上述した遅延微調整回路２と組み合わせることで遅延調整回路として構成されるものであるが、ここではＮ段の遅延素子として、遅延素子Ｄ１〜Ｄｍ−１段目までを所定の遅延量を持つものとし、遅延素子Ｄ′ｍ〜Ｄ′Ｎ段目までを遅延素子Ｄ１〜Ｄｍ−１段目までとは異なるそれらよりも長い遅延量を持つものとして構成した場合を示している。このように各遅延素子Ｄ，Ｄ′の遅延量を異なるものとして遅延生成回路１２を構成した場合、遅延素子Ｄ，Ｄ′の段数（総数）を増加させずに低周期まで対応させることができる。尚、ここでは各遅延素子Ｄ，Ｄ′の遅延量が２種の形態で異なる場合を説明したが、３種以上で異なるように構成することも可能である。
【００３６】
【発明の効果】
以上に説明したように、本発明によれば、非特許文献で知られる遅延生成回路内のセレクタの構成を改良し、セレクタの構成としてＮ段の遅延素子の入出力箇所と接続されて偶数段遅延クロック信号（Ｅｖｅｎ），奇数段遅延クロック信号（Ｏｄｄ）を遅延出力可能とするために２：１セレクタを用いて各偶数段用セレクタ及び各奇数段用セレクタによる２段構成としているので、遅延の最小（Ｍｉｎ）値を各セレクタの遅延量のｔｓのみと高速にでき、しかも遅延素子を増加させる場合にも遅延素子の１個に対してセレクタの１個の対で構成することができて遅延の最小（Ｍｉｎ）値に影響がないため、遅延の段数及びセレクタの段数を増加させても従来に無くセレクタでの遅延を最小限にできる安定した迅速動作が可能な遅延生成回路，及びそれを遅延微調整回路と組み合わせた遅延調整回路が得られるようになる。又、遅延生成回路における各遅延素子の遅延量を異なる部分を持たせるようにして遅延素子の段数（総数）を増加させずに低周期まで対応させることも可能にしている。
【図面の簡単な説明】
【図１】本発明の遅延生成方法及びそれに基づく遅延調整方法を適用した一つの実施の形態に係る遅延生成回路を含む遅延調整回路の基本構成を示したブロック図である。
【図２】図１に示す遅延調整回路に備えられる遅延生成回路における遅延動作を説明するために示したブロック図である。
【図３】図１に示す遅延調整回路に適用可能な他の遅延生成回路を例示したブロック図である。
【図４】従来の遅延調整回路の基本機能を説明するために示したもので、（ａ）は回路構成に関するもの，（ｂ）は（ａ）の回路における各信号の波形を示したタイミングチャートに関するものである。
【図５】図４に示した遅延調整回路を含んで構成したＤＬＬ回路を例示したブロック図である。
【図６】図５のＤＬＬ回路に適用される遅延調整回路における遅延生成回路の好ましい具体例を示した概略図である。
【符号の説明】
１ 遅延調整回路
２ 遅延微調整回路
３ 初段回路
４ 位相比較回路
１０，１１，１２ 遅延生成回路
Ｄ 遅延素子
Ｓ セレクタ
Claims (8)
- 継続して直列接続された複数のＮ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じてセレクタにより所定の遅延素子の遅延を切り替え選択して得られる偶数段遅延クロック信号と奇数段遅延クロック信号とを出力して遅延生成する際、該セレクタとして２系統の入力から１系統を選択出力するタイプの２：１セレクタを用いた上、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して前記切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の偶数段用セレクタによって該偶数段遅延クロック信号を遅延出力可能とすると共に、該Ｎ段の遅延素子における該入出力箇所の１つおきのものからの出力である該１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力をそれぞれ前段セレクタに入力して１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能とするように互いに継続して直列接続された複数の奇数段用セレクタによって該奇数段遅延クロック信号を遅延出力可能としたことを特徴とする遅延生成方法。
- 請求項１記載の遅延生成方法において、前記Ｎ段の遅延素子の遅延量をそれぞれ一定としたことを特徴とする遅延生成方法。
- 請求項１記載の遅延生成方法において、前記Ｎ段の遅延素子の遅延量を異なる部分を持たせるようにしたことを特徴とする遅延生成方法。
- 請求項１〜３の何れか一つに記載の遅延生成方法に基づく遅延調整方法であって、前記偶数段遅延クロック信号及び前記奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力することを特徴とする遅延調整方法。
- 継続して直列接続された複数のＮ段の遅延素子と、前記Ｎ段の遅延素子における入出力箇所から１段目の遅延素子の入力側にクロック信号が入力された状態にあって外部の制御回路からの切り替え制御信号に応じて所定の遅延素子の遅延を切り替え選択して偶数段遅延クロック信号と奇数段遅延クロック信号とを出力するセレクタとを備えた遅延生成回路において、前記セレクタは、２系統の入力から１系統を選択出力するタイプの２：１セレクタであって、前記偶数段遅延クロック信号を遅延出力可能であるように、前記Ｎ段の遅延素子における前記入出力箇所の１つおきのものからの出力である前記１段目の遅延素子の入力側からの出力，２段目の遅延素子の出力側からの出力，乃至Ｎ−１段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して前記切り替え制御信号により切り替え選択された段目のセレクタによる該偶数段遅延クロック信号を出力可能であるように互いに継続して直列接続された複数の偶数段用セレクタと、前記奇数段遅延クロック信号を遅延出力可能であるように、前記Ｎ段の遅延素子における前記入出力箇所の１つおきのものからの出力である前記１段目の遅延素子の出力側からの出力，３段目の遅延素子の出力側からの出力，乃至Ｎ段目の遅延素子の出力側からの出力を順次一方の入力系として入力し、且つ他方の入力系として２段目以降のセレクタ出力がそれぞれ前段セレクタに入力されて１段目セレクタを通して該切り替え制御信号により切り替え選択された段目のセレクタによる該奇数段遅延クロック信号を出力可能であるように互いに継続して直列接続された複数の奇数段用セレクタとを備えたことを特徴とする遅延生成回路。
- 請求項５記載の遅延生成回路において、前記Ｎ段の遅延素子の遅延量は、それぞれ一定であることを特徴とする遅延生成回路。
- 請求項５記載の遅延生成回路において、前記Ｎ段の遅延素子の遅延量は、異なる部分を持つことを特徴とする遅延生成回路。
- 請求項５〜７の何れか一つに記載の遅延生成回路を用いた遅延調整回路であって、前記偶数段遅延クロック信号及び前記奇数段遅延クロック信号を合成して微調整することで内部クロック信号を生成出力する遅延微調整回路を備えたことを特徴とする遅延調整回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333161A JP4025627B2 (ja) | 2002-11-18 | 2002-11-18 | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 |
| US10/714,768 US6937081B2 (en) | 2002-11-18 | 2003-11-17 | Delay producing method, delay adjusting method based on the same, and delay producing circuit and delay adjusting circuit applied with them |
| TW092132252A TWI238307B (en) | 2002-11-18 | 2003-11-18 | Delay producing method, delay adjusting method based on the same, and delay producing circuit and delay adjusting circuit applied with them |
| CNB2003101183069A CN1329788C (zh) | 2002-11-18 | 2003-11-18 | 延迟产生方法以及应用该方法的延迟产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333161A JP4025627B2 (ja) | 2002-11-18 | 2002-11-18 | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004171082A true JP2004171082A (ja) | 2004-06-17 |
| JP4025627B2 JP4025627B2 (ja) | 2007-12-26 |
Family
ID=32697947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333161A Expired - Fee Related JP4025627B2 (ja) | 2002-11-18 | 2002-11-18 | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6937081B2 (ja) |
| JP (1) | JP4025627B2 (ja) |
| CN (1) | CN1329788C (ja) |
| TW (1) | TWI238307B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276950B2 (en) | 2004-10-29 | 2007-10-02 | Elpida Memory, Inc. | Prevention of the propagation of jitters in a clock delay circuit |
| JP2010536267A (ja) * | 2007-08-09 | 2010-11-25 | クゥアルコム・インコーポレイテッド | クロック・ジッタを測定する回路装置および方法 |
| JP2011508534A (ja) * | 2007-12-20 | 2011-03-10 | クゥアルコム・インコーポレイテッド | 整数および分数時間分解能を有するプログラマブル遅延回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629819B2 (en) | 2005-07-21 | 2009-12-08 | Micron Technology, Inc. | Seamless coarse and fine delay structure for high performance DLL |
| US7890684B2 (en) * | 2006-08-31 | 2011-02-15 | Standard Microsystems Corporation | Two-cycle return path clocking |
| US7671648B2 (en) * | 2006-10-27 | 2010-03-02 | Micron Technology, Inc. | System and method for an accuracy-enhanced DLL during a measure initialization mode |
| TWI336164B (en) * | 2007-01-03 | 2011-01-11 | Realtek Semiconductor Corp | Dc offset calibration apparatus and method for differential signal |
| TWI342109B (en) * | 2007-01-03 | 2011-05-11 | Realtek Semiconductor Corp | Dc offset calibration apparatus and method |
| US9374410B2 (en) * | 2013-07-24 | 2016-06-21 | Imvision Software Technologies Ltd. | System and method for seamless switchover between unicast and multicast sources of over-the-top streams |
| CN108566180A (zh) * | 2018-05-04 | 2018-09-21 | 中国科学技术大学 | 一种产生两路延时的单延时链电路 |
| CN109150140B (zh) * | 2018-07-11 | 2020-07-03 | 复旦大学 | 一种差值型相对延时调节器 |
| CN109547005B (zh) * | 2018-11-15 | 2023-05-12 | 北京兆芯电子科技有限公司 | 转换电路 |
| TWI757038B (zh) * | 2020-04-21 | 2022-03-01 | 台灣積體電路製造股份有限公司 | 數位控制延遲線電路及其控制訊號延遲時間的方法 |
| US11262786B1 (en) * | 2020-12-16 | 2022-03-01 | Silicon Laboratories Inc. | Data delay compensator circuit |
| CN116155246A (zh) * | 2022-12-12 | 2023-05-23 | 天津兆讯电子技术有限公司 | 一种高精度延迟时钟生成电路及芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4852035A (en) * | 1987-07-06 | 1989-07-25 | The Grass Valley Group, Inc. | Simple coefficient half-bandwidth digital filter for video data compression |
| US5374860A (en) * | 1993-01-15 | 1994-12-20 | National Semiconductor Corporation | Multi-tap digital delay line |
| US5561692A (en) * | 1993-12-09 | 1996-10-01 | Northern Telecom Limited | Clock phase shifting method and apparatus |
| US5784378A (en) * | 1996-05-30 | 1998-07-21 | Analog Devices, Inc. | Method and apparatus for time shaped finite impulse response filter with multiple signal stream capability |
| US6025744A (en) * | 1998-04-17 | 2000-02-15 | International Business Machines Corporation | Glitch free delay line multiplexing technique |
| JP3808670B2 (ja) | 1999-08-19 | 2006-08-16 | 富士通株式会社 | 半導体集積回路 |
| JP4342654B2 (ja) | 1999-10-12 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 遅延回路および半導体集積回路 |
| US6285229B1 (en) * | 1999-12-23 | 2001-09-04 | International Business Machines Corp. | Digital delay line with low insertion delay |
| JP4871462B2 (ja) * | 2001-09-19 | 2012-02-08 | エルピーダメモリ株式会社 | 補間回路とｄｌｌ回路及び半導体集積回路 |
-
2002
- 2002-11-18 JP JP2002333161A patent/JP4025627B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-17 US US10/714,768 patent/US6937081B2/en not_active Expired - Fee Related
- 2003-11-18 TW TW092132252A patent/TWI238307B/zh not_active IP Right Cessation
- 2003-11-18 CN CNB2003101183069A patent/CN1329788C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276950B2 (en) | 2004-10-29 | 2007-10-02 | Elpida Memory, Inc. | Prevention of the propagation of jitters in a clock delay circuit |
| JP2010536267A (ja) * | 2007-08-09 | 2010-11-25 | クゥアルコム・インコーポレイテッド | クロック・ジッタを測定する回路装置および方法 |
| JP2011508534A (ja) * | 2007-12-20 | 2011-03-10 | クゥアルコム・インコーポレイテッド | 整数および分数時間分解能を有するプログラマブル遅延回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1542585A (zh) | 2004-11-03 |
| US20040201409A1 (en) | 2004-10-14 |
| CN1329788C (zh) | 2007-08-01 |
| TW200422814A (en) | 2004-11-01 |
| JP4025627B2 (ja) | 2007-12-26 |
| TWI238307B (en) | 2005-08-21 |
| US6937081B2 (en) | 2005-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158352B2 (en) | Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method | |
| JP5579373B2 (ja) | Ｄｌｌ回路 | |
| KR100605577B1 (ko) | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 | |
| JP4025627B2 (ja) | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 | |
| US20040000934A1 (en) | Clock divider and method for dividing clock signal in DLL circuit | |
| US7102404B2 (en) | Interpolator circuit | |
| KR101038470B1 (ko) | 동작영역이 넓은 디지털제어발진기 | |
| KR100529390B1 (ko) | 개회로 디지털 듀티 보정 회로 | |
| US7605624B2 (en) | Delay locked loop (DLL) circuit for generating clock signal for memory device | |
| KR20040050539A (ko) | 서로 다른 단위 지연 시간을 가지는 지연소자를 구비하는지연 시간 보상 회로 | |
| KR100525096B1 (ko) | Ｄｌｌ 회로 | |
| US20010022745A1 (en) | Delay locked loop for use in semiconductor memory device | |
| JP4079733B2 (ja) | 位相同期ループ回路 | |
| KR100558554B1 (ko) | 내부 클럭 발생 장치 | |
| JP3652277B2 (ja) | 遅延同期回路用遅延調整回路 | |
| US8063682B2 (en) | Semiconductor circuit for performing signal processing | |
| KR100800139B1 (ko) | 디엘엘 장치 | |
| US11502813B2 (en) | Clock generator circuit and integrated circuit including the same | |
| US7656207B2 (en) | Delay locked loop circuit having coarse lock time adaptive to frequency band and semiconductor memory device having the delay locked loop circuit | |
| US11349466B2 (en) | Delay circuit and phase interpolator | |
| JP2009165064A (ja) | 分周回路及び分周方法 | |
| US7477111B2 (en) | Digitally controlled oscillator | |
| JP5609287B2 (ja) | 遅延回路 | |
| US20060232314A1 (en) | Phase adjustment device, phase adjustment method, and semiconductor integrated circuit | |
| KR100911191B1 (ko) | 주파수 조정 장치 및 이를 포함하는 ｄｌｌ 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |