JP2004128750A - Pwm amplifier - Google Patents
Pwm amplifier Download PDFInfo
- Publication number
- JP2004128750A JP2004128750A JP2002288028A JP2002288028A JP2004128750A JP 2004128750 A JP2004128750 A JP 2004128750A JP 2002288028 A JP2002288028 A JP 2002288028A JP 2002288028 A JP2002288028 A JP 2002288028A JP 2004128750 A JP2004128750 A JP 2004128750A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pwm
- output
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、デジタルオーディオデータを電力増幅するPWM増幅器に関する。
【0002】
【従来の技術】
従来、マルチビットデータで構成されたデジタルオーディオデータからスピーカを駆動するためのPWM出力を得るためには、図9に示すような回路構成をとっていた。すなわち、マルチビットデータであるデジタルオーディオデータは、ΔΣ変調回路1において1ビットデータに変換される。そして、変換された1ビットデータは、1ビットD/Aコンバータ2においてデジタル信号からさらにアナログ信号に変換される。変換されたアナログ信号は、アナログLPF3(LPF:Low Pass Filter)を通過して、PWMアンプ4に入力される。
【0003】
PWMアンプ4は図10に示すように、入力端子5と、三角波信号発生器6と、コンパレータ7と、ドライブアンプ8と、パルス増幅器9と、LPF10とから構成されている。アナログLPF3を通過したアナログ信号は、入力端子5からPWMアンプ4に入力される。入力されたアナログ信号は、三角波信号発生器6から出力される三角波信号とコンパレータ7で比較され、その比較結果、すなわち、アナログ信号と、基準三角波信号の差分値が、PWM信号としてコンパレータ7の出力端子に出力される。PWM信号はドライブアンプ8により増幅され、さらにパルス増幅器9により電力増幅される。電力増幅されたPWM信号はコイル及びコンデンサよりなるローパスフィルタ(LPF)10で不必要な成分が除去され、負荷11であるスピーカを駆動する(特許文献1〜3参照)。
【0004】
【特許文献1】
特開平6−21731号公報
【特許文献2】
特開平7−15248号公報
【特許文献3】
特開平7−22861号公報
【0005】
【発明が解決しようとする課題】
しかし、従来のPWM増幅器では、デジタルオーディオデータの入力から負荷を駆動する出力までの回路が多いため、回路の占める面積も多く、価格的にも不利であった。
そこで、本発明は、上述した問題点に鑑みてなされたものであって、簡易な回路構成で低価格のPWM増幅器を提供することを目的とする。
【0006】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
請求項1に係る発明は、デジタルオーディオデータをPWM信号に変調するPWM変調回路と前記PWM信号を電力増幅するドライブ回路とを備えるPWM増幅器であって、前記PWM変調回路は、1ビットデジタルオーディオデータを直接入力する積分回路と、前記積分回路の出力信号と基準三角波信号とを比較して前記PWM信号を出力する比較回路とを備えるPWM増幅器を提案している。
【0007】
この発明によれば、PWM増幅器を構成する積分回路に1ビットデジタルデータを直接入力することから、従来用いられていた1ビットデジタルデータ用D/AコンバータやアナログLPF回路を削除でき、回路構成を簡易化して低価格のPWM増幅器を構成することができる。また、積分回路に入力された1ビットデジタルデータが略三角波状に変換され、比較回路により基準の三角波信号と積分回路の出力が比較されることによりPWM出力を得ることができる。
【0008】
請求項2に係る発明は、請求項1に係るPWM増幅器について、前記ドライブ回路の出力と前記積分回路の入力との間に、帰還回路を有するPWM増幅器を提案している。
【0009】
この発明によれば、ドライブ回路の出力を積分回路の入力に帰還する帰還回路を備えているため、オーディオ出力の歪率を改善することができる。
【0010】
【発明の実施の形態】
以下、本発明の実施形態に係るPWM増幅器について図1から図8を参照して詳細に説明する。
本発明の実施形態に係るPWM増幅器は図1および図2に示すように、ΔΣ変調回路1と、マルチプレクサ21と、1ビット入力PWMアンプ22とを備えている。
【0011】
ΔΣ変調回路1は、例えば、16ビットで構成されたデジタルオーディオデータ(PCMオーディオデータ、PCM:Pulse Code Modulation)をパルスの粗密でレベルを表現する1ビットデータストリームに変換する回路である。マルチプレクサ21は、複数の信号のうち、1つだけを選択して出力する機能を有する素子であって、本発明の実施形態においては、後述する外部から直接入力される1ビットデータ、例えば、DSDデータ(DSD:Direct Stream Digital)とΔΣ変調回路1より出力される1ビットデータストリームとを次段の1ビット入力PWMアンプ22の入力に対して切り換える役割を有する。
【0012】
1ビット入力PWMアンプ22は、1ビットデータを入力してPWM出力を負荷に対して供給する増幅器であって、図2に示すように、積分回路23と、三角波信号発生器6と、比較回路7と、出力ドライバ24と、LPF10と、負荷11とから構成されている。積分回路23は、オペアンプと抵抗およびコンデンサから構成される回路であって、入力された1ビットデータを積分して略三角波状の波形を出力する。また、積分回路23は、抵抗とコンデンサの組み合わせにより、オーディオ帯域外の不要な高周波成分を除去する役割も有する。三角波信号発生器6は、積分回路23から出力される出力波形との比較を行うための基準となる三角波信号を生成するものであり、その構成は図示しない基準信号発生器と変調回路とからなる。
【0013】
比較回路7は、積分回路23からの出力と三角波信号発生器6からの三角波信号とを比較し、その結果をパルス幅変調されたPWM信号として出力するものである。出力ドライバ24は、入力されたPWM信号を電力増幅する回路である。LPF10は、オーディオ帯域外の不要な高周波成分を除去する役割を有する。負荷11は、出力ドライバ24の出力により駆動されるスピーカである。
【0014】
次に、具体的な回路(図3)を用いて、本発明の第1の実施形態について説明する。
図3は、いわゆる、他励式のPWM増幅回路を示している。本実施形態にかかるPWM増幅器は、ΔΣ変調回路1とマルチプレクサ21と、DSD用I/F回路25(I/F:Interface)と、抵抗器R1、R2、R3(符号101、102、103)と、コンデンサC1、C2、C3(符号111、112、113)と、インダクタL1(符号131)と、ドライバ141と、CMOSインバータ142と、オペアンプ121と、三角波信号発生器6と、コンパレータ122と、スピーカ11とから構成されている。
【0015】
ΔΣ変調回路1には、入力としてPCMオーディオデータ(LRCK:Lチャンネル、Rチャンネルクロック、BCK:ビットクロック、DATA:マルチビットデータ)が接続され、1ビットデータストリームに変換された出力はマルチプレクサ21の切換端子の一つに接続されている。一方、マルチプレクサ21のもう一方の切換端子には、1ビットデータストリームのフォーマットで構成されたDSDデータがDSD用I/F回路25を介して接続されている。
【0016】
マルチプレクサ21の出力端子は、抵抗器R1(符号101)の一端に接続され、抵抗器R1のもう一端は、コンデンサC1(符号111)に接続されている。
コンデンサC1のもう一端は回路の基準電圧に接続されていて、抵抗器R1との組み合わせで、ローパスフィルタを形成している。ここで、基準電圧は、回路に供給される電源電圧の1/2の電圧値である。このローパスフィルタは、マルチプレクサ21の出力、すなわち、1ビットデータに含まれているオーディオ帯域外の高周波ノイズを減衰させる役割を有している。
【0017】
コンデンサC1と抵抗器R1には、オペアンプ121の入力抵抗である抵抗器R2(符号102)が接続されており、その一端は、オペアンプ121の反転入力端子に接続されている。また、オペアンプ121の反転入力端子と出力端子との間には、コンデンサC2(符号112)が接続され、オペアンプ121の非反転入力端子は回路の基準電圧に接続されている。これにより、抵抗器R2とコンデンサC2およびオペアンプ121とで積分回路が形成されている。
【0018】
オペアンプ121の出力端子は、コンパレータ122の非反転入力端子に接続されている。また、コンパレータ122の反転入力端子には、三角波信号発生器6が接続されており、比較結果がPWM信号として出力される。出力されたPWM信号は、駆動回路であるドライバ141で増幅される。増幅された信号は、CMOSインバータ142をスイッチング駆動し、CMOSインバータ142の出力はインダクタンスL1(付号131)およびコンデンサC3(符号113)からなるローパスフィルタを介して負荷であるスピーカ11に供給される。
【0019】
なお、CMOSインバータ142は、図4に示すように、PMOSトランジスタ152のドレインとNMOSトランジスタ153のドレインとが接続されて出力端子154を構成するとともに、PMOSトランジスタ152のゲートとNMOSトランジスタ153のゲートとが接続されて入力端子151を構成する構造となっており、PMOSトランジスタ152のソースは、電源電圧+Vccの電源に、NMOSトランジスタ153のソースは、GNDにそれぞれ接続されている。
【0020】
また、CMOSインバータ142の出力端子154は、抵抗器3(符号103)を介して、オペアンプ121の反転入力端子に接続されている。これにより、CMOSインバータ142の出力がフィードバックされることによって、オーディオ出力の歪率が改善される。なお、上記の回路は、オーディオの1チャンネル分に相当するPWM増幅器であるため、オーディオチャンネルが多チャンネルである場合には、同様の回路がチャンネル数分必要となる。
【0021】
次に、図6の回路各部の波形図を用いて、本発明の実施形態にかかるPWM増幅器の動作について説明する。
図6(a)は、PWM増幅器に入力される1ビットデータストリームを示している(図3中のIN信号)。本実施形態においては、サンプリング周波数44.1kHz、16ビットのPCMオーディオデータが1ビットデータストリームに変調されており、この1ビットデータストリームは、Hiレベルが「1」に、Lowレベルが「0」に相当する。
【0022】
入力されたIN信号は、抵抗器R1とコンデンサC1とで構成される一次のローパスフィルタを通り帯域制限を受けた後、抵抗器R2を介して、オペアンプ121の反転入力端子に入力される。一方、CMOSインバータ142の出力電圧も抵抗R3を介してオペアンプ121の反転入力端子に入力される。これによって、IN信号とCMOSインバータ142の出力電圧は抵抗器によって加算されて積分回路に入力されることになる。
【0023】
オペアンプ121の反転入力端子に入力されたこれらの信号は、抵抗器2とコンデンサC2およびオペアンプ121で構成される積分回路で積分されて、図6(b)のような波形に変換される(図中のINT信号)。積分回路から出力されたINT信号はコンパレータ122の非反転入力端子に入力され、三角波信号発生器6からコンパレータ122の反転端子に入力されている図6(c)に示すような基準三角波信号(図中のTRI信号)と比較される。
【0024】
コンパレータ122では、基準三角波信号(TRI信号)に対して積分回路から出力されたINT信号の電圧値が大きい部分は、Hiレベルの信号が出力され、逆に基準三角波信号(TRI信号)に対して積分回路から出力されたINT信号の電圧値が小さい部分は、Lowレベルの信号が出力されて、積分回路から出力されたINT信号が、パルス幅変調されたPWM信号に変換される(図6(d)参照)。
【0025】
積分回路であるオペアンプ121に入力信号がない場合、CMOSインバータ142の出力電圧は、HiレベルとLowレベルとがデューティ50%で出力される。一方、積分回路であるオペアンプ121にHiレベルの入力信号がある場合、入力信号はオペアンプ121の反転入力端子に接続されているため、オペアンプ121の出力は反転して負の方向に増加する。
【0026】
この出力と基準三角波信号(TRI信号)を比較するコンパレータ122の出力は、オペアンプ出力波形と基準三角波信号(TRI信号)とが交わる点を境にLowレベルとなる(もしくは、Hiレベルとなる)。この信号は、ドライバ141で反転されてCMOSインバータ142の入力端子151に供給される。供給された信号はNMOSトランジスタ153をON状態としてLowレベル信号を出力する。
【0027】
出力された信号は、インダクタL1(符号131)とコンデンサC3(符号113)からなるローパスフィルタを通過して不要な高周波成分が除去された後、負荷11であるスピーカに供給される。また、出力された信号は歪率を改善するために、抵抗器R3(符号103)を介してオペアンプ121の反転入力端子に帰還される。
【0028】
次に、本発明の第2の実施形態について、図5を用いて説明する。
図5は、いわゆる、自励式のPWM変調回路を示している。本実施形態にかかるPWM増幅器は、ΔΣ変調回路1とマルチプレクサ21と、DSD用I/F回路25(I/F:Interface)と、抵抗器R1、R2、R3、R4、R5(符号101、102、103、104、105)と、コンデンサC1、C2、C3(符号111、112、113)と、インダクタL1(符号131)、オペアンプ121と、コンパレータ122と、ドライバ141、CMOSインバータ142と、スピーカ11とから構成されている。なお、第1の実施形態と同一の符号を付した部分については同一の要素を示すものであるため、詳細な説明は省略する。
【0029】
本発明の第2の実施形態にかかるPWM増幅器は、抵抗器R2およびR3の比であるR3/R2のゲインを有する反転増幅器として動作する。すなわち、入力信号とPWM増幅器の出力信号の差分を積分回路で積分し、これをコンパレータ122で2値のPWM信号に変換して得られる出力信号を積分回路にフィードバックすることにより自励するPWM増幅器である。
【0030】
次に、自励式変調について説明する。積分回路を構成するオペアンプ121にΔΣ変調回路1からの入力がない場合、CMOSインバータ142は、Hiレベル(+Vcc)とLowレベル(0V)をデューティ50%で出力する。この波形を図8の一点鎖線で示す。
【0031】
このとき、オペアンプ121の出力電圧V1は、非反転入力端子が基準電圧(=VCC/2)に固定されているため、CMOSインバータ142の出力電圧V3を積分したものとなる。すなわち、出力電圧V3がHiレベルであるときは反転されて時間の経過とともに負の方向に増加し、出力電圧V3がLowレベルに達すると正方向に増加する。この結果、図8の破線で示すような三角波状の電圧波形となる。
【0032】
積分回路の出力電圧V1が負の方向に増加するのに伴い、コンパレータ122の非反転入力端子における入力電圧V2も負の方向に増加する。コンパレータ122の入力電圧V2が基準電圧に達した時点でローレベルに変化したCMOSインバータ142の出力電圧V3が抵抗器R5を介して正帰還されるため、この時点における積分回路の出力電圧V1と、CMOSインバータ142の出力電圧V3と、抵抗器4および抵抗器5の比で決まる電圧レベルまで、コンパレータ122の入力電圧V2は負方向に急激に引き込まれる。
【0033】
一方、コンパレータ122の入力電圧V2は、積分回路の出力電圧V1が正方向に増加するにつれて増加し、入力電圧V2が基準電圧に達した時点でHiレベルに変化したCMOSインバータ142の出力電圧V3が抵抗器R5を介して正帰還されるため、この時点における積分回路の出力電圧V1と、CMOSインバータ142の出力電圧V3と、抵抗器4および抵抗器5の比で決まる電圧レベルまで、コンパレータ122の入力電圧V2は正方向に急激に上昇する。このようにして、コンパレータ122の入力電圧V2は、図8において実線で示すように変化する。
【0034】
次に、積分回路にΔΣ変調回路1から信号が入力された場合の各部の様子について説明する。積分回路にΔΣ変調回路1から図7(a)に示すような信号(IN信号)が入力された場合には、入力されたIN信号と、CMOSインバータ142の出力電圧とが、抵抗器R2、R3によって加算されて積分される。このときの波形を図7(b)に示す(INT2信号)。
【0035】
INT2信号は、抵抗器R5により正帰還されたCMOSインバータ142の出力電圧と結合され、図7(c)のような電圧波形となる(HIS信号)。HIS信号は、コンパレータ123において基準電圧(本実施形態においては、1.5V)と比較され、2値のPWM信号に変換される。出力されたPWM信号は、ドライバ141およびCMOSインバータ142の出力電圧を介して電力増幅された後、ローパスフィルタ10を通り、負荷であるスピーカ11に供給されて、スピーカを駆動する。
【0036】
したがって、本実施形態によれば、データフォーマットが1ビットデータであるものに関して、従来、用いられていた1ビットD/Aコンバータやアナログローパスフィルタを削除した構成で、電力消費効率に優れたPWM増幅器を安価に構成できる。
【0037】
以上、図面を参照して本発明の実施の形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、本発明の実施形態においては、1ビットデジタルデータを積分回路に供給する前に、オーディオ帯域外のノイズを除去するために一次のローパスフィルタを設けたが、これに限らず、高次のローパスフィルタを設けてもよい。
【0038】
また、本発明の実施形態においては、直接入力可能な1ビットデータとしてDSDを例示したが、これに限らず、1ビット形式のデータフォーマットを有するデータであればよい。また、本発明の実施形態においては、回路の電源を片電源(VCC−GND)として説明したが、回路の電源が両電源(±VCC−GND)であっても適用できることは言うまでもない。
【0039】
【発明の効果】
以上のように、この発明によれば、1ビットデータをそのまま入力してPWM出力を得ることができる形式としたことから、簡易な回路構成で低価格のデジタルオーディオ用PWM増幅器を提供することができるという効果がある。また、ドライブ回路の出力と積分回路の入力との間に、帰還回路を設けたことから、オーディオ出力の歪率を改善することできるという効果がある。
【図面の簡単な説明】
【図1】本発明の概略を示す概念図である。
【図2】本発明に係るPWM増幅器の構成を示す図である。
【図3】他励式PWM変調回路を用いた本発明に係るPWM増幅器の回路構成図である。
【図4】CMOSインバータの回路構成を示す図である。
【図5】自励式PWM変調回路を用いた本発明に係るPWM増幅器の回路構成図である。
【図6】他励式PWM変調回路を用いた本発明に係るPWM増幅器における回路各部の電圧波形を示す図である。
【図7】自励式PWM変調回路を用いた本発明に係るPWM増幅器における回路各部の電圧波形を示す図である。
【図8】自励式PWM変調回路を用いた本発明に係るPWM増幅器において積分回路に入力がない場合の回路各部の電圧波形を示す図である。
【図9】従来例に関する構成図である。
【図10】従来例に関するPWMアンプの構成図である。
【符号の説明】
1・・・ΔΣ変調回路、2・・・1ビットD/A、3・・・アナログLPF、4・・・PWMアンプ、5・・・入力端子、6・・・三角波信号発生器、7・・・コンパレータ、8・・・ドライブアンプ、9・・・パルス増幅器、10・・・LPF、11・・・負荷、21・・・マルチプレクサ、22・・・1ビット入力PWMアンプ、23・・・積分回路、24・・・出力ドライバ、25・・・DSD用I/F回路、101、102、103、104、105・・・抵抗器、111、112、113・・・コンデンサ、121・・・オペアンプ、122・・・コンパレータ、131・・・インダクタ、141・・・ドライバ、142・・・CMOSインバータ、151・・・入力端子、152・・・PMOSトランジスタ、153・・・NMOSトランジスタ、154・・・出力端子、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a PWM amplifier for power amplifying digital audio data.
[0002]
[Prior art]
Conventionally, in order to obtain a PWM output for driving a speaker from digital audio data composed of multi-bit data, a circuit configuration as shown in FIG. 9 has been adopted. That is, digital audio data that is multi-bit data is converted into 1-bit data in the
[0003]
As shown in FIG. 10, the
[0004]
[Patent Document 1]
JP-A-6-21731 [Patent Document 2]
JP-A-7-15248 [Patent Document 3]
JP-A-7-22861
[Problems to be solved by the invention]
However, the conventional PWM amplifier has many circuits from input of digital audio data to output for driving a load, so that the circuit occupies a large area and is disadvantageous in price.
Accordingly, the present invention has been made in view of the above-described problems, and has as its object to provide a low-cost PWM amplifier with a simple circuit configuration.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention proposes the following means.
The invention according to
[0007]
According to the present invention, since 1-bit digital data is directly input to the integration circuit forming the PWM amplifier, the conventionally used 1-bit digital data D / A converter and analog LPF circuit can be eliminated, and the circuit configuration can be reduced. A simple and low-cost PWM amplifier can be configured. Further, the 1-bit digital data input to the integration circuit is converted into a substantially triangular waveform, and the comparison circuit compares the reference triangular wave signal with the output of the integration circuit to obtain a PWM output.
[0008]
The invention according to
[0009]
According to the present invention, since the feedback circuit that feeds back the output of the drive circuit to the input of the integration circuit is provided, the distortion rate of the audio output can be improved.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a PWM amplifier according to an embodiment of the present invention will be described in detail with reference to FIGS.
As shown in FIGS. 1 and 2, the PWM amplifier according to the embodiment of the present invention includes a
[0011]
The
[0012]
The 1-bit
[0013]
The comparison circuit 7 compares the output from the
[0014]
Next, a first embodiment of the present invention will be described using a specific circuit (FIG. 3).
FIG. 3 shows a so-called separately excited PWM amplifier circuit. The PWM amplifier according to the present embodiment includes a
[0015]
The PCM audio data (LRCK: L channel, R channel clock, BCK: bit clock, DATA: multi-bit data) is connected to the
[0016]
The output terminal of the multiplexer 21 is connected to one end of a resistor R1 (reference numeral 101), and the other end of the resistor R1 is connected to a capacitor C1 (reference numeral 111).
The other end of the capacitor C1 is connected to the reference voltage of the circuit, and forms a low-pass filter in combination with the resistor R1. Here, the reference voltage is a voltage value that is 1 / of the power supply voltage supplied to the circuit. This low-pass filter has a role of attenuating high-frequency noise outside the audio band included in the output of the multiplexer 21, that is, 1-bit data.
[0017]
A resistor R2 (reference numeral 102), which is an input resistance of the operational amplifier 121, is connected to the capacitor C1 and the resistor R1, and one end thereof is connected to an inverting input terminal of the operational amplifier 121. A capacitor C2 (reference numeral 112) is connected between the inverting input terminal and the output terminal of the operational amplifier 121, and the non-inverting input terminal of the operational amplifier 121 is connected to the reference voltage of the circuit. As a result, an integrating circuit is formed by the resistor R2, the capacitor C2, and the operational amplifier 121.
[0018]
The output terminal of the operational amplifier 121 is connected to the non-inverting input terminal of the comparator 122. The triangular
[0019]
As shown in FIG. 4, the
[0020]
The
[0021]
Next, the operation of the PWM amplifier according to the embodiment of the present invention will be described with reference to the waveform diagrams of the respective parts of the circuit in FIG.
FIG. 6A shows a 1-bit data stream input to the PWM amplifier (IN signal in FIG. 3). In the present embodiment, 16-bit PCM audio data having a sampling frequency of 44.1 kHz is modulated into a 1-bit data stream. The 1-bit data stream has a Hi level of “1” and a Low level of “0”. Is equivalent to
[0022]
The input IN signal passes through a primary low-pass filter composed of a resistor R1 and a capacitor C1, undergoes band limitation, and is input to an inverting input terminal of an operational amplifier 121 via a resistor R2. On the other hand, the output voltage of the
[0023]
These signals input to the inverting input terminal of the operational amplifier 121 are integrated by an integrating circuit composed of the
[0024]
The comparator 122 outputs a Hi-level signal to a portion where the voltage value of the INT signal output from the integration circuit is larger than the reference triangular wave signal (TRI signal). In a portion where the voltage value of the INT signal output from the integration circuit is small, a Low level signal is output, and the INT signal output from the integration circuit is converted into a pulse width modulated PWM signal (FIG. 6 ( d)).
[0025]
When there is no input signal in the operational amplifier 121 which is an integrating circuit, the output voltage of the
[0026]
The output of the comparator 122 that compares this output with the reference triangular wave signal (TRI signal) becomes Low level (or Hi level) at a point where the output waveform of the operational amplifier and the reference triangular wave signal (TRI signal) intersect. This signal is inverted by the driver 141 and supplied to the
[0027]
The output signal passes through a low-pass filter including an inductor L1 (reference numeral 131) and a capacitor C3 (reference numeral 113) to remove unnecessary high-frequency components, and is then supplied to a speaker as a
[0028]
Next, a second embodiment of the present invention will be described with reference to FIG.
FIG. 5 shows a so-called self-excited PWM modulation circuit. The PWM amplifier according to this embodiment includes a
[0029]
The PWM amplifier according to the second embodiment of the present invention operates as an inverting amplifier having a gain of R3 / R2 which is a ratio of the resistors R2 and R3. That is, a PWM amplifier which integrates a difference between an input signal and an output signal of a PWM amplifier by an integration circuit, converts the difference into a binary PWM signal by a comparator 122, and feeds back the output signal to the integration circuit to self-excit the PWM amplifier. It is.
[0030]
Next, self-excited modulation will be described. When there is no input from the
[0031]
At this time, the output voltage V1 of the operational amplifier 121 is obtained by integrating the output voltage V3 of the
[0032]
As the output voltage V1 of the integrating circuit increases in the negative direction, the input voltage V2 at the non-inverting input terminal of the comparator 122 also increases in the negative direction. When the input voltage V2 of the comparator 122 reaches the reference voltage, the output voltage V3 of the
[0033]
On the other hand, the input voltage V2 of the comparator 122 increases as the output voltage V1 of the integration circuit increases in the positive direction. When the input voltage V2 reaches the reference voltage, the output voltage V3 of the
[0034]
Next, the state of each unit when a signal is input from the
[0035]
The INT2 signal is combined with the output voltage of the
[0036]
Therefore, according to the present embodiment, with respect to the data format of 1-bit data, the PWM amplifier which is excellent in power consumption efficiency by eliminating the conventionally used 1-bit D / A converter and analog low-pass filter. Can be configured at low cost.
[0037]
As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to these embodiments, and includes a design and the like within a range not departing from the gist of the present invention. It is. For example, in the embodiment of the present invention, before supplying 1-bit digital data to the integration circuit, a primary low-pass filter is provided to remove noise outside the audio band. However, the present invention is not limited to this. A low-pass filter may be provided.
[0038]
In the embodiment of the present invention, DSD is exemplified as 1-bit data that can be directly input. However, the present invention is not limited to this, and any data having a 1-bit data format may be used. In the embodiments of the present invention, the power supply of the circuit is described as a single power supply (VCC-GND). However, it is needless to say that the present invention can be applied even if the power supply of the circuit is a dual power supply (± VCC-GND).
[0039]
【The invention's effect】
As described above, according to the present invention, since a 1-bit data can be directly input and a PWM output can be obtained, a low-cost digital audio PWM amplifier with a simple circuit configuration can be provided. There is an effect that can be. Further, since a feedback circuit is provided between the output of the drive circuit and the input of the integration circuit, the distortion rate of the audio output can be improved.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram showing an outline of the present invention.
FIG. 2 is a diagram showing a configuration of a PWM amplifier according to the present invention.
FIG. 3 is a circuit configuration diagram of a PWM amplifier according to the present invention using a separately excited PWM modulation circuit.
FIG. 4 is a diagram showing a circuit configuration of a CMOS inverter.
FIG. 5 is a circuit configuration diagram of a PWM amplifier according to the present invention using a self-excited PWM modulation circuit.
FIG. 6 is a diagram showing voltage waveforms at various parts of a PWM amplifier according to the present invention using a separately excited PWM modulation circuit.
FIG. 7 is a diagram showing voltage waveforms at various parts in a PWM amplifier according to the present invention using a self-excited PWM modulation circuit.
FIG. 8 is a diagram showing voltage waveforms at various parts of a PWM amplifier according to the present invention using a self-excited PWM modulation circuit when there is no input to an integration circuit.
FIG. 9 is a configuration diagram relating to a conventional example.
FIG. 10 is a configuration diagram of a PWM amplifier according to a conventional example.
[Explanation of symbols]
1 ... ΔΣ modulation circuit, 2 ... 1 bit D / A, 3 ... analog LPF, 4 ... PWM amplifier, 5 ... input terminal, 6 ... triangle wave signal generator, 7 ... ..Comparator, 8 ... drive amplifier, 9 ... pulse amplifier, 10 ... LPF, 11 ... load, 21 ... multiplexer, 22 ... 1-bit input PWM amplifier, 23 ... Integration circuit, 24: output driver, 25: DSD I / F circuit, 101, 102, 103, 104, 105: resistor, 111, 112, 113 ... capacitor, 121 ... Operational amplifier, 122 comparator, 131 inductor, 141 driver, 142 CMOS inverter, 151 input terminal, 152 PMOS transistor, 153 NMO S transistor, 154... Output terminal,
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288028A JP2004128750A (en) | 2002-09-30 | 2002-09-30 | Pwm amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288028A JP2004128750A (en) | 2002-09-30 | 2002-09-30 | Pwm amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128750A true JP2004128750A (en) | 2004-04-22 |
Family
ID=32280635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288028A Pending JP2004128750A (en) | 2002-09-30 | 2002-09-30 | Pwm amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128750A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238293A (en) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | Class-d amplifier |
US7443235B2 (en) | 2006-06-23 | 2008-10-28 | Mun Byoung-Min | Audio system and processing method of storing and reproducing digital pulse width modulation signal |
US7671673B2 (en) | 2006-12-26 | 2010-03-02 | Yamaha Corporation | Class-D amplifier |
JP2010514323A (en) * | 2006-12-21 | 2010-04-30 | バング アンド オルフセン アイスパワー アクティーゼルスカブ | Error correction system for class D power stage |
JP2011528526A (en) * | 2008-07-16 | 2011-11-17 | サムスン エレクトロニクス カンパニー リミテッド | Switching power amplifier and control method therefor |
JP2014509485A (en) * | 2011-02-01 | 2014-04-17 | サムスン エレクトロニクス カンパニー リミテッド | Audio signal output method and audio signal output apparatus using the same |
-
2002
- 2002-09-30 JP JP2002288028A patent/JP2004128750A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238293A (en) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | Class-d amplifier |
US7443235B2 (en) | 2006-06-23 | 2008-10-28 | Mun Byoung-Min | Audio system and processing method of storing and reproducing digital pulse width modulation signal |
JP2010514323A (en) * | 2006-12-21 | 2010-04-30 | バング アンド オルフセン アイスパワー アクティーゼルスカブ | Error correction system for class D power stage |
US7671673B2 (en) | 2006-12-26 | 2010-03-02 | Yamaha Corporation | Class-D amplifier |
JP2011528526A (en) * | 2008-07-16 | 2011-11-17 | サムスン エレクトロニクス カンパニー リミテッド | Switching power amplifier and control method therefor |
US8922277B2 (en) | 2008-07-16 | 2014-12-30 | Samsung Electronics Co., Ltd | Switching power amplifier and method of controlling the same |
JP2014509485A (en) * | 2011-02-01 | 2014-04-17 | サムスン エレクトロニクス カンパニー リミテッド | Audio signal output method and audio signal output apparatus using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604967B1 (en) | Power amplifier circuit | |
US8189802B2 (en) | Digital filtering in a Class D amplifier system to reduce noise fold over | |
US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
EP1971025B1 (en) | Digital input class-D amplifier | |
US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
US20100045376A1 (en) | Class d amplifier control circuit and method | |
JP2001503929A (en) | Mixed signal processor for oversampled noise shaping | |
TWI337805B (en) | Class d amplifier | |
US20120189139A1 (en) | Semiconductor Integrated Circuit Having a Switched Charge Pump Unit and Operating Method Thereof | |
US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
JP3820947B2 (en) | Class D amplifier | |
US8299866B2 (en) | Method and device including signal processing for pulse width modulation | |
US20140312939A1 (en) | Method and apparatus for reducing audio band noise in a periodic wave signal | |
JP3499236B1 (en) | Digital power amplifier | |
US8274415B2 (en) | Sigma-delta modulator apparatus and method of generating a modulated output signal | |
US6538590B1 (en) | Transient noise reduction circuits, systems and methods in power digital-to-analog converters | |
WO2008105592A1 (en) | Switching amplification driver for reducing starting noise and audio amplifier including the same | |
JP2004128750A (en) | Pwm amplifier | |
KR100972155B1 (en) | Class-d amplifier providing dual feedback loop | |
JP2005223667A (en) | Audio signal amplification method and apparatus | |
US20020084811A1 (en) | xDSL class C-AB driver | |
US20210367566A1 (en) | Audio amplifier having idle mode | |
JP2007209038A (en) | Power amplifier circuit | |
US6970123B1 (en) | Inductorless architecture for a switching amplifier | |
CN114337561A (en) | Audio circuit, electronic device using audio circuit, and vehicle-mounted audio system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |