JP2004028885A - 半導体装置、半導体パッケージ及び半導体装置の試験方法 - Google Patents

半導体装置、半導体パッケージ及び半導体装置の試験方法 Download PDF

Info

Publication number
JP2004028885A
JP2004028885A JP2002187994A JP2002187994A JP2004028885A JP 2004028885 A JP2004028885 A JP 2004028885A JP 2002187994 A JP2002187994 A JP 2002187994A JP 2002187994 A JP2002187994 A JP 2002187994A JP 2004028885 A JP2004028885 A JP 2004028885A
Authority
JP
Japan
Prior art keywords
terminal
terminals
internal
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002187994A
Other languages
English (en)
Inventor
Hiroyuki Tanaka
田中　裕幸
Yoshito Ito
伊藤　由人
Akinori Sekiyama
関山　昭則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002187994A priority Critical patent/JP2004028885A/ja
Priority to TW092101272A priority patent/TW586209B/zh
Priority to US10/347,868 priority patent/US6909172B2/en
Priority to KR1020030011581A priority patent/KR100877167B1/ko
Priority to CNB031067220A priority patent/CN1296998C/zh
Priority to CN2006100058417A priority patent/CN100407423C/zh
Publication of JP2004028885A publication Critical patent/JP2004028885A/ja
Priority to US11/124,262 priority patent/US8080873B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】ＭＣＰの試験精度を向上させることのできる半導体装置を提供すること。
【解決手段】ＭＣＰに搭載される各チップ１３，１４の外部端子２２，２７間において、両チップ１３，１４間を接続するワイヤ１５は、トランジスタ３１〜３４を介して直列に接続される。従って、チップ１３，１４の外部端子２１，２６を介してトランジスタ３１〜３４がオンされると、それらオンしたトランジスタ３１〜３４及びワイヤ１５を介して両チップ１３，１４の各内部端子２３〜２５，２８〜３０が電気的に接続される。これにより、両チップ１３，１４間の接続不良を検出することができる。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体パッケージ及び半導体装置の試験方法に関する。近年、半導体チップの小型化が進み、様々な機能を持つ複数のチップを単一パッケージに搭載したマルチチップパッケージ（ＭＣＰ）が注目されている。ＭＣＰでは、メモリやロジック回路などの機能を持つチップを組み合わせ、それらチップ間を配線したシステムインパッケージ（ＳＩＰ）を実現することができる。このようなＭＣＰにおいては、バス幅を広くしてデータ転送の効率化を図るために、各チップ間を互いに接続するための端子数（即ち１チップ当りの端子数）が増加してきている。このため、パッケージ組立て後に行うＭＣＰの試験効率及び試験精度の向上が要求されている。
【０００２】
【従来の技術】
ＭＣＰは、それに搭載されるチップが有する外部接続用の端子（外部端子）を用いて種々の試験が実施される。この試験により、ＭＣＰは良品／不良品の何れかに選別され、その結果、良品と判定されたＭＣＰが製品として出荷される。
【０００３】
【発明が解決しようとする課題】
ところで、従来より実施されてきたＭＣＰの試験では、それによる良品／不良品の選別がパッケージ単位で行われる。このため、試験により不良品となった場合に、ＭＣＰ内に搭載されるチップそのものが不良であるのか、或いは各チップ間の接続が不良であるのかを判別することができなかった。従って、例えば各チップ間の接続不良が生じている場合には、仮にチップ単体は良品であったとしても、そのＭＣＰは不良品として判定されていた。このように、従来では、ＭＣＰが不良品として判定された場合に、その原因を特定できないために、不良箇所の救済を行うことができず、ＭＣＰが破棄されてしまうこともあった。この結果、歩留まりを向上させることができないという問題を有していた。
【０００４】
本発明は上記問題点を解決するためになされたものであって、その目的はＭＣＰの試験精度を向上させることのできる半導体装置、半導体パッケージ及び半導体装置の試験方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１，８，１０に記載の発明によれば、２以上の半導体チップから構成され、各チップが各々の内部端子を介して接続線で接続される半導体装置において、各チップ間を接続する接続線がそれぞれ直列に接続されるように各チップ内の内部端子間をスイッチ素子を介して接続し、該直列に接続したときの両端に位置する２つの内部端子を、該内部端子を含むチップの外部端子とスイッチ素子を介して接続するようにした。これにより、各チップの内部端子を電気的に接続して、導通試験を行うことにより、各チップ間に接続不良がないかどうかを検査することが可能である。
【０００６】
請求項２に記載の発明によれば、各チップ内の内部端子間を接続するスイッチ素子及び内部端子と外部端子との間を接続するスイッチ素子は、外部端子を用いてオン／オフ制御される。これにより、各チップ間の導通試験を外部から行うことが可能である。
【０００７】
請求項３に記載の発明によれば、各半導体チップは、それぞれ同数の１又は複数の冗長端子と、各チップ間の接続不良を検出する試験回路と、その試験回路の出力信号に応答して、接続不良となる内部端子を含む複数の内部端子を他の内部端子又は冗長端子にそれぞれ切り替える端子切替回路とを備えている。この構成では、接続不良が検出される場合に、その不良端子を冗長端子により救済することが可能である。
【０００８】
請求項４に記載の発明によれば、端子切替回路において、判定保持回路は試験回路から出力される信号を保持して出力し、切替スイッチはその判定保持回路の出力信号に基づいて２つの内部端子のうち何れか一方、或いは、内部端子と冗長端子のうち何れか一方に接続位置を切り替える。
【０００９】
請求項５に記載の発明によれば、判定保持回路はヒューズを含み、試験回路により前記接続不良となる内部端子が検出される場合には該ヒューズを切断して出力を一定にする。これにより、接続不良が検出される際に切り替えられた端子の接続位置は固定される。
【００１０】
請求項６に記載の発明によれば、各半導体チップは、それぞれ同数の１又は複数の冗長端子と、各チップ間の接続不良を検出する試験回路と、その試験回路の出力信号に応答して、接続不良となる内部端子を冗長端子に切り替える端子切替回路とを備えている。この構成では、接続不良が検出される場合に、その不良端子を冗長端子により救済することが可能である。
【００１１】
請求項７に記載の発明によれば、端子切替回路において、判定回路は、試験回路の出力信号に応答して、接続不良となる内部端子を冗長端子に切り替えるための信号を切替スイッチに出力する。そして、切替スイッチは、試験回路及び判定回路の出力信号に基づいて、内部端子と冗長端子のうち何れか一方に接続位置を切り替える。
【００１２】
請求項９に記載の発明によれば、パッケージ内に搭載される各チップの導通試験を行い、それにより各チップ間の接続不良を検出することができるため、試験精度の向上を図ることができる。また、その際、接続不良がある場合には、不良端子を冗長端子により救済することができるため、歩留まりを向上させることもできる。
【００１３】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図５に従って説明する。尚、本実施形態は、２以上の半導体チップが積層状に接続されてなる半導体装置が実装されたスタック型マルチチップパッケージ（以下、スタック型ＭＣＰ）に具体化したものである。
【００１４】
図１は、スタック型ＭＣＰの概略構造図である。
このスタック型ＭＣＰ１１は、基板１２上に例えば２つのチップ１３，１４が上下に接続されて実装されている。チップ１３，１４は、パッケージ内部にて互いのチップと接続するための複数（図では２つずつ示す）の内部端子１３ａ，１４ａをそれぞれ有し、各端子１３ａ，１４ａはワイヤ１５を介して互いに接続されている。また、チップ１３，１４は、外部と接続するための複数（図では２つずつ示す）の外部端子１３ｂ，１４ｂをそれぞれ有し、各端子１３ｂ，１４ｂは基板１２上に設けられた端子１２ａとワイヤ１５を介して接続されている。基板１２には、ＭＣＰ１１を実装する基板（図示略）に接続するための複数の電極（半田ボール）１６が設けられている。
【００１５】
図２は、ＭＣＰ１１内における両チップ１３，１４間の接続不良を検出するための構成を示す概略図である。
ここで、チップ１３は端子２１〜２５を含み、それらのうち端子２１，２２は外部端子（図１の外部端子１３ｂに含まれる）であり、端子２３〜２５は内部端子（図１の内部端子１３ａに含まれる）である。また、チップ１４は端子２６〜３０を含み、それらのうち端子２６，２７は外部端子（図１の外部端子１４ｂに含まれる）であり、端子２８〜３０は内部端子（図１の内部端子１４ａに含まれる）である。
【００１６】
両チップ１３，１４間において、チップ１３の内部端子２３，２４，２５は、チップ１４の内部端子３０，２９，２８とそれぞれワイヤ１５を介して接続されている。
【００１７】
チップ１３において、外部端子２２及び内部端子２３間、内部端子２４，２５間はスイッチ素子としてのＮチャネルＭＯＳトランジスタ３１，３２を介して接続され、それらトランジスタ３１，３２のゲートは外部端子２１と接続されている。同様に、チップ１４において、外部端子２７及び内部端子２８間、内部端子２９，３０間はＮチャネルＭＯＳトランジスタ３３，３４（スイッチ素子）を介して接続され、それらトランジスタ３３，３４のゲートは外部端子２６と接続されている。
【００１８】
即ち、チップ１３，１４の外部端子２２，２７間において、両チップ１３，１４間を接続する各ワイヤ１５（図２では３つ）が、トランジスタ３１〜３４を介して直列に接続されている。言い換えれば、チップ１３，１４の各内部端子２３〜２５，２８〜３０が、トランジスタ３１〜３４及び各ワイヤ１５を介して直列に接続されている。
【００１９】
この構成では、外部端子２１，２６から入力されるＨレベルの信号によりトランジスタ３１〜３４がオンすると、それらオンしたトランジスタ３１〜３４、内部端子２３〜２５，２８〜３０及びワイヤ１５を介して両チップ１３，１４の外部端子２２，２７間が導通状態になる。従って、このようなチップ１３，１４を搭載するＭＣＰ１１では、外部端子２１，２２，２６，２７を用いて導通試験を行うことにより、両チップ１３，１４間に接続不良がないか否か（即ち各ワイヤ１５の接続に異常がないか否か）を検出することができる。
【００２０】
次に、上記のような導通試験により接続不良が検出された端子（以下、不良端子）の冗長救済を行うための構成について詳述する。
図３は、その冗長救済のための回路構成を示す概略図である。
【００２１】
ここで、チップ１３は端子４１〜４５を含み、それらのうち端子４１〜４４は内部端子（図１の内部端子１３ａに含まれる）であり、端子４５は冗長端子である。また、チップ１４は端子４６〜５０を含み、それらのうち端子４６〜４９は内部端子（図１の内部端子１４ａに含まれる）であり、端子５０は冗長端子である。冗長端子４５，５０は、不良端子の救済を目的として各チップ１３，１４に１又は複数（本実施形態では両チップ１３，１４に１つずつ）予め余分に設けられる端子である。尚、図３では、上述した接続不良を検出するための構成を省略している。
【００２２】
両チップ１３，１４間において、チップ１３の内部端子４１〜４４は、チップ１４の内部端子４６〜４９とそれぞれワイヤ１５を介して接続され、両チップ１３，１４の冗長端子４５，５０は、ワイヤ１５を介して互いに接続されている。
【００２３】
チップ１３において、内部端子４１〜４４及び冗長端子４５は、端子切替回路５１を介して内部回路（図示略）の入出力端子Ｉ１〜Ｉ４と接続されている。また、同様にチップ１４において、内部端子４６〜４９及び冗長端子５０は、端子切替回路５２を介して内部回路（図示略）の入出力端子Ｉ５〜Ｉ８と接続されている。
【００２４】
以下、端子切替回路５１の具体的構成について詳述する。尚、本実施形態において、両チップ１３，１４の端子切替回路５１，５２はそれぞれ同様な構成を持つ。従って、ここでは、チップ１４の端子切替回路５２についての詳細な説明は省略する。
【００２５】
端子切替回路５１は、第１〜第４判定保持回路５３ａ〜５３ｄと、それら判定保持回路５３ａ〜５３ｄとそれぞれ対に接続される第１〜第４切替スイッチ５４ａ〜５４ｄとを備える。各判定保持回路５３ａ〜５３ｄは、チップ１３が有する各内部端子４１〜４４に対応して（４つ）設けられる。
【００２６】
第１切替スイッチ５４ａは、インバータ回路６１と、ＮチャネルＭＯＳトランジスタで構成される第１及び第２トランジスタ６２，６３とを備える。尚、第２〜第４切替スイッチ５４ｂ〜５４ｄは、第１切替スイッチ５４ａと同様に構成されているため、同様な構成部分には同一符号を付してそれらの詳細な説明を一部省略する。
【００２７】
第１トランジスタ６２は入出力端子Ｉ１と内部端子４１とに接続され、そのゲートには第１判定保持回路５３ａの出力信号が入力される。また、第２トランジスタ６３は入出力端子Ｉ１と内部端子４２とに接続され、そのゲートには第１判定保持回路５３ａの出力信号がインバータ回路６１を介して入力される。従って、第１切替スイッチ５４ａは、第１判定保持回路５３ａの出力信号に応じて、入出力端子Ｉ１と接続する端子を内部端子４１，４２のうち何れかに切り替える。
【００２８】
同様に、第２切替スイッチ５４ｂは、第２判定保持回路５３ｂの出力信号に応じて、入出力端子Ｉ２と接続する端子を内部端子４２，４３のうち何れかに切り替える。また、同様に、第３切替スイッチ５４ｃは、第３判定保持回路５３ｃの出力信号に応じて、入出力端子Ｉ３と接続する端子を内部端子４３，４４のうち何れかに切り替える。
【００２９】
また、第４切替スイッチ５４ｄにおいて、第１トランジスタ６２は入出力端子Ｉ４と内部端子４４とに接続され、そのゲートには第４判定保持回路５３ｄの出力信号が入力される。第２トランジスタ６３は入出力端子Ｉ４と冗長端子４５とに接続され、そのゲートには第４判定保持回路５３ｄの出力信号がインバータ回路６１を介して入力される。従って、第４切替スイッチ５４ｄは、第４判定保持回路５３ｄの出力信号に応じて、入出力端子Ｉ４と接続する端子を内部端子４４及び冗長端子４５のうち何れかに切り替える。
【００３０】
第１〜第４判定保持回路５３ａ〜５３ｄには、チップ１３が内蔵する組み込み自己試験回路（以下、ＢＩＳＴ（Ｂｕｉｌｄ　Ｉｎ　Ｓｅｌｆ　Ｔｅｓｔ）回路）６４からのテスト信号ＴＢ１〜ＴＢ４が入力される。このＢＩＳＴ回路６４は、両チップ１３，１４間の接続不良（チップ１３，１４の不良端子）を検出し、その検出結果に応じてテスト信号ＴＢ１〜ＴＢ４を生成する。
【００３１】
図４は、第１判定保持回路５３ａの回路図である。尚、第２〜第４判定保持回路５３ｂ〜５３ｄは、第１判定保持回路５３ａと同様に構成されているため、ここでは、それらの詳細な説明は省略する。
【００３２】
第１判定保持回路５３ａは、ＰチャネルＭＯＳトランジスタ７１，７２、ＮチャネルＭＯＳトランジスタ７３，７４、フリップフロップ回路７５、抵抗７６及びノア回路７７を備える。
【００３３】
トランジスタ７１のソースは電源ＶＣＣに接続され、ドレインは抵抗７６を介してグランドＧＮＤに接続されている。また、トランジスタ７１のゲートはトランジスタ７３を介して入力端子ＴＥ１と接続されている。トランジスタ７３のゲートは、フリップフロップ回路７５を介してトランジスタ７１及び抵抗７６の接続ノードに接続されると共に、トランジスタ７２，７４のゲートに接続されている。トランジスタ７２のソースは電源ＶＣＣに接続され、ドレインはトランジスタ７４のドレインと接続されている。そのトランジスタ７４のソースはグランドＧＮＤに接続されている。ノア回路７７は２入力のノア回路であって、一方の入力端子はトランジスタ７２，７４の接続ノードに接続され、他方の入力端子はグランドＧＮＤに接続されている。そして、このノア回路７７の出力信号が第１判定保持回路５３ａの出力信号として出力端子ＴＥ２から出力される。
【００３４】
このような第１判定保持回路５３ａでは、通常、入力端子ＴＥ１にＨレベルの信号が入力されており（即ち、ＢＩＳＴ回路６４からＨレベルの信号が出力されている）、トランジスタ７１はオフしている。これにより、フリップフロップ回路７５はＨレベルの信号を出力し、トランジスタ７４はオンしている。従って、ノア回路７７はＨレベルの信号を出力している。
【００３５】
この状態で、入力端子ＴＥ１にＬレベルの信号が入力される（即ち、ＢＩＳＴ回路６４からＬレベルの信号が出力される）と、そのＬレベルの信号がトランジスタ７３を介してトランジスタ７１のゲートに入力され、該トランジスタ７１がオンする。これにより、フリップフロップ回路７５はＬレベルの信号を出力し、トランジスタ７２がオンする。従って、ノア回路７７はＬレベルの信号を出力する。
【００３６】
ちなみに、この状態では、入力端子ＴＥ１にＨレベルの信号が再度入力されても、トランジスタ７３がオフしているため、トランジスタ７１はオン状態のままである。従って、フリップフロップ回路７５はＬレベルの信号を出力し、ノア回路７７はＬレベルの出力信号を保持する。
【００３７】
尚、上述した第１判定保持回路５３ａ（第１〜第４判定保持回路５３ａ〜５３ｄ）の構成を図５に示す構成に変更してもよい。即ち、同図に示す判定保持回路８０は、ＰチャネルＭＯＳトランジスタ８１，８２、ＮチャネルＭＯＳトランジスタ８３、抵抗８４、ヒューズ８５及びノア回路８６を備える。
【００３８】
詳述すると、トランジスタ８１のソースは電源ＶＣＣＨに接続され、ドレインはトランジスタ８３のソースに接続されるとともにヒューズ８５を介してグランドＧＮＤに接続されている。このトランジスタ８１のゲートは、トランジスタ８２，８３のゲートと接続され、それらの各ゲートは入力端子ＴＥ１と接続されている。トランジスタ８２のソースは電源ＶＣＣに接続され、ドレインはトランジスタ８３のドレインと接続されている。そのトランジスタ８３のドレインは抵抗８４を介して電源ＶＣＣに接続されている。ノア回路８６は２入力のノア回路であって、一方の入力端子はトランジスタ８２，８３の接続ノードに接続され、他方の入力端子はグランドＧＮＤに接続されている。そして、このノア回路８６の出力信号が判定保持回路８０の出力信号として出力端子ＴＥ２から出力される。
【００３９】
このような判定保持回路８０では、入力端子ＴＥ１にＨレベルの信号が入力されるとき、トランジスタ８３がオンする。これにより、ノア回路８６はＨレベルの信号を出力する。逆に、入力端子ＴＥ１にＬレベルの信号が入力されるとき、トランジスタ８１，８２がオンする。これにより、ノア回路８６はＬレベルの信号を出力する。その際、オンしたトランジスタ８１を介して高電圧の電源ＶＣＣＨがヒューズ８５に印加され、ヒューズ８５が切断される。
【００４０】
即ち、この状態では、入力端子ＴＥ１にＨレベルの信号が再度入力されても、ヒューズ８５が切断されているため、ノア回路８６はＨレベルの信号を出力しない。従って、判定保持回路８０は、上記判定保持回路５３ａと同様にして、ＢＩＳＴ回路６４から出力されるＨレベル／Ｌレベルの信号を保持して出力する。
【００４１】
次に、端子切替回路５１の作用を図３を参照しながら説明する。
まず、上述した導通試験により接続不良が検出されない（即ち、各端子間を接続するワイヤ１５が正常に接続されている）場合について説明する。
【００４２】
このとき、チップ１３において、ＢＩＳＴ回路６４は、第１〜第４判定保持回路５３ａ〜５３ｄにＨレベルの信号を出力し、各判定保持回路５３ａ〜５３ｄは、そのＨレベルの信号を保持して出力する。これにより、第１〜第４切替スイッチ５４ａ〜５４ｄの第１トランジスタ６２がオンし、入出力端子Ｉ１〜Ｉ４は、それぞれ内部端子４１〜４４と接続される。
【００４３】
その際、同様にチップ１４において、端子切替回路５２は、該チップ１４が有するＢＩＳＴ回路（図示略）からの出力信号に応答して端子の接続位置を切り替え、入出力端子Ｉ５〜Ｉ８は、それぞれ内部端子４６〜４９と接続される。即ち、接続不良が検出されない場合には、チップ１３，１４の冗長端子４５，５０は使用されない。
【００４４】
次いで、上述した導通試験の結果、例えば内部端子４３，４８が不良端子である（即ち、内部端子４３，４８間を接続するワイヤ１５が接続不良である）場合について説明する。
【００４５】
このとき、チップ１３において、ＢＩＳＴ回路６４は、第１及び第２判定保持回路５３ａ，５３ｂにＨレベルの信号を出力し、第３及び第４判定保持回路５３ｃ，５３ｄにＬレベルの信号を出力する。これにより、第１及び第２切替スイッチ５４ａ，５４ｂの第１トランジスタ６２がオンし、第３及び第４切替スイッチ５４ｃ，５４ｄの第２トランジスタ６３がオンする。従って、入出力端子Ｉ１，Ｉ２は内部端子４１，４２と接続され、入出力端子Ｉ３は内部端子４４と接続され、入出力端子Ｉ４は冗長端子４５と接続される。
【００４６】
その際、同様にチップ１４において、端子切替回路５２は、ＢＩＳＴ回路（図示略）からの出力信号に応答して端子の接続位置を切り替え、入出力端子Ｉ５〜Ｉ８がそれぞれ内部端子４６，４７，４９，冗長端子５０と接続される。
【００４７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）チップ１３，１４の外部端子２２，２７間において、両チップ１３，１４間を接続するワイヤ１５は、トランジスタ３１〜３４を介して直列に接続される。各トランジスタ３１〜３４は、チップ１３，１４の外部端子２１，２６を介してオン・オフ制御される。この構成では、チップ１３，１４の外部端子２１，２２，２６，２７を用いてチップ１３，１４の接続状態を電気的に検査することができ、この導通試験によりＭＣＰ１１内の両チップ１３，１４間に接続不良があるかどうかを検出することができる。これにより、ＭＣＰ１１の試験精度の向上化を図ることができる。
【００４８】
（２）本実施形態では、デバイスを実動作させずに導通試験を行うため、ワイヤオープン異常（ワイヤ１５の接続不良）を容易に検出することができる。
（３）本実施形態では、導通試験の結果、両チップ１３，１４間の接続不良が検出される場合に、あらかじめ備えた冗長端子４５，５０を用いて不良端子の救済を行うことが可能である。これにより、歩留まりの向上に貢献できる。
【００４９】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図６に従って説明する。
尚、本実施形態は、第一実施形態の端子切替回路５１，５２の構成を変更したものであり、同様な構成部分には同一符号を付してその詳細な説明を一部省略する。
【００５０】
図６は、第二実施形態の冗長救済のための回路構成を示す概略図である。
ここで、チップ１３は端子９１〜９４を含み、それらのうち端子９１〜９３は内部端子であり、端子９４は冗長端子である。また、チップ１４は端子９５〜９８を含み、それらのうち端子９５〜９７は内部端子であり、端子９８は冗長端子である。
【００５１】
両チップ１３，１４間において、チップ１３の内部端子９１〜９３は、チップ１４の内部端子９５〜９７とそれぞれワイヤ１５を介して接続され、両チップ１３，１４の冗長端子９４，９８は、ワイヤ１５を介して互いに接続されている。
【００５２】
チップ１３において、内部端子９１〜９３及び冗長端子９４は、端子切替回路１０１を介して入出力端子Ｉ１１〜Ｉ１３と接続されている。同様に、チップ１４において、内部端子９５〜９７及び冗長端子９８は、端子切替回路１０２を介して入出力端子Ｉ１４〜Ｉ１６と接続されている。尚、本実施形態において、両チップ１３，１４の端子切替回路１０１，１０２はそれぞれ同様に構成されている。
【００５３】
以下、端子切替回路１０１について説明する。
端子切替回路１０１は、第１〜第３判定回路１０３ａ〜１０３ｃと、それら判定回路１０３ａ〜１０３ｃとそれぞれ対に設けられた第１〜第３切替スイッチ１０４ａ〜１０４ｃと、インバータ回路１０５ａ，１０５ｂとを含む。各切替スイッチ１０４ａ〜１０４ｃは、ＮチャネルＭＯＳトランジスタ１１１〜１１５及びインバータ回路１１６〜１１８を含む。
【００５４】
第１切替スイッチ１０４ａにおいて、トランジスタ１１１，１１２のゲートにはＢＩＳＴ回路（図示略）からの信号が入力され、トランジスタ１１３，１１４のゲートには該ＢＩＳＴ回路からの信号がインバータ回路１１６を介して入力される。従って、トランジスタ１１１，１１２とトランジスタ１１３，１１４とはＢＩＳＴ回路から出力される信号に基づいて相補的にオン・オフ制御される。
【００５５】
そして、ＢＩＳＴ回路の出力信号に応答してトランジスタ１１３，１１４がオンするとき、それらオンしたトランジスタ１１３，１１４及びインバータ回路１１７，１１８を介して入出力端子Ｉ１１が内部端子９１と接続される。一方、トランジスタ１１１，１１２がオンするとき、第１判定回路１０３ａからＨレベルの信号が出力され、そのＨレベルの信号に応答してトランジスタ１１５がオンする。これにより、オンしたトランジスタ１１５及びインバータ回路１０５ａ，１０５ｂを介して入出力端子Ｉ１１が冗長端子９４と接続される。
【００５６】
同様にして、第２切替スイッチ１０４ｂは、ＢＩＳＴ回路及び第２判定回路１０３ｂの出力信号に基づいて、入出力端子Ｉ１２を内部端子９２及び冗長端子９４の何れかと接続する。また、同様に第３切替えスイッチ１０４ｃは、ＢＩＳＴ回路及び第２判定回路１０３ｃの出力信号に基づいて、入出力端子Ｉ１３を内部端子９３及び冗長端子９４の何れかと接続する。
【００５７】
即ち、本実施形態では、端子切替回路１０１は、内部端子９１〜９３のうち接続不良となる端子（不良端子）を冗長端子９４と切り替える。その際、同様に、チップ１４において、端子切替回路１０２は、該チップ１４が有するＢＩＳＴ回路（図示略）の出力信号に応じて、内部端子９５〜９７のうち接続不良となる端子（不良端子）を冗長端子９８と切り替える。
【００５８】
従って、以上記述したように、本実施形態の端子切替回路１０１，１０２を用いた場合にも、両チップ１３，１４間の接続不良が検出される場合に、不良端子の救済を行うことが可能である。
【００５９】
尚、上記各実施形態は、以下の態様で実施してもよい。
・各実施形態では、ＭＣＰ１１に２つのチップ１３，１４が搭載される場合について具体化したが、３以上搭載される場合に具体化してもよい。
【００６０】
・各実施形態では、チップ１３，１４を上下に積み重ねるスタック型ＭＣＰ１１に具体化したが、チップ１３，１４を基板１２上に並べて接続するプレーン型ＭＣＰ等に具体化してＳもよい。
【００６１】
・図２では、端子間を接続するためのトランジスタ３１〜３４はＮチャネルＭＯＳトランジスタを用いて構成したが、ＰチャネルＭＯＳトランジスタを用いて構成してもよい。
【００６２】
・第一実施形態の端子切替回路５１は、図３に示す構成のみに限定されるものではない。即ち、内部端子４１〜４４の何れかが不良端子として検出される場合に、切替スイッチ５４ａ〜５４ｄが、判定保持回路５３ａ〜５３ｄの出力信号に応じて、入出力端子Ｉ１〜Ｉ４の接続位置を、２つの端子（２つの内部端子あるいは内部端子と冗長端子）のうち何れか一方に切り替えることのできる構成であればよい。
【００６３】
・第二実施形態の端子切替回路１０１は、図６に示す構成のみに限定されるものではない。即ち、内部端子９１〜９３の何れかが不良端子として検出される場合に、各切替スイッチ１０４ａ〜１０４ｄが、ＢＩＳＴ回路の出力信号に応じて、入出力端子Ｉ１１〜Ｉ１３の接続位置を該不良端子から冗長端子９４に切り替えることのできる構成であればよい。
【００６４】
・図５に示す判定保持回路８０では、ヒューズ８５を過電圧（電源ＶＣＣＨ）により切断することでＢＩＳＴ回路６４の出力信号を保持する構成としたが、ＢＩＳＴ回路６４の出力信号を不揮発性のメモリ等に記憶して保持する構成としてもよい。
【００６５】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１）　２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
前記各半導体チップ間を接続する接続線がそれぞれ直列に接続されるように前記各半導体チップ内の内部端子間をスイッチ素子を介して接続し、該直列に接続したときの両端に位置する２つの内部端子を、該内部端子を含む半導体チップの外部端子とスイッチ素子を介して接続したことを特徴とする半導体装置。
（付記２）　前記内部端子間を接続するスイッチ素子及び前記内部端子と前記外部端子との間を接続するスイッチ素子のオン／オフ制御を半導体チップの外部端子を用いて行うことを特徴とする付記１記載の半導体装置。
（付記３）　２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
前記各半導体チップは、
それぞれ同数の１又は複数の冗長端子と、
前記各半導体チップ間の接続不良を検出する試験回路と、
前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を含む複数の内部端子を他の内部端子又は前記冗長端子にそれぞれ切り替える端子切替回路と
を備えることを特徴とする半導体装置。
（付記４）　前記端子切替回路は、
前記試験回路から出力される信号を保持して出力する判定保持回路と、
前記判定保持回路の出力信号に基づいて、２つの内部端子のうち何れか一方、或いは、内部端子と冗長端子のうち何れか一方に接続位置を切り替える切替スイッチと
を備えることを特徴とする付記３記載の半導体装置。
（付記５）　前記判定保持回路はヒューズを含み、前記試験回路により前記接続不良となる内部端子が検出される場合に前記ヒューズを切断して出力を一定にすることを特徴とする付記４記載の半導体装置。
（付記６）　２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
前記各半導体チップは、
それぞれ同数の１又は複数の冗長端子と、
前記各半導体チップ間の接続不良を検出する試験回路と、
前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を前記冗長端子に切り替える端子切替回路と
を備えることを特徴とする半導体装置。
（付記７）　前記端子切替回路は、
前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を前記冗長端子に切り替えるための信号を生成する判定回路と、
前記試験回路及び前記判定回路の出力信号に基づいて、内部端子と冗長端子のうち何れか一方に接続位置を切り替える切替スイッチと
を備えることを特徴とする付記６記載の半導体装置。
（付記８）　付記３乃至７の何れか一記載の構成を備えたことを特徴とする付記１又は２記載の半導体装置。
（付記９）　付記１乃至８の何れか一記載の半導体装置が実装された半導体パッケージ。
（付記１０）　２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置の試験方法であって、
前記各半導体チップ間を接続する接続線をそれぞれ直列に接続すると共に、該直列に接続したときの両端に位置する２つの内部端子を、該内部端子を含む半導体チップの外部端子と接続し、該外部端子を用いて導通試験を行うことを特徴とする半導体装置の試験方法。
（付記１１）　前記各半導体チップが内蔵する試験回路により前記各半導体チップ間の接続不良を検出し、該接続不良となる内部端子を含む複数の内部端子を他の内部端子又は冗長端子にそれぞれ切り替えるようにしたことを特徴とする付記１０記載の半導体装置の試験方法。
（付記１２）　前記各半導体チップが内蔵する試験回路により前記各半導体チップ間の接続不良を検出し、該接続不良となる内部端子を冗長端子に切り替えるようにしたことを特徴とする付記１０記載の半導体装置の試験方法。
【００６６】
【発明の効果】
以上詳述したように、本発明によれば、ＭＣＰの試験精度を向上させることのできる半導体装置、半導体パッケージ及び半導体装置の試験方法を提供することができる。
【図面の簡単な説明】
【図１】スタック型ＭＣＰの概略構造図である。
【図２】接続不良を検出するための構成を示す概略図である。
【図３】第一実施形態の冗長救済のための回路構成を示す概略図である。
【図４】判定保持回路の回路図である。
【図５】別の判定保持回路の回路図である。
【図６】第二実施形態の冗長救済のための回路構成を示す概略図である。
【符号の説明】
１３，１４　半導体チップ
１３ａ，１４ａ，２３〜２５，２８〜３０，４１〜４４，４６〜４９，９１〜９３，９５〜９７　内部端子
１３ｂ，１４ｂ，２１，２２，２６，２７　外部端子
１５　接続線としてのワイヤ
３１〜３４　スイッチ素子としてのＮチャネルＭＯＳトランジスタ
４５，５０，９４，９８　冗長端子
６４　試験回路としてのＢＩＳＴ回路
５１，５２，１０１，１０２　端子切替回路

Claims (10)

  1. ２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
    前記各半導体チップ間を接続する接続線がそれぞれ直列に接続されるように前記各半導体チップ内の内部端子間をスイッチ素子を介して接続し、該直列に接続したときの両端に位置する２つの内部端子を、該内部端子を含む半導体チップの外部端子とスイッチ素子を介して接続したことを特徴とする半導体装置。
  2. 前記内部端子間を接続するスイッチ素子及び前記内部端子と前記外部端子との間を接続するスイッチ素子のオン／オフ制御を半導体チップの外部端子を用いて行うことを特徴とする請求項１記載の半導体装置。
  3. ２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
    前記各半導体チップは、
    それぞれ同数の１又は複数の冗長端子と、
    前記各半導体チップ間の接続不良を検出する試験回路と、
    前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を含む複数の内部端子を他の内部端子又は前記冗長端子にそれぞれ切り替える端子切替回路と
    を備えることを特徴とする半導体装置。
  4. 前記端子切替回路は、
    前記試験回路から出力される信号を保持して出力する判定保持回路と、
    前記判定保持回路の出力信号に基づいて、２つの内部端子のうち何れか一方、或いは、内部端子と冗長端子のうち何れか一方に接続位置を切り替える切替スイッチと
    を備えることを特徴とする請求項３記載の半導体装置。
  5. 前記判定保持回路はヒューズを含み、前記試験回路により前記接続不良となる内部端子が検出される場合に前記ヒューズを切断して出力を一定にすることを特徴とする請求項４記載の半導体装置。
  6. ２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置において、
    前記各半導体チップは、
    それぞれ同数の１又は複数の冗長端子と、
    前記各半導体チップ間の接続不良を検出する試験回路と、
    前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を前記冗長端子に切り替える端子切替回路と
    を備えることを特徴とする半導体装置。
  7. 前記端子切替回路は、
    前記試験回路から出力される信号に応答して、前記接続不良となる内部端子を前記冗長端子に切り替えるための信号を生成する判定回路と、
    前記試験回路及び前記判定回路の出力信号に基づいて、内部端子と冗長端子のうち何れか一方に接続位置を切り替える切替スイッチと
    を備えることを特徴とする請求項６記載の半導体装置。
  8. 請求項３乃至７の何れか一項記載の構成を備えたことを特徴とする請求項１又は２記載の半導体装置。
  9. 請求項１乃至８の何れか一項記載の半導体装置が実装された半導体パッケージ。
  10. ２以上の半導体チップから構成され、各半導体チップが各々の内部端子を介して接続線で接続される半導体装置の試験方法であって、
    前記各半導体チップ間を接続する接続線をそれぞれ直列に接続すると共に、該直列に接続したときの両端に位置する２つの内部端子を、該内部端子を含む半導体チップの外部端子と接続し、該外部端子を用いて導通試験を行うことを特徴とする半導体装置の試験方法。
JP2002187994A 2002-06-27 2002-06-27 半導体装置、半導体パッケージ及び半導体装置の試験方法 Pending JP2004028885A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002187994A JP2004028885A (ja) 2002-06-27 2002-06-27 半導体装置、半導体パッケージ及び半導体装置の試験方法
TW092101272A TW586209B (en) 2002-06-27 2003-01-21 Semiconductor device, semiconductor package, and method for testing semiconductor device
US10/347,868 US6909172B2 (en) 2002-06-27 2003-01-22 Semiconductor device with conduction test terminals
KR1020030011581A KR100877167B1 (ko) 2002-06-27 2003-02-25 반도체 장치, 반도체 패키지 및 반도체 장치의 시험 방법
CNB031067220A CN1296998C (zh) 2002-06-27 2003-02-27 半导体器件、半导体封装以及用于测试半导体器件的方法
CN2006100058417A CN100407423C (zh) 2002-06-27 2003-02-27 半导体器件以及半导体封装
US11/124,262 US8080873B2 (en) 2002-06-27 2005-05-09 Semiconductor device, semiconductor package, and method for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002187994A JP2004028885A (ja) 2002-06-27 2002-06-27 半導体装置、半導体パッケージ及び半導体装置の試験方法

Publications (1)

Publication Number Publication Date
JP2004028885A true JP2004028885A (ja) 2004-01-29

Family

ID=29774208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187994A Pending JP2004028885A (ja) 2002-06-27 2002-06-27 半導体装置、半導体パッケージ及び半導体装置の試験方法

Country Status (5)

Country Link
US (2) US6909172B2 (ja)
JP (1) JP2004028885A (ja)
KR (1) KR100877167B1 (ja)
CN (2) CN100407423C (ja)
TW (1) TW586209B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032184A1 (ja) * 2005-08-23 2007-03-22 Nec Corporation 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
JP2007163327A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の検査方法
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
JP2013145554A (ja) * 2011-12-28 2013-07-25 Altera Corp リルート可能なダイ間通信を用いるマルチチップモジュール
JP2016524137A (ja) * 2013-05-06 2016-08-12 フォームファクター， インコーポレイテッド 電子デバイスを試験するためのプローブカードアセンブリ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366472B2 (ja) * 2003-11-19 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR100647473B1 (ko) 2005-11-16 2006-11-23 삼성전자주식회사 멀티 칩 패키지 반도체 장치 및 불량 검출방법
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
US8384411B2 (en) * 2009-12-18 2013-02-26 Tektronix, Inc. Method and device for measuring inter-chip signals
KR101143443B1 (ko) * 2010-03-29 2012-05-23 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
TWI562319B (en) * 2011-12-07 2016-12-11 United Microelectronics Corp Monitoring testkey used in semiconductor fabrication
CN105977180B (zh) * 2012-01-06 2020-05-08 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
KR101902938B1 (ko) * 2012-02-14 2018-11-13 에스케이하이닉스 주식회사 반도체 집적회로
KR20160022799A (ko) * 2013-06-20 2016-03-02 후지 덴키 가부시키가이샤 반도체 모듈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712083B2 (ja) * 1995-11-28 2005-11-02 株式会社ルネサステクノロジ 内部電源電位供給回路及び半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP3391374B2 (ja) * 1998-12-25 2003-03-31 富士通株式会社 クロスポイントスイッチ回路および基本スイッチセル電子回路
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
JP2001077298A (ja) * 1999-09-08 2001-03-23 Mitsui High Tec Inc マルチチップパッケージ
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3502033B2 (ja) * 2000-10-20 2004-03-02 沖電気工業株式会社 テスト回路
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP2003185710A (ja) 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP2003309183A (ja) 2002-04-17 2003-10-31 Toshiba Corp 半導体システム、半導体システムの接続テスト方法及び半導体システムの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032184A1 (ja) * 2005-08-23 2007-03-22 Nec Corporation 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
JP2007163327A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の検査方法
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
JP2013145554A (ja) * 2011-12-28 2013-07-25 Altera Corp リルート可能なダイ間通信を用いるマルチチップモジュール
JP2016524137A (ja) * 2013-05-06 2016-08-12 フォームファクター， インコーポレイテッド 電子デバイスを試験するためのプローブカードアセンブリ

Also Published As

Publication number Publication date
CN100407423C (zh) 2008-07-30
KR20040002441A (ko) 2004-01-07
CN1296998C (zh) 2007-01-24
CN1819192A (zh) 2006-08-16
US8080873B2 (en) 2011-12-20
CN1467836A (zh) 2004-01-14
KR100877167B1 (ko) 2009-01-07
TW200400610A (en) 2004-01-01
US20050200005A1 (en) 2005-09-15
US20040000706A1 (en) 2004-01-01
TW586209B (en) 2004-05-01
US6909172B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
US5294776A (en) Method of burning in a semiconductor device
JP4345798B2 (ja) 積層型半導体装置及びそのテスト方法
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
JP4187022B2 (ja) 半導体装置、半導体集積回路およびバンプ抵抗測定方法
US20060242497A1 (en) Circuit and method for test and repair
JPS63217821A (ja) 半導体集積回路
KR20110056453A (ko) 프로그래밍 가능한 메모리 보수 방식
JPH0658936B2 (ja) ラッチ支援ヒューズテスト回路及びラッチ支援ヒューズテスト方法
JP2004028885A (ja) 半導体装置、半導体パッケージ及び半導体装置の試験方法
JPH11354721A (ja) 半導体装置
JPH01251398A (ja) 集積半導体テモリの冗長デコーダ
JP2003059286A (ja) 半導体装置
US6696714B2 (en) Multichip semiconductor device having a hip with redundancy restoration fuse that affects a redundant memory array
JPH0917976A (ja) 半導体メモリ装置
JP3963259B2 (ja) 半導体装置
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
US7622947B1 (en) Redundant circuit presents connections on specified I/O ports
JP3198546B2 (ja) 冗長用メモリセルを有する半導体装置
JP4887563B2 (ja) 半導体装置
JP2003132695A (ja) 半導体装置、並びに、それを用いた半導体検査装置および／または方法の検証方法
JPH09251797A (ja) 半導体記憶装置、その救済方法及びその試験方法
JP3557773B2 (ja) 半導体装置
JPH05291258A (ja) 配線修正方法
KR20050121883A (ko) 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법
JP2002008392A (ja) 半導体記憶装置およびその評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070501